KR101158829B1 - 반도체장치의 개편화 방법 - Google Patents

반도체장치의 개편화 방법 Download PDF

Info

Publication number
KR101158829B1
KR101158829B1 KR1020050015416A KR20050015416A KR101158829B1 KR 101158829 B1 KR101158829 B1 KR 101158829B1 KR 1020050015416 A KR1020050015416 A KR 1020050015416A KR 20050015416 A KR20050015416 A KR 20050015416A KR 101158829 B1 KR101158829 B1 KR 101158829B1
Authority
KR
South Korea
Prior art keywords
region
layer
semiconductor substrate
groove
substrate
Prior art date
Application number
KR1020050015416A
Other languages
English (en)
Other versions
KR20060042155A (ko
Inventor
노부오 오자와
Original Assignee
오끼 덴끼 고오교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오끼 덴끼 고오교 가부시끼가이샤 filed Critical 오끼 덴끼 고오교 가부시끼가이샤
Publication of KR20060042155A publication Critical patent/KR20060042155A/ko
Application granted granted Critical
Publication of KR101158829B1 publication Critical patent/KR101158829B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00865—Multistep processes for the separation of wafers into individual elements
    • B81C1/00873—Multistep processes for the separation of wafers into individual elements characterised by special arrangements of the devices, allowing an easier separation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B21—MECHANICAL METAL-WORKING WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21J—FORGING; HAMMERING; PRESSING METAL; RIVETING; FORGE FURNACES
    • B21J13/00—Details of machines for forging, pressing, or hammering
    • B21J13/08—Accessories for handling work or tools
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B21—MECHANICAL METAL-WORKING WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21J—FORGING; HAMMERING; PRESSING METAL; RIVETING; FORGE FURNACES
    • B21J17/00—Forge furnaces

Abstract

본 발명은 반도체 기판에 형성된 MEMS의 기계 구조체에 진동, 충격을 주지 않는 개편화 방법을 제공한다. 이러한 본 발명은, 미소 기계 구조체가 형성되는 제1영역과 제1영역을 둘러싸는 스크라이브 라인이 형성되는 제2영역을 갖는 제1면과, 제1면에 대향하여 미소 기계 구조체가 형성되는 제1영역에 대응하는 제3영역과 그 제3영역을 둘러싸는 제2영역에 대응하는 제4영역을 갖는 제2면을 갖는 반도체 기판을 개편화하는 방법에 있어서, 제1면의 제2영역에 형성되는 스크라이브 라인에 대응하는 제2면의 제4영역을 박막화하는 스텝과, 제1면의 제2영역에 형성되는 스크라이브 라인을 따라 반도체 기판을 절단하는 스텝을 포함하는 것을 특징으로 하는 반도체장치의 개편화 방법이다.
Figure R1020050015416
반도체장치, 개편화방법, 미소 기계 구조체, 스크라이브 라인, 기판

Description

반도체장치의 개편화 방법{METHOD FOR DICING SEMICONDUCTOR DEVICE}
도 1은 가속도 센서장치의 구조도,
도 2는 제1 및 제2 실시예에 따른 가속도 센서장치의 제조공정도,
도 3은 제1 및 제2 실시예에 따른 가속도 센서장치의 제조공정도,
도 4는 제1 및 제2 실시예에 따른 가속도 센서장치의 제조공정도,
도 5는 제2 실시예에 따른 가속도 센서장치의 제조공정도.
*도면의 주요 부분에 대한 부호의 설명*
1 : 가속도 센서장치 2, 8 : 홈
3 : 질량부 3a : 중심 질량부
3b : 주변 질량부 4 : 지지부
5 : 대들보부 6 : 피에조 저항소자
7 : 전극 패드 9 : 방추부
9a : 중심 방추부 9b : 주변 방추부
10 : 대좌부 11 : 방추 중간막
12 : 주변 중간막 13 : 산화막
101 : 제1 Si막 102 : 제2 Si막
103 : 매립 산화막 104, 104a : 산화막
105 : 개구부 106 : 콘택 구멍
107 : 배선 108 : 실리콘 질화막
109 : 레지스트 패턴 110 : 홈
111, 113 : 다이싱 테이프 112 : 지지 기판
본 발명은, 반도체 기판에 형성된 미소 기계 구조체를 포함하는 반도체장치, 소위 MEMS(Micro Electro Mechanical System)칩의 개편화 방법에 관한 것이다.
MEMS는, 반도체의 미세가공기술을 이용하여, 반도체 기판 위에 미소한 기계구조체와 전자회로를 집적한 시스템이다. 일반적으로, MEMS칩의 개편화는, 일반적인 반도체장치와 마찬가지로, 다이아몬드 커터 등으로 기계적으로 절단하는 방법이 취해져 있다.
반도체장치의 개편화 방법이, 예를 들면 특허문헌 1에 기재되어 있다. 특허문헌 1에 기재된 반도체장치의 개편화 방법은, 웨이퍼 상태에서 패키지 봉지를 행하는 WCSP(Wafer Level Chip Size Package) 반도체장치에 있어서, 봉지수지만을 절단하는 제1의 스텝과, 반도체 기판을 절단하는 제2의 스텝과의 2스텝으로 개편화를 행하는 것이다. 봉지 수지를 절단하는 제1의 스텝에서는, 레이저 등에 의한 비접촉 가공을 행하고, 반도체 기판을 절단하는 제2의 스텝에서는, 일반적인 다이아몬드 커터와 같은 기계적 절단 툴에 의한 접촉 가공을 행하고 있다. 봉지 수지의 절단을 비접촉 가공으로 함으로써, 절단시의 외력에 의해 봉지 수지의 박리가 생기는 것을 억제하고, 고품질로 반도체장치를 개편화할 수 있게 된다.
[특허문헌1] 일본특허공개 2001-144035호 공보(제3-4쪽, 제1, 2도)
MEMS가 갖는 기계구조체는, 외부로부터의 진동이나 충격에 대하여 매우 취약하기 때문에, MEMS를 개편화하는 다이싱 공정에 있어서, 그 기계적 진동이나 세정수의 분출에 의한 충격 등으로 용이하게 파손해버린다.
특허문헌1에 기재된 반도체장치의 개편화 방법에서는, 제2스텝에 있어서 반도체 기판을 기계적 절단 툴로 접촉 가공하기 때문에, 절단시의 진동이나 충격의 발생은 피할 수 없다. 따라서, 이 제조 방법을 MEMS의 다이싱 공정에 적용하는 것은 바람직하지 않다.
본 발명에 따른 반도체장치의 개편화 방법은, 제 1 영역과 상기 제 1 영역을 둘러싸고 스크라이브 라인이 형성되어 있는 제 2 영역을 갖는 제 1 면과, 상기 제 1 면에 대향하고 상기 제 1 영역에 대응하는 제 3 영역과 상기 제 3 영역을 둘러싸고 상기 제 2 영역에 대응하는 제 4 영역을 갖는 제 2 면을 갖는 반도체 기판을 준비하는 스텝과, 상기 반도체 기판에 미리 정해진 깊이의 제 1 홈과 제 3 홈을 동시에 형성하는 스텝으로서, 상기 제 1 홈은 저면을 갖고 상기 스크라이브 라인에 대향하는 제 4 영역에 형성되고 상기 제 3 홈은 상기 제 3 영역에 형성되는 스텝과, 상기 제 1 영역의 상기 반도체 기판에, 저부가 상기 반도체 기판이 되는 제 2 홈을 형성하는 스텝과, 상기 제 2 홈 내에서 상기 제 2 홈의 상기 반도체 기판의 저부를 제거함으로써, 상기 제 2 홈이 상기 반도체 기판의 상기 제 3 영역을 관통하도록 하는 스텝과, 상기 제 2 홈의 상기 저부를 제거한 후, 상기 스크라이브 라인을 따라 상기 반도체 기판을 절단함으로써, 상기 스크라이브 라인이 상기 미리 정해진 깊이를 갖는 상기 제 1 홈의 상기 저부를 관통하도록 하는 스텝을 포함하고, 상기 제 2 홈의 형성은 상기 제 1 홈을 형성한 후에 수행되는 것을 특징으로 한다.
또한, 본 발명에 따른 반도체장치의 개편화 방법은, 반도체 기판을 절단하는 스텝이, 비접촉의 절단 방법으로 행해지는 것을 특징으로 한다.
[발명을 실시하기 위한 최선의 형태]
(1) 제1 실시예
본 발명의 제1 실시예에 따른 반도체장치(MEMS)의 개편화 방법에 대해서, SOI기판을 이용하여 제조하는 피에조 저항형 가속도 센서장치를 예로 들어 설명한다.
[구조]
도 1은, SOI기판을 이용하여 제조된 피에조 저항형 가속도 센서장치(1)의 구조도이다. 도 1a는 가속도 센서장치(1)의 평면도를, 도 1b는 그 저면도를, 도 1c는 도 1a의 A-A'에서의 그 단면도를 각각 보이고 있다.
SOI기판은, 도 2a에 나타낸 것처럼, 제1 Si막(101) 및 제2 Si막(102)이 매립하여 산화막(103)의 양면에 형성된 반도체 기판이다.
도 1a에 나타낸 것처럼, 제1 Si막(101)에는, 홈(2)에 의해 구획됨으로써, 질량부(3), 지지부(4) 및 대들보부(5)가 형성되어 있다.
질량부(3)는, 대략 구형의 중심 질량부(3a)와, 중심 질량부(3a)의 4 구석에 각각 일체로 형성되는 대략 구형의 4개의 주변 질량부(3b)로 구성되어 있다.
지지부(4)는, 질량부(3), 즉 중심 질량부(3a) 및 4개의 주변 질량부(3b)를 둘러싸도록 형성된 대략 구형의 프레임형의 부분이다. 지지부(4)의 상면에는, 피에조 저항소자(6)로부터의 신호를 외부에 추출하기 위한 전극 패드(7)가, 소정간격마다 배치되어 있다.
대들보부(5)는, 질량부(3)의 중심 질량부(3a)와 지지부(4)를 접속하는 판형부분이고, 중심 질량부(3a)와 지지부(4)의 각 변의 대략 중심끼리를 서로 접속하고 있다. 대들보부(5)는, 질량부(3) 위 상하 횡방향의 이동에 따라 휘어지도록, 가요성을 갖도록 형성되어 있다. 대들보부(5)의 상면에는, 소정간격마다 피에조 저항소자(6)가 형성되어 있고, 대들보부(5)가 상하 횡방향으로 휘어지도록, 피에조 저항소자(6)의 저항값이 변화된다. 여기서는 설명의 편의상, 피에조 저항소자(6)를 전극 패드(7)에 접속하는 배선을 생략하고 있지만, 피에조 저항소자(6)의 저항값의 변화에 근거하는 신호는, 도시하지 않은 배선으로부터 전극 패드(7)를 거쳐서 외부로 추출된다.
또한, 도 1b에 나타낸 것처럼, 제2 Si막(102)에는, 홈(8)에 의해 구획됨으로써, 방추부(9) 및 대좌부(10)가 형성되어 있다.
방추부(9)는, 대략 구형의 중심 방추부(9a)와, 중심 방추부(9a)의 4구석에 각각 일체로 형성되는 대략 구형의 4개의 주변 방추부(9b)로 구성되어 있다. 중심 방추부(9a)는, 도 1c에 나타낸 것처럼 매립 산화막(103)으로 이루어진 방추 중간막(11)을 거쳐서 중심 질량부(3a)의 하면에 고정되어 있다. 4개의 주변 방추부(9b)도 마찬가지로, 방추 중간막(11)을 거쳐서 주변 질량부(3b)의 하면에 각각 고정되어 있다. 단, 도 1c에서는, 주변 방추부(9b)는 도시되어 있지 않다.
대좌부(10)는, 도 1c에 나타낸 것처럼, 방추부(9), 즉, 중심 방추부(9a) 및 4개의 주변 방추부(9b)를 둘러싸도록 형성된 대략 구형의 프레임형의 부분이다. 단, 도 1c에서는, 주변 방추부(9b)는 도시되지 않고 있다. 대좌부(10)는, 매립 산화막(103)으로 형성되는 주변 중간막(12)을 거쳐서 지지부(4)의 하면에 고정되어 있다. 또한, 대좌부(10)의 바닥면에는, 산화막(13)이 형성되어 있다. 대좌부(10)의 바닥면과, 방추부9(9a, 9b)의 바닥면과의 사이에 소정거리 D1만큼 단차가 설치된다. 이것은, 가속도 센서장치(1)가 케이스에 장착된 상태에서, 방추부(9)가 변위했을 때에 케이스와 충돌하는 것을 방지하기 위해서이다.
[제조 방법과 개편화]
(전기적요소의 형성)
도 2a 내지 2c는, 도 1a의 A-A'로 나타내는 위치의 단면을, 주로 가속도 센서장치(1)의 전기적요소, 예를 들면, 피에조 저항소자, 전극 패드, 배선 등을 형성하는 공정순으로 간략하게 나타낸 것이다. 이것들의 전기적요소는, 가속도 센서장치(1)의 기계적 왜곡을 전기신호로 변환하는 역할을 한다. 이때, 도 2a 내지 2c에서는, 웨이퍼 위에 복수개 형성되는 가속도 센서장치(1) 중, 인접하는 3칩을 나타내고 있고, 각 칩간에는 가상의 경계선 LN1 및 LN2가 빠져 있다. 후의 공정에서, 이 가상 경계선 LN1 및 LN2의 위치에 개편화의 기준이 되는 한정대, 소위 스크라이브 라인이 형성된다.
우선, 도 2a에 나타낸 것처럼, 제1 Si막(101) 및 제2 Si막(102)이 매립하여 산화막(103)의 양면에 형성된 SOI기판을 준비하고, 1000℃의 가습 분위기중에서 열산화를 행하고, 제1 Si막(101)의 표면에 4000Å의 산화막(104)을 형성한다. 다음에, 포토리소에칭에 의해 산화막(104)에 개구부(105)를 형성하고, 개구부(105)를 거쳐서 붕소를 열확산 해서 P형 확산층을 형성한다. 이 P형 확산층이 피에조 저항소자(6)가 된다. 통상 붕소의 열확산은, 800～1200℃의 고온에서 행해지고, 이때, 개구부(105)의 표면에는 동시에 2000Å정도의 산화막(104a)이 열형성된다.
다음에, 포토리소에칭에 의해, 이 산화막(104a)에 도 2b에 나타낸 것처럼 콘택 구멍(106)을 형성한다. 그 후, 스퍼터링에 의해 알루미늄막을 퇴적하고, 포토리소에칭에 의해 배선(107) 및 전극 패드(7)를 형성한다.
다음에, 도 2c에 나타낸 것처럼, PRD(Plasma Reactive Deposition)법에 의해 보호막이 되는 실리콘질화막(108)을 퇴적하고, 포토리소에칭에 의해 전극 패드(7)를 노출한다. 동시에, 스크라이브 라인(LN1, LN2)에 대응하는 영역의 실리콘질화막(108)도 제거한다.
(기계적요소의 형성)
도 3d 내지 도 3f, 및 도 4g 내지 도 4i는, 도 1a의 B-B'에서 나타내는 위치의 단면을, 기계적요소의 제조공정순으로 간략하게 나타낸 것이다. 도 2a 내지 2c와 마찬가지로, 웨이퍼상에서 인접하는 3개의 가속도 센서장치(1)를 나타내고 있고, 각 칩간의 스크라이브 라인에 해당하는 위치에는 가상의 경계선 LN1 및 LN2이 빠져 있다. 이때, SOI기판의 제1 Si막(101) 위에는, 전술한 순서로 이미 전기적요 소가 형성되어 있지만, 설명의 편의상, 도 3d 내지 3f, 및 도 4g 내지 4i에서는 보호막인 실리콘질화막(108)만을 도시하고 있다.
우선, 도 3d에 나타낸 것처럼, SOI기판의 제2 Si막(102)의 표면에 CVD(Chemical Vapor Deposition)법에 의해 산화막(13)을 퇴적한다. 다음에, 대좌부(10)가 되는 영역에 산화막(13)이 남도록 포토리소에칭 가공하고, 레지스트를 제거한다. 이때, SOI기판에 따라서는, 제2 Si막(102)의 표면에 처음부터 산화막이 형성되어 있는 것이 있다. 이 경우는, 특히 산화막(13)을 퇴적할 필요는 없고, 포토리소에칭 가공으로 실시하면 좋다.
다음에, 도 3e에 나타낸 것처럼, 홈(8)에 대응하는 영역과, 스크라이브 라인(LN1, LN2)에 대응하는 영역을 노출하는 레지스트 패턴(109)을 형성한다.
다음에, 레지스트 패턴(109)을 마스크로서 사용하여, 도 3f에 나타낸 것처럼, 가스 쵸핑 에칭기술(GCET:Gas Chopping Etching Technology)에 의해 제2 Si막(102)을 에칭하고, 홈(8)을 형성함으로써, 방추부(9)와 대좌부(10)를 구획한다. 동시에, 스크라이브 라인(LN1, LN2)에 대응하는 영역도 에칭하고, 홈(110)을 형성해서 스크라이브 라인을 박막화한다. 여기서, 홈 8 및 홈 110의 바닥면에는, 제2 Si막(102)이 소정의 막두께 D1만큼 남도록 한다. 예를 들면, 제2 Si막(102)의 초기막두께를 500㎛로 한 경우, 에칭량을 480㎛으로서 20㎛정도의 막두께 D1을 남기도록 한다.
다음에, 레지스트 패턴(109)을 제거하고, 도 4g에 나타낸 것처럼, 산화막(13)을 하드마스크로서 가스 쵸핑 에칭함으로써, 홈 8 및 홈 110의 바닥면에 남은 제2 Si막(102)을 제거하고, 매립 산화막(103)을 노출시킨다. 이 공정에서, 스크라이브 라인(LN1, LN2)영역의 막두께 D2는, 5～10㎛정도까지 박막화된다. 동시에, 방추부(9)의 바닥면도 소정거리 D1만큼 에칭되어, 방추부(9)의 바닥면과 대좌부(10)의 바닥면과의 사이에 지정 막두께 D1의 단차가 형성된다.
다음에, 도 4h에 나타낸 것처럼, 포토리소에칭에 의해 홈(2)에 대응하는 영역의 실리콘질화막(108) 및 제1 Si막(101)을 제거한다. 또한, 홈(2)에 노출하는 매립 산화막(103)을 드라이에칭으로서 제거하고, 질량부(3) 및 방추부(9)의 사이에 방추 중간막(11)을 형성함과 동시에, 지지부(4) 및 대좌부(10)의 사이에 주변 중간막(12)을 형성한다.
이상의 공정에 의해, 복수의 가속도 센서장치(1)를 포함하고, 박막화한 스크라이브 라인(LN1, LN2)을 갖는 웨이퍼가 완성된다.
(개편화)
도 4i에 나타낸 것처럼, 완성한 웨이퍼를 다이싱 테이프(111)에 접착하고, 박막화한 스크라이브 라인(LN1, LN2)을 비접촉 절단방법, 예를 들면 레이저 등에 의해 절단해서 가속도 센서장치를 개편화한다. 일반적으로, 레이저로 절단가능한 막두께는 100㎛정도이지만, 박막화에 의해 스크라이브 라인 영역의 막두께 D2는 5～10㎛로 되어 있다. 따라서, 용이하게 레이저로 절단할 수 있다. 또한, 절단방법은, 레이저에 한정하는 것이 아니라, 가속도 센서장치의 기계 구조체에 진동, 충격을 주지 않는 절단방법이면 적용가능하다.
최후에, UV(Ultra Violet)조사나 열처리 등에 의해 다이싱 테이프(111)의 접 착력을 약화시키고, 개편화한 가속도 센서장치(1)를 픽업한다.
[작용 효과]
제1 실시예에 따른 반도체장치의 개편화 방법에 의하면, 개편화할 때의 한정대인 스크라이브 라인(LN1, LN2)을 이면으로부터 박막화함으로써 레이저 등의 비접촉 절단방법에 의한 절단이 가능해진다. 이에 따라 절단시의 외력에 의해 MEMS(가속도 센서장치)의 기계구조체가 파손하는 것을 억제할 수 있다. 또한, 스크라이브 라인(LN1, LN2)의 박막화는, MEMS의 제조공정의 일부, 예를 들면 본 실시예에서는 홈(8)을 형성해서 방추부(9)와 대좌부(10)를 구획하는 공정(도 3f)과 동시에 행할 수 있기 때문에, 프로세스적으로도 매우 간편하다.
본 발명을 이용하면, 반도체 기판이 두꺼운 경우에도 비접촉 절단방법을 적용할 수 있게 되기 때문에, 반도체 기판 전체를 이용해서 MEMS를 형성한, 소위 벌크 마이크로머신의 제조에 특히 유효한 수단이 될 수 있다.
(2) 제2 실시예
제2 실시예에서는 스크라이브 라인의 박막화는 제1 실시예와 마찬가지이지만, 또한, MEMS(가속도 센서장치)의 제조공정의 일부에 있어서 절단까지 행하고 있다.
[구조]
제1 실시예의 가속도 센서장치(1)와 마찬가지이다(도 1a 내지 1c).
[제조 방법과 개편화]
(전기적요소의 형성)
제1 실시예와 마찬가지로, 도 2a 내지 2c의 공정에 의해, SOI기판의 제1 Si막(101) 위에 전기적요소를 형성한다.
(기계적요소의 형성과 개편화)
제1 실시예와 마찬가지로, 도 3d 내지 3f, 및 도 4g의 공정을 거쳐서, 홈 8 및 홈 110을 형성해서 매립 산화막(103)을 노출시킨다.
다음에, 도 5j에 나타낸 것처럼, 별도로 준비하는 반도체 기판 혹은 석영기판 등의 지지기판(112)의 표면에 양면 접착 타입의 다이싱 테이프(113)에 접착하고, 도 4g의 공정까지 완료한 웨이퍼를 그 위에 붙인다. 이 단계에서 다이싱 테이프(113)를 통해서 지지기판(112)에 웨이퍼를 고정하는 것은, 후의 공정에서 스크라이브 라인(L1, L2)이 절단되었을 때에, 가속도 센서장치(1)가 개편화에 의해 분산되는 것을 피하기 위해서이다.
다음에, 도 5k에 나타낸 것처럼, 포토리소에칭에 의해 홈(2)에 대응하는 영역의 실리콘질화막(108)을 제거한다. 레지스트를 제거한 후, 재차 포토리소에칭에 의해 홈(2)에 대응하는 영역 및 스크라이브 라인(L1, L2)에 대응하는 영역의 제1 Si막(101)을 제거한다. 계속해서, 홈(2) 및 스크라이브 라인(L1, L2)영역에 노출하는 매립 산화막(103)을 드라이에칭으로 제거하고, 질량부(3) 및 방추부(9)의 사이에 방추 중간막(11)을, 지지부(4) 및 대좌부(10)의 사이에 주변 중간막(12)을 형성한다. 이 드라이에칭 공정을 거쳐서 스크라이브 라인이 절단되고, 가속도 센서장치(1)가 개편화한다.
최후에, UV(Ultra Violet)조사나 열처리 등에 의해 다이싱 테이프(113)의 접 착력을 약화시키고, 개편화한 가속도 센서장치(1)를 픽업한다.
[작용 효과]
제2 실시예에 따른 반도체장치의 개편화 방법에 의하면, MEMS(가속도 센서장치)의 개편화는, MEMS의 제조공정의 일부, 예를 들면 본 실시예에서는 매립 산화막(103)을 드라이에칭으로 제거하는 공정(도 5k)과 동시에 행할 수 있기 때문에, 프로세스적으로도 매우 간편하다. 또한 드라이에칭에 의한 비접촉 절단이기 때문에, 절단시의 외력에 의해 MEMS의 기계구조체가 파손하는 것을 억제할 수 있다.
본 발명을 이용하면, 반도체 기판이 두꺼운 경우에도 비접촉 절단방법을 적용할 수 있게 되기 때문에, 반도체 기판 전체를 이용해서 MEMS를 형성한, 소위 벌크 마이크로머신의 제조에 특히 유효한 수단이 될 수 있다.
본 발명에 의하면, 개편화할 때의 한정대인 스크라이브 라인에 대응하는 위치의 반도체 기판을, 스크라이브 라인이 형성되는 면(제1면)과 반대의 면(제2면)으로부터 박막화함으로써 비접촉의 절단방법, 예를 들면 레이저 등에 의한 절단이 가능해진다. 이에 따라, 절단시의 외력에 의해 MEMS의 기계 구조체가 파손하는 것을 억제할 수 있다.

Claims (22)

  1. 제 1 영역과 상기 제 1 영역을 둘러싸고 스크라이브 라인이 형성되어 있는 제 2 영역을 갖는 제 1 면과, 상기 제 1 면에 대향하고 상기 제 1 영역에 대응하는 제 3 영역과 상기 제 3 영역을 둘러싸고 상기 제 2 영역에 대응하는 제 4 영역을 갖는 제 2 면을 갖는 반도체 기판을 준비하는 스텝과,
    상기 반도체 기판에 미리 정해진 깊이의 제 1 홈과 제 3 홈을 동시에 형성하는 스텝으로서, 상기 제 1 홈은 저면을 갖고 상기 스크라이브 라인에 대향하는 제 4 영역에 형성되고 상기 제 3 홈은 상기 제 3 영역에 형성되는 스텝과,
    상기 제 1 영역의 상기 반도체 기판에, 저부가 상기 반도체 기판이 되는 제 2 홈을 형성하는 스텝과,
    상기 제 2 홈 내에서 상기 제 2 홈의 상기 반도체 기판의 저부를 제거함으로써, 상기 제 2 홈이 상기 반도체 기판의 상기 제 3 영역을 관통하도록 하는 스텝과,
    상기 제 2 홈의 상기 저부를 제거한 후, 상기 스크라이브 라인을 따라 상기 반도체 기판을 절단함으로써, 상기 스크라이브 라인이 상기 미리 정해진 깊이를 갖는 상기 제 1 홈의 상기 저부를 관통하도록 하는 스텝을 포함하고,
    상기 제 2 홈의 형성은 상기 제 1 홈을 형성한 후에 수행되는 것을 특징으로 하는 반도체장치의 개편화 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 반도체 기판을 절단하는 스텝은, 고체가 아닌 절단 매체를 사용하는 것에 의해 비접촉 절단방법으로 행해지는 것을 특징으로 하는 반도체장치의 개편화 방법.
  4. 제 3 항에 있어서,
    상기 반도체 기판을 절단하는 스텝은, 레이저에 의해 수행되는 것을 특징으로 하는 반도체장치의 개편화 방법.
  5. 제 3 항에 있어서,
    상기 반도체 기판을 절단하는 스텝은, 드라이 에칭에 의해, 비접촉 절단방법으로 행해지는 것을 특징으로 하는 반도체장치의 개편화 방법.
  6. 제 5 항에 있어서,
    상기 반도체 기판은, 상기 반도체 기판을 절단할 때 다이싱 테이프로 지지기판에 고정되는 것을 특징으로 하는 반도체장치의 개편화 방법.
  7. 제 1 항에 있어서,
    상기 반도체 기판은, SOI기판인 것을 특징으로 하는 반도체장치의 개편화방법.
  8. 제 1 층, 제 2 층 및 제 3 층을 포함하고, 상기 제 1 층을 최상층으로 하여 이 순서로 적층된 다층기판으로서, 제 1 영역과 상기 제 1 영역을 둘러싸고 스크라이브 라인이 형성되는 제 2 영역을 갖는 제 1 면과, 상기 제 1 면에 대향하여 상기 제 1영역에 대응하는 제 3 영역과 상기 제 3 영역을 둘러싸고 상기 제 2 영역에 대응하는 제 4 영역을 갖는 제 2 면을 갖는 상기 다층기판을 준비하는 스텝과,
    상기 제 3 층을 부분적으로 제거하여 상기 제 1 영역과 상기 제 3 영역 내에 MEMS 구조체의 일부를 형성하는 스텝과,
    상기 제 3 층을 부분적으로 제거하는 동시에 상기 제 1 층의 상기 제 2 영역에 형성된 상기 스크라이브 라인에 대응하는 상기 제 4 영역의 상기 제 3 층을 박막화하는 스텝과,
    상기 제 1 층을 부분적으로 제거하여 상기 제 1 영역 및 상기 제 3 영역에 MEMS 구조체의 형성을 완료하는 스텝과,
    상기 제 1 영역 및 상기 제 3 영역의 상기 제 1 층 및 상기 제 3 층으로부터 노출된 상기 제 2 층을 제거하여 관통 구멍을 형성하는 스텝과,
    상기 제 1 층 및 상기 제 2 층의 상기 제 2 영역에 형성된 상기 스크라이브 라인을 따라 상기 다층 기판을 개편화하는 스텝을 포함하는 MEMS 칩을 제조하는 방법.
  9. 삭제
  10. 제 8 항에 있어서,
    상기 개편화하는 스텝은, 비접촉 절단방법으로 행해지는 것을 특징으로 하는 MEMS 칩을 제조하는 방법.
  11. 제 10 항에 있어서,
    상기 개편화하는 스텝은, 레이저를 사용하여 수행되는 것을 특징으로 하는 MEMS 칩을 제조하는 방법.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 제1층, 제2층 및 제3층을 갖고 상기 제1층을 최상층으로 하여 이 순서로 적층된 다층 기판으로서, 상기 다층 기판은 MEMS가 형성되는 제1영역과 상기 제1영역을 둘러싸고 스크라이브 라인이 형성되는 제2영역을 갖는 제1면 및 상기 제1면에 대향하여 상기 제1영역에 대응하는 제3영역과 상기 제3영역을 둘러싸고 상기 제2영역에 대향하는 제4영역을 갖는 제2면을 갖는 상기 다층 기판을 준비하는 제1스텝과,
    상기 제3층의 상기 제1영역 및 상기 제3영역에 방추부와 상기 방추부의 주위를 둘러싸는 대좌부를 형성하도록 상기 제3층을 부분적으로 제거하는 제2스텝과,
    상기 제2스텝과 동시에, 상기 제1층의 상기 제2영역에 형성되는 상기 스크라이브 라인에 대응하는 상기 제4영역의 상기 제3층을 박막화하는 제3스텝과,
    상기 제1층의 상기 제1영역 및 상기 제3영역에 상기 방추부를 고정하는 질량부와, 상기 질량부의 주위를 둘러싸고 상기 대좌부를 지지하는 지지부와, 상기 질량부와 상기 지지부를 접속하는 대들보부를 형성하도록 상기 제1층을 부분적으로 제거하는 제4스텝과,
    상기 제1층 및 상기 제3층으로부터 노출하는 상기 제2층을 상기 제1영역 및 상기 제3영역으로부터 제거해서 관통 구멍을 형성하는 제5스텝과,
    상기 제1층의 상기 제2영역에 형성된 상기 스크라이브 라인을 따라 상기 다층 기판을 개편화하는 제6스텝을 포함한 것을 특징으로 하는 MEMS의 제조방법.
  16. 제 15 항에 있어서,
    상기 제6스텝은, 비접촉 절단방법으로 행해지는 것을 특징으로 하는 MEMS의 제조방법.
  17. 제 16 항에 있어서,
    상기 비접촉의 절단방법은, 레이저에 의해 행해지는 것을 특징으로 하는 MEMS의 제조방법.
  18. 제 15 항에 있어서,
    상기 제4스텝은 상기 제1층을 상기 제2영역 및 상기 제4영역에서 제거하는 스텝을 더 포함하고, 상기 제5스텝은 상기 제1층 및 상기 제3층으로부터 노출하는 상기 제2층을 상기 제2영역 및 상기 제4영역에서 제거해서 개편화하는 스텝을 더 포함하며, 상기 제6스텝은 상기 제5스텝과 동시에 행해지는 것을 특징으로 하는 MEMS의 제조방법.
  19. 제 18 항에 있어서,
    상기 제5스텝은, 드라이에칭에 의해 행해지는 것을 특징으로 하는 MEMS의 제조방법.
  20. 제 19 항에 있어서,
    상기 제5스텝은, 다이싱 테이프로 상기 다층기판을 지지기판에 고정하여 행하는 것을 특징으로 하는 MEMS의 제조방법.
  21. 제 1 항에 있어서,
    상기 개편화 반도체 장치는, 방추부, 상기 방추부의 주위를 둘러싸는 대좌부, 상기 방추부와 상기 대좌부를 연결하는 대들보부를 갖는 미소 기계 구조체인 것을 특징으로 하는 반도체장치 개편화 방법.
  22. 제 1 항에 있어서,
    상기 저부를 제거하는 스텝은, 드라이 에칭 공정에 의해 수행되는 것을 특징으로 하는 반도체장치의 개편화 방법.
KR1020050015416A 2004-08-25 2005-02-24 반도체장치의 개편화 방법 KR101158829B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004244609A JP2006062002A (ja) 2004-08-25 2004-08-25 半導体装置の個片化方法
JPJP-P-2004-00244609 2004-08-25

Publications (2)

Publication Number Publication Date
KR20060042155A KR20060042155A (ko) 2006-05-12
KR101158829B1 true KR101158829B1 (ko) 2012-06-27

Family

ID=35943872

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050015416A KR101158829B1 (ko) 2004-08-25 2005-02-24 반도체장치의 개편화 방법

Country Status (4)

Country Link
US (1) US7514286B2 (ko)
JP (1) JP2006062002A (ko)
KR (1) KR101158829B1 (ko)
CN (1) CN1740087B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005342808A (ja) * 2004-05-31 2005-12-15 Oki Electric Ind Co Ltd Ｍｅｍｓデバイスの製造方法
DE102007020879A1 (de) 2006-05-10 2009-04-02 Gachon University Of Medicine & Science Industry-Academic Cooperation Foundation Verfahren und Vorrichtung für die äußerst schnelle Symmetrie- und SIMD- gestützte Projektion/Rückprojektion für die 3D-PET-Bildrekonstruktion
JP4480728B2 (ja) * 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
JP4744463B2 (ja) 2007-03-13 2011-08-10 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
US20080315376A1 (en) * 2007-06-19 2008-12-25 Jinbang Tang Conformal EMI shielding with enhanced reliability
DE102008001952A1 (de) * 2008-05-23 2009-11-26 Robert Bosch Gmbh Verfahren zur Herstellung von vereinzelten, auf einem Siliziumsubstrat angeordneten mikromechanischen Bauteilen und hieraus hergestellte Bauteile
JP5299077B2 (ja) * 2009-05-14 2013-09-25 住友電気工業株式会社 半導体レーザ素子の製造方法
CN101734613B (zh) * 2009-12-03 2011-08-24 西北工业大学 基于soi晶圆的mems结构制作及划片方法
CN102120561B (zh) * 2010-01-08 2012-07-11 中芯国际集成电路制造(上海)有限公司 形成晶圆穿通孔的方法
US9165833B2 (en) * 2010-01-18 2015-10-20 Semiconductor Components Industries, Llc Method of forming a semiconductor die
US8871550B2 (en) * 2012-05-24 2014-10-28 Infineon Technologies Ag Method for processing a wafer at unmasked areas and previously masked areas to reduce a wafer thickness
CN104671190B (zh) * 2013-11-27 2017-07-14 中芯国际集成电路制造(上海)有限公司 器件表面的保护方法
JP6251406B2 (ja) * 2015-01-16 2017-12-20 雫石　誠 半導体素子とその製造方法
CN108328570A (zh) * 2018-01-31 2018-07-27 北京航天控制仪器研究所 一种带有薄膜背腔结构的mems芯片裂片方法及支撑工装

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09320996A (ja) * 1996-03-29 1997-12-12 Denso Corp 半導体装置の製造方法
JPH109982A (ja) * 1996-06-26 1998-01-16 Matsushita Electric Works Ltd 圧力センサの製造方法
JP2003329702A (ja) * 2002-05-13 2003-11-19 Wacoh Corp 加速度センサおよびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232593A (ja) * 1996-02-22 1997-09-05 S I I R D Center:Kk 半導体装置
WO1998013862A1 (fr) * 1996-09-24 1998-04-02 Mitsubishi Denki Kabushiki Kaisha Dispositif a semi-conducteur et son procede de fabrication
JP2001144035A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
US6444499B1 (en) * 2000-03-30 2002-09-03 Amkor Technology, Inc. Method for fabricating a snapable multi-package array substrate, snapable multi-package array and snapable packaged electronic components
US7282775B2 (en) * 2004-02-13 2007-10-16 Advanced Numicro Systems, Inc. MEMS scanning mirror with trenched surface and tapered comb teeth for reducing intertia and deformation
US7129114B2 (en) * 2004-03-10 2006-10-31 Micron Technology, Inc. Methods relating to singulating semiconductor wafers and wafer scale assemblies

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09320996A (ja) * 1996-03-29 1997-12-12 Denso Corp 半導体装置の製造方法
JPH109982A (ja) * 1996-06-26 1998-01-16 Matsushita Electric Works Ltd 圧力センサの製造方法
JP2003329702A (ja) * 2002-05-13 2003-11-19 Wacoh Corp 加速度センサおよびその製造方法

Also Published As

Publication number Publication date
KR20060042155A (ko) 2006-05-12
CN1740087A (zh) 2006-03-01
CN1740087B (zh) 2012-07-04
US7514286B2 (en) 2009-04-07
JP2006062002A (ja) 2006-03-09
US20060046437A1 (en) 2006-03-02

Similar Documents

Publication Publication Date Title
KR101158829B1 (ko) 반도체장치의 개편화 방법
KR101004574B1 (ko) 반도체 센서 장치 및 그 제조 방법
US8497149B2 (en) MEMS device
US7153716B2 (en) Method of manufacturing a micro-electrical-mechanical system
JP4548793B2 (ja) 半導体センサー装置およびその製造方法
KR100855015B1 (ko) 패키징된 집적회로 및 그 제조 방법
US9799588B2 (en) Chip package and manufacturing method thereof
JP4744463B2 (ja) 半導体装置の製造方法
KR20090131258A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP2008288384A (ja) ３次元積層デバイスとその製造方法、及び３次元積層デバイスの接合方法
US9064950B2 (en) Fabrication method for a chip package
JP2001523046A (ja) 回路を備える半導体ウェハをシンニングするための方法および同方法によって作られるウェハ
US5411919A (en) Semiconductor device and method of manufacturing the same
CN110713165A (zh) 一种具有tsv结构的mems芯片及其圆片级气密性封装方法
WO2012120694A1 (ja) ウエハレベルパッケージの製造方法、及びウエハレベルパッケージ
JP3325133B2 (ja) 容量型加速度センサの製造方法
WO2005101494A2 (en) Three dimensional six surface conformal die coating
US20220185662A1 (en) Mems tab removal process
JP3246023B2 (ja) 加速度センサの製造方法
GB2455214A (en) MEMS microphone array

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee