JP2006062002A - 半導体装置の個片化方法 - Google Patents
半導体装置の個片化方法 Download PDFInfo
- Publication number
- JP2006062002A JP2006062002A JP2004244609A JP2004244609A JP2006062002A JP 2006062002 A JP2006062002 A JP 2006062002A JP 2004244609 A JP2004244609 A JP 2004244609A JP 2004244609 A JP2004244609 A JP 2004244609A JP 2006062002 A JP2006062002 A JP 2006062002A
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- semiconductor device
- manufacturing
- cutting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B21—MECHANICAL METAL-WORKING WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
- B21J—FORGING; HAMMERING; PRESSING METAL; RIVETING; FORGE FURNACES
- B21J13/00—Details of machines for forging, pressing, or hammering
- B21J13/08—Accessories for handling work or tools
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00865—Multistep processes for the separation of wafers into individual elements
- B81C1/00873—Multistep processes for the separation of wafers into individual elements characterised by special arrangements of the devices, allowing an easier separation
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B21—MECHANICAL METAL-WORKING WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
- B21J—FORGING; HAMMERING; PRESSING METAL; RIVETING; FORGE FURNACES
- B21J17/00—Forge furnaces
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mechanical Engineering (AREA)
- Dicing (AREA)
- Micromachines (AREA)
- Pressure Sensors (AREA)
Abstract
【解決手段】 微小機械構造体が形成される第1領域と第1領域を囲みスクライブラインが形成される第2領域とを有する第1面と、第1面に対向し微小機械構造体が形成される第1領域に対応する第3領域と第3領域を囲み第2領域に対応する第4領域とを有する第2面と、を有する半導体基板を個片化する方法であって、第1面の第2領域に形成されるスクライブラインに対応する第2面の第4領域を薄膜化するステップと、第1面の第2領域に形成されるスクライブラインに沿って半導体基板を切断するステップと、を含むことを特徴とする半導体装置の個片化方法。
【選択図】 図4
Description
半導体装置の個片化方法が、例えば、特許文献1に記載されている。特許文献1に記載の半導体装置の個片化方法は、ウエハ状態でパッケージ封止を行うWCSP(WaferLevel Chip Size Package)半導体装置において、封止樹脂のみを切断する第1のステップと、半導体基板を切断する第2のステップと、の2ステップにより個片化を行うものである。封止樹脂を切断する第1のステップでは、レーザーなどによる非接触加工を行い、半導体基板を切断する第2のステップでは、通常のダイヤモンドカッターのような機械的切断ツールによる接触加工を行っている。封止樹脂の切断を非接触加工で行うことにより、切断時の外力によって封止樹脂の剥離が生じることを抑制し、高品質に半導体装置を個片化できるようになる。
特許文献1に記載の半導体装置の個片化方法では、第2ステップにおいて半導体基板を機械的切断ツールで接触加工するため、切断時の振動や衝撃の発生は避けられない。従って、この製造方法をMEMSのダイシング工程に適用することは望ましくない。
本発明の第1実施形態に係る半導体装置(MEMS)の個片化方法について、SOI基板を用いて製造するピエゾ抵抗型加速度センサ装置を例に説明する。
〔構造〕
図1は、SOI基板を用いて製造されたピエゾ抵抗型加速度センサ装置1の構造図である。図1(a)は加速度センサ装置1の上面図を、図1(b)は同底面図を、図1(c)は図1(a)のA−A’における同断面図をそれぞれ示している。
図1(a)に示すように、第1Si膜101には、溝2により区画されることにより、質量部3、支持部4及び梁部5が形成されている。
質量部3は、略矩形の中心質量部3aと、中心質量部3aの4隅にそれぞれ一体に形成される略矩形の4つの周辺質量部3bとで構成されている。
梁部5は、質量部3の中心質量部3aと支持部4とを接続する板状部分であり、中心質量部3aと支持部4の各辺の略中心同士を互いに接続している。梁部5は、質量部3の上上下横方向の移動に伴って撓むように、可撓性を有するように形成されている。梁部5の上面には、所定間隔ごとにピエゾ抵抗素子6が形成されており、梁部5が上下横方向に撓むことにより、ピエゾ抵抗素子6の抵抗値が変化する。ここでは説明の便宜上、ピエゾ抵抗素子6を電極パッド7に接続する配線を省略しているが、ピエゾ抵抗素子6の抵抗値の変化に基づく信号は、図示しない配線から電極パッド7を介して外部に取り出される。
錘部9は、略矩形の中心錘部9aと、中心錘部9aの4隅にそれぞれ一体に形成される略矩形の4つの周辺錘部9bとから構成されている。中心錘部9aは、図1(c)に示すように、埋め込み酸化膜103からなる錘中間膜11を介して中心質量部3aの下面に固定されている。4つの周辺錘部9bも同様に、錘中間膜11を介して周辺質量部3bの下面にそれぞれ固定されている。ただし、図1(c)においては、周辺錘部9bは図示されていない。
(電気的要素の形成)
図2(a)乃至(c)は、図1(a)のA−A’で示す位置の断面を、主に加速度センサ装置1の電気的要素、例えば、ピエゾ抵抗素子、電極パッド、配線などを形成する工程順に簡略に示したものである。これらの電気的要素は、加速度センサ装置1の機械的歪を電気信号に変換する役目を果たす。なお、図2(a)乃至(c)では、ウエハ上に複数形成される加速度センサ装置1のうち、隣接する3チップを示しており、各チップ間には仮想の境界線LN1及びLN2が引いてある。後の工程で、この仮想境界線LN1及びLN2の位置に個片化の基準となる切り代、いわゆるスクライブラインが形成される。
次に、図2(c)に示すように、PRD(Plasma Reactive Deposition)法により保護膜となるシリコン窒化膜108を堆積し、ホトリソエッチングにより電極パッド7を露出する。同時に、スクライブライン(LN1、LN2)に対応する領域のシリコン窒化膜108も除去する。
図3(d)乃至(f)、及び図4(g)乃至(i)は、図1(a)のB−B’で示す位置の断面を、機械的要素の製造工程順に簡略に示したものである。図2(a)乃至(c)と同様に、ウエハ上で隣接する3つの加速度センサ装置1を示しており、各チップ間のスクライブラインに相当する位置には仮想の境界線LN1及びLN2が引いてある。なお、SOI基板の第1Si膜101上には、上述した手順で既に電気的要素が形成されているが、説明の便宜上、図3(d)乃至(f)、及び図4(g)乃至(i)では保護膜であるシリコン窒化膜108のみを描いている。
次に、レジストパターン109をマスクとして用い、図3(f)に示すように、ガスチョッピングエッチング技術(GCET:Gas Chopping Etching Technology)により第2Si膜102をエッチングし、溝8を形成することにより、錘部9と台座部10とを区画する。同時にスクライブライン(LN1、LN2)に対応する領域もエッチングし、溝110を形成してスクライブラインを薄膜化する。ここで、溝8及び溝110の底面には、第2Si膜102が所定の膜厚D1だけ残るようにする。例えば、第2Si膜102の初期膜厚を500μmとした場合、エッチング量を480μmとして20μm程度の膜厚D1を残すようにする。
以上の工程により、複数の加速度センサ装置1を含み、薄膜化したスクライブライン(LN1、LN2)を有するウエハが完成する。
図4(i)に示すように、完成したウエハをダイシングテープ111に貼り付け、薄膜化したスクライブライン(LN1、LN2)を非接触切断方法、例えばレーザーなどにより切断して加速度センサ装置を個片化する。一般に、レーザーで切断可能な膜厚は100μm程度であるが、薄膜化によりスクライブライン領域の膜厚D2は5〜10μmとなっている。従って、容易にレーザーで切断することができる。なお、切断方法はレーザーに限るものではなく、加速度センサ装置の機械構造体に振動、衝撃を与えない切断方法であれば適用可能である。
〔作用効果〕
第1実施形態に係る半導体装置の個片化方法によれば、個片化する際の切り代であるスクライブライン(LN1、LN2)を裏面から薄膜化することで、レーザーなどの非接触切断方法による切断が可能となる。これにより、切断時の外力によってMEMS(加速度センサ装置)の機械構造体が破損することを抑制できる。また、スクライブライン(LN1、LN2)の薄膜化は、MEMSの製造工程の一部、例えば本実施形態では、溝8を形成して錘部9と台座部10とを区画する工程(図3(f))と同時に行うことができるため、プロセス的にも非常に簡便である。
(2)第2実施形態
第2実施形態では、スクライブラインの薄膜化は第1実施形態と同様であるが、さらに、MEMS(加速度センサ装置)の製造工程の一部において切断まで行っている。
第1実施形態の加速度センサ装置1と同様である(図1(a)乃至(c))。
〔製造方法と個片化〕
(電気的要素の形成)
第1実施形態と同様に、図2(a)乃至(c)の工程により、SOI基板の第1Si膜101上に電気的要素を形成する。
第1実施形態と同様に、図3(d)乃至(f)、及び図4(g)の工程を経て、溝8及び溝110を形成して埋め込み酸化膜103を露出させる。
次に、図5(j)に示すように、別途準備する半導体基板あるいは石英基板などの支持基板112の表面に両面接着タイプのダイシングテープ113に貼り付け、図4(g)の工程まで完了したウエハをその上に貼り付ける。この段階でダイシングテープ113を介して支持基板112にウエハを固定するのは、後の工程においてスクライブライン(L1、L2)が切断された際に、加速度センサ装置1が個片化により分散することを避けるためである。
〔作用効果〕
第2実施形態に係る半導体装置の個片化方法によれば、MEMS(加速度センサ装置)の個片化は、MEMSの製造工程の一部、例えば本実施形態では、埋め込み酸化膜103をドライエッチングにて除去する工程(図5(k))と同時に行うことができるため、プロセス的にも非常に簡便である。また、ドライエッチングによる非接触切断であるため、切断時の外力によってMEMSの機械構造体が破損することを抑制できる。
2、8 溝
3 質量部
3a 中心質量部
3b 周辺質量部
4 支持部
5 梁部
6 ピエゾ抵抗素子
7 電極パッド
9 錘部
9a 中心錘部
9b 周辺錘部
10 台座部
11 錘中間膜
12 周辺中間膜
13 酸化膜
101 第1Si膜
102 第2Si膜
103 埋め込み酸化膜
104、104a 酸化膜
105 開口部
106 コンタクト孔
107 配線
108 シリコン窒化膜
109 レジストパターン
110 溝
111、113 ダイシングテープ
112 支持基板
Claims (20)
- 微小機械構造体が形成される第1領域と前記第1領域を囲みスクライブラインが形成される第2領域とを有する第1面と、前記第1面に対向し前記微小機械構造体が形成される前記第1領域に対応する第3領域と前記第3領域を囲み前記第2領域に対応する第4領域とを有する第2面と、を有する半導体基板を個片化する方法であって、
前記第1面の前記第2領域に形成される前記スクライブラインに対応する前記第2面の前記第4領域を薄膜化するステップと、
前記第1面の前記第2領域に形成される前記スクライブラインに沿って前記半導体基板を切断するステップと、
を含むことを特徴とする半導体装置の個片化方法。 - 前記第2面の前記第4領域を薄膜化するステップは、前記微小機械構造体を形成するステップと同時に行われることを特徴とする、請求項1に記載の半導体装置の個片化方法。
- 前記半導体基板を切断するステップは、非接触の切断方法で行われることを特徴とする、請求項1に記載の半導体装置の個片化方法。
- 前記非接触の切断方法は、レーザーによって行われることを特徴とする、請求項3に記載の半導体装置の個片化方法。
- 前記非接触の切断方法は、ドライエッチングにより、前記微小機械構造体を形成するステップと同時に行われることを特徴とする、請求項3に記載の半導体装置の個片化方法。
- 前記半導体基板を切断するステップは、ダイシングテープを介して前記半導体を支持基板に固定して行うことを特徴とする、請求項5に記載の半導体装置の個片化方法。
- 前記半導体基板は、SOI基板であることを特徴とする、請求項1に記載の半導体装置の個片化方法。
- 微小機械構造体が形成される第1領域と前記第1領域を囲みスクライブラインが形成される第2領域とを有する第1面と、前記第1面に対向し前記微小機械構造体が形成される前記第1領域に対応する第3領域と前記第3領域を囲み前記第2領域に対応する第4領域とを有する第2面と、を有する半導体基板を準備するステップと、
前記半導体基板の前記第1面の前記第1領域及び前記第2面の前記第3領域に微小機械構造体を含む半導体装置を形成するステップと、
前記第1面の前記第2領域に形成される前記スクライブラインに対応する前記第2面の前記第4領域を薄膜化するステップと、
前記第1面の前記第2領域に形成される前記スクライブラインに沿って前記半導体基板を切断して個片化するステップと、
を含むことを特徴とする半導体装置の製造方法。 - 前記第2面の前記第4領域を薄膜化するステップは、前記微小機械構造体を形成するステップと同時に行われることを特徴とする、請求項8に記載の半導体装置の製造方法。
- 前記半導体基板を切断して個片化するステップは、非接触の切断方法で行われることを特徴とする、請求項8に記載の半導体装置の製造方法。
- 前記非接触の切断方法は、レーザーによって行われることを特徴とする、請求項10に記載の半導体装置の製造方法。
- 前記非接触の切断方法は、ドライエッチングにより、前記微小機械構造体を形成するステップと同時に行われることを特徴とする、請求項10に記載の半導体装置の製造方法。
- 前記半導体基板を切断して個片化するステップは、ダイシングテープを介して前記半導体を支持基板に固定して行うことを特徴とする、請求項12に記載の半導体装置の製造方法。
- 前記半導体基板は、SOI基板であることを特徴とする、請求項8に記載の半導体装置の製造方法。
- 第1層と第2層と第3層とを有し、前記各層はMEMSが形成される第1領域と前記第1領域を囲みスクライブラインが形成される第2領域とを有する第1面及び前記第1面に対向し前記MEMSが形成される前記第1領域に対応する第3領域と前記第3領域を囲み前記第2領域に対向する第4領域とを有する第2面とを有し、夫々の第1面を同一方向に向け前記第1層を最上層としてこの順に上方から積層される多層基板を準備する第1ステップと、
前記第3層の前記第1領域及び前記第3領域に錘部と前記錘部の周囲を囲む台座部とを形成するように前記第3層を部分的に除去する第2ステップと、
前記第2ステップと同時に、前記第1層の前記第2領域に形成される前記スクライブラインに対応する前記第4領域で前記第3層を薄膜化する第3ステップと、
前記第1層の前記第1領域及び前記第3領域に前記錘部を固定する質量部と前記質量部の周囲を囲み前記台座部を支持する支持部と前記質量部と前記支持部とを接続する梁部とを形成するように前記第1層を部分的に除去する第4ステップと、
前記第1層及び前記第3層から露出する前記第2層を前記第1領域及び前記第3領域で除去して貫通孔を形成する第5ステップと、
前記第1層の前記第2領域に形成される前記スクライブラインに沿って前記多層基板を個片化する第6ステップと、
を含むことを特徴とするMEMSの製造方法。 - 前記第6ステップは、非接触の切断方法で行われることを特徴とする、請求項15に記載のMEMSの製造方法。
- 前記非接触の切断方法は、レーザーによって行われることを特徴とする、請求項16に記載のMEMSの製造方法。
- 前記第4ステップは前記第1層を前記第2領域及び前記第4領域で除去するステップをさらに含み、前記第5ステップは前記第1層及び前記第3層から露出する前記第2層を前記第2領域及び前記第4領域で除去して個片化するステップをさらに含み、前記第6ステップは前記第5ステップと同時に行われることを特徴とする、請求項15に記載のMEMSの製造方法。
- 前記第5ステップは、ドライエッチングにより行われることを特徴とする、請求項18に記載のMEMSの製造方法。
- 前記第5ステップは、ダイシングテープを介して前記多層基板を支持基板に固定して行うことを特徴とする、請求項19に記載のMEMSの製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004244609A JP2006062002A (ja) | 2004-08-25 | 2004-08-25 | 半導体装置の個片化方法 |
CN2005100082002A CN1740087B (zh) | 2004-08-25 | 2005-02-22 | 半导体装置的单片化方法 |
KR1020050015416A KR101158829B1 (ko) | 2004-08-25 | 2005-02-24 | 반도체장치의 개편화 방법 |
US11/066,313 US7514286B2 (en) | 2004-08-25 | 2005-02-28 | Method for forming individual semi-conductor devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004244609A JP2006062002A (ja) | 2004-08-25 | 2004-08-25 | 半導体装置の個片化方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006062002A true JP2006062002A (ja) | 2006-03-09 |
Family
ID=35943872
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004244609A Pending JP2006062002A (ja) | 2004-08-25 | 2004-08-25 | 半導体装置の個片化方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7514286B2 (ja) |
JP (1) | JP2006062002A (ja) |
KR (1) | KR101158829B1 (ja) |
CN (1) | CN1740087B (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7838323B2 (en) | 2006-06-09 | 2010-11-23 | Panasonic Corporation | Method for fabricating semiconductor device |
US8030180B2 (en) | 2007-03-13 | 2011-10-04 | Oki Semiconductor Co., Ltd. | Method of manufacturing a semiconductor device |
CN104671190A (zh) * | 2013-11-27 | 2015-06-03 | 中芯国际集成电路制造(上海)有限公司 | 器件表面的保护方法 |
JPWO2016114377A1 (ja) * | 2015-01-16 | 2017-04-27 | 雫石 誠 | 半導体素子とその製造方法 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005342808A (ja) * | 2004-05-31 | 2005-12-15 | Oki Electric Ind Co Ltd | Memsデバイスの製造方法 |
DE102007020879A1 (de) | 2006-05-10 | 2009-04-02 | Gachon University Of Medicine & Science Industry-Academic Cooperation Foundation | Verfahren und Vorrichtung für die äußerst schnelle Symmetrie- und SIMD- gestützte Projektion/Rückprojektion für die 3D-PET-Bildrekonstruktion |
US20080315376A1 (en) * | 2007-06-19 | 2008-12-25 | Jinbang Tang | Conformal EMI shielding with enhanced reliability |
DE102008001952A1 (de) * | 2008-05-23 | 2009-11-26 | Robert Bosch Gmbh | Verfahren zur Herstellung von vereinzelten, auf einem Siliziumsubstrat angeordneten mikromechanischen Bauteilen und hieraus hergestellte Bauteile |
JP5299077B2 (ja) * | 2009-05-14 | 2013-09-25 | 住友電気工業株式会社 | 半導体レーザ素子の製造方法 |
CN101734613B (zh) * | 2009-12-03 | 2011-08-24 | 西北工业大学 | 基于soi晶圆的mems结构制作及划片方法 |
CN102120561B (zh) * | 2010-01-08 | 2012-07-11 | 中芯国际集成电路制造(上海)有限公司 | 形成晶圆穿通孔的方法 |
US9165833B2 (en) * | 2010-01-18 | 2015-10-20 | Semiconductor Components Industries, Llc | Method of forming a semiconductor die |
US8871550B2 (en) * | 2012-05-24 | 2014-10-28 | Infineon Technologies Ag | Method for processing a wafer at unmasked areas and previously masked areas to reduce a wafer thickness |
CN108328570A (zh) * | 2018-01-31 | 2018-07-27 | 北京航天控制仪器研究所 | 一种带有薄膜背腔结构的mems芯片裂片方法及支撑工装 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09232593A (ja) * | 1996-02-22 | 1997-09-05 | S I I R D Center:Kk | 半導体装置 |
JPH09320996A (ja) * | 1996-03-29 | 1997-12-12 | Denso Corp | 半導体装置の製造方法 |
JPH109982A (ja) * | 1996-06-26 | 1998-01-16 | Matsushita Electric Works Ltd | 圧力センサの製造方法 |
JP3662260B2 (ja) * | 1996-09-24 | 2005-06-22 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP2001144035A (ja) | 1999-11-12 | 2001-05-25 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法および半導体装置 |
US6444499B1 (en) * | 2000-03-30 | 2002-09-03 | Amkor Technology, Inc. | Method for fabricating a snapable multi-package array substrate, snapable multi-package array and snapable packaged electronic components |
JP4216525B2 (ja) * | 2002-05-13 | 2009-01-28 | 株式会社ワコー | 加速度センサおよびその製造方法 |
US7282775B2 (en) * | 2004-02-13 | 2007-10-16 | Advanced Numicro Systems, Inc. | MEMS scanning mirror with trenched surface and tapered comb teeth for reducing intertia and deformation |
US7129114B2 (en) * | 2004-03-10 | 2006-10-31 | Micron Technology, Inc. | Methods relating to singulating semiconductor wafers and wafer scale assemblies |
-
2004
- 2004-08-25 JP JP2004244609A patent/JP2006062002A/ja active Pending
-
2005
- 2005-02-22 CN CN2005100082002A patent/CN1740087B/zh not_active Expired - Fee Related
- 2005-02-24 KR KR1020050015416A patent/KR101158829B1/ko not_active IP Right Cessation
- 2005-02-28 US US11/066,313 patent/US7514286B2/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7838323B2 (en) | 2006-06-09 | 2010-11-23 | Panasonic Corporation | Method for fabricating semiconductor device |
US8030180B2 (en) | 2007-03-13 | 2011-10-04 | Oki Semiconductor Co., Ltd. | Method of manufacturing a semiconductor device |
CN104671190A (zh) * | 2013-11-27 | 2015-06-03 | 中芯国际集成电路制造(上海)有限公司 | 器件表面的保护方法 |
JPWO2016114377A1 (ja) * | 2015-01-16 | 2017-04-27 | 雫石 誠 | 半導体素子とその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20060042155A (ko) | 2006-05-12 |
US20060046437A1 (en) | 2006-03-02 |
US7514286B2 (en) | 2009-04-07 |
CN1740087A (zh) | 2006-03-01 |
CN1740087B (zh) | 2012-07-04 |
KR101158829B1 (ko) | 2012-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101158829B1 (ko) | 반도체장치의 개편화 방법 | |
TWI505428B (zh) | 晶片封裝體及其形成方法 | |
US8087152B2 (en) | Manufacturing method of an electromechanical transducer | |
KR101766907B1 (ko) | 이면측 지지층을 가진 반도체-온-절연체 | |
JP2009010323A (ja) | 電子デバイスパッケージとその形成方法 | |
TW201027641A (en) | Electronic device package and fabrication method thereof | |
JP2005342808A (ja) | Memsデバイスの製造方法 | |
JP2006247833A (ja) | Mems素子パッケージ及びその製造方法 | |
JP2008091845A (ja) | 半導体センサー装置およびその製造方法 | |
JP4744463B2 (ja) | 半導体装置の製造方法 | |
US9064950B2 (en) | Fabrication method for a chip package | |
JP2008288384A (ja) | 3次元積層デバイスとその製造方法、及び3次元積層デバイスの接合方法 | |
CN110713165A (zh) | 一种具有tsv结构的mems芯片及其圆片级气密性封装方法 | |
US8099854B2 (en) | Manufacturing method of an electromechanical transducer | |
JP2009302231A (ja) | 半導体装置の製造方法 | |
JP2007015101A (ja) | 隠れヒンジmemsデバイス | |
JP5446107B2 (ja) | 素子ウェハおよび素子ウェハの製造方法 | |
US20110175177A1 (en) | Microelectromechanical system (mems) device and methods for fabricating the same | |
WO2012120694A1 (ja) | ウエハレベルパッケージの製造方法、及びウエハレベルパッケージ | |
EP3009793B1 (en) | Method of fabricating piezoelectric mems device | |
JP2007103595A (ja) | 半導体チップ切出し方法および半導体チップ | |
JP2010139313A (ja) | センサ装置の製造方法 | |
JP2010067722A (ja) | 電子装置及びその電子装置に用いる構造体の製造方法 | |
JP2008283150A (ja) | 半導体装置及びその製造方法 | |
JP3246023B2 (ja) | 加速度センサの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061120 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070125 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070216 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081126 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090901 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091030 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100122 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100223 |