JP6251406B2 - 半導体素子とその製造方法 - Google Patents

半導体素子とその製造方法 Download PDF

Info

Publication number
JP6251406B2
JP6251406B2 JP2016547105A JP2016547105A JP6251406B2 JP 6251406 B2 JP6251406 B2 JP 6251406B2 JP 2016547105 A JP2016547105 A JP 2016547105A JP 2016547105 A JP2016547105 A JP 2016547105A JP 6251406 B2 JP6251406 B2 JP 6251406B2
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor element
laminated
plane
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016547105A
Other languages
English (en)
Other versions
JPWO2016114377A1 (ja
Inventor
雫石　誠
誠 雫石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of JPWO2016114377A1 publication Critical patent/JPWO2016114377A1/ja
Application granted granted Critical
Publication of JP6251406B2 publication Critical patent/JP6251406B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/24—Measuring radiation intensity with semiconductor detectors
    • G01T1/242—Stacked detectors, e.g. for depth information
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T7/00—Details of radiation-measuring instruments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/024—Manufacture or treatment of image sensors covered by group H10F39/12 of coatings or optical elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/026—Wafer-level processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/15—Charge-coupled device [CCD] image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/15—Charge-coupled device [CCD] image sensors
    • H10F39/151—Geometry or disposition of pixel elements, address lines or gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/15—Charge-coupled device [CCD] image sensors
    • H10F39/153—Two-dimensional or three-dimensional array CCD image sensors
    • H10F39/1536—Frame transfer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/15—Charge-coupled device [CCD] image sensors
    • H10F39/157—CCD or CID infrared image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D44/00—Charge transfer devices
    • H10D44/40—Charge-coupled devices [CCD]
    • H10D44/45—Charge-coupled devices [CCD] having field effect produced by insulated gate electrodes 
    • H10D44/472—Surface-channel CCD
    • H10D44/478—Four-phase CCD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
    • H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P52/00—Grinding, lapping or polishing of wafers, substrates or parts of devices
    • H10P52/40—Chemomechanical polishing [CMP]
    • H10P52/402—Chemomechanical polishing [CMP] of semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/297—Configurations of stacked chips characterised by the through-semiconductor vias [TSVs] in the stacked chips

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Molecular Biology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Dicing (AREA)
  • Electromagnetism (AREA)

Description

本発明は、高集積化、高速駆動、低消費電力化に加え、小型軽量化と柔軟な形状選択が可能な半導体素子とその製造方法に関する。
半導体メモリ、半導体論理回路等の半導体集積回路の高集積化及び高速駆動のため、半導体集積回路を形成するＭＯＳトランジスタ等の微細化に主眼をおいた研究開発が進められてきた。しかし、トランジスタ等の微細化により駆動電圧を低下させる必要があり、その結果ノイズマージンや製造歩留りが低下する等の問題に直面している。他方、複数の半導体素子を積層した三次元（３Ｄ）構造を採用することにより、半導体素子の実装面積当たりの集積度を高めた積層半導体素子の開発が進んでいる。これは特に、同一メモリ素子等を多層枚積層する場合に有効な手法である。しかし、例えば、アドレス幅やデータビット長の拡大による入出力端子数や入出力バッファ回路が占める面積が増大し、半導体素子上における有効面積、即ち、内部の集積回路やメモリセルの相対的な占有面積がこれら入出力端子や入出力バッファ回路に圧迫される等の新たな問題が顕著になりつつある。さらに、例えば、半導体撮像素子と半導体画像処理素子等の異種半導体素子を積層する場合、積層する半導体素子間における入出力端子や入出力バッファ回路の配置、或いは半導体素子外形形状等に制約を生ずる。
特許文献１には、Ｘ線像の撮像を目的とした半導体撮像素子の構造であって、半導体基板の側面部からＸ線を入射させ、Ｘ線が半導体基板内部を半導体基板面に平行な方向に進む間に光電変換を行わせることにより、Ｘ線分光解析を可能にする例が開示されている。さらにこの原理をＣＴスキャナに応用した事例がある（特許文献２）。同様に、赤外線画像の撮像を主な目的とした半導体撮像素子であって、半導体基板の側面部から可視光或いは赤外線を入射させ、赤外線等が半導体基板内部を半導体基板面に平行な方向に進む間に光電変換を行わせることにより、赤外線等による分光解析を可能にする例が開示されている（特許文献３）。いずれの場合も、半導体基板面に平行な方向に光を入射させ半導体基板内における光電変換効率を高めることが狙いある。デジタルカメラ等のように、可視光のみを対象とする場合には、半導体撮像素子を構成する半導体基板面に対し、垂直或いはある入射角度をもって半導体基板表面に入射光を導き入れるのが一般的である。可視光波長の場合は、半導体基板面に垂直な方向、即ち半導体基板深さ方向約５ミクロンメータの範囲内において光電変換が可能だからである。これに対し、赤外線、X線等では、上記基板深さ方向をより深く、例えば、数十ミクロンメータから数百ミクロンメータ程度の深さを必要とするため、駆動電圧を数十ボルト以上に設定しなければならない。これは、上述の高集積化や高速駆動、低消費電力駆動の要請に逆行するものである。そこで考案されたのが、半導体基板の側面部から赤外線やＸ線等を入射させる構造である。しかし、矩形の半導体基板の一側面をそのまま光電変換部とすることはできない。受光面となるべき半導体素子の側壁部は機械的、熱的に損傷を受けているからである。半導体撮像素子を構成する半導体基板の側端部が最初に露出するのは、製造工程後半（後工程）の半導体ウエーハダイシングの直後である。従って、半導体基板の側端部の結晶状態は、回転ブレードを使用した時は、チッピングやキズを生じ、レーザーソーを使用した時は、さらに溶融物の再付着等の問題があり、またいずれの方法においても半導体基板材料自体の欠損量が大きく精密な加工形状を期待することはできない。さらに、そのような製造方法に基づく受光面は、半導体基板がそのまま外気に暴露された状態で使用することになり、画質のみならず半導体撮像素子としての信頼性や製品寿命を低下させるという深刻な問題を招来する。
特開昭５５−１４４５７６ 特表２０１２−５１７６０４ 特開２０１１−２０５０８５
半導体メモリ、半導体論理回路等の半導体集積回路の高集積化に伴い、半導体素子表面の外周周辺部に配置される入出力端子、例えば、コンタクトパッドの数が増大する。入出力端子の大きさは、ワイヤボンディングを行うための面積を必要とするため、トランジスタ素子等の微細化と同時にこれらを微細化することは困難である。また、入出力端子の下部に位置する半導体基板部分にトランジスタ素子等を形成することができない。そのため素子寸法（所謂チップサイズ）が本来素子上に集積すべきメモリ容量或いは論理回路規模に依存せず、入出力端子数とその配置により素子寸法が左右される事態も生じている。例えば、素子寸法を小さくする必要がある内視鏡用途の半導体撮像素子がその典型である。近年、ワイヤボンディングの代わりにマイクロパッドとマイクロバンプによる電気的接続、或いはシリコン貫通電極（ＴＳＶ）構造等の採用により半導体素子上における入出力端子部が占める面積を減少させることができるが、上述の如く、アドレス幅やデータビット長の拡大による入出力端子や入出力バッファ回路が占める面積の増大がこれを凌ぐ傾向にあり、根本的な解決には至っていない。即ち、入出力端子部が占める面積を減少させることに加え、従来スクライブ（或いはダイシング）マージンとして活用されていない半導体素子表面の外周周辺部の領域についても有効に利用する必要がある。半導体素子は、半導体ウエーハを切断（ダイシング）して個々の半導体素子に分割（個片化）することによって得られる。半導体素子表面の周辺部或いは半導体素子の側壁は、このダイシング工程により機械的、熱的に損傷を受けるため、結晶欠陥が発生し、さらに外部からの重金属や反応性化学物質等の汚染に曝されている。従来、半導体素子表面の周辺部には多数の入出力端子が配置されるため、素子内のトランジスタ等の特性に直接影響を与えるリスクが低く、またダイシング後の半導体素子は樹脂やセラミック等のパッケージング材料により被覆されているため、結晶欠陥や使用環境による不具合を抑制することが可能であった。しかし、半導体素子表面の外周近傍領域の有効活用のため、集積回路やメモリセル等を半導体素子の外周周辺部にも近接配置できるようにする必要がある。このように、半導体素子表面の外周近傍或いは半導体素子表面に対し垂直な半導体基板側壁近傍領域を有効利用出来れば、半導体素子上のメモリ容量、或いは論理回路規模を増大させるだけでなく、半導体素子の側壁部を受光部とした半導体撮像素子を具体化することが可能になる。このような半導体素子表面の外周周辺部或いは半導体素子の側壁部を有効利用することは、単に、半導体素子上に占める回路やメモリ領域の面積拡大に留まらず、今後求められる半導体素子等における技術課題の解決に繋がる。
半導体素子等がコンピュータや電子機器内部の実装基板上に他の多数の電子部品と並んで搭載される従来の使用環境から、外部環境に近接した状態に置かれる機会が増加すると考えられる。また、半導体撮像素子を被写体に近接、或いは直接接触し、さらには被写体内に挿入して撮像或いは信号処理等をする場合に好適な外形形状が求められる。このような用途に対しては、従来の矩形の外形形状からなる半導体素子等をそのまま適用すると、装置の小型化や軽量化が困難となるか、或いは半導体素子等の使用環境等が著しく制約される場合がある。しかし、このような半導体素子の外形形状の制約を軽減し、かつ半導体素子の性能や信頼性の低下を伴わない半導体素子等の構造及びその製造方法に関しては有効な解決手段が見出されていない。今後、各種半導体素子を、所謂、ウエラブル端末と呼ばれるような人体に密着させて使用する小型電子機器や、眼球、血管、各種臓器等の生体内に組み込んで使用するニーズ等が飛躍的に増大すると考えられる。これらの用途においては、半導体素子等における高集積化即ち小型化や低消費電力化に加え、生体内に組み込みやすい素子形状にできるか否かが重要な課題となる。腕時計型のウエラブル端末では、例えば、外形が円形に近い筐体内部に半導体素子を効率的に組み込むため、矩形以外の半導体素子形状が求められる。さらに、半導体素子の側壁部を利用できる程度に、該側壁部近傍の半導体基板の平滑度や結晶欠陥のレベルが改善され、かつ外部からの不純物汚染等を防止することができれば、半導体素子の外周部に近接した部分にも論理素子やメモリ素子を配置できる。また、半導体撮像素子と画像処理用半導体素子等を積層する場合について考察すると、これら積層すべき異種の半導体素子の外形は一致していることが望ましい場合が多い。積層した複数の半導体ウエーハを一括してダイシング等により個片化することができるからである。また、各半導体素子間において、入出力端子、即ちＴＳＶ構造の配置は隣接する半導体素子間で一致している必要がある。
このように、半導体素子上の集積度をさらに増大させることができる新たな構造、或いは半導体素子を様々な応用製品或いは使用環境において利用しやすい素子形態を考案すること、半導体素子の低電圧・低消費電力駆動、或いは耐環境性能を向上させることができる半導体素子構造を見出すこと、半導体基板周辺部、或いは側面部を有効利用する半導体素子であって、界面準位や格子欠陥等に起因するノイズや信頼性低下を防止することができる半導体素子の構造を提供すること、及び半導体基板周辺部、或いは側面部を有効利用できる半導体素子であって、重金属或いは反応性化学物質等の汚染から半導体素子を保護し製品寿命の劣化を防止することができる半導体素子等の構造を提供すること等が本発明の解決すべき課題である。
さらに、赤外光やＸ線等にも感度を有し、かつ低電圧・低消費電力駆動が可能な半導体撮像素子の構造を考案すること、温度・湿度・振動等に対する耐環境性能を向上させた半導体撮像素子を実現すること、様々な被写体、例えば、人体や臓器などの大きさや形状に対しても柔軟に撮像可能な半導体撮像素子を実現すること、特に、被写体に近接、或いは直接接触して、或いは被写体内に挿入して撮像をする場合等に好適な半導体撮像素子を実現すること、ＣＴ装置等の大型の撮像装置に適用する場合に好適な半導体撮像素子であって画像信号処理の高速化を実現することである。また、被写体或いは光源に対し等方的な撮像面を有し、或いは隣接する画素間におけるクロストークを軽減し、高画質な半導体撮像素子を実現することである。また、微弱な光に対しても撮像可能な高感度な半導体撮像素子を実現することである。また、放射線損傷に起因する素子の劣化を防止し、信頼性と製品寿命を向上させた半導体撮像素子を実現することである。また、特に半導体撮像素子に使用する半導体基板周辺部の界面準位や格子欠陥等に起因するノイズや画素キズ等の画像劣化を防止できる半導体撮像素子を実現することである。また、重金属、或いは反応性化学物質等の汚染から半導体撮像素子を保護することにより信頼性及び製品寿命を向上できる半導体撮像素子構造を考案することである。また、画素数を増加させることにより撮像可能範囲を拡大し、或いは撮影画像の解像度を向上させることができる半導体撮像素子を実現することである。
半導体素子、或いは半導体素子を複数枚積層した積層半導体素子構造においても上記の技術課題の解決が急務である。小型化や実装面積の削減に効果的だからである。しかしながら、積層半導体素子においても解決すべき課題が残されている。例えば、積層半導体素子内部の発熱による積層半導体素子の温度上昇を抑制できる好適な構造を見出す必要がある。積層半導体素子の温度上昇は、論理回路のスイッチングスピードを低下させ、或いは半導体撮像素子の暗電流を増加させ感度低下の一因となるからである。積層半導体素子の温度上昇を抑制することができれば、所謂、金属製のヒートシンクや冷却ファンを小型化或いは不要とすることができるため、一層の小型軽量化に寄与することができる。
本発明のさらに他の目的は、半導体基板周辺部、或いは側面部を有効利用する半導体素子であって、界面準位や格子欠陥等に起因するノイズや画素欠陥等の性能劣化を防止することができる半導体素子の製造方法を提供することである。また、半導体基板側端部の形状を湾曲その他任意形状に容易に加工できる製造方法を提供することである。さらに、半導体基板周辺部、或いは側面部を有効利用する半導体素子であって、重金属、或いは反応性化学物質等の汚染から半導体素子、半導体撮像素子等を保護し製品寿命の劣化を防止することができる半導体素子等の製造方法を提供することである。さらに、半導体基板周辺部、或いは側面部を有効利用する半導体素子等を複数枚積層する積層半導体素子の製造に好適な製造方法を提供することである。
課題解決のため、集積回路等が形成された複数の半導体素子を積層した積層半導体素子であって、半導体基板表面及び半導体基板裏面を除く積層半導体素子の少なくとも一面を絶縁体で被覆し、残りの他の面は半導体基板がそのまま露出した構造とする。また、上記絶縁体で被覆された積層半導体素子側面部が集積回路等が形成された半導体基板面に対し平面視座上湾曲した構造を有する。或いはまた、積層半導体素子側面部の外周形状が前記平面視座上滑らかに連続する閉じた図形で囲まれかつ該積層半導体素子側面部が絶縁体で被覆された構造とする。さらに好適には、前記閉じた図形を円形とする。また、前記積層半導体素子において、集積回路等が形成された半導体素子基板面に対し平面視座上その内部において一部貫通除去された中空領域を有する構造とする。好適には、前記中空領域における積層半導体素子の側面部が絶縁体で被覆された構造とする。さらに、前記中空領域は前記平面視座上曲線で囲まれた図形であり、かつ前記積層半導体素子の外周形状も集積回路等が形成された半導体素子基板面に対し平面視座上曲線で囲まれた図形とする。また、前記絶縁体で被覆された積層半導体基板素子側面部は、前記絶縁体の下部領域に高濃度不純物領域を有する構造とする。積層半導体素子の上面と底面、半導体素子間には、金属層が形成されており、さらに、中空部の側壁には側壁金属層を形成し、好ましくはさらに、金属層と側壁金属層を互いにその一部が接触した構造とする。また、前記半導体基板はシリコン基板でありかつ前記絶縁膜はシリコン酸化膜であることを特徴とする。
課題解決のため、前記絶縁体で被覆された半導体基板側面部又は前記絶縁体で被覆された中空領域側面部を受光面とし、かつ光電変換領域が該受光面（或いは受光窓）側から該半導体基板内部に向かって半導体基板平面に平行な方向に延在形成する。好適には、前記湾曲した受光面に対し鉛直な方向であって、入射光方向に対応する放射状に形成された光電変換領域を設ける。また、積層半導体素子を構成する複数の半導体撮像素子において、前記半導体撮像素子の積層方向における前記受光窓の配列ピッチとこれと直角方向に並ぶ各半導体撮像素子における前記受光窓の配列ピッチが略等しい構造とする。さらに好適には、前記光電変換領域に隣接した環状の電荷増倍転送部を設けた構造とする。
課題解決のため、半導体素子を製造する半導体ウエーハ加工処理工程において、平面視座上半導体素子側面部の一部であって、かつ半導体基板表面から裏面まで完全に露出させる工程を設ける。また、前記半導体素子側面部を露出させる工程の後に、前記半導体ウエーハをダイシングにより切断し前記露出部分を残した状態で前記半導体素子を個片化する。また、半導体ウエーハ上に形成される半導体素子の側面部に絶縁膜を形成し、エッチング工程において該半導体素子を個片化する。また、半導体ウエーハ上に形成される半導体素子の側面部に不純物元素をイオン注入後、不純物領域の一部をトレンチエッチングし、トレンチ部の内壁にシリコン酸化膜を形成し、該トレンチ部をＣＶＤ法によるシリコン酸化膜により埋め込み後、該埋め込みシリコン酸化膜表面を平坦化し、前記半導体ウエーハ裏面を研削により薄化した後、前記埋め込みシリコン酸化膜の一部をエッチングすることにより前記半導体素子側面部を露出させる半導体素子の製造方法を開示する。半導体ウエーハ上に形成される半導体素子の側面部にイオン注入法による高濃度不純物領域を形成後、前記半導体ウエーハ裏面を研削により薄化し、その後に前記高濃度不純物領域を反応性イオンエッチング法により除去しつつ半導体素子の側面部に側壁保護のための絶縁性堆積膜を形成する。また、半導体ウエーハ上に形成される半導体素子の側面部の一部を露出させる工程後、二以上の半導体ウエーハを積層し、その後にダイシング工程により前記露出部分を有する積層型の半導体モジュールを切り出して個片化する。
異種の半導体素子を積層する場合であっても互いの外形形状を同一にすることが容易になる。また、同一素子寸法の複数の半導体素子を積層した積層半導体素子において、メモリ素子容量或いは集積回路規模を増大させることができる。さらに、近年、普及が進むドローンと呼ばれる小型飛行機器等においても、使用する半導体素子の高集積化、低消費電力・低発熱化、特に軽量化により飛行持続時間や物資運搬能力の向上に寄与する。
積層半導体素子の側面部を湾曲形状としたので、半導体素子の使用環境或いは実装条件に柔軟に対応できるため、装置の小型・軽量化が可能になる。特に、半導体基板側面部の表面形状を凸状とすれば、例えば、半導体素子を小型撮像装置内に組み込むことが容易になる。また、凹状とすれば、例えば、歯科或いは頭部の撮影装置のように被写体を取り囲むように半導体撮像素子を配置することが容易になる。さらに、積層半導体素子の内部に上部から下部まで貫通する中空部を設け、その側壁に側壁金属層を形成し、好ましくは、半導体素子間に形成した金属層と互いにその一部を接触させた構造としたので、半導体素子において発生した熱を効率的に外部に放熱させることが容易になる。その結果、発熱しやすいＣＰＵや駆動能力の大きい出力バッファ回路を半導体素子間に挿入することも容易になり、冷却のためのヒートシンクや冷却ファンを小型化、或いは不要とすることができる。
半導体素子周辺領域にトランジスタや光電変換領域を設けた場合であっても、界面準位や格子欠陥等に起因するノイズや画素欠陥等の特性劣化を軽減することができる。また、半導体基板側面部を、絶縁性材料を用い被覆したので金属或いは化学物質等に起因する汚染から素子を保護し製品寿命の劣化を防止することができる。
半導体基板側面部を受光窓として入射する光を半導体基板内に形成した光電変換領域において光電変換するようにしたので、入射光が進行する光電変換領域内における距離を数ミクロンメートルから数ミリメートルの範囲で設定することができるので、赤外線やＸ線等に対しても高い感度を有する撮像素子が実現する。さらに、前記受光窓が湾曲しているため、非平面的な外形からなる被写体の形状や大きさにも対応可能な撮像素子が実現する。
絶縁性材料により被覆された半導体基板側面部を高濃度不純物領域としたので、界面準位や格子欠陥等に起因するノイズや画素欠陥等の画像劣化を軽減することができる。
受光窓の配列ピッチを撮像素子の厚さと同等か撮像素子の厚さより大きくしたので、撮像素子を複数枚積層した場合においても画素の配列ピッチが縦方向及び横方向共に等方的かつ規則正しく整列した高解像度の撮像素子を実現することができる。光電変換領域に隣接して環状の電荷増倍転送部を設けたので、微弱な入射信号を撮像可能な高感度撮像素子が実現する。
半導体基板周辺部、或いは側面部を有効利用する半導体素子を製造する場合、半導体素子側面部の一部を露出させさらに絶縁体で被覆できる工程を設けたので容易に前記半導体素子を製造することができる。本発明によれば、前記半導体素子側面部の一部を露出させる工程の後に、前記半導体ウエーハ上の前記露出部分を残した状態で前記半導体素子を個片化することができる。本発明によれば、半導体ウエーハ上に形成される半導体素子の側面部に絶縁膜を形成し、エッチング工程において該半導体素子を個片化する工程を有する半導体素子の製造方法により、ウエーハダイシング工程に起因する半導体素子周辺部或いは側面部における不具合を解消することができる。本発明によれば、半導体ウエーハ上の半導体素子側面部にトレンチ部を形成しその内壁にシリコン酸化膜を形成しかつトレンチ部をＣＶＤ法によるシリコン酸化膜により埋め込み、その後埋め込みシリコン酸化膜の一部をエッチングすることにより半導体素子側面部を露出させる工程を設けたので、絶縁体で被覆された高い加工精度の半導体素子側面部を得ることができる。本発明によれば、半導体ウエーハ上の半導体素子の側面部に高濃度不純物領域を形成後、半導体ウエーハ裏面を研削により薄化し、その後に高濃度不純物領域を反応性イオンエッチング法により除去しつつ半導体素子の側面部に側壁保護のための絶縁性堆積膜を形成する工程を設けたので、例えば、基板の厚みが厚い半導体ウエーハであっても容易にシリコンウエーハを高速エッチングしかつ半導体素子側面部に絶縁体を形成することが容易になる。本発明によれば、従来のブレードダイシングやレーザーソーによる個片化方法に比べ、切断面の損傷を軽減できかつ高精度の湾曲した切断面形状を容易に得られるという効果がある。
積層半導体素子１００の斜視図（ａ）、図１（ａ）のＡ−Ａ’部で示す部位の断面図（ｂ）、及び積層半導体素子１００を構成する半導体素子１０２の平面ブロック図（ｃ）である。 図１（ｃ）の一部１０２ａ部の詳細図（ａ）、及び図２（ａ）に示すＢ−Ｂ’部断面から見た断面図及び等価回路図（ｂ）である。 積層半導体素子２００ａのＸ−Ｚ平面及びＹ−Ｚ平面から見た側面図（ａ）、及び積層半導体素子２００ｂのＹ−Ｚ平面から見た側面図（ｂ）である。 積層半導体素子３００の斜視図（ａ）、積層半導体素子３００を構成する半導体素子３０２の平面回路ブロック図（ｂ）、同じく半導体素子３０３の平面回路ブロック図（ｃ）である。 積層半導体素子４００ａの斜視図（ａ）、Ｘ−Ｙ平面上に積層半導体素子４００ａを４個配置した半導体モジュール４００ｂの平面図（ｂ）、積層半導体素子４００ａを構成する半導体素子４０２の平面ブロック図（ｃ）、及び積層半導体素子４００ａを構成する半導体素子４０３の平面ブロック図（ｄ）である。 積層半導体素子５００の斜視図（ａ）、図６（ａ）におけるＣ−Ｃ’部の断面図（ｂ）、及び積層半導体素子５００を構成する半導体素子５０２の平面ブロック図（ｃ）、図６（ｃ）において破線で囲まれた５０２ａ部分の拡大図（ｄ）、及び図６（ｄ）におけるポテンシャルプロファイル（ｅ）である。 積層半導体素子６００の斜視図（ａ）、図７（ａ）のＤ−Ｄ’部で示す部位の断面図（ｂ）、及び積層半導体素子６００を構成する半導体素子６０２の平面ブロック図（ｃ）である。 積層半導体素子７００の斜視図（ａ）、図１（ａ）におけるＥ−Ｅ’部の断面図（ｂ）、及び積層半導体素子７００を構成する半導体素子７０１の平面ブロック図（ｃ）、及び図８（ｃ）におけるＦ−Ｆ’部の断面図（ｄ）である。 積層半導体素子８００の斜視図（ａ）、図９（ａ）のＧ−Ｇ’部で示す部位の断面図（ｂ）、積層半導体素子８００を構成する半導体素子８０２の平面ブロック図（ｃ）、及び積層半導体素子８００を構成する半導体素子８０３の平面ブロック図（ｄ）である。 積層半導体素子９００の斜視図（ａ）、積層半導体素子９００を構成する半導体素子９０２の平面ブロック図（ｂ）、積層半導体素子９００を構成する半導体素子９０４の平面ブロック図（ｃ）、図１０（ｂ）において破線で囲まれた９０２ａ部分の拡大図（ｄ）、及び図１０（ｄ）における等価回路図（ｅ）である。 半導体素子３０２及び４０２を形成した半導体ウエーハＷ１のＸ−Ｙ平面図（ａ）、及び半導体素子６０２を形成した半導体ウエーハＷ２のＸ−Ｙ平面図（ｂ）である。 半導体素子の製造方法の一例を説明するための製造工程フロー図である。 複数の半導体素子５０２を形成した半導体ウエーハＷ３のＸ−Ｙ平面図（ａ）、及び複数の半導体素子９０２−１、９０２−２、９０２−３、９０２−４を形成した半導体ウエーハＷ４のＸ−Ｙ平面図（ｂ）である。 半導体素子の製造方法の他の一例を説明するための製造工程フロー図である。 半導体素子の製造方法を説明するための主要工程を示す断面図（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）である。 半導体素子の他の製造方法を説明するための主要工程を示す断面図（ａ）、（ｂ）、（ｃ）、（ｄ）である。
積層半導体素子１００の斜視図を図１（ａ）に示す。積層半導体素子１００は、半導体素子１０１、１０２、及び１０３を使用する半導体基板の厚さ方向に電気的接続手段を挟んで積層したものである。同図の右側の座標軸に示すように、半導体基板面をＸ−Ｙ平面とすると、半導体基板の厚さ方向はＺ軸と定義される。図１（ａ）に示す半導体素子１０１、１０２、及び１０３は、そのＸ−Ｙ平面視座上の平面形状はいずれも同じ形状（四角形）である。以下に詳細に説明するように、本図面の手前に見えている積層半導体素子１００の側面、即ち、XーZ平面上にある各半導体素子１０１、１０２、及び１０３の側面部は、シリコン酸化膜等の絶縁体３で被覆されている。半導体素子１０１と１０３に挟まれた半導体素子１０２は、例えば、前記側面部に複数の受光窓６を有する半導体撮像素子である。受光窓６は、慣用的に用いられているピクセルや画素と同様の概念であり、後述する光電変換領域の端部の位置を示すものである。半導体素子１０１は、例えば、半導体撮像素子１０２をコントロールするための各種制御回路、デジタル信号処理回路、不揮発メモリ等を内部に有している。半導体素子１０３は、例えば、データバッファメモリ、デジタル信号処理回路、外部通信インターフェース回路等を内部に有している。同図中の破線AーA'部Z軸方向における積層半導体素子１００のY-Z面の断面図を図１（ｂ）に示す。上述の如く、半導体素子１０１、１０２、及び１０３のX-Z平面における側面部は、シリコン酸化膜等の絶縁体３で被覆されている。従って、この部分が使用時に外部に露出するような状況に置かれても素子の信頼性低下を防止する効果が期待できる。半導体素子１０１、１０２、及び１０３それぞれにおける他の三側面部は半導体基板が露出した側面２で囲まれている。半導体素子１０１と１０２の間、及び１０２と１０３に間には、電気的接続手段としてマイクロバンプ６７と図示していないマイクロパッドが形成され、半導体素子１０１と１０２の間、及び１０２と１０３に間の電気的接続を可能にしている。なお、半導体素子１０２と１０３には、所謂シリコン貫通電極（TSV)１０が形成され、半導体素子１０２及び１０３における表面と裏面の電気的接続を容易にしている。半導体素子１０１と１０２の間、及び１０２と１０３に間には、絶縁性の接着層７１を挟んで、積層半導体素子１００が一体的に形成されている。半導体素子１０３の裏面、即ち積層半導体素子１００の底部には、外部との電気的接続を可能にする入出力パッド６９が形成されている。半導体撮像素子１０２のX-Y平面における回路ブロック図を図１（ｃ）に示す。半導体撮像素子１０２の一側面は、シリコン酸化膜等の絶縁体３で被覆されている。他の三側面部は半導体基板が露出した側面２で囲まれている。シリコン酸化膜等の絶縁体３の下部の半導体基板中に光電変換領域７、例えば、ｐｎ接合型フォトダイオードが形成されている。赤外光、可視光、或いはX線等の入射光１がY軸方向から入射し、光電変換領域７において電気信号に変換される。光電変換領域７の延在距離を入射光１の入射方向沿って、例えば、１０ミクロンメータから５ミリメータ程度まで容易に延長することができるため、特に、赤外光やX線の検出に有効である。なお、変換された電気信号は、信号読み出し走査回路９を経て信号処理回路１１等に送られる。他の回路ブロック、例えば回路ブロック１３、１５、１７は、それぞれ駆動タイミング発生回路、インターフェース回路、及び入出力バッファ回路である。複数のTSV１０が上記シリコン基板が露出した三側面に沿って半導体撮像素子１０２の周辺部に配置されている。絶縁体で被覆された平面３に近い半導体撮像素子１０２の周辺部には、TSV１０が配置されていないので、光電変換領域７を半導体撮像素子１０２を構成する半導体基板側壁部に近接して配置することができる。他方、半導体基板が露出した側面部２に近接した素子周辺部には、TSV１０が配置されているので、従来の半導体素子と同様、半導体撮像素子１０２の信頼性が設計仕様を逸脱するほど低下するリスクはない。なお、破線で囲まれた領域１０２ａの構造については以下に詳述する。
図２（ａ）は、図１（ｃ）の一部（１０２ａ）の拡大図であり、ＣＣＤ型撮像素子の場合を例にその構造を説明する。図２（ｂ）は、図２（ａ）における入射光１の光路方向におけるＢ−Ｂ’部の断面構造と一部等価回路図である。光電変換領域７は電荷転送路でもあり、例えば、４相駆動の転送電極群２５により電荷転送が行われる。なお、図２（ａ）においては、説明の都合上、転送電極群２５の一部を省略し、光電変換領域７が見えるように図示している。転送された信号電荷は、信号読み出し走査回路９に送られる。信号読み出し走査回路９の構造を、図２（ａ）を用いて説明する。即ち、転送された信号電荷は信号読み出し走査回路９の中の信号電荷検出回路１９、例えばフローティングディフュージョンアンプ（ＦＤＡ）により読みだされ、ＡＤ変換回路２１によりデジタル信号に変換される。デジタルデータは、走査回路２３により順次外部に読みだされる。これら回路の駆動信号等は配線群２７により供給される。次に拡大図１０２ａのＢ−Ｂ’部の断面構造について説明する。例えば、ｐ型の半導体基板２９内にｎ型の不純物が導入された光電変換領域７が入射光１の進行方向に沿って延在して形成されている。また、光電変換領域７は、素子分離領域、例えば、図示していない高濃度ｐ型不純物領域により周辺回路ブロックから電気的に分離されている。このようにｐ型ｎ型の半導体領域がフォトダイオードを構成し光電変換を行う。実際には、転送電極群に印加する駆動パルスによりフォトダイオードが完全に空乏化した状態において露光を開始する。本構造においては、光電変換領域７が半導体基板面に平行に延在し、その延在方向に沿って転送電極群２５が敷設されているので、光電変換領域７を完全に空乏化するための空乏化電圧を低く設定することができる。そのため、撮像素子の駆動電圧を従来の二次元ＣＣＤ撮像素子と同等にすることができる。また、入射光が転送電極群を透過し光電変換領域に入射しないので、転送電極群２５が入射光を減衰させることが無い。さらに、転送路に沿って形成される電荷パケットの位置情報がそのまま保持された状態で電荷読み出しを行えるので、入射光のエネルギー分光解析に適する。転送電極群２５により転送された電荷は、出力ゲート端子３５によりフローティングディフュージョン部４１に転送され、信号電荷検出回路１９により読みだされる。端子３７、及び３９は、それぞれリセット端子、及びリセットドレインである。このように、入射光は半導体基板内を進みながら減衰する。例えば光電変換領域７の延在距離が数百ミクロンメータから数ミリメータであって入射Ｘ線エネルギーが５０Ｋｅｖ以下の場合、シリコンフォトダイオードにより効率よく光電変換が行える。他方、５０Ｋｅｖ〜５ＭｅｖのＸ線やガンマ（γ）線の検出ではコンプトン散乱が支配的になり、Ｘ線やγ線のエネルギーの一部が電子エネルギーに変換され、さらに減衰したＸ線やγ線がシリコンと相互作用し変換効率に影響を与える。そのためシリコン基板が厚いほど、即ち本実施例においては、光電変換領域７のシリコン基板面と平行な方向における延在距離が長いほど、高い検出効率が得られる。この点に着目し、光電変換領域において発生した光電荷を外部に読みだすための信号読み出し走査回路９等を、前記光電変換領域を挟んで受光窓側とは反対側の半導体基板上に形成している。本構造により、放射線損傷に起因するＭＯＳ素子等の劣化を防止し信頼性と製品寿命を向上させた半導体撮像素子が得られる。
一般的に、半導体基板の側端部が露出或いは形成されるのは、半導体ウエーハを個別の半導体素子に割断するウエーハダイシング工程によるものである。そのため、半導体基板の側端部は、例えば、単結晶のシリコン部分が露出しかつダイシングに伴うカケやキズを多く生じている。通常の半導体素子は、周囲にボンディングパッドやプロセステストパターン等が配置されており、実際の回路部はダイシング部から１００ミクロンメータ以上離れた素子内部にあること、パッケージにより外気から遮断されているため汚染その他素子が劣化するリスクが極めて低いこと、そもそも半導体側端部を、例えば受光面とすること等を前提としていないため、なんら問題は生じなかった。しかし、本実施例のように半導体基板側端部を受光面とする場合は、上記前提が当てはまらないことになる。即ち、ダイシング部近傍から光電変換領域が存在し、受光面は通常、被写体方向に向かって露出させなければならず、さらに減衰を抑えつつ入射光を光電変換領域７の内部へ導き入れる必要があるからである。そこで、本実施例では、入射光側の半導体基板側端部、即ち受光面をシリコン酸化膜（ＳｉＯ２）等の絶縁膜により被覆し、その直下には高濃度ｐ型不純物領域４３を設けることにした。より好ましくは、半導体基板の底面部にシリコン酸化膜（ＳｉＯ２）等の絶縁膜４７、高濃度ｐ型不純物領域３３を設けることにより、半導体基板裏面側の界面状態の影響を最小限に抑えることができる。本構造により、界面準位や格子欠陥等に起因するノイズや画素欠陥等の画像劣化を防止することが可能になり、併せて金属、或いは化学物質等に起因する汚染から半導体素子を保護し製品寿命の劣化を防止することができる。さらに本実施例では、半導体基板の裏面に遮光膜４９を積層していている。遮光膜としては、アルミニウム薄膜等が一般的であるが、タングステン等の元素番号の大きい金属を含む材料を使用することにより、受光窓以外から侵入する入射光、特にＸ線等による影響を軽減することができる。これにより、画素間のクロストークやノイズの少ない高画質の半導体撮像素子を実現することができる。また、遮光膜としてタングステンやアルミニウム等の金属元素を含む場合には、その放熱効果により半導体素子自体の温度上昇を抑制する効果も期待できるので、半導体素子の暗電流を低減し、信号対ノイズ（Ｓ／Ｎ）比を改善することができる。
上記積層半導体素子１００は、半導体素子を三層積層した例であるが、これに限定されるものではない。四層以上の積層半導体素子であってもよい。また、半導体撮像素子を二層以上積層することにより、Ｘ−Ｚ平面内における二次元的な入射光検出が可能になる。図３（ａ）は、三層の同一半導体撮像素子２０１を積層した積層半導体素子２００ａのＸ−Ｚ平面から見た側面図、及びＹ−Ｚ平面からみた平面図である。積層半導体素子２００ａのＸ−Ｚ平面から見た側面図には、多数の受光窓６がアレー状に配置されている。ここで注意すべき点は、受光窓６の横方向の配列ピッチ（Ｄｈ）と縦方向の配列ピッチ（Ｄｖ）である。横方向の配列ピッチ（Ｄｈ）は、半導体撮像素子２０１のホトマスク設計段階において精密に決定することができる。他方、縦方向の配列ピッチ（Ｄｖ）は、半導体撮像素子２０１の厚み（Ｄｔ）と半導体撮像素子間の接着層７１の厚みに依存する。即ち、同図右手に記載したＹ−Ｚ面の断面構造に示すように、個別の半導体撮像素子２０１は、シリコン貫通電極（ＴＳＶ）１０、及びマイクロバンプ６７を介し、互いに電気的接続をとり、入出力マイクロパッド６９により積層半導体素子２００ａの外部との接続を可能にしている。このような三次元ＩＣ構造を採用するため、設計段階において縦方向の配列ピッチ（Ｄｖ）を見積もった後に、横方向の配列ピッチ（Ｄｈ）を決定することができる。好適には、横方向の配列ピッチ（Ｄｈ）を、個別の半導体撮像素子２０１の厚さ（Ｄｔ）よりも大きく設定する。複数の半導体撮像素子２０１を積層する場合に、接着層７１等に起因する縦方向の配列ピッチ（Ｄｖ）の増大に対応するためである。これにより、受光窓６或いは画素の配列ピッチが縦方向及び横方向共に等方的（Ｄｈ＝Ｄｖ）、かつ規則正しく整列した撮像素子を実現できる。その結果、画素数或いは解像度を飛躍的に向上させることができる。他の変形例に係る積層半導体素子２００ｂのＹ−Ｚ平面から見た側面図を図３（ｂ）に示す。積層半導体素子２００ｂは、例えば、シリコン半導体基板から製造された複数の半導体撮像素子２０１ａ、２０１ｂ、２０１ｃを積層した構造からなる。半導体撮像素子２０１ａの受光面上には、シンチレータ７３が積層されている。シンチレータ材料には、無機材料、例えばＣｓＩ針状結晶等に限らず、アントラセンやスチルベン等の有機材料系のシンチレータであっても良い。シンチレータ層において発光に寄与しなかった透過Ｘ線等であっても、半導体基板内で光電変換されるので撮像素子の高感度化が可能になる。また、特定波長の入射Ｘ線等に対する発光ピークを検出することにより分光感度、或いは波長分解能をさらに向上させることができる。半導体撮像素子２０１ｂは、例えば、可視光や近赤外光の検出に利用される。また、半導体撮像素子２０１ｃの受光面上には、カラーフィルタ７５が積層されている。カラーフィルタにより特定波長域の入射光を選択的に透過或いは遮断できるので波長分解能が向上する。また、画質を損なう虞のある入射光を減衰又は遮断できる遮光膜を積層することにより、画質低下を防止できる。このように、異なる撮像特性を有する半導体撮像素子を組み合わせて積層することにより、例えば、複数の分光分析機能を有するハイブリッド分光分析診断装置等を実現すること可能になる。
積層半導体素子３００の斜視図を図４（ａ）に示す。積層半導体素子３００は、半導体素子３０１、３０２、及び３０３を使用する半導体基板の厚さ方向に電気的接続手段を挟んで積層したものである。図４（ａ）に示す半導体素子３０１、３０２、及び３０３は、そのＸ−Ｙ平面視座上の平面形状はいずれも同じ形状（一辺が凸形）である。以下に詳細に説明するように、本図面の手前に見えている積層半導体素子３００の側面、即ち、各半導体素子３０１、３０２、及び３０３の側面部は、シリコン酸化膜等の絶縁体３で被覆されている。半導体素子３０１と３０３に挟まれた半導体素子３０２は、例えば、前記凸形側面部に複数の受光窓６を有する半導体撮像素子である。半導体素子３０１は、例えば、半導体撮像素子３０２をコントロールするための各種制御回路、デジタル信号処理回路、不揮発メモリ等を内部に有している。半導体素子３０３は、例えば、データバッファメモリ、デジタル信号処理回路、外部通信インターフェース回路等を内部に有している。図４（ｂ）は、半導体撮像素子３０２のＸ−Ｙ平面図である。周辺回路ブロック９、１１、１３、１５、１７等は第一の実施例における説明と同様である。図示するように、半導体基板側面部の受光面の表面形状は凸状である。他方、残りの三辺は第一の実施例と同様に半導体基板が露出した側面２から構成されている。その他の構成及び有利な特徴等も、第一の実施例と同様である。本実施例における積層半導体素子３００は、その側面部の一部が凸状に湾曲しているため、例えば、内視鏡等の小型撮像装置内に組み込むことが容易になる。また、患者の体内に挿入、或いは人体に密着させるためのプローブ型撮像装置や内視鏡等の小型撮像装置に好適である。また、これを超音波画像計測用のプローブと組み合わせることにより、超音波画像を補完する赤外線或いはＸ線画像を重ね合せて同時取得可能になる。又、凸状の湾曲形状を組み合わせて円弧状とすることにより、さらに広角度或いは３６０度の撮像領域をカバーすることも可能になる。図４（ｂ）に示す半導体素子３０２は、そのＸ−Ｙ平面形状が矩形ではなく、側壁の一辺がＸ−Ｙ平面視座上、凸状に湾曲した形状であり、かつその側壁はシリコン酸化膜等の絶縁体３で被覆された曲面を有している。他方、残りの三辺は図１の場合と同様に半導体基板が露出した平面２から構成されている。その他の構成及び有利な特徴は、図１（ｃ）の場合と同様である。図４（ｃ）に示す半導体素子３０３は、そのＸ−Ｙ平面形状が矩形ではなく、側壁の一辺がＸ−Ｙ平面視座上、凸状に湾曲した形状であり、かつその側壁はシリコン酸化膜等の絶縁体３で被覆された曲面を有している。半導体素子３０３には、集積回路ブロック４−１、４−２、４−３、及び４−４が形成されている。これらは、例えば、前述のデータバッファメモリ、デジタル信号処理回路、外部通信インターフェース回路或いは電源回路等である。このように、半導体素子３０３の外形が半導体素子３０１、３０２と同様にその一部が湾曲しているため、半導体素子を実装する空間に制約がある場合や、積層する他の半導体素子の外形形状に一致させることが容易になるという特段の効果を奏する。
積層半導体素子４００ａの斜視図を図５（ａ）に示す。積層半導体素子４００ａは、半導体素子４０１、４０２、及び４０３を使用する半導体基板の厚さ方向に電気的接続手段を挟んで積層したものである。半導体素子４０１、４０２、及び４０３は、そのＸ−Ｙ平面視座上の平面形状はいずれも同じ形状（一辺が凹形）である。図５（ｂ）は、積層半導体素子４００ａをＸ−Ｙ平面上において複数配置した積層半導体モジュール４００ｂのＸ−Ｙ平面図である。本構成により、例えば、ＣＴスキャナのようなファンビーム形状の入射Ｘ線の撮像に利用することが可能になる。なお、図５（ｃ）及び（ｄ）と、図４（ｂ）及び（ｃ）において、同一の事項については説明を省略し、異なる部分のみ以下に説明する。図５（ｃ）における光電変換領域７は、図４（ｂ）の場合と異なり、放射状に入射する入射光１に対応するため、光電変換領域７も放射状に形成されていることを特徴としている。同様に、半導体素子４０３の側面の一部は凹状に湾曲しており、回路ブロック４−１もその形状に沿って形成されている。このような構成とすることにより、例えば、歯科或いは頭部の撮影のように被写体を取り囲むように半導体積層素子を配置する撮像装置等に適用する場合に適する。特に、人体等の大きな被写体を取り囲むように配置する場合に好適である。従来のＣＴ装置では、撮像素子に平板状の（二次元エリア）センサを使用しているため、スライス数を増加すると半導体撮像素子受光面上に入射するＸ線の入射角度が、半導体撮像素子上の画素位置により異なり、入射角度による入射Ｘ線の減衰量が異なるという問題（所謂アーチファクトの一因）があるが、本構造によりその課題を解決することができる。
積層半導体素子５００の斜視図を図６（ａ）に示す。積層半導体素子５００は、半導体素子５０１、５０２、及び５０３を使用する半導体基板の厚さ方向に電気的接続手段を挟んで積層したものである。図６（ａ）に示す半導体素子５０１、５０２、及び５０３は、後述するように、そのＸ−Ｙ平面視座上の平面形状はいずれも同じ形状（円形）である。そして、半導体素子５０１、５０２、及び５０３の円形上の側面部はシリコン酸化膜等の絶縁体３で被覆されている。半導体素子５０１と５０３に挟まれた半導体素子５０２は、例えば、前記側面部に複数の受光窓６を有する半導体撮像素子である。半導体素子５０１は、例えば、半導体撮像素子５０２をコントロールするための各種制御回路、デジタル信号処理回路、不揮発メモリ等を内部に有している。半導体素子５０３は、例えば、データバッファメモリ、デジタル信号処理回路、外部通信インターフェース回路等を内部に有している。同図中の破線ＣーＣ'部Z軸方向における積層半導体素子５００の断面図を図６（ｂ）に示す。上述の如く、半導体素子５０１、５０２、及び５０３の側面部外周は、全てシリコン酸化膜等の絶縁体３で被覆されている。従って、この部分が使用時に外部に露出するような状況に置かれても素子の信頼性低下を防止する効果が期待でき、かつ円筒状の空間に挿入して使用する場合等に好適である。半導体素子５０１と５０２の間、及び５０２と５０３に間には、電気的接続手段としてマイクロバンプ６７と図示していないマイクロパッドが形成され、半導体素子５０１と５０２の間、及び５０２と５０３に間の電気的接続を可能にしている。なお、半導体素子５０２と５０３には、TSV１０が形成され、半導体素子５０２及び５０３における表面と裏面の電気的接続を容易にしている。半導体素子５０１と５０２の間、及び５０２と５０３に間には、絶縁性の接着層７１を挟んで、積層半導体素子５００が一体的に形成されている。半導体素子５０３の裏面、即ち積層半導体素子５００の底部には、外部との電気的接続を可能にする入出力パッド６９が形成されている。半導体素子５０２のX-Y平面における回路ブロック図を図６（ｃ）に示す。半導体素子５０２の外周側面は、シリコン酸化膜等の絶縁体３で被覆されている。シリコン酸化膜等の絶縁体３の下部の半導体基板中に光電変換領域７が、円周上に、かつ放射状に形成されている。赤外光、可視光、或いはX線等の入射光１が３６０°方向から入射しても、光電変換領域７において電気信号に変換される。光電変換領域７の延在距離は、例えば、１０ミクロンメータから５ミリメータ程度まで設定することができるため、赤外光やX線の検出に有効である。なお、変換された電気信号は、信号読み出し走査回路９を経て信号処理回路１１等に送られる。他の回路ブロック、例えば回路ブロック１３、１５、１７は、それぞれ駆動タイミング発生回路、インターフェース回路、及び入出力バッファ回路である。複数のTSV１０が上記シリコン基板の中心部分に配置されている。そのため、絶縁体で被覆された平面３に近い半導体素子５０２の外周周辺部には、TSV１０が配置されていないので、光電変換領域７を半導体素子５０２を構成する半導体基板側壁部に近接して配置することができる。
さらに本実施例では、信号読み出し走査回路９が電荷増倍機能を有する電荷転送路を有している。図６（ｃ）における破線で囲まれた走査回路９の一部５０２ａを説明するための構造を、図６（ｄ）に示す。電荷増倍機能を有する電荷転送路には４相の転送パルスφ１、φ２、φ３、φ４が印加され、短冊状に並んだ電荷転送電極８の直下にある半導体基板内の信号電荷を破線矢印方向に転送しつつ衝突イオン化による電荷増倍を行う。図６（ｅ）は、電荷転送電極直下にある半導体基板内の電位変化を説明するポテンシャルダイアグラムである（例えば、特開平７−１７６７２１）。本実施例では、電荷増倍機能を有する電荷転送路を環状とすることができるので、環状転送路内の電荷転送段或いは転送回転数を変更することにより高感度化、或いは任意の感度設定に調整可能になるという特段に有利な効果に加え、電荷転送路を環状に配置したので、電荷転送路と転送電極形状をほぼ同一形状とすることができる。その結果、転送効率のバラツキを抑制し、或いは感度を一様に向上させることが可能になる。
積層半導体素子６００の斜視図を図７（ａ）に示す。積層半導体素子６００は、半導体素子６０１、６０２、及び６０３を使用する半導体基板の厚さ方向に電気的接続手段を挟んで積層したものである。図７（ａ）に示す半導体素子６０１、６０２、及び６０３は、後述するように、そのＸ−Ｙ平面視座上の平面形状はいずれも同じ外形形状（四角形）である。そして、半導体素子６０１、６０２、及び６０３の外周側面部はシリコン基板が露出した面２で囲まれている。さらに、本実施例では、積層半導体素子６００の内部に、平面視座上、円筒形の貫通した中空部２０が形成されている。半導体素子６０１と６０３に挟まれた半導体素子６０２は、例えば、前記中空部２０の側面部に図示していない複数の受光窓６を有する半導体撮像素子である。半導体素子６０１は、例えば、半導体撮像素子６０２をコントロールするための各種制御回路、デジタル信号処理回路、不揮発メモリ等を内部に有している。半導体素子６０３は、例えば、データバッファメモリ、デジタル信号処理回路、外部通信インターフェース回路等を内部に有している。同図中の破線ＤーＤ'部Z軸方向における積層半導体素子６００の断面図を図７（ｂ）に示す。半導体素子６０１と６０２の間、及び６０２と６０３に間には、電気的接続手段としてマイクロバンプ６７と図示していないマイクロパッドが形成され、半導体素子６０１と６０２の間、及び６０２と６０３に間の電気的接続を可能にしている。なお、半導体素子６０２と６０３には、TSV１０が形成され、半導体素子６０２及び６０３における表面と裏面の電気的接続を容易にしている。半導体素子６０１と６０２の間、及び６０２と６０３に間には、絶縁性の接着層７１を挟んで、積層半導体素子６００が一体的に形成されている。半導体素子６０３の裏面、即ち積層半導体素子６００の底部には、外部との電気的接続を可能にする入出力パッド６９が形成されている。半導体素子６０２のX-Y平面における回路ブロック図を図７（ｃ）に示す。積層半導体素子６００の中空部２０の側面は、シリコン酸化膜等の絶縁体３で被覆されている。シリコン酸化膜等の絶縁体３の下部の半導体基板中に光電変換領域７が、中空部２０を取り囲むように、かつ放射状に形成されている。赤外光、可視光、或いはX線等の入射光１が放射状に入射しても、光電変換領域７において効率的に電気信号に変換される。光電変換領域７の延在距離は、例えば、１０ミクロンメータから５ミリメータ程度まで設定することができるため、赤外光やX線の検出に有効である。なお、変換された電気信号は、信号読み出し走査回路９を経て信号処理回路１１等に送られる。他の回路ブロック、例えば回路ブロック１３、１５、１７は、それぞれ駆動タイミング発生回路、インターフェース回路、及び入出力バッファ回路である。複数のTSV１０が上記シリコン基板の外周部分に配置されている。そのため、絶縁体で被覆された中空部２０近い半導体素子６０２の中空部２０近傍には、TSV１０が配置されていないので、光電変換領域７を中空部側壁に近接して配置することができる。このような構成とすることにより、例えば、Ｘ線等の入射光１が、中空部２０の中心近傍から放射される場合や、各画素、即ち受光窓に対向する方向から入射するＸ線等を検出する場合に好適である。さらに、積層した半導体ウエーハのダイシング工程において半導体素子６００を個片化する製造方法を適用することができる。また、中空部２０を有しているので、中空部内にある被写体、例えば血液の近赤外分光分析のためにこの中空部内に血液を通過さて分光分析することができるという特段に有利な効果を奏する。
積層半導体素子７００の斜視図を図８（ａ）に示す。積層半導体素子７００は、半導体素子７０１、７０２、及び７０３を、使用する半導体基板の厚さ方向に電気的接続手段を挟んで積層したものである。図８（ａ）に示す半導体素子７０１、７０２、及び７０３は、後述するように、そのＸ−Ｙ平面視座上の平面形状はいずれも同じ外形形状（四角形）である。そして、半導体素子７０１、７０２、及び７０３の外周側面部はシリコン基板が露出した面２で囲まれている。さらに、本実施例では、積層半導体素子７００の内部に、平面視座上、角の丸い四角形の貫通した中空部２０が形成されている。半導体素子７０１は、図８（ｃ）に示すように、例えば、半導体素子７０２をコントロールするための各種制御回路、デジタル信号処理回路、不揮発メモリ、その他回路ブロック（４−１、４−２、４−３、４−４、４−５、及び４−６）等を内部に有している。これに対し、半導体素子７０２は、例えば、データバッファメモリ、デジタル信号処理回路、中央演算素子（ＣＰＵ）等を内部に有している。半導体素子７０３は、例えば、不揮発メモリ、外部インターフェイス回路、電源制御回路等を内蔵している。図８（ａ）の破線ＥーＥ'部Z軸方向における積層半導体素子７００の断面図を図８（ｂ）に示す。上記実施例と異なる部分についてのみ説明すると、積層半導体素子７００の上面と底面、半導体素子７０１と７０２の間、及び７０２と７０３に間には、金属層１８が形成されており、さらに、中空部２０の側壁には側壁金属層１６が形成されている。そして、好ましくは、金属層１８と側壁金属層１６は互いにその一部が接触している。これにより、半導体素子７０１、７０２、及び７０３において発生した熱を効率的に外部に放熱させることが容易になる。従来、特に上下を挟まれた半導体素子においては、熱の放散が困難であったため、例えば発熱しやすいＣＰＵや駆動能力の大きい出力バッファ回路を半導体素子間に挿入することには限界があった。本構造により、積層半導体素子の冷却のためのヒートシンクや冷却ファンを小型化、或いは不要とすることにより、高性能積層半導体素子を搭載した装置、例えば、小型飛行体（ドローン）等の軽量化に寄与する。図８（ｃ）の破線Ｆ−Ｆ’部における半導体素子７０１の断面構造を図８（ｄ）に示す。半導体素子７０１は、例えば、ｐ型シリコン基板２９を用いている。回路ブロック４−５は、Ｎ−ウエル３０−１、Ｐ−ウエル３０−２、及びＮ−ウエル３０−３に形成されたＣＭＯＳ回路ブロックであり、表面絶縁膜１２、高濃度不純物層４３、及び裏面高濃度不純物層３３により囲まれている。ＴＳＶ１０は、半導体素子７０１の外周部近傍に形成され、シリコン基板が露出した側面２と回路ブロック４−５を隔てている。
積層半導体素子８００の斜視図を図９（ａ）に示す。積層半導体素子８００は、半導体素子８０１、８０２、及び８０３を、半導体基板の厚さ方向に電気的接続手段を挟んで積層した構造である。図９（ａ）に示す半導体素子８０１、８０２、及び８０３は、後述するように、そのＸ−Ｙ平面視座上の平面形状はいずれも同じ形状（円形）である。そして、半導体素子８０１、８０２、及び８０３の円形状の外周側面部はシリコン酸化膜等の絶縁体３で被覆されている。半導体素子８０１と８０３に挟まれた半導体素子８０２は、例えば、前記側面部に複数の受光窓６を有する半導体撮像素子である。半導体素子８０１は、半導体撮像素子８０２をコントロールするための各種制御回路、デジタル信号処理回路、不揮発メモリ等を内部に有している。半導体素子８０３は、例えば、データバッファメモリ、デジタル信号処理回路、外部通信インターフェース回路等を内部に有している。なお、本実施例では、積層半導体素子８００の内部に、平面視座上、角の丸い四角形の貫通した中空部２０が形成されている。同図中の破線ＧーＧ'部Z軸方向における積層半導体素子８００の断面図を図９（ｂ）に示す。半導体素子８０１、８０２、及び８０３の中空部２０における側壁は、全てシリコン酸化膜等の絶縁体３で被覆されている。従って、積層半導体素子８００の外周、及び中空部２０の側壁が使用時に外部に露出するような状況に置かれても素子の信頼性低下を防止する効果が期待できる。図９（ｃ）、及び図９（ｄ）は、それぞれ半導体素子８０２、及び半導体素子８０３の平面ブロック図である。その詳細は、前述の他の実施例と同様である。本実施例では、積層半導体素子８００の外形形状を円筒形としたので、チューブ内に挿入して使用する場合、例えば、試験管やカテーテルに挿入することが極めて容易になる。また、中空部２０の内部に外部からの信号線や光ファイバーを通し、或いは積層半導体素子８００の内部を冷却するための気体や液体を通すことが可能になる等、これまでにない特段に有利な効果を奏する。
積層半導体素子９００の斜視図を図１０（ａ）に示す。積層半導体素子９００は、半導体素子９０１、９０２、９０３、及び９０４を、半導体基板の厚さ方向に電気的接続手段を挟んで積層した構造である。図１０（ａ）に示す半導体素子９０１、９０２、９０３及び９０４は、Ｘ−Ｙ平面視座上の平面形状がいずれも同じ形状（ドーナツ形）である。そして、半導体素子９０１、９０２、９０３、及び９０４の円形状の外周側面部はシリコン酸化膜等の絶縁体３で被覆されている。半導体素子９０１と９０４に挟まれた半導体素子９０２と９０３は、例えば、前記側面部に複数の受光窓６を有する半導体撮像素子である。半導体素子９０１は、半導体撮像素子９０２、９０３をコントロールするための各種制御回路、デジタル信号処理回路、不揮発メモリ等を内部に有している。半導体素子９０４は、例えば、データバッファメモリ、デジタル信号処理回路、外部通信インターフェース回路等を内部に有している。なお、本実施例では、積層半導体素子９００の内部に、平面視座上、円形の貫通した中空部２０が形成されたリング状である。半導体素子９０１、９０２、９０３、及び９０４の中空部２０における側壁は、全てシリコン酸化膜等の絶縁体３で被覆されている。従って、積層半導体素子９００の外周、及び中空部２０の側壁が使用時に外部に露出するような状況に置かれても素子の信頼性低下を防止することがでる。図１０（ｂ）、及び図１０（ｃ）は、それぞれ半導体素子９０２、及び半導体素子９０４の平面ブロック図である。その詳細は、前述の他の実施例と同様である。本実施例では、図示するように、Ｘ線等の入射光１は、環状の中心近傍から放射される場合や、各画素、即ち受光窓に対向する方向から入射するＸ線等を検出する場合に好適である。また、単一の半導体基板を積層したウエーハサイズの大型積層半導体素子９００を用いることにより、被写体を取り囲むことが容易になる。そのため、例えば、頭部等の身体の一部、或いは小動物等を対象とした小型CT装置等が容易に実現でき、さらにオンチップ信号処理による高速、低消費電力駆動が可能になる。
図１０（ｄ）は、図１０（ｂ）中の一部、９０２ａの拡大図であり、ＭＯＳ型撮像素子を例にその構造を説明する。図１０（ｅ）は、図１０（ｄ）における回路ブロック５１の等価回路図である。光電変換領域７は、例えば図示するように、３領域（７−１，７−２，７−３）に分割されている。これら３領域で発生した信号電荷は、隣接するＭＯＳ型信号転送回路５１を経て信号電荷検出回路１９、例えばＦＤＡにより個別に或いは加算して読みだされ、ＡＤ変換回路２１に送られる。ＭＯＳ型信号転送回路５１は、図１０（ｅ）に示すように、分割された光電変換領域から信号電荷を信号電荷検出回路１９の入力端子、即ちフローティングディフュージョン部（５７−１，５７−２，５７−３，５９）に読みだすために、信号転送電極（５５−１，５５−２，５５−３）をオンにする。信号電荷読み出し後、フローティングディフュージョン部はリセット端子６３をオンにし、リセットドレイン６１の電位レベルにリセットされる。なお、図１０（ｄ）に示すように、ＭＯＳ型信号転送回路５１は、開口、即ち遮光膜５３の下方に配置している。遮光膜に例えばタングステン等の重金属を含む材料を使用することにより、Ｘ線等を遮蔽する効果が期待され、ＭＯＳ素子等の放射線損傷を軽減することができる。なお、信号電荷検出回路１９以降の後段の回路ブロック２１，２３及び配線群２７等については図２（ａ）の場合と同様である。ＭＯＳ型の撮像素子構造を用いているので、特に大型の積層半導体素子９００における消費電力を、ＣＣＤ型撮像素子構造の場合に比べ低減することができる。
上記実施例において使用する半導体素子の製造方法を図１１から図１６を用いて説明する。上記の半導体素子或いは積層半導体素子等の構造を実現するための製造方法として重要なウエーハ加工処理工程は、側壁絶縁膜を有する半導体素子或いは積層半導体素子の製造工程、及びこの側壁絶縁膜の一部又は全てを残した状態で個別の半導体素子或いは積層半導体素子に個片化する工程である。図１１（ａ）に示すように、例えば、絶縁膜で被覆された側壁３が凸状の半導体素子３０２、或いは凹状の半導体素子４０２がウエーハＷ１上にパターニング（面付け）されている。それ以外の他の側壁はシリコン基板が露出した面２で良いため、ダイシングによって、即ちスクライブライン２２に沿って個片化することができる。図１１（ｂ）は、例えば、半導体素子の内部に中空部を有し、その側壁が絶縁膜３で被覆された半導体素子６０２がウエーハＷ２上にパターニングされている。それ以外の外周部はシリコン基板が露出した面２で良いため、ダイシングによって、即ちスクライブライン２２に沿って個片化することができる。いずれの場合も、従来のダイシング等の後工程をそのまま踏襲することができる。さらに、後述するように、複数の半導体素子等を積層した積層半導体素子の個片化にも適用できるという有利な特徴を有る製造方法である。図１２は、本製造方法の要部フローチャートである。まず、ウエーハ上に回路素子を形成する。後述するように、この工程内で側壁絶縁膜３を形成する工程を含んでも良い。次にウエーハの裏面研削により、例えば、１０〜１００ミクロンメータ程度に薄化する。その後、側壁絶縁膜をプラズマエッチングとうにより完全に貫通させて除去する。この後、積層半導体素子を製造する場合には、複数の同様の薄化後のウエーハを積層する。これら薄化したウエーハ及び積層ウエーハをウエーハダイシング装置により、スクライブライン２２に沿って割断し個片化する。さらに、必要に応じてパッケージング工程に進む。
図１３（ａ）に示すように、例えば、外周が絶縁膜で被覆された半導体素子５０２がウエーハＷ３上にパターニングされている。同様に、図１３（ｂ）は、例えば、半導体素子の内部に中空部を有し、その側壁も絶縁膜３で被覆された直径の異なる半導体素子９０２−１、９０２−２、９０２−３、及び９０２−４がウエーハＷ４上にパターニングされている。図１４は、本製造方法の要部フローチャートである。まず、ウエーハ上に回路素子を形成する。後述するように、この工程内で側壁絶縁膜３を形成する工程を含んでも良い。次にウエーハの裏面研削により、例えば、１０〜１００ミクロンメータ程度に薄化する。その後、半導体素子外周及び中空部の側壁絶縁膜をプラズマエッチング等により完全に貫通させて除去する。この後、積層半導体素子を製造する場合には、既に個片化された複数の半導体素子５０２、或いは９０１−１乃至９０１−４を積層すし、さらに、必要に応じてパッケージング工程に進む。これら半導体素子等の外形が全て側壁絶縁膜により囲まれており、エッチングプロセスにより個片化も同時に実施することができる。また、ダイシング工程を必要としないため、外形が曲面形状の半導体素子形状をパターニングにより実現可能となる。さらに、回転ブレードによるダイシング装置或いはレーザーソーを使用しないので、チッピングやキズを生ずることは無く、またレーザ加熱による溶融物の再付着等の問題も生じない。ブレードダイシング或いはレーザーソーのいずれの装置においても半導体基板材料自体の欠損量が大きく精密な加工形状を期待することはできない。これに対して、本方法によれば、精密な加工形状が得られ、かつ半導体ウエーハ材料の欠損量が極めて少ないため、より多くの半導体素子等を個片化できるという特段の効果を奏する。
図１５、図１６を用いて、半導体素子の製造方法についてさらに詳しく説明する。これら製造方法は、図１２、及び図１４に示した側壁絶縁膜形成、及び側壁絶縁膜エッチング工程の詳細に係るものである。なお、本発明に特徴的な箇所、即ち、半導体基板の側壁、特に側壁絶縁膜を有する部分或いは個片化係る領域近傍の断面構造のみを図示し、その他の内部回路、入出回路部或いは貫通電極部等の構造は省略している。
図１５（ａ）は、製造工程の初期段階、例えばｐウエル形成工程における側壁近傍の断面構造である。フォトレジスト７７をマスクにして、加速エネルギーが数メガエレクトロンボルト（ＭｅＶ）以上の高エネルギーイオン注入装置により二価のボロンイオン（Ｂ＋＋）をイオン注入する。なお、本イオン注入により、他の部位、例えば素子分離領域近傍の不純物導入領域を形成してもよい。イオン注入直後の不純物分布７９ａをさらに基板深くまで拡散させるため、レジスト除去後に、ｐウエル形成と同時に高温熱拡散（ドライブイン）を行う。
次に、図１５（ｂ）に示すように、シリコン酸化膜８１及びシリコン窒化膜８３をマスクにして、側壁近傍にあるシリコン基板の一部をトレンチ状にエッチングするため、例えば、六フッ化硫黄（ＳＦ６）を含むガスを用いてドライエッチングする。トレンチ部８５の深さは、例えば、図３（ａ）で説明したＤｔであり、横方向の画素ピッチＤｈより小さく設定される。また、トレンチ部８５の周囲は、前記ボロンイオン注入とその後の熱拡散により、側壁がｐ型の不純物分布７９ｂにより囲まれている。
次に、図１５（ｃ）に示すように、トレンチ部８５の側壁を酸化し、シリコン酸化膜（ＳｉＯ２）４５を形成する。さらに、ＣＶＤ法によりトレンチ部８５を二酸化シリコン（ＳｉＯ２）８７により埋め戻す。
次に、図１５（ｄ）に示すように、シリコン基板の表面のシリコン酸化膜をＣＭＰ法により除去し平坦化する。さらに、裏面研削によりシリコン基板裏面を所定の厚さ（例えば、Ｄｖ１＝Ｄｔ）になるまで薄化した後、シリコン酸化膜（ＳｉＯ２）４７を形成する。続いて、イオン注入装置を用い、シリコン基板裏面から一価のボロンイオン（Ｂ＋）を注入し、浅い高濃度不純物層３３を形成する。
図１５（ｅ）に示すように、フォトレジスト８９をマスクとして側壁近傍にあるＣＶＤ法によるシリコン酸化膜８７を、例えば四フッ化炭素（ＣＦ４）と酸素（Ｏ２）を含むガスを用いた異方性プラズマエッチングにより除去し、個別の撮像素子１００１に個片化される。なお、図１２に示したダイシング工程を有する製造方法では、側壁絶縁膜を有する部分のみ上記異方性プラズマエッチング法によりエッチングされる。本製造方法により、シリコンウエーハの切断工程前に半導体基板側端部の受光面となるべき部分にシリコン酸化膜（ＳｉＯ２）を形成しさらにその直下に高濃度不純物領域を形成できる。そのため、シリコンウエーハの切断と同時に半導体基板側面部を受光面とする撮像素子を製造する方法であっても、界面準位や格子欠陥等に起因するノイズや画素欠陥等の画像劣化を軽減することができる。また、ウエーハダイシングに回転ブレードを使用せず、パターニング及びエッチングにより多数の小型撮像素子を高スループットで個片化できる。さらに、容易に半導体基板側端部の受光面を湾曲その他任意形状に精密加工することができる。
なお、半導体基板側端部の受光面を平坦化又は清浄化するため、上記ＣＶＤ法によるシリコン酸化膜８７のプラズマエッチング後に、シリコン酸化膜４５の表面をエッチング又は研磨等により平坦化、或いはシリコン酸化膜４５を一旦除去した後に、新たなシリコン酸化膜４５を形成しても良い。
半導体素子の他の製造方法を、図１６を用いて説明する。本製造方法は、図１２及び図１４に示した側壁絶縁膜形成、及び側壁絶縁膜エッチング工程の詳細に係るものである。なお、本発明に特徴的な箇所、即ち、絶縁膜を有する側壁部分或いは個片化係る領域近傍の断面構造のみを図示し、その他の内部回路、入出回路部或いは貫通電極部等の構造は省略している。
図１６（ａ）は、製造工程の初期段階、例えばｐウエル形成工程における側壁近傍の断面構造である。フォトレジスト９３をマスクにして、加速エネルギーが数メガエレクトロンボルト（ＭｅＶ）以上の高エネルギーイオン注入装置により二価のボロンイオン（Ｂ＋＋）をイオン注入する。なお、本イオン注入により、他の部位、例えば素子分離領域近傍の不純物導入領域を形成してもよい。
図１６（ｂ）に示すようには、上記イオン注入及びレジスト除去後、ｐウエル形成と同時に高温熱拡散（ドライブイン）を行い、不純物分布９１ａを基板深く拡散させ、不純物分布９１ｂを得る。次に、裏面研削によりシリコン基板裏面を所定の厚さ（例えば、Ｄｖ２＝Ｄｔ）になるまで薄化する。次に、シリコン基板裏面にシリコン酸化膜層４７を形成し、さらにイオン注入装置を用い一価のボロンイオン（Ｂ＋）を注入し裏面に浅い高濃度不純物層３３を形成する（図１６（ｃ））
図１６（ｄ）に示すように、シリコン酸化膜９５又はレジストをマスクとして、例えば六フッ化硫黄（ＳＦ６）を含むガスとフッ化炭素（Ｃ４Ｆ８）を含むガスを交互に用いた反応性イオンエッチング（ＲＩＥ）により除去することにより、個別の撮像素子１００２を個片化する。なお、図１２に示したダイシング工程を有する製造方法では、側壁絶縁膜を有する部分のみが上記反応性イオンエッチング法によりエッチングされる。本エッチング方法により、特に半導体基板の厚さが、例えば数十ミクロンメータ以上であっても、高速エッチングによる半導体基板の切断が容易になる。なお、フッ化炭素（Ｃ４Ｆ８）を六フッ化硫黄（ＳＦ６）と交互に用いるのは、側壁保護膜堆積のためである。これにより、高アスペクト比が得られる。なお、側壁に凹凸ができる場合があるので、そのような場合には、減圧水素中における熱処理（例えば、１０Torr、１１００℃）により、表面を平滑化することができる。或いは、シリコン基板側壁の保護膜堆積９７をエッチング等により除去し、新たなシリコン酸化膜４５（図示せず）を形成しても良い。
本製造方法により、シリコンウエーハの切断工程前に半導体基板側端部の受光面となるべき部分に高濃度不純物領域を形成し、さらにその上部にシリコン酸化膜（ＳｉＯ２）を形成することができるので、界面準位や格子欠陥等に起因するノイズや画素欠陥等の画像劣化を軽減することができる。また、パターニング及びエッチングにより個別の撮像素子に個片化できるので、容易に半導体基板側端部の受光面を湾曲その他任意形状に高速かつ精密に加工することができる。本製造方法は、特に画素サイズ或いは画素ピッチ（Ｄｈ）が大きい場合、即ちシリコン基板の厚さ（Ｄｖ２）が大きい場合、例えばＸ線等に対する大型の撮像素子の製造に好適である。
本発明により、様々な被写体形状に対応できる小型半導体撮像素子、或いはウエーハサイズの大型半導体素子が実現する。また、多様なニーズに対応可能な異種半導体素子、各種センサを積層したハイブリッド撮像装置が可能になる。例えば、複合画像診断機能を具備した内視鏡、腹腔鏡、ＰＥＴ−ＣＴ，ＲＩを用いた画像診断装置、近赤外光干渉断層計、近赤外脳計測装置、超音波画像計測装置等が実現する。これにより、診断精度の向上、Ｘ線等の被曝その他患者の苦痛と負担の軽減、医療費の抑制等にも貢献する。さらに撮像分野以外のウエアラブル機器、携帯通信端末、ロボット、軽量化が求められる小型飛行機や車載用途等様々な分野に幅広く利用可能である。
１・・・入射光、２・・・半導体基板が露出した側壁、３・・・絶縁膜に被覆された半導体基板の側壁、４−１、４−２、４−３、４−４、４−５、４−６、４−７・・・集積回路ブロック、６・・・受光窓、７、７−１、７−２、７−３・・・光電変換部、８・・・ポリシリコン電極、９・・・信号読み出し走査回路、１０・・・貫通電極（TSV）、１１・・・デジタル信号処理回路、１２・・・表面絶縁膜、１３・・・駆動タイミング発生回路、１４・・・ゲート酸化膜、１５・・・インターフェイス回路、１６・・・側壁金属層、１７・・・入出力バッファ回路及び入出力端子、１８・・・金属層、１９・・・信号電荷検出回路、２０・・・中空部、２１・・・ＡＤ変換回路、２２・・・スクライブライン、２３・・・走査回路、２５・・・４相電荷転送電極、２７・・・配線群、２９・・・半導体基板、３０−１・・・Ｎ−ウエル、３０−２・・・Ｐ−ウエル、３０−３・・・Ｎ−ウエル、３１・・・素子分離領域、３３・・・裏面高濃度不純物層、３５・・・出力ゲート端子、３７・・・リセット端子、３９・・・リセットドレイン、４１・・・フローティングディフュージョン、４３・・・絶縁膜で被覆された側壁部直下の高濃度不純物層、４５・・・側壁に形成されたシリコン酸化膜層、４７・・・裏面シリコン酸化膜層、４９・・・裏面遮光膜、５１・・・ＭＯＳ型信号転送回路、５３・・・受光面上の遮光膜、５５−１、５５−２、５５−３・・・信号転送電極、５７−１、５７−２、５７−３、５９・・・フローティングディフュージョン、６１・・・リセットドレイン、６３・・・リセット端子、６７・・・マイクロバンプ、６９・・・入出力パッド、７１・・・接着層、７３・・・シンチレータ、７５・・・カラーフィルタ、７７・・・レジストマスク、７９ａ・・・イオン注入直後の不純物分布、７９ｂ・・・熱拡散及びトレンチエッチング後の不純物分布、８１・・・シリコン酸化膜、８３・・・シリコン窒化膜、８５・・・トレンチ、８７・・・ＣＶＤシリコン酸化膜、８９・・・レジストマスク、９１ａ・・・イオン注入直後の不純物分布、９１ｂ・・・熱拡散後の不純物分布、９３・・・レジストマスク、９５・・・シリコン酸化膜、９７・・・側壁保護堆積膜、１０１、１０２、１０３、201、201ａ、２０１ｂ、２０１ｃ、３０１、３０２、３０３、４０１、４０２、４０３、５０１、５０２、５０３、６０１、６０２、６０３、７０１、７０２、７０３、８０１、８０２、８０３、９０１、９０２、９０３、９０４・・・半導体素子、１００、２００ａ、２００ｂ、３００、４００ａ、４００ｂ、５００、６００、７００、８００、９００・・・積層型半導体素子、W1、W2、W3、W4・・・本発明に係る半導体素子の製造工程に使用する半導体ウエーハ、９０２−１、９０２−２、９０２−３、９０２−４・・・半導体ウエーハＷ４上に同心円状に形成された半導体素子、１００１、１００２・・・本発明に係る半導体素子の製造工程において個片化された半導体素子。

Claims (10)

  1. 半導体基板面をＸ−Ｙ平面、該半導体基板の厚さ方向をＺ軸と定義した場合、前記半導体基板面上に集積回路が形成され、かつＸ−Ｙ平面視座上同一形状の半導体素子をｎ枚（ｎは２以上の整数）前記Ｚ軸方向に電気的接続手段を介し積層した積層半導体素子において、該積層半導体素子のＺ軸方向に平行な一側面部の形状のみが前記Ｘ−Ｙ平面視座上凸状、又は凹状に湾曲した積層半導体素子であって、前記凸状に湾曲した一側面部を有する複数の積層半導体素子、又は前記凹状に湾曲した一側面部を有する複数の積層半導体素子の湾曲形状を組み合わせることにより円弧状となるように、前記凸状に湾曲した一側面部を有する複数の積層半導体素子、又は前記凹状に湾曲した一側面部を有する複数の積層半導体素子をＸ−Ｙ平面上に配置した積層半導体モジュール。
  2. 半導体基板面をＸ−Ｙ平面、該半導体基板の厚さ方向をＺ軸と定義した場合、半導体基板面上に集積回路が形成され、かつＸ−Ｙ平面視座上同一形状の半導体素子をｎ枚（ｎは２以上の整数）前記Ｚ軸方向に電気的接続手段を介し積層した積層半導体素子であって、前記第１層から第ｎ層までの半導体素子において前記Ｘ−Ｙ平面視座上その内部において前記Ｚ軸方向に貫通する中空部を有する積層半導体素子。
  3. 前記積層半導体素子の前記中空部の形状が、前記Ｘ−Ｙ平面視座上円形である請求項２に記載の積層半導体素子。
  4. 前記積層半導体素子の外形形状が、前記Ｘ−Ｙ平面視座上円形である請求項３に記載の積層半導体素子。
  5. 前記積層半導体素子の前記中空部の前記Ｚ軸方向の側面部を構成する前記ｎ枚の半導体素子の前記中空部の前記Ｚ軸方向における側面部がシリコン酸化膜で被覆されている請求項３に記載の積層半導体素子。
  6. 前記積層半導体素子を構成する１又は２以上の半導体素子の前記シリコン酸化膜で被覆された側面部に受光窓を有し、該受光窓側から前記半導体基板内部に向かって光電変換領域が形成されている請求項５に記載の積層半導体素子。
  7. 前記積層された半導体素子表面又は裏面、及び前記中空部の前記Ｚ軸方向の側壁に金属層を有する請求項２に記載の積層半導体素子。
  8. 半導体ウエーハ面をＸ−Ｙ平面、該半導体ウエーハ面に垂直な方向をＺ軸と定義した場合、半導体ウエーハ上に形成される半導体素子の前記Ｚ軸方向の一側面部に絶縁膜を形成後、裏面研削により前記半導体ウエーハを薄化し、さらにエッチング工程により前記絶縁膜の一部を前記Ｚ軸方向に貫通除去後、前記半導体ウエーハをダイシング装置により、前記一側面部以外の他の側面部をスクライブラインに沿って切断し前記半導体素子を個片化する半導体素子の製造方法。
  9. 半導体ウエーハ面をＸ−Ｙ平面、該半導体ウエーハ面に垂直な方向をＺ軸と定義した場合、前記半導体ウエーハ上に形成される半導体素子の前記Ｚ軸方向の側面部に不純物イオンをイオン注入し形成した不純物イオン注入領域の一部をトレンチエッチング後、該トレンチエッチングにより形成したトレンチ部の内壁にシリコン酸化膜を形成し、該トレンチ部をＣＶＤ法によるシリコン酸化膜により埋め込み後、該埋め込みシリコン酸化膜表面を平坦化し、さらに前記半導体ウエーハ裏面を研削により薄化した後、前記埋め込みシリコン酸化膜をエッチング工程において前記Ｚ軸方向に貫通除去することにより前記半導体素子の側面部にシリコン酸化膜とその直下に不純物領域を有する半導体素子に個片化する半導体素子の製造方法。
  10. 半導体ウエーハ面をＸ−Ｙ平面、該半導体ウエーハ面に垂直な方向をＺ軸と定義した場合、前記半導体ウエーハ上に形成される半導体素子の前記Ｚ軸方向の側面部にイオン注入法による高濃度不純物イオン注入領域を形成し、前記半導体ウエーハ裏面を研削により薄化した後、前記高濃度不純物イオン注入領域を反応性イオンエッチング法により除去しつつ前記半導体素子の側面部に側壁保護のための絶縁性堆積膜を形成する工程により前記半導体素子を個片化する半導体素子の製造方法。
JP2016547105A 2015-01-16 2016-01-15 半導体素子とその製造方法 Active JP6251406B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2015006782 2015-01-16
JP2015006782 2015-01-16
JP2015168489 2015-08-28
JP2015168489 2015-08-28
PCT/JP2016/051078 WO2016114377A1 (ja) 2015-01-16 2016-01-15 半導体素子とその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017118556A Division JP6343070B2 (ja) 2015-01-16 2017-06-16 半導体素子

Publications (2)

Publication Number Publication Date
JPWO2016114377A1 JPWO2016114377A1 (ja) 2017-04-27
JP6251406B2 true JP6251406B2 (ja) 2017-12-20

Family

ID=56405917

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016547105A Active JP6251406B2 (ja) 2015-01-16 2016-01-15 半導体素子とその製造方法
JP2017118556A Active JP6343070B2 (ja) 2015-01-16 2017-06-16 半導体素子

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2017118556A Active JP6343070B2 (ja) 2015-01-16 2017-06-16 半導体素子

Country Status (4)

Country Link
US (2) US10468383B2 (ja)
JP (2) JP6251406B2 (ja)
CN (1) CN107112315B (ja)
WO (1) WO2016114377A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6299058B2 (ja) * 2011-03-02 2018-03-28 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法及び電子機器
CZ29250U1 (cs) * 2016-01-29 2016-03-08 Advacam S.R.O. Vrstvený pixelový detektor ionizujícího záření
US10681777B2 (en) * 2016-04-01 2020-06-09 Infineon Technologies Ag Light emitter devices, optical filter structures and methods for forming light emitter devices and optical filter structures
JP6244513B1 (ja) * 2016-06-07 2017-12-06 誠 雫石 光電変換素子とその製造方法、分光分析装置
US10925160B1 (en) * 2016-06-28 2021-02-16 Amazon Technologies, Inc. Electronic device with a display assembly and silicon circuit board substrate
JP2018093052A (ja) 2016-12-02 2018-06-14 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子およびその製造方法、並びに電子機器
FI127409B (en) * 2017-01-18 2018-05-15 Oxford Instruments Tech Oy radiation window
JP6368894B1 (ja) * 2017-07-04 2018-08-01 誠 雫石 光電変換素子及び光学測定装置
JP6953246B2 (ja) * 2017-09-08 2021-10-27 浜松ホトニクス株式会社 半導体ウエハの製造方法、半導体エネルギー線検出素子の製造方法、及び半導体ウエハ
WO2020226900A2 (en) * 2019-04-23 2020-11-12 Cerium Laboratories Llc Radiation detection systems and methods
US12185018B2 (en) * 2019-06-28 2024-12-31 Apple Inc. Stacked electromagnetic radiation sensors for visible image sensing and infrared depth sensing, or for visible image sensing and infrared image sensing
CN111244123A (zh) * 2020-02-03 2020-06-05 长江存储科技有限责任公司 半导体结构及其制备方法
FR3123148A1 (fr) * 2021-05-18 2022-11-25 Stmicroelectronics (Tours) Sas Fabrication de puces électroniques
KR20230027446A (ko) * 2021-08-19 2023-02-28 엘지디스플레이 주식회사 표시 장치 및 그 제조방법
CN114972327B (zh) * 2022-07-12 2023-01-06 爱尔达电气有限公司 半导体封装测试系统及其测试方法

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5267971A (en) * 1975-12-04 1977-06-06 Mitsubishi Electric Corp Manufacture of integrated circuit wafer
JPS5572346U (ja) 1978-11-08 1980-05-19
JPS55144576A (en) 1979-04-27 1980-11-11 Toshiba Corp Semiconductor radiation detector
JPS56174262U (ja) 1980-05-26 1981-12-23
JPS58103149A (ja) * 1981-12-15 1983-06-20 Matsushita Electric Works Ltd 半導体装置
JPS6088532A (ja) * 1983-10-21 1985-05-18 オリンパス光学工業株式会社 内視鏡
JPH01189933A (ja) * 1988-01-26 1989-07-31 Seiko Instr & Electron Ltd 半導体装置の製造方法
JPH01202989A (ja) 1988-02-09 1989-08-15 Nec Corp 固体撮像装置
JP3003944B2 (ja) * 1990-10-04 2000-01-31 オリンパス光学工業株式会社 固体撮像素子
KR100298039B1 (ko) 1991-07-11 2001-10-24 윌리엄 비. 켐플러 전하증배장치및그제조방법
JPH05326844A (ja) * 1992-05-20 1993-12-10 Nec Yamagata Ltd 半導体集積回路
JP3483261B2 (ja) 1992-07-10 2004-01-06 テキサス インスツルメンツ インコーポレイテツド イメージセンサ
JP3232686B2 (ja) 1992-08-24 2001-11-26 ソニー株式会社 撮像素子の製造方法
JPH09275223A (ja) * 1995-04-12 1997-10-21 Seiko Instr Kk 半導体放射線検出装置
JP3920399B2 (ja) * 1997-04-25 2007-05-30 株式会社東芝 マルチチップ半導体装置用チップの位置合わせ方法、およびマルチチップ半導体装置の製造方法・製造装置
JP2000133822A (ja) 1998-10-27 2000-05-12 Sanyo Electric Co Ltd 光半導体装置
JP2000195825A (ja) 1998-12-25 2000-07-14 Denso Corp 半導体装置の製造方法
JP2000243900A (ja) * 1999-02-23 2000-09-08 Rohm Co Ltd 半導体チップおよびそれを用いた半導体装置、ならびに半導体チップの製造方法
US6423974B1 (en) 1999-05-28 2002-07-23 Ball Semiconductor, Inc. X-ray imaging apparatus using spherical semiconductor detectors
JP3949360B2 (ja) * 2000-08-29 2007-07-25 日本放送協会 カラーイメージセンサ
DE50106886D1 (de) * 2001-05-05 2005-09-01 Pfeiffer Manfred Gerät zur Bilderfassung im Oralbereich, insbesondere zur zahnmedizinischen Diagnose
JP2003139611A (ja) * 2001-11-06 2003-05-14 Olympus Optical Co Ltd 分光光度計
JP3820972B2 (ja) * 2001-12-03 2006-09-13 株式会社日立製作所 Ｐｅｔ装置
JP3689866B2 (ja) 2002-05-30 2005-08-31 日本テキサス・インスツルメンツ株式会社 Ｃｍｄ及びｃｍｄ搭載ｃｃｄ装置
JP2004309146A (ja) * 2003-04-02 2004-11-04 Olympus Corp 分光光度計
JP2004327708A (ja) * 2003-04-24 2004-11-18 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2005044901A (ja) 2003-07-24 2005-02-17 Fuji Electric Holdings Co Ltd 半導体ウェハ分割方法
JP3863872B2 (ja) 2003-09-30 2006-12-27 株式会社日立製作所 陽電子放出型断層撮影装置
JP4481135B2 (ja) * 2003-10-06 2010-06-16 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP2006062002A (ja) * 2004-08-25 2006-03-09 Oki Electric Ind Co Ltd 半導体装置の個片化方法
JP2006165530A (ja) * 2004-11-10 2006-06-22 Canon Inc センサ及び非平面撮像装置
JP2006253402A (ja) * 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
FR2888044B1 (fr) * 2005-07-01 2007-08-31 Atmel Grenoble Soc Par Actions Capteur d'image a coins coupes
JP5358077B2 (ja) * 2007-09-28 2013-12-04 スパンション エルエルシー 半導体装置及びその製造方法
JP2009212109A (ja) 2008-02-29 2009-09-17 Hamamatsu Photonics Kk 光検出素子および光検出装置
JP2009238985A (ja) * 2008-03-27 2009-10-15 Kyushu Institute Of Technology 半導体撮像素子およびその製造方法
JP5247486B2 (ja) 2009-01-16 2013-07-24 浜松ホトニクス株式会社 裏面入射型フォトダイオードアレイ及び放射線検出器
JP5632584B2 (ja) * 2009-02-05 2014-11-26 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
US8183535B2 (en) 2009-02-11 2012-05-22 Mats Danielsson Silicon detector assembly for X-ray imaging
JP2010273757A (ja) * 2009-05-27 2010-12-09 Zycube:Kk イメージセンサ応用装置
JP5757614B2 (ja) * 2010-03-05 2015-07-29 国立大学法人九州工業大学 撮像素子
JP5504065B2 (ja) * 2010-06-17 2014-05-28 日本放送協会 撮像装置
JP2012009717A (ja) * 2010-06-26 2012-01-12 Zycube:Kk 半導体チップ及びそれを搭載した半導体モジュール
JP5429208B2 (ja) 2011-02-09 2014-02-26 ソニー株式会社 固体撮像素子、カメラモジュール及び電子機器モジュール
JP2012221998A (ja) * 2011-04-04 2012-11-12 Toshiba Corp 半導体装置ならびにその製造方法
JP2013219319A (ja) * 2012-03-16 2013-10-24 Sony Corp 半導体装置、半導体装置の製造方法、半導体ウエハ、及び、電子機器
JP2013214611A (ja) * 2012-04-02 2013-10-17 Elpida Memory Inc 半導体装置
JP5421475B2 (ja) * 2012-07-04 2014-02-19 誠 雫石 撮像素子、半導体集積回路及び撮像装置
CH706734B1 (fr) * 2012-07-10 2017-09-29 Awaiba Consultadoria Desenvolvimento E Comércio De Componentes Microelectrónicos Unipessoal Lda Dispositif comportant un ensemble de détecteurs sensibles à une radiation électromagnétique et tube d'endoscope équipé d'un tel dispositif.
JP6101465B2 (ja) * 2012-09-27 2017-03-22 ローム株式会社 チップ部品
WO2016093140A1 (ja) 2014-12-09 2016-06-16 雫石　誠 撮像装置

Also Published As

Publication number Publication date
CN107112315A (zh) 2017-08-29
CN107112315B (zh) 2019-03-29
US10468383B2 (en) 2019-11-05
JP6343070B2 (ja) 2018-06-13
JPWO2016114377A1 (ja) 2017-04-27
US20200013758A1 (en) 2020-01-09
WO2016114377A1 (ja) 2016-07-21
US11024606B2 (en) 2021-06-01
US20170373042A1 (en) 2017-12-28
JP2017168868A (ja) 2017-09-21

Similar Documents

Publication Publication Date Title
JP6343070B2 (ja) 半導体素子
US9634060B2 (en) Stacked solid-state image sensor and imaging apparatus including the same
CN104272720B (zh) 半导体装置、半导体装置的制造方法、半导体晶片和电子设备
US9808159B2 (en) Solid-state image sensor and imaging apparatus including the same
US9006807B2 (en) Solid-state image sensing device and camera
CN103456683B (zh) 形成通孔结构、制造图像传感器和集成电路器件的方法
JPWO2016136486A1 (ja) 固体撮像装置及び電子機器
KR20110089065A (ko) 고체 촬상 장치, 및, 그 제조 방법, 전자 기기, 반도체 장치
US20180374884A1 (en) Structure and formation method of light sensing device
JP2015032663A (ja) 固体撮像装置
CN101401219B (zh) 在x射线成像仪中将直接转换的x射线的影响最小化
CN107924831B (zh) 用于显露集成电路器件的背侧和相关配置的技术
WO2016093140A1 (ja) 撮像装置
US20130214375A1 (en) Pad and circuit layout for semiconductor devices
JP2017130626A (ja) 半導体装置
JP4028441B2 (ja) 赤外線固体撮像素子およびその製造方法
US9159765B2 (en) Apparatus for detecting soft X-ray radiation and X-ray detection system including such apparatus
US20150091114A1 (en) Elemental Stacked Image Sensor
US12376389B2 (en) Imaging element and imaging device
CN106456091B (zh) Ct装置
EP2579067B1 (en) X-ray detection apparatus and X-ray detection system
JP5316667B2 (ja) 固体撮像素子の製造方法
TWI850819B (zh) 具有新型保護二極體結構之堆疊式影像感測器裝置及製造其之方法
JP2020161775A (ja) 光検出器
HK1185452B (en) An apparatus comprising an image sensor, a semiconductor device, and a method of fabricating the same

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160715

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160715

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20160715

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20161007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171114

R150 Certificate of patent or registration of utility model

Ref document number: 6251406

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250