JP4028441B2 - 赤外線固体撮像素子およびその製造方法 - Google Patents
赤外線固体撮像素子およびその製造方法 Download PDFInfo
- Publication number
- JP4028441B2 JP4028441B2 JP2003173957A JP2003173957A JP4028441B2 JP 4028441 B2 JP4028441 B2 JP 4028441B2 JP 2003173957 A JP2003173957 A JP 2003173957A JP 2003173957 A JP2003173957 A JP 2003173957A JP 4028441 B2 JP4028441 B2 JP 4028441B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- infrared
- electrode
- layer
- element isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、赤外線固体撮像素子およびその製造方法に関し、特に、高感度で非冷却型の赤外線固体撮像素子を対象とする。
【０００２】
【従来の技術】
近年、窒素温度まで冷却する必要がない、非冷却型赤外線固体撮像素子の研究開発が盛んに行われている。非冷却型赤外線固体撮像素子は、波長１０μ付近の入射赤外線を赤外線吸収部で熱に変換した上で、この微弱な熱により生じる感熱部の温度変化を熱電変換部により電気的信号に変換し、この電気的信号を読み出すことで赤外線画像情報を得ている。
【０００３】
この種の非冷却赤外線固体撮像素子は、冷却装置が必要ないことから小型化及びオンチップ化が可能であり、民生応用を念頭において低価格化が進んでいる。このような背景から、従来のCMOS LSIとほとんどの製造工程を共有できるシリコンpn接合ダイオードを用いた非冷却赤外線固体撮像素子が注目を集めている。
【０００４】
ところが、この種のシリコンpn接合ダイオード型では、固体撮像素子デバイスの感度指標であるｄＶ／ｄＴが低く、よりＳ／Ｎ比を向上させる必要がある。
【０００５】
pn接合ダイオードの雑音成分としては、シリコン基板表面のラフネスや表面準位に起因する１／ｆノイズ、バイアス電流量に依存する熱ノイズ、pn接合を通過する電流量のばらつきに起因するショットノイズがある。このうち、１／ｆノイズに関しては、シリコンバルクを電流経路とする縦型pn接合構造とすることで回避でき、Ｓ／Ｎ比の向上が図れる。
【０００６】
また、上記非冷却型赤外線固体撮像素子では、入射赤外線を熱に変換する感熱部(赤外線吸収構造)とその熱を電気的信号に変換する熱電変換部からなる赤外線検出部を熱的に周囲から分離し、熱電変換効率を向上することが赤外線感度向上の上で必須となる。
【０００７】
そこで、上記赤外線固体撮像素子は真空パッケージに実装されると共に、赤外線検出部周辺のシリコン基板と素子分離酸化膜をエッチング除去して空洞化することにより、支持基板への熱の拡散を抑える方法が取られている。
【０００８】
このとき、赤外線検出部から支持基板への熱輸送は、赤外線検出部を支持基板内部の中空構造上に支持する支持構造を介した熱伝導によるものが支配的であり、低熱伝導率の材料からなる脚状の支持構造を、設計上可能な範囲で、より細く、より長くレイアウトすることが行われている。
【０００９】
従来例として、熱電変換手段としてシリコン縦型pn接合ダイオードを有し、赤外線検出部の熱輸送を低減するために低い熱伝導率を有するポリシリサイドを支持脚に応用した例について、図２６に示す構造断面図を参照しながら説明する（特許文献１参照）。
【００１０】
赤外線検出画素は単結晶シリコン支持基板１０１内部に形成された中空構造１０２の上に、赤外線吸収層１０３、１０４と、熱電変換のために形成されたＳＯＩ層１０５内部のpn接合ダイオード１０６と、このＳＯＩ層１０５を支持している埋め込みシリコン酸化膜層１０７とから成る固体撮像素子部１０８と、この固体撮像素子部１０８を中空構造１０２上に支持すると共に固体撮像素子部１０８からの電気信号を出力するための支持部１０９と、この固体撮像素子部１０８と垂直信号線および水平アドレス線とを接続する接続部（不図示）からなっている。
【００１１】
支持部１０９は、支持配線構造と、それを保護する支持絶縁構造１１０，１１１，１１２とからなっており、支持配線構造は多結晶シリコン領域１１３と金属シリサイド領域１１４の積層構造である。固体撮像素子部１０８および支持部１０９が中空構造１０２上に設けられ、シリコン支持基板１０１と熱分離されることにより、入射赤外線による固体撮像素子部１０８の温度の変調を効率良く行う構造になっている。
【００１２】
特許文献１に記載の赤外線センサでは、周辺回路のMOSトランジスタのゲート電極と支持配線を形成する工程とを共通化することにより、プロセスの整合性を最大限に生かして高感度の支持構造を歩留まり良く低コストで製造することが可能である。また、支持配線として、金属に比べ低熱伝導率のポリシリコンおよびチタンシリサイドを用いることにより、入出力電極としての電気抵抗を低く抑えながらも、固体撮像素子部の熱分離性を向上させている。
【００１３】
ところが、従来の非冷却型赤外線固体撮像素子では、ポリシリコンとして工程簡略化の点からゲートポリシリコンを用いているために、ポリシリコン膜厚はｐMOSゲート電極のボロン突き抜け抑制のために薄膜化が容易ではなく、支持配線の断面積縮小、すなわち、固体撮像素子部の熱分離性に限界が生じていた。
【００１４】
また、ＳＯＩ基板上に２次元に配列された画素毎に対応して形成され、順方尚にバイアスされた複数の直列接続されたシリコンｐｎ接合ダイオードで構成された温度検出器部と、温度検出器部が形成される各領域に形成された空洞部と、温度検出器部を空洞部上で基板上に支持する熱抵抗の大きな材料からなる支持機構とを備えた赤外線固体撮像素子が開示されている（特許文献２参照）。
【００１５】
上記シリコンｐｎ接合ダイオードは、単結晶シリコン層に交互にｐ層とｎ層を形成して複数のシリコンｐｎ接合ダイオードを構成すると共に、電圧印加時に逆方向となる接合間を金属配線で接続している。さらに、短絡用の金属配線として配線開口部分に自己整合的に形成される白金シリサイドを用いている。
【００１６】
上記赤外線固体撮像素子によれば、画素内の面積の限られた領域内にシリコンｐｎ接合ダイオードを高密度に配置することが可能となり、シリコンｐｎ接合ダイオードの数を増やして高感度化を図ることができる。また、短絡用の金属配線として配線開口部分に自己整合的に形成される白金シリサイドを用いることにより、プロセスの簡素化を図っている。
【００１７】
しかしながら、特許文献２に記載の赤外線固体撮像素子では、シリコンｐｎ接合ダイオードを流れる電流の中にＳＯＩ基板表面付近を流れる電流成分が存在するために、基板表面のラフネスや表面準位に起因する１／ｆノイズ成分が検出信号に多く含まれ、Ｓ／Ｎ比が劣化してしまう。
【００１８】
【特許文献１】
特開２００２−１０７２２４公報
【特許文献２】
国際公開ＷＯ９９／３１４７１
【００１９】
【発明が解決しようとする課題】
上述したように、従来例では、支持配線として、金属に比べて熱伝導率の低いポリシリコンおよびチタンシリサイドを用いることにより、入出力電極としての電気抵抗を低く抑えながらも、固体撮像素子部の熱分離性を向上させていた。また同時に、周辺回路のMOSトランジスタのゲート電極と支持配線を同層で形成することにより、従来のＬＳＩ プロセスとの整合性を最大限に生かし、高感度の支持構造を歩留まりよく低コストで製造することが可能であった。
【００２０】
しかしながら、従来は、ポリシリコンとして、工程簡略化の点からゲートポリシリコンを用いていたため、ｐMOSゲート電極のボロン突き抜けを抑制しなければならず、ポリシリコン膜厚の薄膜化は容易ではなく、支持配線の断面積縮小、すなわち、固体撮像素子部の熱分離性に限界が生じていた。
【００２１】
また、シリコン基板表面付近を流れる電流成分が存在し、１／fノイズ成分を除去しきれず、Ｓ／Ｎ比が低下するという問題があった。
【００２２】
本発明は、このような点に鑑みてなされたものであり、その目的は、高感度でノイズが少ない赤外線固体撮像素子及びその製造方法を提供することにある。
【００２３】
本発明の一態様によれば、半導体基板上に形成され、入射赤外線を吸収して熱に変換する赤外線吸収部と、前記赤外線吸収部で発生した熱による温度変化を電気信号に変換する熱電変換部とを有する赤外線検出部と、
前記赤外線検出部を前記半導体基板から離間して支持し、かつ前記赤外線検出部の入出力配線を有する少なくとも一つ以上の支持体と、を備え、
前記熱電変換部は、
前記半導体基板表面に略直交する方向にそれぞれ形成され、素子分離領域を挟んで前記半導体基板表面に略水平な方向に対向配置される第１及び第２の縦型pn接合ダイオードと、
前記素子分離領域の底面に沿って形成され、前記第１及び第２の縦型pn接合ダイオードの各一端を導通させる導電層と、を有する構造を少なくとも一つ以上備え、
前記第１の縦型pn接合ダイオードは、前記半導体基板の深さ方向に上から順に形成された、第１導電型の第１の拡散層と、第２導電型の第２の拡散層と、を有し、
前記第２の縦型pn接合ダイオードは、前記半導体基板の深さ方向に上から順に形成された、第２導電型の第３の拡散層と、第１導電型の第４の拡散層と、を有し、
前記第２及び第４の拡散層は、前記素子分離領域の底面に沿って形成され、
前記導電層は、前記第２及び第４の拡散層に接続されることを特徴とする赤外線固体撮像素子が提供される。
【００２４】
本発明の一態様によれば、半導体基板上に形成され、入射赤外線を吸収して熱に変換する赤外線吸収部と、前記赤外線吸収部で発生した熱による温度変化を電気信号に変換する熱電変換部とを有する赤外線検出部と、
前記赤外線検出部を前記半導体基板から離間して支持し、かつ前記赤外線検出部の入出力配線を有する少なくとも一つ以上の支持体と、を備える赤外線固体撮像素子の製造方法であって、
単結晶シリコン基板、埋め込み絶縁層及び単結晶シリコン層が順に積層されたSOI基板を前記半導体基板として用い、前記単結晶シリコン層の一部を筋状にエッチング除去して前記単結晶シリコン層に第１素子分離領域用の第１の溝を形成し、前記第１の溝の底部に前記単結晶シリコン層を残存させる工程と、
前記第１の溝と前記第１の溝を挟んで両側に位置する熱電変換部としての縦型ｐｎ接合ダイオード領域に隣接して形成される第２素子分離領域の前記単結晶シリコン層を除去して第２の溝を形成する工程と、
前記第１及び第２の溝に絶縁材料を埋め込む工程と、
前記赤外線検出部の領域内の前記単結晶シリコン層に不純物イオンを注入して、前記第１素子分離領域を挟んでそれぞれ第１のn+電極領域及び第１のp+電極領域を形成する工程と、
前記赤外線検出部の領域内の前記単結晶シリコン層に不純物イオンを注入して、前記第１のn+電極領域の下方に第２のp+電極領域を形成し、前記第１のp+電極領域の下方に第２のn+電極領域を形成する工程と、
前記第２素子分離領域の上に前記支持体の入出力配線を形成する工程と、
前記第１の溝に埋め込まれた絶縁材料を除去する工程と、
前記第１素子分離領域の側壁に第１の絶縁層を形成する工程と、
前記第１素子分離領域の底面に、前記第２のｐ+電極領域と前記第２のｎ+電極領域とを接続する底面電極層を形成するとともに、前記第１のｎ+電極領域と前記第１のｐ+電極領域の表面とに表面電極層を形成する工程と、
前記第１の素子分離領域を埋め込む第２の絶縁層を形成する工程と、
前記赤外線検出部を前記半導体基板から離間させ、かつ前記赤外線検出部を支持する少なくとも一つ以上の支持体を形成する工程と、を備えることを特徴とする赤外線固体撮像素子の製造方法が提供される。
【００２５】
本発明の一態様によれば、半導体基板上に形成され、入射赤外線を吸収して熱に変換する赤外線吸収部と、前記赤外線吸収部で発生した熱による温度変化を電気信号に変換する熱電変換部とを有する赤外線検出部を有し、
前記赤外線検出部を前記半導体基板から離間して支持し、かつ前記赤外線検出部の入出力配線を有する少なくとも一つ以上の支持体と、を備える赤外線固体撮像素子の製造方法であって、
単結晶シリコン基板、埋め込み絶縁層及び単結晶シリコン層が順に積層されたSOI基板を前記半導体基板として用い、前記単結晶シリコン層の一部を筋状にエッチング除去して前記単結晶シリコン層に第１素子分離領域用の第１の溝及び前記入出力配線用の第２の溝を形成し、前記第１の溝の底部および前記第２の溝の底部に前記単結晶シリコン層を残存させる工程と、
前記第１の溝と前記第１の溝を挟んで両側に位置する熱電変換部としての縦型ｐｎ接合ダイオード領域に隣接して形成される第２素子分離領域でかつ前記入出力配線部以外の領域の前記単結晶シリコン層を除去して第３の溝を形成する工程と、
前記第１、第２及び第３の溝に絶縁材料を埋め込む工程と、
前記赤外線検出部の領域内の前記単結晶シリコン層に不純物イオンを注入して、前記第１素子分離領域を挟んでそれぞれ第１のn+電極領域及び第１のp+電極領域を形成する工程と、
前記赤外線検出部の領域内の前記単結晶シリコン層に不純物イオンを注入して、前記第１のn+電極領域の下方に第２のp+電極領域を形成し、前記第１のp+電極領域の下方に第２のn+電極領域を形成する工程と、
前記第１の溝に埋め込まれた絶縁材料を除去する工程と、
前記第１素子分離領域の側壁に第１の絶縁層を形成する工程と、
前記第１素子分離領域の底面及び前記入出力配線部にそれぞれ底面電極層を形成すると共に、前記第１のｎ+電極領域及び第１のｐ+電極領域の表面に表面電極層を形成し、前記ダイオードと前記入出力配線部とを互いに接続する工程と、
前記第１の素子分離領域を埋め込む第２の絶縁層を形成する工程と、
前記赤外線検出部を前記半導体基板から離間させ、かつ前記赤外線検出部を支持する少なくとも一つ以上の支持体を形成する工程と、を備えることを特徴とする赤外線固体撮像素子の製造方法が提供される。
【００２６】
【発明の実施の形態】
以下、本発明に係る赤外線固体撮像素子及びその製造方法について、図面を参照しながら具体的に説明する。
【００２７】
（第１の実施形態）
図１は本発明に係る赤外線固体撮像素子の第１の実施形態の平面図、図２は図１のＡ−Ａ’線断面図である。
【００２８】
本実施形態の赤外線固体撮像素子は、図１及び図２に示すように、SOI基板上に形成される入射赤外線光を吸収して熱に変換する赤外線吸収部１と、赤外線吸収部１で発生した熱による温度変化を電気信号に変換する赤外線検出部２と、赤外線検出部２を半導体基板３００から離間して支持し、かつ前記赤外線検出部２の入出力配線を兼ねる少なくとも一つ以上の支持配線３１２と、を備えている。
【００２９】
赤外線検出部２は、半導体基板３００に略直交する方向に第１の素子分離領域を挟んで対向配置される第１及び第２の縦型pn接合ダイオード３０６，３０８と、これら第１及び第２の縦型pn接合ダイオード３０６，３０８の各一端を導通させる金属シリサイドからなる埋め込み電極層３１７と、を有する。
【００３０】
第１の縦型pn接合ダイオード３０６は、基板の深さ方向に上から順に形成されるn+電極層３０７とp+電極層３１０とを有し、第２の縦型pn接合ダイオード３０８は、基板の深さ方向に上から順に形成されるp+電極層３０９とn+電極層３１１とを有する。第１の縦型pn接合ダイオード３０６のp+電極層３１０と第２の縦型pn接合ダイオード３０８のn+電極層３１１は金属シリサイドからなる埋め込み電極層３１７にて接続されている。
【００３１】
第１の縦型pn接合ダイオード３０６のn+電極層３０７と支持配線３１２とは、コンタクト３２０と金属配線層３２１を介して接続され、第２の縦型pn接合ダイオードのp+電極層３０９と支持配線３１２とは、コンタクト３２０と導電層３２１を介して接続されている。
【００３２】
本実施形態では、第１の素子分離領域３０３を挟んで対向配置される第１及び第２の縦型シリコンpn接合ダイオード３０６，３０８を、金属シリサイドからなる埋め込み電極層３１７により直接直列接続させるため、これまでの縦型pn接合ダイオードで問題であった基板底部に存在する電極と基板表面に存在するコンタクト拡散層領域を連結する拡散層配線領域が不要になり、寄生抵抗の低減により赤外線固体撮像素子としての感度が向上し、かつ１／fノイズ成分の低減によりＳ／Ｎ比の高い赤外線固体撮像素子を実現できる。また、従来必要であった基板表面のコンタクト拡散層を必要としないため、素子面積をより縮小できる。
【００３３】
図３は本発明に係る赤外線固体撮像素子の一実施形態の製造工程を示す断面図である。本実施形態では、半導体基板として、単結晶シリコン支持基板３００上に埋め込みシリコン酸化膜層３０１と単結晶シリコン層３０２が順次積層された、いわゆるＳＯＩ基板を用いる。埋め込みシリコン酸化膜３０１と単結晶シリコン層３０２の厚さには特に制限はないが、例えば図３のSOI基板は、埋め込みシリコン酸化膜の厚さを150nm、単結晶シリコン層の厚さを400nm、ｐ型不純物濃度２×1016／ｃｍ3としている。
【００３４】
次に、STI（Shallow-Trench-Isolation）により素子分離領域を形成する。まず、第１の素子分離領域３０３をフォトリソグラフィー技術によりパターンニングし、単結晶シリコン層３０２をRIE（Reactive-Ion-Etching）により少なくとも単結晶シリコン層３０２の一部が残るようにエッチングして第１開口部３４１を形成する（図４）。例えば本実施の形態では、単結晶シリコン層３０２を300nmエッチングする。
【００３５】
また、第２の素子分離領域３０４をフォトリソグラフィー技術によりパターンニングし、単結晶シリコン層３０２を全てＲＩＥによりエッチングして第２開口部３４２を形成する。
【００３６】
次に、第１及び第２開口部３４１，３４２に素子分離シリコン酸化膜３０５をCVD（Chemical-Vapor-Deposition）により埋め込んで、CMP（Chemical-Mechanical-Polishing）で平坦化する（図４）。
【００３７】
次に、熱電変換素子となる第1及び第２の縦型pn接合ダイオード３０６，３０８を形成する。まず、第１の縦型pn接合ダイオード３０６のn+電極領域３０７をフォトリソグラフィー技術によりパターンニングし、イオン注入により単結晶シリコン基板３０２の表面に近い領域にn+電極領域３０７を形成する。注入条件としては、例えば40keV、５×1015／ｃｍ2程度で砒素イオンを注入するのが望ましい。
【００３８】
また、第２のpn接合ダイオード３０８のp+電極領域３０９をフォトリソグラフィー技術によりパターンニングし、イオン注入により単結晶シリコン基板３０２の表面に近い領域にp+電極領域３０９を形成する。注入条件としては、例えばフッ化ボロンを７keV、５×1015／cm2程度が望ましい。
【００３９】
次に、第１のpn接合ダイオード３０６のp+埋め込み電極領域３１０をフォトリソグラフィー技術によりパターンニングし、イオン注入により第１の素子分離領域３０３の底部付近の深さにp+埋め込み電極領域３１０を形成する。注入条件としては、例えばボロンを130ｋｅＶ、4.5×1014／cm2程度が望ましい。
【００４０】
また、第２のpn接合ダイオード３０８のn+埋め込み電極領域３１１をフォトリソグラフィー技術によりパターンニングし、イオン注入により第１の素子分離領域３０３底部付近の深さにn+埋め込み電極領域３１１を形成する。注入条件としては、例えばリンを280keV、２×1014／cm2程度が望ましい(図５)。
【００４１】
次に、支持配線３１２を形成する。支持配線３１２の形成工程は、周辺回路に用いられるMOSトランジスタのゲート電極形成工程と共有化でき、工程を簡略化できる。まず、膜厚250nmのポリシリコンをＣＶＤにより成膜した後、フォトリソグラフィー技術とＲＩＥにより、支持配線３１２を形成する。
【００４２】
次に、膜厚100nmのシリコン窒化膜をＣＶＤにより基板全面に成膜し、ＲＩＥによりエッチバックして、支持配線３１２による段差部にサイドウォール３１３を形成する(図６)。
【００４３】
次に、第１及び第２の縦型pn接合ダイオード３０６，３０８の基板表面電極と埋め込み電極、及び支持配線のシリサイド形成を行う。まず、第１の素子分離領域３０３以外の部分をフォトリソグラフィー技術によりマスクし、希フッ酸溶液にて第１の素子分離領域３０３の素子分離シリコン酸化膜３０５を除去し、レジストマスクを剥離する。その後、シリコン窒化膜をＣＶＤにより膜厚100nm堆積し、ＲＩＥによりエッチバックを行い、第１の素子分離領域３０３の側壁に側壁シリサイド防止膜３１４を形成する(図７)。
【００４４】
なお、シリサイド防止膜３１４は、第１の素子分離領域３０３に第１開口部を形成した後で、かつこの中に素子分離絶縁膜を埋め込む前に形成してもよい。後述する実施形態でも同様である。
【００４５】
以後のシリサイド形成工程は、周辺回路に用いられるMOSトランジスタのゲート電極形成工程と共有でき、工程の簡略化が可能である。
【００４６】
まず、希フッ酸溶液によるウエットエッチングにて基板表面の自然酸化膜を除去した後、スパッタ法により膜厚25nmのチタン薄膜３１５を成膜し、適当なアニール処理を行うことで、縦型pn接合ダイオードの基板表面電極３１６、埋め込み電極３１７及び支持配線３１２をシリサイド化する(図８)。
【００４７】
次に、硫酸と過酸化水素の混合液によって、シリサイド反応しない領域のチタン薄膜３１５を除去する。
【００４８】
次に、第１の素子分離領域３０３の再埋め込みを行う。まず、基板全面に膜厚35nmのシリコン窒化膜３１８、膜厚800nmのシリコン酸化膜３１９を層間絶縁膜としてＣＶＤにより堆積し、ＣＭＰにより基板表面から600nmとなるよう平坦化を行う。このとき、第１の素子分離領域３０３の幅は500nm以下で層間絶縁膜厚に対して狭い為、前記層間膜ＣＶＤ工程とＣＭＰ工程により、第１の素子分離領域３０３に絶縁膜を埋め込むことができる(図９)。
【００４９】
次に、コンタクト、層間絶縁膜及び配線の形成を行う。まず、第１及び第２の縦型pn接合ダイオード３０６，３０８の基板表面電極３１６上と支持配線３１２のコンタクト形成部３２０にコンタクトパターンをフォトリソグラフィー技術により形成し、ＲＩＥによりコンタクトホールを形成し、膜厚400nmのタングステン膜をＣＶＤにより基板全面に堆積し、ＣＭＰを行うことで、コンタクトホールの埋め込みを行う(図１０)。
【００５０】
次に、膜厚500nmのアルミニウム合金を基板全面にスパッタ法により堆積し、フォトリソグラフィー技術とＲＩＥによりパターニングし、金属配線３２１を形成した後、MOSトランジスタ等のパッシベーションを兼ねた赤外線吸収層３２２として、膜厚800nmのシリコン酸化膜３２３と、膜厚300nmのシリコン窒化膜３２４を積層形成する(図１１)。
【００５１】
次に、シリコン窒化膜３２４とシリコン酸化膜３２３をＲＩＥによりエッチング加工し、ボンディングパッド開口部を形成する。
【００５２】
次に、赤外線固体撮像素子部の熱分離の為の中空構造の形成を行う。まず、中空構造形成のためのシリコン異方性エッチングにて、ボンディングパッドのエッチング防止用の保護酸化膜として、膜厚200nmのシリコン酸化膜をＣＶＤにより基板全面に堆積する。
【００５３】
次に、中空構造形成のためのエッチングホール３２６をＲＩＥにより形成し、単結晶シリコン支持基板３００を露出させる。このとき、エッチングホール３２６のパターンにて、赤外線固体撮像素子部３２７と支持配線構造部３２８がパターンニングされる。また、支持配線構造部３２８以外の部分にフォトリソグラフィー技術を用いてレジストマスクを形成し、シリコン酸化膜３１９、３２３、シリコン窒化膜３２４をＲＩＥにてエッチングし、支持配線構造部３２８の断面積を減少させ、熱抵抗を増加させる。
【００５４】
次に、TMAH（Tetra-Methyl-Ammonium-Hydroxide）によるシリコン異方性ウエットエッチングにより、単結晶シリコン支持基板３００の内部に中空構造３２９を形成する（図１２）。
【００５５】
次に、保護酸化膜を除去してボンディングパッドを露出させ、同時に支持配線構造部３２８を構成するシリコン酸化膜３２３、第２の素子分離領域３０４、埋め込みシリコン酸化膜３０１をエッチングし、支持配線構造部３２８の断面積を縮小させる目的で、フッ酸系のエッチング処理を行う。このとき、ボンディングパッドと保護酸化膜との選択比を高めるために、エッチャントとしては酢酸と弗化アンモニウムの混合液を用いると良い。また、支持配線構造部３２８の幅は500nm程度であり、200nm厚のパッド保護膜３２５除去の為の上記フッ酸系エッチング処理はオーバー含め400nm行う為、支持配線構造部３２８の周囲の酸化膜は全て除去される。
【００５６】
以上の工程を経て、図１及び図２に示す赤外線固体撮像素子が得られる。本実施形態の赤外線固体撮像素子の作用効果は以下の通りである。まず、第１のpn接合ダイオード３０６のp+埋め込み電極３１０と第２のpn接合ダイオード３０８のn+埋め込み電極３１１を、チタンシリサイドからなる埋め込み電極層３１７により直接接続しているため、従来の縦型pn接合ダイオードで問題であった埋め込み電極と基板表面に存在するコンタクト拡散層領域を連結する拡散層配線領域が不用となる。これにより、pn接合ダイオードの寄生抵抗が低減し、赤外線固体撮像素子としての感度の向上が図れる。また、同時に、拡散層配線領域から基板表面付近を流れる電流成分が大幅に少なくなり、１／fノイズ成分を低減でき、よりＳ／Ｎ比の高い赤外線固体撮像素子を実現できる。
【００５７】
また、基板表面に形成すべきコンタクト拡散層を用いることなく、隣接したpn接合ダイオードを直接直列接続できることから、コンタクト領域が不必要になる分だけ、素子面積を縮小でき、素子容積の低減が図れる。これにより、仮に感熱素子に入射する赤外線量が同等な場合、本実施形態では従来に比べ素子熱容量が低減されるため、赤外線照射時の素子の温度変化が増大し、感度の向上が望めると同時に、レスポンスが早くなり、イメージセンサーとしてのフレームレートを高速化できる。
【００５８】
図１３は同じ素子デザインルールに従って試作した場合の従来例と本実施形態記載の素子に関する構造断面図である。素子領域、コンタクト、拡散層、シリサイド防止膜層を形成するマスクの合わせずれに関する余裕ルール３３０をａ、コンタクト径ルール３３１をｂ、n+拡散層とp+拡散層間の距離３３２をｃ、及び素子分離ルール３３３を同じくｃとすると、従来例では１素子あたり６ａ＋２ｂ＋２ｃの幅が必要であったのに対し、本実施形態では１素子あたり２ａ＋ｂ＋ｃで形成可能であり、約１／２に素子面積を縮小できる。
【００５９】
また、本実施形態では、感熱素子としてのpn接合ダイオードを２個直列に接続しているが、pn接合ダイオードは２個以上の複数個配置しても、本特許は有効であるのは言うまでも無い。例えば、シリコンpn接合ダイオード型赤外線固体撮像素子においては、直列接続するpn接合ダイオード個数を増やすほど、撮像素子としての感度は向上するが、周辺回路に用いられるSOI MOSトランジスタの耐圧が１０数V以下である事を考えると、直列接続するpn接合ダイオードの個数は８個〜１２個がより望ましい。
【００６０】
また、本実施形態では、支持基板３００への熱伝導を極力低減する為、支持配線３１２として金属シリサイドを用いているが、寄生抵抗の低減を優先して、金属配線３２１を支持配線として用いても、本実施形態で得られた効果は有効である。
【００６１】
（第２の実施形態）
第２の実施形態では、第１及び第２の縦型pnダイオードの埋め込み電極の材料である金属シリサイド層を、支持配線と同じ工程で同一の層で形成するものである。
【００６２】
第２の実施形態では、既存のＬＳＩプロセスに新たな配線層を追加することなく、金属に比べて熱伝導率の低い金属シリサイドを支持配線に用いることができるとともに、ｐMOSゲート電極のボロン突き抜け抑制のために薄膜化に制約がかかるゲートポリシリコンを用いていない点、支持配線の薄膜化が可能であり、支持配線の断面積縮小、すなわち、固体撮像素子部の熱分離性が向上する事を目的とする。
【００６３】
図１４は本発明に係る赤外線固体撮像素子の第２の実施形態の平面図、図１５は図１４のＡ−Ａ’線断面図である。図１と図１４を比較すればわかるように、本実施形態の赤外線固体撮像素子は、支持配線の構造が図１と異なっている。
【００６４】
図１４〜図２３は本発明に係る赤外線固体撮像素子の第２の実施形態の製造工程を示す断面図である。以下では、第１の実施形態の製造工程との相違点を中心に説明する。
【００６５】
まず、半導体基板として、単結晶シリコン支持基板４００上に埋め込みシリコン酸化膜層４０１、単結晶シリコン層４０２が順次積層されたＳＯＩ基板を使用する。SOI基板の埋め込みシリコン酸化膜４０１及び単結晶シリコン層４０２の厚さには特に制限はないが、例えば本実施形態では、埋め込みシリコン酸化膜の厚さを150nm、単結晶シリコン層の厚さを400nm、ｐ型不純物濃度を２×1016／cm3のSOI基板を用いた(図１６)。
【００６６】
次に、STI（Shallow-Trench-Isolation）による素子分離領域の形成を行う。まず、第１の素子分離領域４０３と支持配線部４０４をフォトリソグラフィー技術によりパターンニングし、単結晶シリコン層４０２をRIE（Reactive-Ion-Etching）により、少なくとも単結晶シリコン層４０２の一部が残るようにエッチングする。例えば本実施形態では、単結晶シリコン層４０２を３００ｎｍエッチングする(図１７、図１８)。
【００６７】
次に、第２の素子分離領域４０５をフォトリソグラフィー技術によりパターンニングし、単結晶シリコン層４０２を全てＲＩＥによりエッチングする（図１９、図２０）。
【００６８】
その後、第１の実施形態と同様の工程により、第１の素子分離領域及び第２の素子分離領域へのシリコン酸化膜の埋め込み及び縦型ｐｎ接合ダイオードの形成を行う。
【００６９】
次に、縦型pn接合ダイオードの基板表面電極と埋め込み電極、及び支持配線のシリサイド形成を行う。まず、第１の素子分離領域４０３以外の部分をフォトリソグラフィー技術によりマスクし、ＲＩＥにて第１の素子分離領域４０３に埋め込まれた素子分離シリコン酸化膜をエッチングし、レジストマスクを剥離する。この時、第１の素子分離領域４０３の側壁には、シリコン酸化膜による側壁シリサイド防止膜４０６が形成される(図２１、図２２)。
【００７０】
なお、第１の実施形態と同様にしてシリサイド防止膜を形成してもよい。
【００７１】
以後のシリサイド形成工程は、周辺回路に用いられるMOSトランジスタのゲート電極形成工程と共有でき、工程の簡略化が可能である。
【００７２】
次に、希フッ酸溶液によるウエットエッチングにて基板表面の自然酸化膜を除去した後、スパッタ法により膜厚２５ｎｍのチタン薄膜４０７を成膜し、適当なアニール処理を行うことで、縦型pn接合ダイオードの基板表面電極４０８と埋め込み電極４０９、及び支持配線４０４をシリサイド化する（図２３）。
【００７３】
次に、硫酸と過酸化水素の混合液によって、シリサイド反応しない領域のチタン薄膜４０７を除去する。
【００７４】
以後、第１の素子分離領域の再埋め込み工程を行ってから、中空構造を形成するまでの工程は第１の実施形態と同様であるため、説明を省略する。これらの工程を経た後の最終形態は図１４及び図１５のようになる。
【００７５】
なお、支持配線部４０４の平面形状は、図１４に限らず、図１に示す形状等、さまざまな形状を採用することが可能である。
【００７６】
第２の実施形態の赤外線固体撮像素子の作用効果は以下の通りである。まず、支持配線の熱伝導率を低減することにより、センサー感度向上が可能となる。図２４（ａ）及び図２４（ｂ）に、従来例及び本実施形態における支持配線を同じデザインルールで形成した場合の断面図を示す（図１４のＢ−Ｂ’線断面図）。
【００７７】
従来例では、工程簡略化の点からMOSトランジスタのゲート電極を支持配線材料として流用している為、ｐMOSゲート電極のボロン突き抜け抑制のために薄膜化に制約がかかり、ポリシリコンの総膜厚は２５０ｎｍと厚い。これに比して、本実施形態にあるプロセスでは、第１の素子分離領域４０３のエッチング量に応じて、電極材料となる単結晶シリコン膜を薄膜化ができる。例えば、本実施の形態２では単結晶シリコン膜厚は１００ｎｍである。
【００７８】
また、図２４（ｃ）は、本実施形態の応用例として、第１の素子分離領域４０３のエッチング量を約３７５ｎｍとして、支持配線の全てがチタンシリサイド化した例を示す。これら３種の支持配線において、電気伝導を担うチタンシリサイド層厚は全ての例で２５ｎｍに揃えてあり、支持配線の寄生抵抗値は等しい。反面、これら支持配線の熱伝導率は、シリコン膜とシリサイド膜でほぼ決まり、１μｍあたりの熱伝導率を計算すると、従来例が3.0×10-6[μm・W/K]、実施形態２が1.5×10-6[μm・W/K]、全てシリサイド化したものが0.75×10-6[μm・W/K]である。すなわち、本実施形態では、従来に比べて支持配線の熱伝導率が低く、感熱セルの断熱性、つまりセルの感度が向上する。
【００７９】
また、ｐｎ接合ダイオードの配置はストライプ状に限らず、2次元的に配置する事もできる。これにより、赤外線検出部のデザインの自由度が増える。例えば、図２５は複数のpn接合ダイオードを有する赤外線固体撮像素子の上面図を示している。
【００８０】
図中の５０１は支持配線、５０２は感熱セル内配線、５０３は第２の素子分離領域、５０４は第１の素子分離領域及び縦型pn接合ダイオードの埋め込み電極を示している。図示のように、ｐｎ接合ダイオードを２次元的に配置することも可能である。
【００８１】
【発明の効果】
以上詳細に説明したように、本発明によれば、１／fノイズ成分の低減等によりＳ／Ｎ比の高い赤外線固体撮像素子を実現できる。
【図面の簡単な説明】
【図１】本発明に係る赤外線固体撮像素子の第１の実施形態の平面図。
【図２】図１のＡ−Ａ’線断面図。
【図３】本発明に係る赤外線固体撮像素子の一実施形態の製造工程を示す断面図。
【図４】図３に続く断面図。
【図５】図４に続く製造工程を示す断面図。
【図６】図５に続く製造工程を示す断面図。
【図７】図６に続く製造工程を示す断面図。
【図８】図７に続く製造工程を示す断面図。
【図９】図８に続く製造工程を示す断面図。
【図１０】図９に続く製造工程を示す断面図。
【図１１】図１０に続く製造工程を示す断面図。
【図１２】図１１に続く製造工程を示す断面図。
【図１３】同じ素子デザインルールに従って試作した場合の従来例と本実施形態記載の素子に関する構造断面図。
【図１４】本発明に係る赤外線固体撮像素子の第２の実施形態の平面図。
【図１５】図１４のＡ−Ａ’線断面図。
【図１６】第２の実施形態の製造工程を示す断面図。
【図１７】図１６に続く製造工程を示す断面図。
【図１８】図１７に続く製造工程を示す断面図。
【図１９】図１８に続く製造工程を示す断面図。
【図２０】図１９に続く製造工程を示す断面図。
【図２１】図２０に続く製造工程を示す断面図。
【図２２】図２１に続く製造工程を示す断面図。
【図２３】図２２に続く製造工程を示す断面図。
【図２４】（ａ）は従来例の支持配線部分の断面図、（ｂ）は（ａ）と同じデザインルールで形成した本実施形態の支持配線部分の断面図、（ｃ）は第１の素子分離領域４０３のエッチング量を約３７５ｎｍとして、支持配線の全てがチタンシリサイド化した例を示す断面図。
【図２５】本発明に係る赤外線固体撮像素子の他の実施形態を示す平面図。
【図２６】従来の赤外線固体撮像素子の横断面図。
【符号の説明】
１ 赤外線吸収部
２ 赤外線検出部
１０１・・・単結晶シリコン支持基板
１０２・・・中空構造
１０３、１０４・・・赤外線吸収層
１０５・・・単結晶シリコン層
１０６・・・ｐｎ接合ダイオード
１０７・・・埋め込みシリコン酸化膜層
１０８・・・固体撮像素子部
１０９・・・支持部
１１０、１１１、１１２・・・支持絶縁構造
１１３・・・多結晶シリコン領域
１１４・・・金属シリサイド領域
３００・・・単結晶シリコン支持基板
３０１・・・埋め込みシリコン酸化膜
３０２・・・単結晶シリコン
３０３・・・第一の素子分離領域
３０４・・・第二の素子分離領域
３０５・・・素子分離シリコン酸化膜
３０６・・・第一のｐｎ接合ダイオード
３０７・・・ｎ＋電極領域
３０８・・・第二のｐｎ接合ダイオード
３０９・・・ｐ＋電極領域
３１０・・・ｐ＋埋め込み電極領域
３１１・・・ｎ ＋ 埋め込み電極領域
３１２・・・支持配線
３１３・・・サイドウォール
３１４・・・側壁シリサイド防止膜
３１５・・・チタン薄膜
３１６・・・縦型ｐｎ接合ダイオードの基板表面電極
３１７・・・縦型ｐｎ接合ダイオードの埋め込み電極
３１８・・・シリコンチッ化膜
３１９・・・シリコン酸化膜
３２０・・・支持配線コンタクト部
３２１・・・金属配線
３２２・・・赤外線吸収部
３２３・・・シリコン酸化膜
３２４・・・シリコンチッ化膜
３２５・・・ボンディングパッド保護酸化膜
３２６・・・エッチングホール
３２７・・・赤外線固体撮像素子部
３２８・・・支持配線構造部
３２９・・・中空構造
４００・・・単結晶シリコン支持基板
４０１・・・埋め込みシリコン酸化膜
４０２・・・単結晶シリコン
４０３・・・第一の素子分離領域
４０４・・・支持配線
４０５・・・第二の素子分離領域
４０６・・・側壁シリサイド防止膜
４０７・・・チタン薄膜
４０８・・・縦型ｐｎ接合ダイオードの基板表面電極
４０９・・・縦型ｐｎ接合ダイオードの埋め込み電極
５００・・・感熱セル
５０２・・・感熱セル内配線
５０１・・・支持配線
５０３・・・素子分離領域
５０４・・・実施形態１記載の第一の素子分離領域かつ縦型ｐｎ接合ダイオードの埋め込み電極
５０５、５０６・・・縦型ｐｎ接合ダイオード
５０７・・・従来の縦型ｐｎ接合ダイオード
５０８・・・ｎ＋拡散層
５０９・・・ｐ＋拡散層
【発明の属する技術分野】
本発明は、赤外線固体撮像素子およびその製造方法に関し、特に、高感度で非冷却型の赤外線固体撮像素子を対象とする。
【０００２】
【従来の技術】
近年、窒素温度まで冷却する必要がない、非冷却型赤外線固体撮像素子の研究開発が盛んに行われている。非冷却型赤外線固体撮像素子は、波長１０μ付近の入射赤外線を赤外線吸収部で熱に変換した上で、この微弱な熱により生じる感熱部の温度変化を熱電変換部により電気的信号に変換し、この電気的信号を読み出すことで赤外線画像情報を得ている。
【０００３】
この種の非冷却赤外線固体撮像素子は、冷却装置が必要ないことから小型化及びオンチップ化が可能であり、民生応用を念頭において低価格化が進んでいる。このような背景から、従来のCMOS LSIとほとんどの製造工程を共有できるシリコンpn接合ダイオードを用いた非冷却赤外線固体撮像素子が注目を集めている。
【０００４】
ところが、この種のシリコンpn接合ダイオード型では、固体撮像素子デバイスの感度指標であるｄＶ／ｄＴが低く、よりＳ／Ｎ比を向上させる必要がある。
【０００５】
pn接合ダイオードの雑音成分としては、シリコン基板表面のラフネスや表面準位に起因する１／ｆノイズ、バイアス電流量に依存する熱ノイズ、pn接合を通過する電流量のばらつきに起因するショットノイズがある。このうち、１／ｆノイズに関しては、シリコンバルクを電流経路とする縦型pn接合構造とすることで回避でき、Ｓ／Ｎ比の向上が図れる。
【０００６】
また、上記非冷却型赤外線固体撮像素子では、入射赤外線を熱に変換する感熱部(赤外線吸収構造)とその熱を電気的信号に変換する熱電変換部からなる赤外線検出部を熱的に周囲から分離し、熱電変換効率を向上することが赤外線感度向上の上で必須となる。
【０００７】
そこで、上記赤外線固体撮像素子は真空パッケージに実装されると共に、赤外線検出部周辺のシリコン基板と素子分離酸化膜をエッチング除去して空洞化することにより、支持基板への熱の拡散を抑える方法が取られている。
【０００８】
このとき、赤外線検出部から支持基板への熱輸送は、赤外線検出部を支持基板内部の中空構造上に支持する支持構造を介した熱伝導によるものが支配的であり、低熱伝導率の材料からなる脚状の支持構造を、設計上可能な範囲で、より細く、より長くレイアウトすることが行われている。
【０００９】
従来例として、熱電変換手段としてシリコン縦型pn接合ダイオードを有し、赤外線検出部の熱輸送を低減するために低い熱伝導率を有するポリシリサイドを支持脚に応用した例について、図２６に示す構造断面図を参照しながら説明する（特許文献１参照）。
【００１０】
赤外線検出画素は単結晶シリコン支持基板１０１内部に形成された中空構造１０２の上に、赤外線吸収層１０３、１０４と、熱電変換のために形成されたＳＯＩ層１０５内部のpn接合ダイオード１０６と、このＳＯＩ層１０５を支持している埋め込みシリコン酸化膜層１０７とから成る固体撮像素子部１０８と、この固体撮像素子部１０８を中空構造１０２上に支持すると共に固体撮像素子部１０８からの電気信号を出力するための支持部１０９と、この固体撮像素子部１０８と垂直信号線および水平アドレス線とを接続する接続部（不図示）からなっている。
【００１１】
支持部１０９は、支持配線構造と、それを保護する支持絶縁構造１１０，１１１，１１２とからなっており、支持配線構造は多結晶シリコン領域１１３と金属シリサイド領域１１４の積層構造である。固体撮像素子部１０８および支持部１０９が中空構造１０２上に設けられ、シリコン支持基板１０１と熱分離されることにより、入射赤外線による固体撮像素子部１０８の温度の変調を効率良く行う構造になっている。
【００１２】
特許文献１に記載の赤外線センサでは、周辺回路のMOSトランジスタのゲート電極と支持配線を形成する工程とを共通化することにより、プロセスの整合性を最大限に生かして高感度の支持構造を歩留まり良く低コストで製造することが可能である。また、支持配線として、金属に比べ低熱伝導率のポリシリコンおよびチタンシリサイドを用いることにより、入出力電極としての電気抵抗を低く抑えながらも、固体撮像素子部の熱分離性を向上させている。
【００１３】
ところが、従来の非冷却型赤外線固体撮像素子では、ポリシリコンとして工程簡略化の点からゲートポリシリコンを用いているために、ポリシリコン膜厚はｐMOSゲート電極のボロン突き抜け抑制のために薄膜化が容易ではなく、支持配線の断面積縮小、すなわち、固体撮像素子部の熱分離性に限界が生じていた。
【００１４】
また、ＳＯＩ基板上に２次元に配列された画素毎に対応して形成され、順方尚にバイアスされた複数の直列接続されたシリコンｐｎ接合ダイオードで構成された温度検出器部と、温度検出器部が形成される各領域に形成された空洞部と、温度検出器部を空洞部上で基板上に支持する熱抵抗の大きな材料からなる支持機構とを備えた赤外線固体撮像素子が開示されている（特許文献２参照）。
【００１５】
上記シリコンｐｎ接合ダイオードは、単結晶シリコン層に交互にｐ層とｎ層を形成して複数のシリコンｐｎ接合ダイオードを構成すると共に、電圧印加時に逆方向となる接合間を金属配線で接続している。さらに、短絡用の金属配線として配線開口部分に自己整合的に形成される白金シリサイドを用いている。
【００１６】
上記赤外線固体撮像素子によれば、画素内の面積の限られた領域内にシリコンｐｎ接合ダイオードを高密度に配置することが可能となり、シリコンｐｎ接合ダイオードの数を増やして高感度化を図ることができる。また、短絡用の金属配線として配線開口部分に自己整合的に形成される白金シリサイドを用いることにより、プロセスの簡素化を図っている。
【００１７】
しかしながら、特許文献２に記載の赤外線固体撮像素子では、シリコンｐｎ接合ダイオードを流れる電流の中にＳＯＩ基板表面付近を流れる電流成分が存在するために、基板表面のラフネスや表面準位に起因する１／ｆノイズ成分が検出信号に多く含まれ、Ｓ／Ｎ比が劣化してしまう。
【００１８】
【特許文献１】
特開２００２−１０７２２４公報
【特許文献２】
国際公開ＷＯ９９／３１４７１
【００１９】
【発明が解決しようとする課題】
上述したように、従来例では、支持配線として、金属に比べて熱伝導率の低いポリシリコンおよびチタンシリサイドを用いることにより、入出力電極としての電気抵抗を低く抑えながらも、固体撮像素子部の熱分離性を向上させていた。また同時に、周辺回路のMOSトランジスタのゲート電極と支持配線を同層で形成することにより、従来のＬＳＩ プロセスとの整合性を最大限に生かし、高感度の支持構造を歩留まりよく低コストで製造することが可能であった。
【００２０】
しかしながら、従来は、ポリシリコンとして、工程簡略化の点からゲートポリシリコンを用いていたため、ｐMOSゲート電極のボロン突き抜けを抑制しなければならず、ポリシリコン膜厚の薄膜化は容易ではなく、支持配線の断面積縮小、すなわち、固体撮像素子部の熱分離性に限界が生じていた。
【００２１】
また、シリコン基板表面付近を流れる電流成分が存在し、１／fノイズ成分を除去しきれず、Ｓ／Ｎ比が低下するという問題があった。
【００２２】
本発明は、このような点に鑑みてなされたものであり、その目的は、高感度でノイズが少ない赤外線固体撮像素子及びその製造方法を提供することにある。
【００２３】
本発明の一態様によれば、半導体基板上に形成され、入射赤外線を吸収して熱に変換する赤外線吸収部と、前記赤外線吸収部で発生した熱による温度変化を電気信号に変換する熱電変換部とを有する赤外線検出部と、
前記赤外線検出部を前記半導体基板から離間して支持し、かつ前記赤外線検出部の入出力配線を有する少なくとも一つ以上の支持体と、を備え、
前記熱電変換部は、
前記半導体基板表面に略直交する方向にそれぞれ形成され、素子分離領域を挟んで前記半導体基板表面に略水平な方向に対向配置される第１及び第２の縦型pn接合ダイオードと、
前記素子分離領域の底面に沿って形成され、前記第１及び第２の縦型pn接合ダイオードの各一端を導通させる導電層と、を有する構造を少なくとも一つ以上備え、
前記第１の縦型pn接合ダイオードは、前記半導体基板の深さ方向に上から順に形成された、第１導電型の第１の拡散層と、第２導電型の第２の拡散層と、を有し、
前記第２の縦型pn接合ダイオードは、前記半導体基板の深さ方向に上から順に形成された、第２導電型の第３の拡散層と、第１導電型の第４の拡散層と、を有し、
前記第２及び第４の拡散層は、前記素子分離領域の底面に沿って形成され、
前記導電層は、前記第２及び第４の拡散層に接続されることを特徴とする赤外線固体撮像素子が提供される。
【００２４】
本発明の一態様によれば、半導体基板上に形成され、入射赤外線を吸収して熱に変換する赤外線吸収部と、前記赤外線吸収部で発生した熱による温度変化を電気信号に変換する熱電変換部とを有する赤外線検出部と、
前記赤外線検出部を前記半導体基板から離間して支持し、かつ前記赤外線検出部の入出力配線を有する少なくとも一つ以上の支持体と、を備える赤外線固体撮像素子の製造方法であって、
単結晶シリコン基板、埋め込み絶縁層及び単結晶シリコン層が順に積層されたSOI基板を前記半導体基板として用い、前記単結晶シリコン層の一部を筋状にエッチング除去して前記単結晶シリコン層に第１素子分離領域用の第１の溝を形成し、前記第１の溝の底部に前記単結晶シリコン層を残存させる工程と、
前記第１の溝と前記第１の溝を挟んで両側に位置する熱電変換部としての縦型ｐｎ接合ダイオード領域に隣接して形成される第２素子分離領域の前記単結晶シリコン層を除去して第２の溝を形成する工程と、
前記第１及び第２の溝に絶縁材料を埋め込む工程と、
前記赤外線検出部の領域内の前記単結晶シリコン層に不純物イオンを注入して、前記第１素子分離領域を挟んでそれぞれ第１のn+電極領域及び第１のp+電極領域を形成する工程と、
前記赤外線検出部の領域内の前記単結晶シリコン層に不純物イオンを注入して、前記第１のn+電極領域の下方に第２のp+電極領域を形成し、前記第１のp+電極領域の下方に第２のn+電極領域を形成する工程と、
前記第２素子分離領域の上に前記支持体の入出力配線を形成する工程と、
前記第１の溝に埋め込まれた絶縁材料を除去する工程と、
前記第１素子分離領域の側壁に第１の絶縁層を形成する工程と、
前記第１素子分離領域の底面に、前記第２のｐ+電極領域と前記第２のｎ+電極領域とを接続する底面電極層を形成するとともに、前記第１のｎ+電極領域と前記第１のｐ+電極領域の表面とに表面電極層を形成する工程と、
前記第１の素子分離領域を埋め込む第２の絶縁層を形成する工程と、
前記赤外線検出部を前記半導体基板から離間させ、かつ前記赤外線検出部を支持する少なくとも一つ以上の支持体を形成する工程と、を備えることを特徴とする赤外線固体撮像素子の製造方法が提供される。
【００２５】
本発明の一態様によれば、半導体基板上に形成され、入射赤外線を吸収して熱に変換する赤外線吸収部と、前記赤外線吸収部で発生した熱による温度変化を電気信号に変換する熱電変換部とを有する赤外線検出部を有し、
前記赤外線検出部を前記半導体基板から離間して支持し、かつ前記赤外線検出部の入出力配線を有する少なくとも一つ以上の支持体と、を備える赤外線固体撮像素子の製造方法であって、
単結晶シリコン基板、埋め込み絶縁層及び単結晶シリコン層が順に積層されたSOI基板を前記半導体基板として用い、前記単結晶シリコン層の一部を筋状にエッチング除去して前記単結晶シリコン層に第１素子分離領域用の第１の溝及び前記入出力配線用の第２の溝を形成し、前記第１の溝の底部および前記第２の溝の底部に前記単結晶シリコン層を残存させる工程と、
前記第１の溝と前記第１の溝を挟んで両側に位置する熱電変換部としての縦型ｐｎ接合ダイオード領域に隣接して形成される第２素子分離領域でかつ前記入出力配線部以外の領域の前記単結晶シリコン層を除去して第３の溝を形成する工程と、
前記第１、第２及び第３の溝に絶縁材料を埋め込む工程と、
前記赤外線検出部の領域内の前記単結晶シリコン層に不純物イオンを注入して、前記第１素子分離領域を挟んでそれぞれ第１のn+電極領域及び第１のp+電極領域を形成する工程と、
前記赤外線検出部の領域内の前記単結晶シリコン層に不純物イオンを注入して、前記第１のn+電極領域の下方に第２のp+電極領域を形成し、前記第１のp+電極領域の下方に第２のn+電極領域を形成する工程と、
前記第１の溝に埋め込まれた絶縁材料を除去する工程と、
前記第１素子分離領域の側壁に第１の絶縁層を形成する工程と、
前記第１素子分離領域の底面及び前記入出力配線部にそれぞれ底面電極層を形成すると共に、前記第１のｎ+電極領域及び第１のｐ+電極領域の表面に表面電極層を形成し、前記ダイオードと前記入出力配線部とを互いに接続する工程と、
前記第１の素子分離領域を埋め込む第２の絶縁層を形成する工程と、
前記赤外線検出部を前記半導体基板から離間させ、かつ前記赤外線検出部を支持する少なくとも一つ以上の支持体を形成する工程と、を備えることを特徴とする赤外線固体撮像素子の製造方法が提供される。
【００２６】
【発明の実施の形態】
以下、本発明に係る赤外線固体撮像素子及びその製造方法について、図面を参照しながら具体的に説明する。
【００２７】
（第１の実施形態）
図１は本発明に係る赤外線固体撮像素子の第１の実施形態の平面図、図２は図１のＡ−Ａ’線断面図である。
【００２８】
本実施形態の赤外線固体撮像素子は、図１及び図２に示すように、SOI基板上に形成される入射赤外線光を吸収して熱に変換する赤外線吸収部１と、赤外線吸収部１で発生した熱による温度変化を電気信号に変換する赤外線検出部２と、赤外線検出部２を半導体基板３００から離間して支持し、かつ前記赤外線検出部２の入出力配線を兼ねる少なくとも一つ以上の支持配線３１２と、を備えている。
【００２９】
赤外線検出部２は、半導体基板３００に略直交する方向に第１の素子分離領域を挟んで対向配置される第１及び第２の縦型pn接合ダイオード３０６，３０８と、これら第１及び第２の縦型pn接合ダイオード３０６，３０８の各一端を導通させる金属シリサイドからなる埋め込み電極層３１７と、を有する。
【００３０】
第１の縦型pn接合ダイオード３０６は、基板の深さ方向に上から順に形成されるn+電極層３０７とp+電極層３１０とを有し、第２の縦型pn接合ダイオード３０８は、基板の深さ方向に上から順に形成されるp+電極層３０９とn+電極層３１１とを有する。第１の縦型pn接合ダイオード３０６のp+電極層３１０と第２の縦型pn接合ダイオード３０８のn+電極層３１１は金属シリサイドからなる埋め込み電極層３１７にて接続されている。
【００３１】
第１の縦型pn接合ダイオード３０６のn+電極層３０７と支持配線３１２とは、コンタクト３２０と金属配線層３２１を介して接続され、第２の縦型pn接合ダイオードのp+電極層３０９と支持配線３１２とは、コンタクト３２０と導電層３２１を介して接続されている。
【００３２】
本実施形態では、第１の素子分離領域３０３を挟んで対向配置される第１及び第２の縦型シリコンpn接合ダイオード３０６，３０８を、金属シリサイドからなる埋め込み電極層３１７により直接直列接続させるため、これまでの縦型pn接合ダイオードで問題であった基板底部に存在する電極と基板表面に存在するコンタクト拡散層領域を連結する拡散層配線領域が不要になり、寄生抵抗の低減により赤外線固体撮像素子としての感度が向上し、かつ１／fノイズ成分の低減によりＳ／Ｎ比の高い赤外線固体撮像素子を実現できる。また、従来必要であった基板表面のコンタクト拡散層を必要としないため、素子面積をより縮小できる。
【００３３】
図３は本発明に係る赤外線固体撮像素子の一実施形態の製造工程を示す断面図である。本実施形態では、半導体基板として、単結晶シリコン支持基板３００上に埋め込みシリコン酸化膜層３０１と単結晶シリコン層３０２が順次積層された、いわゆるＳＯＩ基板を用いる。埋め込みシリコン酸化膜３０１と単結晶シリコン層３０２の厚さには特に制限はないが、例えば図３のSOI基板は、埋め込みシリコン酸化膜の厚さを150nm、単結晶シリコン層の厚さを400nm、ｐ型不純物濃度２×1016／ｃｍ3としている。
【００３４】
次に、STI（Shallow-Trench-Isolation）により素子分離領域を形成する。まず、第１の素子分離領域３０３をフォトリソグラフィー技術によりパターンニングし、単結晶シリコン層３０２をRIE（Reactive-Ion-Etching）により少なくとも単結晶シリコン層３０２の一部が残るようにエッチングして第１開口部３４１を形成する（図４）。例えば本実施の形態では、単結晶シリコン層３０２を300nmエッチングする。
【００３５】
また、第２の素子分離領域３０４をフォトリソグラフィー技術によりパターンニングし、単結晶シリコン層３０２を全てＲＩＥによりエッチングして第２開口部３４２を形成する。
【００３６】
次に、第１及び第２開口部３４１，３４２に素子分離シリコン酸化膜３０５をCVD（Chemical-Vapor-Deposition）により埋め込んで、CMP（Chemical-Mechanical-Polishing）で平坦化する（図４）。
【００３７】
次に、熱電変換素子となる第1及び第２の縦型pn接合ダイオード３０６，３０８を形成する。まず、第１の縦型pn接合ダイオード３０６のn+電極領域３０７をフォトリソグラフィー技術によりパターンニングし、イオン注入により単結晶シリコン基板３０２の表面に近い領域にn+電極領域３０７を形成する。注入条件としては、例えば40keV、５×1015／ｃｍ2程度で砒素イオンを注入するのが望ましい。
【００３８】
また、第２のpn接合ダイオード３０８のp+電極領域３０９をフォトリソグラフィー技術によりパターンニングし、イオン注入により単結晶シリコン基板３０２の表面に近い領域にp+電極領域３０９を形成する。注入条件としては、例えばフッ化ボロンを７keV、５×1015／cm2程度が望ましい。
【００３９】
次に、第１のpn接合ダイオード３０６のp+埋め込み電極領域３１０をフォトリソグラフィー技術によりパターンニングし、イオン注入により第１の素子分離領域３０３の底部付近の深さにp+埋め込み電極領域３１０を形成する。注入条件としては、例えばボロンを130ｋｅＶ、4.5×1014／cm2程度が望ましい。
【００４０】
また、第２のpn接合ダイオード３０８のn+埋め込み電極領域３１１をフォトリソグラフィー技術によりパターンニングし、イオン注入により第１の素子分離領域３０３底部付近の深さにn+埋め込み電極領域３１１を形成する。注入条件としては、例えばリンを280keV、２×1014／cm2程度が望ましい(図５)。
【００４１】
次に、支持配線３１２を形成する。支持配線３１２の形成工程は、周辺回路に用いられるMOSトランジスタのゲート電極形成工程と共有化でき、工程を簡略化できる。まず、膜厚250nmのポリシリコンをＣＶＤにより成膜した後、フォトリソグラフィー技術とＲＩＥにより、支持配線３１２を形成する。
【００４２】
次に、膜厚100nmのシリコン窒化膜をＣＶＤにより基板全面に成膜し、ＲＩＥによりエッチバックして、支持配線３１２による段差部にサイドウォール３１３を形成する(図６)。
【００４３】
次に、第１及び第２の縦型pn接合ダイオード３０６，３０８の基板表面電極と埋め込み電極、及び支持配線のシリサイド形成を行う。まず、第１の素子分離領域３０３以外の部分をフォトリソグラフィー技術によりマスクし、希フッ酸溶液にて第１の素子分離領域３０３の素子分離シリコン酸化膜３０５を除去し、レジストマスクを剥離する。その後、シリコン窒化膜をＣＶＤにより膜厚100nm堆積し、ＲＩＥによりエッチバックを行い、第１の素子分離領域３０３の側壁に側壁シリサイド防止膜３１４を形成する(図７)。
【００４４】
なお、シリサイド防止膜３１４は、第１の素子分離領域３０３に第１開口部を形成した後で、かつこの中に素子分離絶縁膜を埋め込む前に形成してもよい。後述する実施形態でも同様である。
【００４５】
以後のシリサイド形成工程は、周辺回路に用いられるMOSトランジスタのゲート電極形成工程と共有でき、工程の簡略化が可能である。
【００４６】
まず、希フッ酸溶液によるウエットエッチングにて基板表面の自然酸化膜を除去した後、スパッタ法により膜厚25nmのチタン薄膜３１５を成膜し、適当なアニール処理を行うことで、縦型pn接合ダイオードの基板表面電極３１６、埋め込み電極３１７及び支持配線３１２をシリサイド化する(図８)。
【００４７】
次に、硫酸と過酸化水素の混合液によって、シリサイド反応しない領域のチタン薄膜３１５を除去する。
【００４８】
次に、第１の素子分離領域３０３の再埋め込みを行う。まず、基板全面に膜厚35nmのシリコン窒化膜３１８、膜厚800nmのシリコン酸化膜３１９を層間絶縁膜としてＣＶＤにより堆積し、ＣＭＰにより基板表面から600nmとなるよう平坦化を行う。このとき、第１の素子分離領域３０３の幅は500nm以下で層間絶縁膜厚に対して狭い為、前記層間膜ＣＶＤ工程とＣＭＰ工程により、第１の素子分離領域３０３に絶縁膜を埋め込むことができる(図９)。
【００４９】
次に、コンタクト、層間絶縁膜及び配線の形成を行う。まず、第１及び第２の縦型pn接合ダイオード３０６，３０８の基板表面電極３１６上と支持配線３１２のコンタクト形成部３２０にコンタクトパターンをフォトリソグラフィー技術により形成し、ＲＩＥによりコンタクトホールを形成し、膜厚400nmのタングステン膜をＣＶＤにより基板全面に堆積し、ＣＭＰを行うことで、コンタクトホールの埋め込みを行う(図１０)。
【００５０】
次に、膜厚500nmのアルミニウム合金を基板全面にスパッタ法により堆積し、フォトリソグラフィー技術とＲＩＥによりパターニングし、金属配線３２１を形成した後、MOSトランジスタ等のパッシベーションを兼ねた赤外線吸収層３２２として、膜厚800nmのシリコン酸化膜３２３と、膜厚300nmのシリコン窒化膜３２４を積層形成する(図１１)。
【００５１】
次に、シリコン窒化膜３２４とシリコン酸化膜３２３をＲＩＥによりエッチング加工し、ボンディングパッド開口部を形成する。
【００５２】
次に、赤外線固体撮像素子部の熱分離の為の中空構造の形成を行う。まず、中空構造形成のためのシリコン異方性エッチングにて、ボンディングパッドのエッチング防止用の保護酸化膜として、膜厚200nmのシリコン酸化膜をＣＶＤにより基板全面に堆積する。
【００５３】
次に、中空構造形成のためのエッチングホール３２６をＲＩＥにより形成し、単結晶シリコン支持基板３００を露出させる。このとき、エッチングホール３２６のパターンにて、赤外線固体撮像素子部３２７と支持配線構造部３２８がパターンニングされる。また、支持配線構造部３２８以外の部分にフォトリソグラフィー技術を用いてレジストマスクを形成し、シリコン酸化膜３１９、３２３、シリコン窒化膜３２４をＲＩＥにてエッチングし、支持配線構造部３２８の断面積を減少させ、熱抵抗を増加させる。
【００５４】
次に、TMAH（Tetra-Methyl-Ammonium-Hydroxide）によるシリコン異方性ウエットエッチングにより、単結晶シリコン支持基板３００の内部に中空構造３２９を形成する（図１２）。
【００５５】
次に、保護酸化膜を除去してボンディングパッドを露出させ、同時に支持配線構造部３２８を構成するシリコン酸化膜３２３、第２の素子分離領域３０４、埋め込みシリコン酸化膜３０１をエッチングし、支持配線構造部３２８の断面積を縮小させる目的で、フッ酸系のエッチング処理を行う。このとき、ボンディングパッドと保護酸化膜との選択比を高めるために、エッチャントとしては酢酸と弗化アンモニウムの混合液を用いると良い。また、支持配線構造部３２８の幅は500nm程度であり、200nm厚のパッド保護膜３２５除去の為の上記フッ酸系エッチング処理はオーバー含め400nm行う為、支持配線構造部３２８の周囲の酸化膜は全て除去される。
【００５６】
以上の工程を経て、図１及び図２に示す赤外線固体撮像素子が得られる。本実施形態の赤外線固体撮像素子の作用効果は以下の通りである。まず、第１のpn接合ダイオード３０６のp+埋め込み電極３１０と第２のpn接合ダイオード３０８のn+埋め込み電極３１１を、チタンシリサイドからなる埋め込み電極層３１７により直接接続しているため、従来の縦型pn接合ダイオードで問題であった埋め込み電極と基板表面に存在するコンタクト拡散層領域を連結する拡散層配線領域が不用となる。これにより、pn接合ダイオードの寄生抵抗が低減し、赤外線固体撮像素子としての感度の向上が図れる。また、同時に、拡散層配線領域から基板表面付近を流れる電流成分が大幅に少なくなり、１／fノイズ成分を低減でき、よりＳ／Ｎ比の高い赤外線固体撮像素子を実現できる。
【００５７】
また、基板表面に形成すべきコンタクト拡散層を用いることなく、隣接したpn接合ダイオードを直接直列接続できることから、コンタクト領域が不必要になる分だけ、素子面積を縮小でき、素子容積の低減が図れる。これにより、仮に感熱素子に入射する赤外線量が同等な場合、本実施形態では従来に比べ素子熱容量が低減されるため、赤外線照射時の素子の温度変化が増大し、感度の向上が望めると同時に、レスポンスが早くなり、イメージセンサーとしてのフレームレートを高速化できる。
【００５８】
図１３は同じ素子デザインルールに従って試作した場合の従来例と本実施形態記載の素子に関する構造断面図である。素子領域、コンタクト、拡散層、シリサイド防止膜層を形成するマスクの合わせずれに関する余裕ルール３３０をａ、コンタクト径ルール３３１をｂ、n+拡散層とp+拡散層間の距離３３２をｃ、及び素子分離ルール３３３を同じくｃとすると、従来例では１素子あたり６ａ＋２ｂ＋２ｃの幅が必要であったのに対し、本実施形態では１素子あたり２ａ＋ｂ＋ｃで形成可能であり、約１／２に素子面積を縮小できる。
【００５９】
また、本実施形態では、感熱素子としてのpn接合ダイオードを２個直列に接続しているが、pn接合ダイオードは２個以上の複数個配置しても、本特許は有効であるのは言うまでも無い。例えば、シリコンpn接合ダイオード型赤外線固体撮像素子においては、直列接続するpn接合ダイオード個数を増やすほど、撮像素子としての感度は向上するが、周辺回路に用いられるSOI MOSトランジスタの耐圧が１０数V以下である事を考えると、直列接続するpn接合ダイオードの個数は８個〜１２個がより望ましい。
【００６０】
また、本実施形態では、支持基板３００への熱伝導を極力低減する為、支持配線３１２として金属シリサイドを用いているが、寄生抵抗の低減を優先して、金属配線３２１を支持配線として用いても、本実施形態で得られた効果は有効である。
【００６１】
（第２の実施形態）
第２の実施形態では、第１及び第２の縦型pnダイオードの埋め込み電極の材料である金属シリサイド層を、支持配線と同じ工程で同一の層で形成するものである。
【００６２】
第２の実施形態では、既存のＬＳＩプロセスに新たな配線層を追加することなく、金属に比べて熱伝導率の低い金属シリサイドを支持配線に用いることができるとともに、ｐMOSゲート電極のボロン突き抜け抑制のために薄膜化に制約がかかるゲートポリシリコンを用いていない点、支持配線の薄膜化が可能であり、支持配線の断面積縮小、すなわち、固体撮像素子部の熱分離性が向上する事を目的とする。
【００６３】
図１４は本発明に係る赤外線固体撮像素子の第２の実施形態の平面図、図１５は図１４のＡ−Ａ’線断面図である。図１と図１４を比較すればわかるように、本実施形態の赤外線固体撮像素子は、支持配線の構造が図１と異なっている。
【００６４】
図１４〜図２３は本発明に係る赤外線固体撮像素子の第２の実施形態の製造工程を示す断面図である。以下では、第１の実施形態の製造工程との相違点を中心に説明する。
【００６５】
まず、半導体基板として、単結晶シリコン支持基板４００上に埋め込みシリコン酸化膜層４０１、単結晶シリコン層４０２が順次積層されたＳＯＩ基板を使用する。SOI基板の埋め込みシリコン酸化膜４０１及び単結晶シリコン層４０２の厚さには特に制限はないが、例えば本実施形態では、埋め込みシリコン酸化膜の厚さを150nm、単結晶シリコン層の厚さを400nm、ｐ型不純物濃度を２×1016／cm3のSOI基板を用いた(図１６)。
【００６６】
次に、STI（Shallow-Trench-Isolation）による素子分離領域の形成を行う。まず、第１の素子分離領域４０３と支持配線部４０４をフォトリソグラフィー技術によりパターンニングし、単結晶シリコン層４０２をRIE（Reactive-Ion-Etching）により、少なくとも単結晶シリコン層４０２の一部が残るようにエッチングする。例えば本実施形態では、単結晶シリコン層４０２を３００ｎｍエッチングする(図１７、図１８)。
【００６７】
次に、第２の素子分離領域４０５をフォトリソグラフィー技術によりパターンニングし、単結晶シリコン層４０２を全てＲＩＥによりエッチングする（図１９、図２０）。
【００６８】
その後、第１の実施形態と同様の工程により、第１の素子分離領域及び第２の素子分離領域へのシリコン酸化膜の埋め込み及び縦型ｐｎ接合ダイオードの形成を行う。
【００６９】
次に、縦型pn接合ダイオードの基板表面電極と埋め込み電極、及び支持配線のシリサイド形成を行う。まず、第１の素子分離領域４０３以外の部分をフォトリソグラフィー技術によりマスクし、ＲＩＥにて第１の素子分離領域４０３に埋め込まれた素子分離シリコン酸化膜をエッチングし、レジストマスクを剥離する。この時、第１の素子分離領域４０３の側壁には、シリコン酸化膜による側壁シリサイド防止膜４０６が形成される(図２１、図２２)。
【００７０】
なお、第１の実施形態と同様にしてシリサイド防止膜を形成してもよい。
【００７１】
以後のシリサイド形成工程は、周辺回路に用いられるMOSトランジスタのゲート電極形成工程と共有でき、工程の簡略化が可能である。
【００７２】
次に、希フッ酸溶液によるウエットエッチングにて基板表面の自然酸化膜を除去した後、スパッタ法により膜厚２５ｎｍのチタン薄膜４０７を成膜し、適当なアニール処理を行うことで、縦型pn接合ダイオードの基板表面電極４０８と埋め込み電極４０９、及び支持配線４０４をシリサイド化する（図２３）。
【００７３】
次に、硫酸と過酸化水素の混合液によって、シリサイド反応しない領域のチタン薄膜４０７を除去する。
【００７４】
以後、第１の素子分離領域の再埋め込み工程を行ってから、中空構造を形成するまでの工程は第１の実施形態と同様であるため、説明を省略する。これらの工程を経た後の最終形態は図１４及び図１５のようになる。
【００７５】
なお、支持配線部４０４の平面形状は、図１４に限らず、図１に示す形状等、さまざまな形状を採用することが可能である。
【００７６】
第２の実施形態の赤外線固体撮像素子の作用効果は以下の通りである。まず、支持配線の熱伝導率を低減することにより、センサー感度向上が可能となる。図２４（ａ）及び図２４（ｂ）に、従来例及び本実施形態における支持配線を同じデザインルールで形成した場合の断面図を示す（図１４のＢ−Ｂ’線断面図）。
【００７７】
従来例では、工程簡略化の点からMOSトランジスタのゲート電極を支持配線材料として流用している為、ｐMOSゲート電極のボロン突き抜け抑制のために薄膜化に制約がかかり、ポリシリコンの総膜厚は２５０ｎｍと厚い。これに比して、本実施形態にあるプロセスでは、第１の素子分離領域４０３のエッチング量に応じて、電極材料となる単結晶シリコン膜を薄膜化ができる。例えば、本実施の形態２では単結晶シリコン膜厚は１００ｎｍである。
【００７８】
また、図２４（ｃ）は、本実施形態の応用例として、第１の素子分離領域４０３のエッチング量を約３７５ｎｍとして、支持配線の全てがチタンシリサイド化した例を示す。これら３種の支持配線において、電気伝導を担うチタンシリサイド層厚は全ての例で２５ｎｍに揃えてあり、支持配線の寄生抵抗値は等しい。反面、これら支持配線の熱伝導率は、シリコン膜とシリサイド膜でほぼ決まり、１μｍあたりの熱伝導率を計算すると、従来例が3.0×10-6[μm・W/K]、実施形態２が1.5×10-6[μm・W/K]、全てシリサイド化したものが0.75×10-6[μm・W/K]である。すなわち、本実施形態では、従来に比べて支持配線の熱伝導率が低く、感熱セルの断熱性、つまりセルの感度が向上する。
【００７９】
また、ｐｎ接合ダイオードの配置はストライプ状に限らず、2次元的に配置する事もできる。これにより、赤外線検出部のデザインの自由度が増える。例えば、図２５は複数のpn接合ダイオードを有する赤外線固体撮像素子の上面図を示している。
【００８０】
図中の５０１は支持配線、５０２は感熱セル内配線、５０３は第２の素子分離領域、５０４は第１の素子分離領域及び縦型pn接合ダイオードの埋め込み電極を示している。図示のように、ｐｎ接合ダイオードを２次元的に配置することも可能である。
【００８１】
【発明の効果】
以上詳細に説明したように、本発明によれば、１／fノイズ成分の低減等によりＳ／Ｎ比の高い赤外線固体撮像素子を実現できる。
【図面の簡単な説明】
【図１】本発明に係る赤外線固体撮像素子の第１の実施形態の平面図。
【図２】図１のＡ−Ａ’線断面図。
【図３】本発明に係る赤外線固体撮像素子の一実施形態の製造工程を示す断面図。
【図４】図３に続く断面図。
【図５】図４に続く製造工程を示す断面図。
【図６】図５に続く製造工程を示す断面図。
【図７】図６に続く製造工程を示す断面図。
【図８】図７に続く製造工程を示す断面図。
【図９】図８に続く製造工程を示す断面図。
【図１０】図９に続く製造工程を示す断面図。
【図１１】図１０に続く製造工程を示す断面図。
【図１２】図１１に続く製造工程を示す断面図。
【図１３】同じ素子デザインルールに従って試作した場合の従来例と本実施形態記載の素子に関する構造断面図。
【図１４】本発明に係る赤外線固体撮像素子の第２の実施形態の平面図。
【図１５】図１４のＡ−Ａ’線断面図。
【図１６】第２の実施形態の製造工程を示す断面図。
【図１７】図１６に続く製造工程を示す断面図。
【図１８】図１７に続く製造工程を示す断面図。
【図１９】図１８に続く製造工程を示す断面図。
【図２０】図１９に続く製造工程を示す断面図。
【図２１】図２０に続く製造工程を示す断面図。
【図２２】図２１に続く製造工程を示す断面図。
【図２３】図２２に続く製造工程を示す断面図。
【図２４】（ａ）は従来例の支持配線部分の断面図、（ｂ）は（ａ）と同じデザインルールで形成した本実施形態の支持配線部分の断面図、（ｃ）は第１の素子分離領域４０３のエッチング量を約３７５ｎｍとして、支持配線の全てがチタンシリサイド化した例を示す断面図。
【図２５】本発明に係る赤外線固体撮像素子の他の実施形態を示す平面図。
【図２６】従来の赤外線固体撮像素子の横断面図。
【符号の説明】
１ 赤外線吸収部
２ 赤外線検出部
１０１・・・単結晶シリコン支持基板
１０２・・・中空構造
１０３、１０４・・・赤外線吸収層
１０５・・・単結晶シリコン層
１０６・・・ｐｎ接合ダイオード
１０７・・・埋め込みシリコン酸化膜層
１０８・・・固体撮像素子部
１０９・・・支持部
１１０、１１１、１１２・・・支持絶縁構造
１１３・・・多結晶シリコン領域
１１４・・・金属シリサイド領域
３００・・・単結晶シリコン支持基板
３０１・・・埋め込みシリコン酸化膜
３０２・・・単結晶シリコン
３０３・・・第一の素子分離領域
３０４・・・第二の素子分離領域
３０５・・・素子分離シリコン酸化膜
３０６・・・第一のｐｎ接合ダイオード
３０７・・・ｎ＋電極領域
３０８・・・第二のｐｎ接合ダイオード
３０９・・・ｐ＋電極領域
３１０・・・ｐ＋埋め込み電極領域
３１１・・・ｎ ＋ 埋め込み電極領域
３１２・・・支持配線
３１３・・・サイドウォール
３１４・・・側壁シリサイド防止膜
３１５・・・チタン薄膜
３１６・・・縦型ｐｎ接合ダイオードの基板表面電極
３１７・・・縦型ｐｎ接合ダイオードの埋め込み電極
３１８・・・シリコンチッ化膜
３１９・・・シリコン酸化膜
３２０・・・支持配線コンタクト部
３２１・・・金属配線
３２２・・・赤外線吸収部
３２３・・・シリコン酸化膜
３２４・・・シリコンチッ化膜
３２５・・・ボンディングパッド保護酸化膜
３２６・・・エッチングホール
３２７・・・赤外線固体撮像素子部
３２８・・・支持配線構造部
３２９・・・中空構造
４００・・・単結晶シリコン支持基板
４０１・・・埋め込みシリコン酸化膜
４０２・・・単結晶シリコン
４０３・・・第一の素子分離領域
４０４・・・支持配線
４０５・・・第二の素子分離領域
４０６・・・側壁シリサイド防止膜
４０７・・・チタン薄膜
４０８・・・縦型ｐｎ接合ダイオードの基板表面電極
４０９・・・縦型ｐｎ接合ダイオードの埋め込み電極
５００・・・感熱セル
５０２・・・感熱セル内配線
５０１・・・支持配線
５０３・・・素子分離領域
５０４・・・実施形態１記載の第一の素子分離領域かつ縦型ｐｎ接合ダイオードの埋め込み電極
５０５、５０６・・・縦型ｐｎ接合ダイオード
５０７・・・従来の縦型ｐｎ接合ダイオード
５０８・・・ｎ＋拡散層
５０９・・・ｐ＋拡散層
Claims (7)
- 半導体基板上に形成され、入射赤外線を吸収して熱に変換する赤外線吸収部と、前記赤外線吸収部で発生した熱による温度変化を電気信号に変換する熱電変換部とを有する赤外線検出部と、
前記赤外線検出部を前記半導体基板から離間して支持し、かつ前記赤外線検出部の入出力配線を有する少なくとも一つ以上の支持体と、を備え、
前記熱電変換部は、
前記半導体基板表面に略直交する方向にそれぞれ形成され、素子分離領域を挟んで前記半導体基板表面に略水平な方向に対向配置される第１及び第２の縦型pn接合ダイオードと、
前記素子分離領域の底面に沿って形成され、前記第１及び第２の縦型pn接合ダイオードの各一端を導通させる導電層と、を有する構造を少なくとも一つ以上備え、
前記第１の縦型pn接合ダイオードは、前記半導体基板の深さ方向に上から順に形成された、第１導電型の第１の拡散層と、第２導電型の第２の拡散層と、を有し、
前記第２の縦型pn接合ダイオードは、前記半導体基板の深さ方向に上から順に形成された、第２導電型の第３の拡散層と、第１導電型の第４の拡散層と、を有し、
前記第２及び第４の拡散層は、前記素子分離領域の底面に沿って形成され、
前記導電層は、前記第２及び第４の拡散層に接続されることを特徴とする赤外線固体撮像素子。 - 前記導電層は、金属シリサイド層であることを特徴とする請求項１に記載の赤外線固体撮像素子。
- 前記素子分離領域の側壁に沿って、前記第１及び第２の縦型pn接合ダイオードにそれぞれ隣接して形成される絶縁層からなるシリサイド化防止膜を備えることを特徴とする請求項２に記載の赤外線固体撮像素子。
- 前記導電層と前記支持体の入出力配線とは共通の材料からなることを特徴とする請求項１〜３のいずれかに記載の赤外線固体撮像素子。
- 半導体基板上に形成され、入射赤外線を吸収して熱に変換する赤外線吸収部と、前記赤外線吸収部で発生した熱による温度変化を電気信号に変換する熱電変換部とを有する赤外線検出部と、
前記赤外線検出部を前記半導体基板から離間して支持し、かつ前記赤外線検出部の入出力配線を有する少なくとも一つ以上の支持体と、を備える赤外線固体撮像素子の製造方法であって、
単結晶シリコン基板、埋め込み絶縁層及び単結晶シリコン層が順に積層されたSOI基板を前記半導体基板として用い、前記単結晶シリコン層の一部を筋状にエッチング除去して前記単結晶シリコン層に第１素子分離領域用の第１の溝を形成し、前記第１の溝の底部に前記単結晶シリコン層を残存させる工程と、
前記第１の溝と前記第１の溝を挟んで両側に位置する熱電変換部としての縦型ｐｎ接合ダイオード領域に隣接して形成される第２素子分離領域の前記単結晶シリコン層を除去して第２の溝を形成する工程と、
前記第１及び第２の溝に絶縁材料を埋め込む工程と、
前記赤外線検出部の領域内の前記単結晶シリコン層に不純物イオンを注入して、前記第１素子分離領域を挟んでそれぞれ第１のn+電極領域及び第１のp+電極領域を形成する工程と、
前記赤外線検出部の領域内の前記単結晶シリコン層に不純物イオンを注入して、前記第１のn+電極領域の下方に第２のp+電極領域を形成し、前記第１のp+電極領域の下方に第２のn+電極領域を形成する工程と、
前記第２素子分離領域の上に前記支持体の入出力配線を形成する工程と、
前記第１の溝に埋め込まれた絶縁材料を除去する工程と、
前記第１素子分離領域の側壁に第１の絶縁層を形成する工程と、
前記第１素子分離領域の底面に、前記第２のｐ+電極領域と前記第２のｎ+電極領域とを接続する底面電極層を形成するとともに、前記第１のｎ+電極領域と前記第１のｐ+電極領域の表面とに表面電極層を形成する工程と、
前記第１の素子分離領域を埋め込む第２の絶縁層を形成する工程と、
前記赤外線検出部を前記半導体基板から離間させ、かつ前記赤外線検出部を支持する少なくとも一つ以上の支持体を形成する工程と、を備えることを特徴とする赤外線固体撮像素子の製造方法。 - 半導体基板上に形成され、入射赤外線を吸収して熱に変換する赤外線吸収部と、前記赤外線吸収部で発生した熱による温度変化を電気信号に変換する熱電変換部とを有する赤外線検出部を有し、
前記赤外線検出部を前記半導体基板から離間して支持し、かつ前記赤外線検出部の入出力配線を有する少なくとも一つ以上の支持体と、を備える赤外線固体撮像素子の製造方法であって、
単結晶シリコン基板、埋め込み絶縁層及び単結晶シリコン層が順に積層されたSOI基板を前記半導体基板として用い、前記単結晶シリコン層の一部を筋状にエッチング除去して前記端結晶シリコン層に第１素子分離領域用の第１の溝及び前記入出力配線用の第２の溝を形成し、前記第１の溝の底部および前記第２の溝の底部に前記単結晶シリコン層を残存させる工程と、
前記第１の溝と前記第１の溝を挟んで両側に位置する熱電変換部としての縦型ｐｎ接合ダイオード領域に隣接して形成される第２素子分離領域でかつ前記入出力配線部以外の領域の前記単結晶シリコン層を除去して第３の溝を形成する工程と、
前記第１、第２及び第３の溝に絶縁材料を埋め込む工程と、
前記赤外線検出部の領域内の前記単結晶シリコン層に不純物イオンを注入して、前記第１素子分離領域を挟んでそれぞれ第１のn+電極領域及び第１のp+電極領域を形成する工程と、
前記赤外線検出部の領域内の前記単結晶シリコン層に不純物イオンを注入して、前記第１のn+電極領域の下方に第２のp+電極領域を形成し、前記第１のp+電極領域の下方に第２のn+電極領域を形成する工程と、
前記第１の溝に埋め込まれた絶縁材料を除去する工程と、
前記第１素子分離領域の側壁に第１の絶縁層を形成する工程と、
前記第１素子分離領域の底面及び前記入出力配線部にそれぞれ底面電極層を形成すると共に、前記第１のｎ+電極領域及び第１のｐ+電極領域の表面に表面電極層を形成し、前記ダイオードと前記入出力配線部とを互いに接続する工程と、
前記第１の素子分離領域を埋め込む第２の絶縁層を形成する工程と、
前記赤外線検出部を前記半導体基板から離間させ、かつ前記赤外線検出部を支持する少なくとも一つ以上の支持体を形成する工程と、を備えることを特徴とする赤外線固体撮像素子の製造方法。 - 前記底面電極層及び前記表面電極層は、金属シリサイド層であることを特徴とする請求項５または６に記載の赤外線固体撮像素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003173957A JP4028441B2 (ja) | 2003-06-18 | 2003-06-18 | 赤外線固体撮像素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003173957A JP4028441B2 (ja) | 2003-06-18 | 2003-06-18 | 赤外線固体撮像素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005009998A JP2005009998A (ja) | 2005-01-13 |
| JP4028441B2 true JP4028441B2 (ja) | 2007-12-26 |
Family
ID=34097619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003173957A Expired - Fee Related JP4028441B2 (ja) | 2003-06-18 | 2003-06-18 | 赤外線固体撮像素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4028441B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102006028435A1 (de) | 2006-06-21 | 2007-12-27 | Robert Bosch Gmbh | Sensor und Verfahren zu seiner Herstellung |
| JP5008580B2 (ja) * | 2008-01-30 | 2012-08-22 | 三菱電機株式会社 | 赤外線撮像素子の製造方法および赤外線撮像素子 |
| JP5016527B2 (ja) * | 2008-03-18 | 2012-09-05 | 三菱電機株式会社 | 熱型赤外線撮像素子 |
| JP4975669B2 (ja) * | 2008-03-25 | 2012-07-11 | 株式会社東芝 | 赤外線検出器およびこの赤外線検出器を備えた固体撮像素子 |
| US7911015B2 (en) | 2008-04-03 | 2011-03-22 | Mitsubishi Electric Corporation | Infrared detector and infrared solid-state imaging device |
| JP5428535B2 (ja) * | 2009-05-29 | 2014-02-26 | 三菱電機株式会社 | 赤外線撮像素子及びその製造方法 |
| JP5552768B2 (ja) * | 2009-07-27 | 2014-07-16 | ソニー株式会社 | 固体撮像装置とその製造方法、及び電子機器 |
| KR101528968B1 (ko) * | 2010-04-12 | 2015-06-15 | 미크로센스 엘렉트로니크 싼. 베 틱. 아.쎄. | 비냉각형 적외선 검출기 및 이를 제작하기 위한 방법 |
| DE102012208192A1 (de) * | 2012-05-16 | 2013-11-21 | Robert Bosch Gmbh | Infrarot-Sensorvorrichtung und Verfahren zur Herstellung einer Infrarot-Sensorvorrichtung |
| JP2016151472A (ja) * | 2015-02-17 | 2016-08-22 | ヤマハファインテック株式会社 | 接触燃焼式ガスセンサ |
-
2003
- 2003-06-18 JP JP2003173957A patent/JP4028441B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005009998A (ja) | 2005-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI683430B (zh) | 具有吸收增強半導體層的影像感測器 | |
| US6974953B2 (en) | Infrared sensor device and manufacturing method thereof | |
| JP3497797B2 (ja) | 赤外線センサの製造方法 | |
| US6541298B2 (en) | Method of making infrared sensor with a thermoelectric converting portion | |
| JP4046067B2 (ja) | 固体撮像素子の製造方法 | |
| US8294231B2 (en) | Optical sensing device including visible and UV sensors | |
| JP3717104B2 (ja) | 回路内蔵受光素子 | |
| KR20200035821A (ko) | 이미지 센서를 위한 딥 트렌치 격리 (dti) 구조체 상의 픽셀 디바이스 | |
| TWI723763B (zh) | 圖像感測器及其形成方法 | |
| TWI648841B (zh) | 半導體裝置之製造方法 | |
| JP6612139B2 (ja) | 半導体装置 | |
| US9190445B2 (en) | Semiconductor device | |
| JP2008541455A (ja) | アクティブ領域上にゲートコンタクトを有するピクセル、及び同ピクセルを形成する方法 | |
| JP4028441B2 (ja) | 赤外線固体撮像素子およびその製造方法 | |
| JP3672516B2 (ja) | 赤外線センサ装置及びその製造方法 | |
| JP4858367B2 (ja) | 固体撮像素子の製造方法 | |
| US20120175723A1 (en) | Infrared imaging device and method for manufacturing same | |
| JP6570750B2 (ja) | 赤外線検出素子および赤外線検出素子の製造方法 | |
| JP4410071B2 (ja) | 赤外線固体撮像装置 | |
| TW200524148A (en) | Solid-state imaging device and production method of the same | |
| JP3681113B2 (ja) | 熱型赤外線検出器アレイ | |
| JP5669654B2 (ja) | 赤外線撮像素子の製造方法および赤外線撮像素子 | |
| JP2004004095A (ja) | 赤外線センサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060816 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060905 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070806 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071002 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071011 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131019 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |