CN103456683B - 形成通孔结构、制造图像传感器和集成电路器件的方法 - Google Patents

形成通孔结构、制造图像传感器和集成电路器件的方法 Download PDF

Info

Publication number
CN103456683B
CN103456683B CN201310210045.7A CN201310210045A CN103456683B CN 103456683 B CN103456683 B CN 103456683B CN 201310210045 A CN201310210045 A CN 201310210045A CN 103456683 B CN103456683 B CN 103456683B
Authority
CN
China
Prior art keywords
pattern
isolation channel
layer
insulating
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310210045.7A
Other languages
English (en)
Other versions
CN103456683A (zh
Inventor
朴炳俊
申胜勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN103456683A publication Critical patent/CN103456683A/zh
Application granted granted Critical
Publication of CN103456683B publication Critical patent/CN103456683B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本发明公开了形成通孔结构、制造图像传感器和集成电路器件的方法。提供了制造包括通孔结构的集成电路器件的方法。该方法可以包括：形成穿过衬底的隔离槽以形成由隔离槽围绕的内部衬底；以及在隔离槽中以及在衬底的表面上形成绝缘层。该方法还可以包括：形成孔，该孔与隔离槽间隔开并穿过绝缘层的形成于衬底的表面上的部分和内部衬底；以及在孔中和在形成于衬底的表面上的绝缘层上形成导电层。该方法可以用于制造图像传感器。

Description

形成通孔结构、制造图像传感器和集成电路器件的方法
技术领域
本公开总地涉及电子学领域，更具体地，涉及半导体器件。
背景技术
三维封装技术（包括硅通孔（through silicon via，TSV）技术）可以用于高密度器件。背侧照明图像传感器可以用于改善图像传感器中包括的像素的受光效率和光敏度。包括TSV或背侧照明图像传感器的两种器件可以包括穿透衬底的通孔结构（through viastructure）以连接设置在衬底两侧的导电图案。
发明内容
一种形成硅通孔结构的方法可以包括：在半导体层的第一面上形成包括绝缘夹层和在绝缘夹层上的内部布线的绝缘层间结构。该方法还可以包括：通过形成穿过半导体层的隔离槽而形成外部半导体图案和与外部半导体图案隔离的内部半导体图案。隔离槽可以围绕内部半导体图案且暴露绝缘夹层。该方法还可以包括形成覆盖半导体层的第二面和隔离槽的内表面的绝缘图案，该第二面与半导体层的第一面相反。另外，该方法可以包括形成通孔以及在通孔中形成接触内部布线的硅通孔接触件，该通孔可以与隔离槽间隔开并穿过内部半导体图案。通孔的上部可以被绝缘图案的覆盖半导体层的第二面的部分围绕。
在各个实施方式中，形成隔离槽可以包括蚀刻绝缘夹层的一部分以使隔离槽的下部设置在绝缘夹层中。
根据各个实施方式，该方法可以包括在形成硅通孔接触件之后形成焊盘图案，该焊盘图案可以接触绝缘图案的覆盖半导体层的第二面的部分。
一种制造图像传感器的方法可以包括：分别在半导体层的第一和第二区域中形成用于有源像素的第一光电二极管和用于光学黑像素的第二光电二极管；以及在半导体层的第一面上形成包括绝缘夹层和在绝缘夹层上的内部布线的绝缘层间结构。该方法还可以包括通过形成穿过半导体层的隔离槽来形成外部半导体图案和与外部半导体图案隔离的内部半导体图案。该隔离槽可以围绕内部半导体图案并暴露绝缘夹层。该方法还可以包括形成覆盖半导体层的第二面和隔离槽的内表面的绝缘图案，该第二面与半导体层的第一面相反。另外，该方法可以包括：形成硅通孔接触件，该硅通孔接触件可以与隔离槽间隔开并穿过内部半导体图案；在覆盖半导体层的第二面的绝缘图案上形成焊盘图案；以及在覆盖半导体层的第二面的绝缘图案上形成滤色器以及在滤色器上形成微透镜。硅通孔接触件的上部可以被绝缘图案的覆盖半导体层的第二面的部分围绕，硅通孔接触件的下部接触内部布线。
在各个实施方式中，形成硅通孔接触件和形成焊盘图案可以包括：通过蚀刻穿过内部半导体图案以及绝缘图案的覆盖半导体层的第二面的部分而形成与隔离槽间隔开的通孔；在通孔中以及在覆盖半导体层的第二面的绝缘图案上形成导电层，使得导电层在通孔中的部分形成硅通孔接触件；以及通过图案化导电层而形成焊盘图案，该导电层可以包括焊盘图案。该通孔可以暴露内部布线。
根据各个实施方式，该方法还可以包括通过图案化导电层而在半导体层的第二区域中的绝缘图案上形成光阻挡图案，该导电层可以包括光阻挡图案。
在各个实施方式中，形成导电层可以包括：形成包括第一金属层和第二金属层的层叠结构，该第二金属层可以相对于第一金属层具有蚀刻选择性。
根据各个实施方式，形成硅通孔接触件可以包括形成包括层叠结构的硅通孔接触件，形成焊盘图案可以包括形成包含层叠结构的焊盘图案，形成光阻挡图案可以包括形成由第一金属层组成的光阻挡图案。
在各个实施方式中，第一光电二极管可以是多个第一光电二极管当中的一个，该方法还可以包括：形成在绝缘图案上且在多个第一光电二极管中的直接相邻的两个之间延伸的光学串扰防止图案，该光学串扰防止图案可以包括所述导电层。
根据各个实施方式，半导体层可以包括外围电路区和焊盘区，该外围电路区包括在外部半导体图案中的多个晶体管，该焊盘区包括内部半导体图案。该方法还可以包括：在半导体层的在第一区域和第二区域之间的第一部分、半导体层的在外围电路区中的第二部分以及半导体层的在焊盘区中的第三部分中的至少一个中形成沟槽；以及在沟槽中形成沟槽绝缘层。
一种制造集成电路器件的方法可以包括：在衬底的第一表面上形成绝缘层间结构。该绝缘层间结构可以包括绝缘夹层和内部布线。该方法还可以包括形成穿过衬底的隔离槽以形成可由隔离槽围绕的内部衬底；以及在隔离槽中和在衬底的第二表面上形成绝缘层，该第二表面与衬底的第一表面相反。该方法还可以包括形成孔，该孔可以与隔离槽间隔开并穿过绝缘层的形成在衬底的第二表面上的部分以及内部衬底。该孔可以暴露内部布线。此外，该方法可以包括在孔中和形成于衬底的第二表面上的绝缘层上形成导电层。
在各个实施方式中，形成绝缘层可以包括形成绝缘层的在衬底的第二表面与在形成于衬底的第二表面上的导电层之间延伸的部分。
根据各个实施方式，形成导电层可以包括在所述孔中形成导电层的直接接触内部衬底的部分。
在各个实施方式中，形成绝缘层可以包括在隔离槽的内表面上共形地形成绝缘层。
根据各个实施方式，形成导电层可以包括在隔离槽中的绝缘层上形成导电层。
在各个实施方式中，形成绝缘层可以包括通过形成堵塞隔离槽的开口的绝缘层而在隔离槽中形成空隙（void），该开口由衬底的第二表面限定。
根据各个实施方式，形成隔离槽可以包括形成隔离槽的被绝缘夹层围绕的下部。
在各个实施方式中，该方法另外地可以包括在形成导电层之后通过图案化导电层形成焊盘图案。导电层可以包括焊盘图案，焊盘图案可以接触形成在衬底的第二表面上的绝缘层。
根据各个实施方式，该方法还可以包括：在衬底的在内部衬底外面的第一区域中形成用于有源像素的第一光电二极；在形成于衬底的第二表面上的绝缘层上形成焊盘图案；以及在形成于第一光电二极管上的绝缘层上形成第一滤色器以及在第一滤色器上形成第一微透镜。
在各个实施方式中，形成绝缘层可以包括形成抗反射层以及在抗反射层上形成上绝缘层。
根据各个实施方式，形成焊盘图案可以包括在导电层上形成上导电层。该上导电层可以具有相对于导电层的蚀刻选择性。
在各个实施方式中，形成上导电层可以包括形成具有比导电层低的电阻的上导电层。
根据各个实施方式，该方法可以包括：在衬底的在内部衬底外面的第二区域中形成用于光学黑像素的第二光电二极管；在形成于第二光电二极管上的绝缘层上形成第二滤色器以及在第二滤色器上形成第二微透镜；以及在第二滤色器与形成于第二光电二极管上的绝缘层之间形成光阻挡图案。
在各个实施方式中，形成光阻挡图案可以包括图案化导电层，该导电层可以包括光阻挡图案。
根据各个实施方式，形成光阻挡图案可以包括形成比焊盘图案薄的光阻挡图案。
在各个实施方式中，第一光电二极管可以是多个第一光电二极管当中的一个，该方法还可以包括：形成在绝缘层上且在多个第一光电二极管中的直接相邻的第一光电二极管之间延伸的光学串扰防止图案。
根据各个实施方式，形成光学串扰防止图案可以包括图案化导电层，该导电层可以包括光学串扰防止图案。
在各个实施方式中，该衬底可以包括外围电路区和焊盘区，该外围电路区包括多个晶体管，该焊盘区包括内部衬底。该方法还可以包括：在衬底的第二区域中形成用于光学黑像素的第二光电二极管；在衬底的在第一区域和第二区域之间的第一部分、衬底的在外围电路区中的第二部分、以及衬底的在内部衬底外面的焊盘区中的第三部分中至少的一个中形成沟槽；以及在沟槽中形成沟槽绝缘层。
根据各个实施方式，形成沟槽可以包括形成穿过衬底的沟槽。
在各个实施方式中，形成沟槽绝缘层可以包括：形成包括所述绝缘层的沟槽绝缘层。
附图说明
图1是示出根据一些实施方式的硅通孔结构的截面图；
图2A至图2D是示出形成图1所示的硅通孔结构的方法的截面图；
图3是示出根据一些实施方式的背侧照明图像传感器的截面图；
图4A至图4J是示出制造所示的背侧照明图像传感器的方法的截面图；
图5A至图5C是示出制造图3所示的背侧照明图像传感器的方法的平面图；
图6是示出根据一些实施方式的背侧照明图像传感器的截面图；
图7A和图7B是示出制造图6所示的背侧照明图像传感器的方法的截面图；
图8是示出根据一些实施方式的背侧照明图像传感器的截面图；
图9A和图9B分别是示出制造图8所示的背侧照明图像传感器的方法的截面图和平面图；
图10是示出根据一些实施方式的背侧照明图像传感器的截面图；
图11是示出根据一些实施方式的背侧照明图像传感器的截面图；
图12A至图12C是示出制造图11所示的背侧照明图像传感器的方法的截面图；
图13是示出根据一些实施方式的硅通孔结构的截面图；
图14是示出形成图13所示的硅通孔结构的方法的截面图；
图15是示出根据一些实施方式的背侧照明图像传感器的截面图；
图16A和图16B是示出制造图15所示的背侧照明图像传感器的方法的截面图；
图17是示出根据一些实施方式的背侧照明图像传感器的截面图；
图18是示出根据一些实施方式的背侧照明图像传感器的截面图；
图19是示出根据一些实施方式的背侧照明图像传感器的截面图；
图20是示出根据一些实施方式的硅通孔结构的截面图；
图21是示出形成图20所示的硅通孔结构的方法的截面图；
图22是示出根据一些实施方式的背侧照明图像传感器的截面图；
图23是示出制造图22所示的背侧照明图像传感器的方法的截面图；
图24是示出根据一些实施方式的背侧照明图像传感器的截面图；
图25是示出根据一些实施方式的背侧照明图像传感器的截面图；
图26是示出根据一些实施方式的背侧照明图像传感器的截面图；以及
图27是示出包括根据一些实施方式的图像传感器的电子系统的方框图。
具体实施方式
下面参照附图描述示例实施方式。可以有许多不同的形式和实施方式，而不背离本公开的精神和教导，因此本公开不应被理解为限于这里阐述的示例实施方式。而是，提供这些实施方式使得本公开将透彻和完整，并将本公开的范围传达给本领域技术人员。在附图中，为了清晰，层和区域的尺寸和相对尺寸可以被夸大。相似的附图标记始终指代相似的元件。
这里参照截面图描述了本发明构思的示例实施方式，这些截面图是示例实施方式的理想实施方式和中间结构的示意图。因此，由例如制造技术和/或公差引起的图示形状的偏离是可以预期的。因此，本发明构思的示例实施方式不应被解释为限于这里示出的具体形状，而是将包括由例如制造引起的形状偏差。
除非另外地定义，这里使用的所有术语（包括技术和科学术语）具有与本发明所属的领域中的普通技术人员通常理解的相同含义。将进一步理解的，术语（诸如在通常使用的字典中所定义的那些）应被理解为具有与在相关领域的背景中的含义一致的含义，将不被理解为理想化或过度正式的意义，除非这里清楚地如此定义。
这里使用的术语仅用于描述特定实施方式，而不意欲限制实施方式。如这里使用的，单数形式“一”和“该”也旨在包括复数形式，除非上下文清晰地另外表示。将进一步理解的，当在本说明书中使用时，术语“包括”和/或“包含”指定了所述特征、整体、步骤、操作、元件和/或部件的存在，但是不排除一个或更多其它特征、整体、步骤、操作、元件、部件和/或其组合的存在或添加。
将理解，当一元件被称为“耦接到”、“连接到”或“响应于”另一元件、或在另一元件"上"时，它可以直接耦接到、连接到或响应于该另一元件或者直接在该另一元件上、或者也可以存在中间元件。相反，当一元件被称为“直接耦接到”、“直接连接到”或“直接响应于”另一元件或者“直接在”另一元件“上”时，不存在中间元件。当在这里使用时，术语“和/或”包括一个或多个所列相关项目的任意和所有组合。
将理解，虽然这里可以使用术语第一、第二等来描述不同的元件，但是这些元件不应受到这些术语限制。这些术语仅用于将一个元件与另一元件区别开。因而，第一元件可以被称为第二元件，而不偏离本实施方式的教导。
为了便于描述，这里可以使用空间相对性术语诸如“在…下面”、“以下”、“下”、“之上”、“上”等来描述一个元件或特征与另一个（些）元件或特征如附图所示的关系。将理解，空间相对性术语旨在涵盖除附图所示的取向之外器件在使用或操作中的不同取向。例如，如果在附图中的器件被翻转，则被描述为在其它元件或特征“下”或“下面”的元件可以取向为在该其它元件或特征“上"。因而，示例性术语“在…下”可以涵盖之上和之下两种取向。器件可以另外地取向（旋转90度或其它取向），这里使用的空间相对描述语可以被相应地解释。
图1是示出根据一些实施方式的硅通孔结构的截面图。
参照图1，可以提供包括单晶半导体材料的半导体层。半导体层可以通过抛光单晶半导体衬底直到该单晶半导体衬底具有几μm至几十μm的厚度而形成。备选地，半导体层可以是通过外延生长工艺形成的单晶半导体层。半导体层可以具有第一面和与第一面相反的第二面。第一面可以是半导体层的用于形成电路图案的正面。第二面可以是半导体层的背面。
包括晶体管、绝缘夹层12a至12d和内部布线14a至14c的绝缘层间结构16可以提供在半导体层的正面上。绝缘夹层12a至12d和内部布线14a至14c可以被层叠为多层结构。隔离槽18可以从半导体层的背面穿过半导体层形成以暴露绝缘层间结构16。隔离槽18的底表面可以比半导体层的正面低。当从上方观看时，隔离槽18可以具有环形形状。半导体层可以通过隔离槽18被划分为内部半导体图案10b和外部半导体图案10a。隔离槽18可以围绕内部半导体图案10b并可以使外部半导体图案10a设置在隔离槽18外面。内部半导体图案10b可以通过隔离槽18与外部半导体图案10a隔离。
隔离槽18的侧壁可以倾斜使得隔离槽18的宽度可以从半导体层的背面在向下的方向上逐渐变窄。隔离槽18的侧壁可以是竖直的。
绝缘图案20可以形成在隔离槽18中并同时覆盖半导体层的背面的整个表面。在一些实施方式中，绝缘图案20可以完全地填充隔离槽18。绝缘图案20可以通过使用单一绝缘材料或至少两种绝缘材料形成。
形成在隔离槽18中的绝缘图案20可以用作使硅通孔接触件24与外部半导体图案10a电隔离的隔离图案。此外，覆盖半导体层的背面的整个表面的绝缘图案20可以用作使半导体层与焊盘图案26绝缘的绝缘夹层。
硅通孔接触件24可以在形成隔离槽18之后形成在内部半导体图案10b中，硅通孔接触件24可以与隔离槽18间隔开。硅通孔接触件24可以穿过绝缘图案20的形成在半导体层的背面的表面上的部分并穿过内部半导体图案10b形成。硅通孔接触件24的上部可以由绝缘图案20的覆盖半导体层的背面的表面的部分围绕。硅通孔接触件24的底表面可以接触绝缘层间结构的内部布线14a、14b和14c。此外，硅通孔接触件24的底表面可以在隔离槽18的底表面下面，硅通孔接触件24的下部可以由绝缘夹层12a至12d围绕。
硅通孔接触件24的侧壁可以直接接触内部半导体图案10b。硅通孔接触件24可以通过层叠包括不同材料的第一和第二导电层22a和22b形成。第一和第二导电层22a和22b可以包括金属。绝缘图案20的形成在半导体层的背面的表面上的部分可以设置在第一导电层22a与半导体层的背面之间。
硅通孔接触件24可以形成在穿过内部半导体图案10b形成的通孔30中。通孔30可以用第一和第二导电层22a和22b完全填充。在一些实施方式中，第一和第二导电层22a和22b可以共形地形成在通孔30的内表面上而不完全填充通孔。
焊盘图案26可以从硅通孔接触件24延伸并可以接触设置在半导体层的背面的绝缘图案20的表面。焊盘图案26和硅通孔接触件24可以包括相同的导电材料。
在硅通孔接触件结构中，绝缘间隔物没有提供在硅通孔接触件24的侧壁上。因此，硅通孔接触件24的侧壁与硅层直接接触。因而，能够减少在形成绝缘间隔物的工艺期间可能发生的问题，诸如由于绝缘间隔物的未蚀刻引起接触孔没有被完全形成的故障（contactnot-open）或高接触电阻。
图2A至图2D是示出形成图1所示的硅通孔结构的方法的截面图。
参照图2A，晶体管可以形成在单晶半导体衬底10的正面上。包括绝缘夹层12a至12d和内部布线14a至14c的绝缘层间结构16可以形成在具有晶体管的半导体衬底10上。绝缘层间结构16可以具有平坦的表面。
参照图2B，支撑衬底可以接合到绝缘层间结构16的表面。然后，半导体层可以通过研磨半导体衬底10的背面形成。半导体层可以被抛光使得该半导体层可以具有几μm至几十μm的厚度。
用于形成隔离槽18的第一蚀刻掩模图案可以形成在半导体层上。然后，隔离槽18可以通过使用第一蚀刻掩模图案作为蚀刻掩模蚀刻半导体层而形成。外部半导体图案10a和与外部半导体图案10a隔离的内部半导体图案10b可以通过蚀刻工艺形成。隔离槽18可以具有围绕将形成硅通孔接触件的区域的环形形状。
包括在绝缘层间结构16中的绝缘夹层12a可以在隔离槽18的底部暴露。可以执行蚀刻工艺使得隔离槽18的底表面可以比半导体层的正面低。此外，内部布线14a至14c可以不暴露到隔离槽18的内壁和底表面。隔离槽18可以使外部半导体图案10a与在随后的工艺中形成的硅通孔接触件电隔离。
参照图2C，绝缘图案20可以形成在隔离槽18中同时覆盖半导体层的背面的整个表面。绝缘图案20可以通过使用单一绝缘材料、两种绝缘材料或更多种绝缘材料形成。绝缘图案20可以通过使用氧化物（诸如硅氧化物或金属氧化物）或氮化物（诸如硅氮化物）形成。
参照图2D，用于形成通孔的第二蚀刻掩模图案可以形成在绝缘图案20上。绝缘图案20、内部半导体图案10b和绝缘层间结构16可以使用第二蚀刻掩模图案被顺序地蚀刻以形成通孔30，内部布线14a可以在通孔30的底部暴露。通孔30可以穿过由隔离槽18围绕的半导体层形成同时与隔离槽18间隔开。
再次参照图1，导电层可以形成在通孔30中以及绝缘图案20的顶表面上。导电层可以包括阻挡金属和金属层。在形成导电层时，硅通孔接触件24可以形成在通孔30中。
焊盘图案26设置在绝缘图案20上并连接到硅通孔接触件24，焊盘图案26可以通过图案化所述导电层形成。焊盘图案26和硅通孔接触件24可以包括相同的材料。
图3是示出根据一些实施方式的背侧照明图像传感器的截面图。
参照图3，可以提供具有第一面和与第一面相反的第二面的半导体层100a、100b。第一面可以是半导体层100a、100b的用于形成单元器件的正面。第二面可以是半导体层100a、100b的将被照明的背面。半导体层100a、100b可以是通过外延生长工艺形成的单晶半导体层。半导体层100a、100b可以通过抛光单晶半导体衬底直到单晶半导体衬底具有几μm至几十μm的厚度而形成。
半导体层100a、100b可以包括像素区、外围电路区和焊盘区。像素区可以包括有源像素区A和光学黑区域B。
有源像素区A可以包括通过相对于入射光进行光电变换而产生图像信号的单元像素阵列。光学黑区域B可以包括不能通过入射光产生电荷的光学黑像素。通常，单元像素可以通过入射光以及通过热来产生电荷。因而，单元像素阵列可以采用从总电荷减去由热产生的电荷从而精确测量由入射光产生的电荷的自动黑电平补偿技术。为此，可以提供光学黑像素。外围电路区可以包括逻辑电路，其处理并输出由单元像素阵列产生的图像信号。焊盘区可以包括电连接到内部图案的焊盘图案。
晶体管可以提供在半导体层100a、100b的正面上。转移晶体管、重置晶体管、开关晶体管和选择晶体管可以被包括在像素区中的每个单元像素中。此外，构成外围电路的晶体管可以提供在外围电路区中。
包括绝缘夹层110和内部布线108的绝缘层间结构111可以提供在半导体层100a、100b的正面上。绝缘夹层110和内部布线108可以层叠为多层结构。由于内部布线108设置在半导体层100a、100b的与入射面相反的正面上，所以内部布线108不会对光效率和光敏度施加影响。因而，内部布线108可以与光电二极管106a和106b的位置无关地定位。
支撑衬底112可以提供在绝缘层间结构111的与和半导体层100a、100b接触的表面相反的表面上。
光电二极管106a和106b可以提供在半导体层100a、100b的像素区中。第一光电二极管106a可以提供在有源像素区A中，第二光电二极管106b可以提供在光学黑区域B中。例如，第一和第二光电二极管106a和106b可以通过将n型离子注入到p型外延层中而形成。
隔离槽114可以从半导体层100a、100b的背面穿过半导体层100a、100b形成以暴露绝缘层间结构111。当从上方观看时，隔离槽114可以具有环形形状。隔离槽114可以暴露包括在绝缘层间结构111中的绝缘夹层110而不暴露内部布线108。
隔离槽114可以使半导体图案100b与外部半导体图案100a分离。半导体层100a、100b包括外部半导体图案100a和通过隔离槽114与外部半导体图案100a电隔离的内部半导体图案100b。隔离槽114可以围绕内部半导体图案100b并使外部半导体图案100a设置在内部半导体图案100b外面。
绝缘图案120可以形成在隔离槽114中同时覆盖半导体层100a、100b的背面的整个表面。绝缘图案120可以包括抗反射层116和绝缘层118。抗反射层116可以包括具有高透射率的绝缘材料。抗反射层116可以包括金属氧化物，诸如铪氧化物。绝缘层118可以包括硅氧化物或硅氮化物。绝缘层118可以是可选的元件，可以被省略。在该情形下，绝缘图案120可以仅包括抗反射层116。
绝缘图案120可以具有在至的范围内的厚度。比薄的绝缘图案120会在所述工艺期间被消耗，半导体层100a、100b的一部分不会被绝缘图案120覆盖。比厚的绝缘图案120会使像素区的一部分从像素区的剩余部分突出。
填充在隔离槽114中的绝缘图案120可以用作使硅通孔接触件126与外部半导体图案100a电绝缘的隔离图案120a。
硅通孔接触件126可以穿过设置在具有环形形状的隔离槽114中的内部半导体图案100b形成，并与隔离槽114间隔开。硅通孔接触件126可以通过穿过内部半导体图案100b而与绝缘层间结构的内部布线108接触。
硅通孔接触件126可以通过在通孔136中层叠第一和第二金属层122a和124a形成。第一和第二金属层122a和124a可以完全填充通孔136。在一些实施方式中，第一和第二金属层122a和124a可以沿着通孔136的侧壁和底表面的轮廓形成而没有完全填充通孔136。
第一金属层122a可以通过层叠欧姆层、第一主金属层和润湿层形成。第二金属层124a可以通过层叠第二主金属层和阻挡金属层形成。
为了电阻特性、粘合特性和抗扩散特性，可以额外地沉积欧姆层、润湿层和阻挡金属层。欧姆层、润湿层和阻挡金属层可以包括例如钛、钛氮化物、钽或钽氮化物。
第一和第二金属层122a和124a可以包括第一主金属层和第二主金属层。第二主金属层可以包括相对于第一主金属层具有蚀刻选择性的金属材料。第一主金属层可以包括具有优良的台阶覆盖性的金属材料。第二主金属层可以包括具有比第一主金属层低的电阻以及优良的接触和布线特性的金属材料。例如，第一主金属层可以包括钨，第二主金属层可以包括铝。
焊盘图案128可以连接到硅通孔接触件126并可以延伸到绝缘图案的形成在半导体层100a、100b的背面的上部。焊盘图案128可以位于焊盘区中。焊盘图案128可以包括与硅通孔接触件126相同的导电材料和层叠结构。也就是，焊盘图案128可以具有第一和第二金属层122a和124a的层叠结构。
光阻挡图案123可以提供在形成于半导体层100a、100b的背面的绝缘图案120上。光阻挡图案123可以与第二光电二极管106b相对地设置以阻挡光入射到第二光电二极管106b中。光阻挡图案123、包括在硅通孔接触件126和焊盘图案128中的金属性材料的下部可以包括相同的金属材料。光阻挡图案123可以包括第一金属层122a。光阻挡图案123可以比焊盘图案128薄。
可以提供保护层图案130a以覆盖硅通孔接触件126、绝缘图案120和光阻挡图案123。保护层图案130a可以覆盖焊盘图案128同时部分地暴露焊盘图案128。保护层图案130a可以包括绝缘材料，诸如硅氮化物。
多个滤色器132可以与像素区的每个单元像素相对地提供在保护层图案130a上。微透镜134可以分别提供在滤色器132上。微透镜134可以引导入射光使得入射光能够有效地入射到单元像素的光电二极管中。
图4A至图4J是示出制造图3所示的背侧照明图像传感器的方法的截面图。图5A至图5C是示出制造图3所示的背侧照明图像传感器的方法的平面图。
参照图4A，初始半导体层101可以通过外延生长工艺形成在单晶半导体衬底100上。初始半导体层101可以包括单晶硅。初始半导体层101可以用具有比半导体衬底100低的浓度的P型杂质掺杂。初始半导体层101可以具有几μm至几十μm的厚度。
像素区、外围电路区和焊盘区可以形成在初始半导体层101上。在初始半导体层101中，与半导体衬底100接触的表面可以用作背面，而相反的表面可以用作正面。在一些实施方式中，用于形成初始半导体层的工艺可以被省略。
隔离图案可以形成在初始半导体层101的正面上以在初始半导体层101上形成有源区和隔离区。例如，沟槽可以通过STI（浅沟槽隔离）工艺形成在初始半导体层101中，然后绝缘材料可以填充在沟槽中以形成隔离图案102。隔离图案102可以使晶体管彼此电绝缘。
在初始半导体层101上形成绝缘层和栅导电层之后，绝缘层和栅导电层可以被图案化以形成栅电极。晶体管104可以通过在栅电极两侧形成杂质区而形成。构成每个单元像素的转移晶体管、重置晶体管、开关晶体管和选择晶体管可以被提供在像素区中。此外，构成外围电路的晶体管可以形成在外围电路区中。
光电二极管106a和106b可以通过将杂质注入到与像素区对应的初始半导体层101中而形成。第一光电二极管106a可以形成在有源像素区A的初始半导体层101中，光电二极管106b可以形成在光学黑区域B的初始半导体层101中。
晶体管可以在形成光电二极管106a和106b之后形成，但是晶体管和光电二极管106a和106b的形成顺序可以被适当地改变而没有限制。
可以形成覆盖晶体管104的绝缘夹层110。可以形成包括穿过绝缘夹层110形成的接触件和导线的内部布线108。内部布线108可以包括金属性材料。金属性材料的示例可以包括铜（Cu）、铂（Pt）、钨（W）、铝（Al)、包括以上元素的合金层等。此外，内部布线108还可以包括用于抑制金属性材料的扩散的阻挡金属层。然后，用于形成绝缘夹层110和内部布线108的工艺可以反复地进行以形成被制成多层结构且包括绝缘夹层110和内部布线108的绝缘层间结构111。
包括在绝缘层间结构111中的导线和接触件的层和结构的数目可以不受限制，导线和接触件的层和结构的数目可以根据器件设计而被不同地改变。虽然导线和接触件被示出为它们不面对光电二极管106a和106b，但是因为导线和接触件不会对光透射施加影响，所以导线和接触件可以与光电二极管106a和106b的位置无关地定位。
将被连接到通过随后的工艺形成的焊盘图案的内部布线108可以形成在焊盘区上。
参照图4B，支撑衬底112可以接合到绝缘层间结构111的表面。支撑衬底112可以在随后的工艺中支撑初始半导体层101和绝缘层间结构111。
参照图4C，可以通过研磨去除半导体衬底100的一部分。初始半导体层101可以通过研磨工艺暴露。第一和第二光电二极管106a和106b的表面可以暴露到初始半导体层101的表面。
半导体衬底100的一部分可以在研磨工艺之后保留。初始半导体层101可以通过研磨工艺而被部分地去除预定厚度。
参照图4D，用于形成隔离槽114的第一蚀刻掩模图案可以形成在初始半导体层101上。在使用第一蚀刻掩模图案作为蚀刻掩模蚀刻初始半导体层101之后，绝缘层间结构111可以被部分地蚀刻以形成隔离槽114。通过该蚀刻工艺，可以形成包括外部半导体图案100a和内部半导体图案100b的半导体层100a、100b。内部半导体图案100b可以通过隔离槽114与外部半导体图案100a隔离。
隔离槽114可以形成在焊盘区中。隔离槽114可以设置为使在随后的工艺中形成的硅通孔接触件和外部半导体图案100a彼此电分离和隔离。因而，如图5A所示，当从上方观看时，隔离槽114可以具有围绕形成硅通孔接触件的区域的环形形状。
绝缘层间结构111中的绝缘夹层110可以在隔离槽114的底部暴露。绝缘层间结构111中的内部布线108可以不暴露到隔离槽114的内壁和底表面。隔离槽114可以通过过蚀刻工艺形成使得绝缘层间结构111可以通过隔离槽114的底部暴露。因此，隔离槽114的底表面可以比半导体层100a、100b的正面低。
参照图4E，绝缘图案120可以完全填满隔离槽114同时覆盖半导体层100a、100b的背面。绝缘图案120可以包括抗反射层116和绝缘层118。例如，抗反射层116可以共形地形成在隔离槽114的内表面和半导体层100a、100b的背面上。绝缘层118可以形成在抗反射层116上使得隔离槽114可以用绝缘层118完全填充。
抗反射层116可以通过使用具有高透光率的金属氧化物形成。例如，抗反射层116可以包括铪氧化物。绝缘层118可以包括例如硅氧化物或硅氮化物。绝缘层118可以形成为具有一层或至少两个堆叠层。
绝缘层118可以不形成在抗反射层116上，可以仅抗反射层116填充隔离槽114。
参照图4F，用于形成通孔的第二蚀刻掩模图案可以形成在绝缘图案120上。绝缘图案120、内部半导体图案100b和绝缘层间结构111可以通过使用第二蚀刻掩模图案被顺序且部分地蚀刻以形成用于暴露形成在焊盘区中的内部布线108的通孔136。
如从图5B的平面图可见，通孔136可以穿过由隔离槽114围绕的内部半导体图案100b形成并与隔离槽114间隔开。
参照图4G，第一和第二金属层122和124可以形成在绝缘图案120上以及在通孔136中。在通孔136的内部宽度窄的情形下，类似于图1，第一和第二金属层122和124可以完全填充通孔136。在通孔136的内部宽度宽的情形下，第一和第二金属层122和124可以共形地形成在通孔136的侧壁和底表面上，从而通孔136可以没有被第一和第二金属层122和124完全填充。
例如，第一金属层122可以包括具有欧姆层、第一主金属层和润湿层的层叠结构。第一金属层可以用作光学黑像素的光阻挡图案。第一金属层的第一主金属层可以包括具有优良的光反射率的金属材料。第一主金属层可以包括具有优良的台阶覆盖性的金属材料。例如，第一主金属层可以包括钨。此外，包括在欧姆层和润湿层中的材料可以包括钛、钛氮化物、钽、钽氮化物等。以上材料可以单独使用或者以其组合使用。例如，第一金属层122可以具有钛/钛氮化物/钨/钛氮化物层的层叠结构。
第二金属层124可以具有第二主金属层和阻挡金属层的层叠结构。第二金属层124可以被制备成通孔接触件和焊盘图案。因而，在第二金属层124中包括的第二主金属层可以包括具有比第一主金属层低的电阻的材料。此外，第二主金属层可以具有相对于第一主金属层的蚀刻选择性。例如，第二主金属层可以包括铝。此外，第二金属层124可以包括包含铝层/钛氮化物层的层叠结构。
当已经形成了第一和第二金属层122和124时，连接到绝缘层间结构111的内部布线108的硅通孔接触件126可以形成在通孔136中。绝缘间隔物可以不提供在硅通孔接触件126的侧壁处。硅通孔接触件126的侧壁可以直接接触内部半导体图案100b。
参照图4H，第三掩模图案可以形成在第二金属层124上。第二金属层124可以通过使用第三掩模图案作为蚀刻掩模来蚀刻以在焊盘区上形成初始焊盘图案124a。在蚀刻工艺期间，第一金属层122可以保留而没有被蚀刻。因此，第一金属层122的表面可以在没有形成初始焊盘图案124a的区域暴露。
参照图4I，第四掩模图案可以形成在第一金属层122和初始焊盘图案124a上。第四掩模图案可以覆盖初始焊盘图案124a的顶表面以及形成在光学黑区域B上的第一金属层122。光阻挡图案123和焊盘图案128可以分别通过使用第四掩模图案蚀刻第一金属层122形成。
光阻挡图案123定位在绝缘图案120上并可以仅包括第一金属层122。此外，焊盘图案128可以具有第一和第二金属层122a和124a的层叠结构。因而，光阻挡图案123可以比焊盘图案128薄。
在蚀刻第一金属层122的工艺中，形成在第一金属层122a下面的绝缘层118可以被部分或完全蚀刻。然而，形成在绝缘层118下面的抗反射层116可以保留而没有被蚀刻。
硅通孔接触件126可以具有第一和第二金属层122a和124a的层叠结构，额外的绝缘间隔物没有提供在通孔136的侧壁处。硅通孔接触件126可以通过隔离槽114和绝缘图案120而与外部半导体图案100a电绝缘。
参照图4J和图5C，保护层130可以形成为覆盖硅通孔接触件126、焊盘图案128、绝缘图案120和光阻挡图案123。在形成保护层130时，在硅通孔接触件126中的开口部分可以用保护层130完全填充。保护层130可以具有在至的范围内的厚度。比薄的保护层130会不足以保护下层结构。此外，不期望提供比厚的保护层130。保护层130可以包括例如硅氮化物。
再次参照图3，滤色器132可以与像素区的每个单元像素相对地提供在保护层130上。微透镜134可以分别提供在滤色器132上。
形成在焊盘图案128上的保护层130可以被去除，使得焊盘图案128的顶表面可以被至少部分地暴露，从而形成保护层图案130a。焊盘图案128可以用作接收外部信号的电极。
图6是示出根据一些实施方式的背侧照明图像传感器的截面图。
参照图6，半导体层100a、100b可以被提供来制造背侧照明图像传感器。半导体层100a、100b可以包括像素区、外围电路区和焊盘区。
晶体管可以提供在半导体层100a、100b的正面上。每个单元像素中包括的晶体管可以提供在像素区中，构成外围电路的晶体管可以提供在外围电路区中。此外，绝缘夹层和内部布线可以形成在半导体层100a、100b的正面上。
光电二极管106a和106b可以提供在半导体层100a、100b的像素区中。第一光电二极管106a可以设置在有源像素区A中，第二光电二极管106b可以设置在光学黑区域B中。
通孔隔离槽114可以从半导体层100a、100b的焊盘区的背面穿过半导体层100a、100b形成，以暴露绝缘层间结构111的绝缘夹层110。通孔隔离槽114可以与图3所示的隔离槽相同。也就是，半导体层100a、100b可以包括外部半导体图案100a和通过通孔隔离槽114与外部半导体图案100a隔离的内部半导体图案100b。
电路块隔离槽115b可以从半导体层100a、100b的外围电路区的背面穿过半导体层100a、100b形成，以暴露绝缘层间结构111的绝缘夹层110。半导体层100a、100b可以被电路块隔离槽115b划分使得每个外围电路可以划分为块单元。因此，可以抑制外围电路之间的干扰和噪声。
此外，像素隔离槽115c可以从半导体层100a、100b的像素区的背面穿过半导体层100a、100b形成，以暴露绝缘层间结构111的绝缘夹层110。像素隔离槽115c可以穿过第一光电二极管106a之间的半导体层100a、100b以及第二光电二极管106b之间的半导体层100a、100b形成。像素隔离槽115c可以配置为隔开每个单元像素中包括的第一和第二光电二极管106a和106b。由于像素隔离槽115c，可以减少像素之间的光学串扰。
裂纹防止槽115a可以对应于图像传感器的边缘部分形成在通孔隔离槽114外部的焊盘区中。裂纹防止槽115a可以从半导体层100a、100b的背面穿过半导体层100a、100b形成，以暴露绝缘层间结构111的绝缘夹层110。裂纹防止槽115a可以减少在用于形成封装的切片工艺中发生的裂纹。
绝缘图案120可以提供为覆盖半导体层100a、100b的背面的整个表面并填充通孔隔离槽114、电路块隔离槽115b、像素隔离槽115c和裂纹防止槽115a。绝缘图案120可以具有抗反射层116和绝缘层118的层叠结构。抗反射层116可以包括具有高透射率的绝缘材料。抗反射层116可以包括金属氧化物诸如铪氧化物。绝缘层118可以包括硅氧化物或硅氮化物。绝缘层118可以是可选的元件，并且可以被省略。
电路块隔离槽115b、像素隔离槽115c和裂纹防止槽115a可以具有比通孔隔离槽114窄的宽度。因此，可以仅抗反射层116填充在电路块隔离槽115b、像素隔离槽115c和裂纹防止槽115a中。相反，具有相对宽的宽度的通孔隔离槽114可以用抗反射层116和绝缘层118填充。
填充在通孔隔离槽114中的绝缘图案可以用作使硅通孔接触件与硅层电绝缘的隔离图案120a。此外，填充在电路块隔离槽115b、像素隔离槽115c和裂纹防止槽115a中的绝缘图案120可以用作像素隔离图案120d、电路块隔离图案120c和裂纹防止图案120b。
硅通孔接触件126与通孔隔离槽114间隔开并穿过形成在环形隔离槽内部的内部半导体图案100b形成，以与形成在硅通孔接触件126下面的内部布线108接触。焊盘图案128可以连接到硅通孔接触件126并可以延伸到绝缘图案120的形成在半导体层100a、100b的背面的上部。
光阻挡图案123可以提供在形成于半导体层100a、100b的背面的绝缘图案120上。光阻挡图案123与第二光电二极管相对地设置以阻挡光入射到第二光电二极管中。此外，保护层图案130a可以设置为覆盖硅通孔接触件126、绝缘图案120和光阻挡图案123。多个滤色器132和微透镜134可以与像素区的每个单元像素相对地提供在保护层图案130a上。
硅通孔接触件126、焊盘图案128、光阻挡图案123、保护层图案130a、滤色器132和微透镜134可以具有与图3中示出的结构相同的结构。
在一些实施方式中，电路块隔离槽115b、像素隔离槽115c和裂纹防止槽115a可以提供在半导体层100a、100b上。在一些实施方式中，电路块隔离槽115b、像素隔离槽115c和裂纹防止槽115a中的至少一个可以提供在半导体层100a、100b处。
图7A和图7B是示出制造图6所示的背侧照明图像传感器的方法的截面图。
图4C中示出的结构可以通过执行参照图4A至图4C描述的工艺形成。
参照图7A，第一蚀刻掩模图案可以形成在初始半导体层上。第一蚀刻掩模图案是用于形成通孔隔离槽114、电路块隔离槽115b、像素隔离槽115c和裂纹防止槽115a的掩模。用于暴露绝缘层间结构111中的绝缘夹层110的通孔隔离槽114、电路块隔离槽115b、像素隔离槽115c和裂纹防止槽115a可以通过使用第一蚀刻掩模图案蚀刻初始半导体层形成。通孔隔离槽114可以具有与图4D中示出的隔离槽114相同的形状。包括外部半导体图案100a和内部半导体图案100b的半导体层100a、100b通过蚀刻工艺形成。内部半导体图案100b可以通过通孔隔离槽114与外部半导体图案100a隔离。
由于绝缘层间结构111中的绝缘夹层110可以在蚀刻工艺期间被稍微蚀刻，所以沟槽114和115a至115c的底表面可以定位得比半导体层100a、100b的正面低。
此外，因为通孔隔离槽114、电路块隔离槽115b、像素隔离槽115c和裂纹防止槽115a可以通过一个光刻工艺同时形成，所以可以不需要用于形成电路块隔离槽115b、像素隔离槽115c和裂纹防止槽115a的额外工艺。
参照图7B，绝缘图案120形成为覆盖半导体层100a、100b的背面的整个顶表面，使得通孔隔离槽114、电路块隔离槽115b、像素隔离槽115c和裂纹防止槽115a可以用绝缘图案120完全填充。绝缘图案120可以包括抗反射层116和绝缘夹层118。
例如，抗反射层116可以沿着通孔隔离槽114、电路块隔离槽115b、像素隔离槽115c和裂纹防止槽115a的内表面的轮廓形成同时覆盖半导体层100a、100b的背面的整个表面。电路块隔离槽115b、像素隔离槽115c和裂纹防止槽115a可以具有比通孔隔离槽114的内部宽度窄的内部宽度。因此，抗反射层116可以完全填充在电路块隔离槽115b、像素隔离槽115c和裂纹防止槽115a中。然后，绝缘层118可以形成在抗反射层116上。绝缘层118可以形成在半导体层100a、100b上，使得通孔隔离槽114可以用绝缘层118完全填充。在一些实施方式中，绝缘层可以不形成在抗反射层上。
随后的工艺类似于参照图4F至图4J描述的工艺。具有图6所示的结构的图像传感器可以通过以上工艺形成。
在本示例实施方式的图像传感器中，电路块隔离槽115b可以形成在半导体层中，因而可以减少单元电路之间的干扰和噪声。由于像素隔离槽115c可以形成在半导体层中，所以可以减少像素之间的光学串扰。此外，由于裂纹防止槽115a可以形成在半导体层中，所以能够减少在执行切片工艺以封装图像传感器时产生的裂纹。
图8是示出根据一些实施方式的背侧照明图像传感器的截面图。
参照图8，半导体层100a、100b可以提供来制造背侧照明图像传感器。半导体层100a、100b可以包括像素区、外围电路区和焊盘区。
晶体管可以提供在半导体层100a、100b的正面上。此外，包括绝缘夹层110和内部布线108的绝缘层间结构111可以提供在半导体层100a、100b的正面上。光电二极管106a和106b可以提供在半导体层100a、100b的像素区中。第一光电二极管106a可以提供在有源像素区A中，第二光电二极管106b可以提供在光学黑区域B中。
隔离槽114可以从半导体层100a、100b的焊盘区的背面穿过半导体层100a、100b形成，以暴露绝缘层间结构111的绝缘夹层110。绝缘图案可以填充在隔离槽114中同时覆盖半导体层100a、100b的背面的整个表面。半导体层100a、100b可以包括外部半导体图案100a和内部半导体图案100b。内部半导体图案100b通过隔离槽114与外部半导体图案100a隔离。
硅通孔接触件126与隔离槽114间隔开并穿过形成在环形隔离槽内部的内部半导体图案100b形成，以与内部布线108接触。焊盘图案128可以连接到硅通孔接触件126并可以延伸到绝缘图案120的形成在半导体层100a、100b的背面的上部。
光阻挡图案123a可以提供在形成于半导体层100a、100b的背面的绝缘图案120上。光阻挡图案123a可以与第二光电二极管106b相对地设置以阻挡光入射到第二光电二极管106b中。光阻挡图案123a可以包括与在硅通孔接触件126和焊盘图案128中包括的金属性材料的下部形成的金属性材料相同的金属性材料。也就是说，光阻挡图案123a可以包括第一金属层122a。光阻挡图案123a可以具有比焊盘图案128的厚度薄的厚度。
光学串扰防止图案123b可以提供在形成于半导体层100a、100b的背面的绝缘图案120上。光学串扰防止图案123b可以形成在第一光电二极管106a之间以使第一光电二极管106a彼此区分开。如图9B所示，光学串扰防止图案123b可以具有网格形状以使第一光电二极管106a彼此分隔开。第一光电二极管106a可以设置在光学串扰防止图案123b的网格结构内。光学串扰防止图案123b和光阻挡图案123a可以包括相同的材料。光学串扰防止图案123b可以包括第一金属层122a。光学串扰防止图案123b可以比焊盘图案128薄。
保护层图案130a可以提供来覆盖硅通孔接触件126、绝缘图案120、光学串扰防止图案123b和光阻挡图案123a。多个滤色器132和微透镜134可以与像素区的每个单元像素相对地提供在保护层图案130a上。
图9A是示出制造图8所示的背侧照明图像传感器的方法的截面图。图9B是示出制造图8所示的背侧照明图像传感器的方法的平面图。
图4H中示出的结构可以通过执行参照图4A至图4H描述的工艺形成。
参照图4H、图9A和图9B，第四蚀刻掩模图案可以形成在第一金属层122和初始焊盘图案124a上。第四蚀刻掩模图案可以覆盖初始焊盘图案122a的顶表面、光学黑区域以及第一光电二极管之间的区域。光阻挡图案123a、焊盘图案128和光学串扰防止图案123b可以通过使用第四蚀刻掩模图案蚀刻第一金属层122形成。光学串扰防止图案123b可以具有网格形状。光学串扰防止图案123b可以不面对第一光电二极管106a的上部，第一光电二极管106a定位在光学串扰防止图案123b的网格结构内。
光阻挡图案123a和光学串扰防止图案123b可以通过仅使用第一金属层122a形成在绝缘图案120上。焊盘图案128可以具有第一和第二金属层122a和124a的层叠结构。光阻挡图案123a和光学串扰防止图案123b可以比焊盘图案128薄。
形成在第一金属层122a下面的绝缘层118可以在用于第一金属层122a的蚀刻工艺期间被部分地蚀刻。然而，形成在绝缘层118下面的抗反射层116可以保留而没有被蚀刻。
光学串扰防止图案123b可以在形成光阻挡图案123a的工艺中同时形成而不用执行额外的光刻工艺。
再次参照图8，保护层130a可以形成为覆盖硅通孔接触件126、焊盘图案128、绝缘图案120、光学串扰防止图案123b和光阻挡图案123a。滤色器132可以与像素区的每个单元像素相对地形成在保护层上。然后，微透镜134可以形成在滤色器132上。形成在焊盘图案128上的保护层130可以被去除使得焊盘图案128的顶表面可以被至少部分地暴露，从而形成保护层图案130a。
在本示例实施方式的图像传感器中，光学串扰防止图案123b可以提供在绝缘图案上以使第一光电二极管彼此区分开。因此，能够减少像素之间的光学串扰。
图10是示出根据一些实施方式的背侧照明图像传感器的截面图。参照图10，背侧照明图像传感器可以包括在半导体层中的电路块隔离槽115b、像素隔离槽115c和裂纹防止槽115a。
图11是示出根据一些实施方式的背侧照明图像传感器的截面图。参照图11，半导体层100a、100b可以被提供来制造背侧照明图像传感器。晶体管可以提供在半导体层100a、100b的正面上。此外，绝缘夹层110和内部布线108可以提供在半导体层100a、100b的正面上。
光电二极管106a和106b可以提供在半导体层100a、100b的像素区中。光电二极管106a和106b可以提供在半导体层100a、100b的像素区中。第一光电二极管106a可以提供在有源像素区A中，第二光电二极管106b可以提供在光学黑区域B中。
通孔隔离槽114可以从半导体层100a、100b的焊盘区的背面穿过半导体层100a、100b形成，以暴露绝缘层间结构111的绝缘夹层110。半导体层100a、100b可以包括外部半导体图案100a和内部半导体图案100b。内部半导体图案100b通过通孔隔离槽114与外部半导体图案100a隔离。
抗反射层116可以提供在形成于半导体层100a、100b的背面的上部分上的平坦表面上。也就是说，抗反射层116可以不提供在通孔隔离槽114中。抗反射层116可以包括具有高透射率的绝缘材料。抗反射层116可以包括金属氧化物，诸如铪氧化物。
此外，绝缘层118可以形成在抗反射层116上同时填充通孔隔离槽114。绝缘层118可以包括硅氧化物或硅氮化物。
在一些实施方式中，绝缘层118可以与通孔隔离槽114的内部直接接触，并可以用作隔离层图案以使硅通孔接触件126与外部半导体图案100a电隔离。
硅通孔接触件126与通孔隔离槽114间隔开并穿过形成在环形隔离槽内部的内部半导体图案100b形成，以与内部布线108接触。焊盘图案128可以连接到硅通孔接触件126并延伸到绝缘图案120的形成在半导体层100a、100b的背面的上部。
光阻挡图案123可以提供在形成于半导体层100a、100b的背面的绝缘图案120上。光阻挡图案123可以与第二光电二极管106b相对地设置以阻挡光入射到第二光电二极管106b中。可以提供保护层图案130a以覆盖硅通孔接触件126、绝缘图案120和光阻挡图案123a。多个滤色器132和微透镜134可以与像素区的每个单元像素相对地提供在保护层图案130a上。
图12A至图12C是示出制造图11所示的背侧照明图像传感器的方法的截面图。
图4C中示出的结构可以通过执行参照图4A至图4C描述的工艺形成。参照图12A，抗反射层116可以形成为覆盖初始半导体层101的背面的整个表面。抗反射层116可以包括金属氧化物，诸如铪氧化物。
参照图12B，第一蚀刻掩模图案可以形成在初始半导体层101上。第一蚀刻掩模图案是用于形成通孔隔离槽114的掩模。用于暴露绝缘层间结构111中的绝缘夹层110的通孔隔离槽114可以通过使用第一蚀刻掩模图案蚀刻抗反射层116和初始半导体层101形成。通过该蚀刻工艺形成包括外部半导体图案100a和内部半导体图案100b的半导体层100a、100b。内部半导体图案100b可以通过通孔隔离槽114与外部半导体图案100a隔离。
由于绝缘层间结构111中的绝缘夹层110可以在蚀刻工艺期间被稍微蚀刻，所以每个通孔隔离槽114的底表面可以比半导体层100a、100b的正面低。
参照图12C，上绝缘图案118可以形成在抗反射层116上使得通孔隔离槽114能够用绝缘图案120完全填充。
也就是说，绝缘层118可以填充通孔隔离槽114同时覆盖半导体层100a、100b的整个背面。然而，抗反射层116可以不形成在通孔隔离槽114中。
随后的工艺类似于参照图4F至图4J描述的工艺。具有图11中示出的结构的图像传感器可以通过以上工艺形成。在一些实施方式的背侧照明图像传感器中，绝缘间隔物可以不提供在通孔接触件的侧壁处。
图13是示出根据一些实施方式的硅通孔结构的截面图。
参照图13，包括绝缘夹层12a至12d和内部布线14a至14c的绝缘层间结构16可以提供在半导体层的正面上。隔离槽18可以穿过半导体层形成使得绝缘夹层16能够从半导体层的背面暴露。半导体层可以包括外部半导体图案10a和内部半导体图案10b。内部半导体图案10b可以通过隔离槽18与外部半导体图案10a隔离。
沿着隔离槽18的侧壁和底表面的轮廓延伸的绝缘图案20b可以设置为覆盖半导体层的背面的整个表面。绝缘图案20b可以部分地填充隔离槽18而没有完全填满隔离槽18。
通孔30可以穿过内部半导体图案10b形成同时与隔离槽18间隔开。包括导电材料的硅通孔接触件24提供在通孔30中。硅通孔接触件24可以与绝缘层间结构16的内部布线14a至14c接触。硅通孔接触件24的侧壁可以与内部半导体图案10b直接接触。硅通孔接触件24可以包括由不同材料形成的第一和第二金属层的层叠结构。
焊盘图案26可以从硅通孔接触件24延伸以与定位在半导体层的背面的绝缘图案20b的表面接触。焊盘图案26可以具有硅通孔接触件24中包括的导电材料。
导电图案29可以从硅通孔接触件24延伸并且可以设置在隔离槽18中的绝缘图案20b上。导电图案29可以具有硅通孔接触件24中包括的导电材料。即使导电图案29设置在隔离槽18中，硅通孔接触件24和焊盘图案26也不会电连接到外部半导体图案10a。
图14是示出形成图13所示的硅通孔结构的方法的截面图。
图2B中示出的结构可以通过执行参照图2A和图2B描述的工艺形成。绝缘图案20b可以沿着半导体层的背面的整个表面、隔离槽18的侧壁和隔离槽18的底表面的轮廓形成。绝缘图案20b可以由单一绝缘材料形成。绝缘图案20b可以通过层叠至少两种绝缘图案形成。绝缘图案20b可以通过使用氧化物（诸如硅氧化物或金属氧化物）或氮化物（诸如硅氮化物）形成。
再次参照图13，暴露内部布线14a、14b、14c的表面的通孔30可以通过顺序地蚀刻绝缘图案20b、内部半导体图案10b和绝缘夹层12a形成。通孔30可以定位在隔离槽18中的内部半导体图案10b中并与隔离槽18间隔开。
导电层23可以形成在通孔30和隔离槽18中以及形成于半导体层上的绝缘图案20b上。导电层23可以包括第一和第二金属层23a和23b。因此，硅通孔接触件24可以形成在通孔30中。此外，用绝缘图案20b和导电层图案29填充的隔离图案可以形成在隔离槽18中。
定位在绝缘图案20b上且连接到硅通孔接触件24的焊盘图案26可以通过图案化导电层23形成。因此，焊盘图案26和硅通孔接触件24可以包括相同的导电材料。
在下文，将描述包括图13中示出的硅通孔结构的背侧照明图像传感器。图15是示出根据一些实施方式的背侧照明图像传感器的截面图。
参照图15，隔离槽114穿过半导体层100a形成以划分内部半导体图案100b和外部半导体图案100a。
绝缘图案120可以沿着隔离槽114的侧壁和底表面的轮廓排列，同时覆盖半导体层100a、100b的背面的整个表面。绝缘图案120可以不填充隔离槽114。绝缘图案120可以通过层叠抗反射层116和绝缘层118a形成。绝缘层118a可以是可选的，并且可以被省略。
通孔136穿过内部半导体图案100a形成同时与隔离槽114间隔开。绝缘层间结构111的内部布线108可以在通孔136的底部暴露。
硅通孔接触件126可以提供在通孔136中。也就是说，硅通孔接触件126可以包括第一和第二金属层122a和124a。第二金属层124a可以包括相对于第一金属层122a具有蚀刻选择性的金属材料。第二金属层124a可以包括具有比第一金属层122a低的电阻的金属材料，并且与第一金属层122a相比，具有优异的接触特性和布线特性。
焊盘图案128可以连接到硅通孔接触件126并可以延伸到绝缘图案120的形成在半导体层100a、100b的背面上的上部。焊盘图案128可以包括与硅通孔接触件126相同的导电材料和层叠结构。
填充隔离槽114的导电图案129可以定位在隔离槽114中的绝缘图案120上。导电图案129可以具有硅通孔接触件126中包括的导电材料。如附图所示，导电图案129可以包括第一金属层122a。
图16A和图16B是示出制造图15所示的背侧照明图像传感器的方法的截面图。
图4D中示出的结构可以通过执行与参照图4A至图4D描述的工艺相同的工艺形成。
参照图16A，绝缘图案120可以沿着隔离槽18的侧壁和底表面的轮廓延伸以覆盖半导体层100a、100b的背面的整个表面。绝缘图案120可以包括抗反射层116和绝缘层118a。因为绝缘图案120不完全填充隔离槽114，所以开口部分可以形成在隔离槽114中。
用于形成通孔的蚀刻掩模图案可以形成在绝缘图案120上。暴露焊盘区中形成的内部布线108的表面的通孔136可以通过使用蚀刻掩模图案顺序地蚀刻绝缘图案120、内部半导体图案100b和绝缘层间结构111中的绝缘夹层110形成。
参照图16B，第一金属层122和第二金属层124可以形成在通孔136中、隔离槽114中、以及形成在半导体层100a、100b上的绝缘图案120的顶表面上。也就是说，金属层也可以形成在隔离槽114中。然而，因为隔离槽114的内部宽度比通孔136的内部宽度窄，所以可以仅第一金属层122填充在隔离槽114中。
图15中示出的图像传感器可以通过执行参照图4H至图4J描述的随后的工艺来制造。
图17是示出根据另一示例实施方式的背侧照明图像传感器的截面图。参照图17，电路块隔离槽115b、像素隔离槽115c和裂纹防止槽115a可以进一步提供在图15所示的背侧照明图像传感器的半导体层100a、100b中。
绝缘图案120可以提供在电路块隔离槽115b、像素隔离槽115c和裂纹防止槽115a中。
如图17所示，电路块隔离槽115b、像素隔离槽115c和裂纹防止槽115a可以都设置在半导体层100a、100b中。然而，在一些实施方式中，可以提供电路块隔离槽115b、像素隔离槽115c和裂纹防止槽115a中的至少一个。
图17中示出的背侧照明图像传感器可以通过与参照图16A和16B描述的工艺相同的工艺形成。然而，在执行形成通孔隔离槽114的蚀刻工艺时，电路块隔离槽115b、像素隔离槽115c和裂纹防止槽115a被同时形成。
图18是示出根据一些实施方式的背侧照明图像传感器的截面图。参照图18，在背侧照明图像传感器中，光阻挡图案123a和光学串扰防止图案123b可以提供在背侧照明图像传感器中。光学串扰防止图案123b可以提供在第一光电二极管106a之间并可以具有网格形状。光阻挡图案123a和光学串扰防止图案123b可以通过图案化工艺形成。
图19是示出根据一些实施方式的背侧照明图像传感器的截面图。
参照图19，抗反射层116可以提供在半导体层100a、100b的背面的平坦表面上。也就是说，抗反射层116可以不提供在通孔隔离槽114中。
绝缘层118a可以沿着通孔隔离槽114的内表面的轮廓提供。此外，绝缘层118a可以提供在抗反射层116上。
图19中示出的背侧照明图像传感器可以通过以下工艺制造。
图12C中示出的结构可以通过执行与参照图12A至图12C描述的工艺相同的工艺形成。可以形成用于形成通孔的蚀刻掩模图案。暴露焊盘区中形成的内部布线108的表面的通孔136可以通过使用蚀刻掩模图案顺序地蚀刻绝缘图案120、抗反射层116、内部半导体图案100b和绝缘层间结构111中的绝缘夹层110形成。具有图19中示出的结构的图像传感器可以通过执行参照图16B和图4H至4J描述的工艺制造。
图20是示出根据第三示例实施方式的硅通孔结构的截面图。
参照图20，包括绝缘夹层12a至12d和内部布线14a至14c的绝缘层间结构16可以提供在半导体层的正面上。隔离槽18可以穿过半导体层形成使得绝缘层间结构16可以从半导体层的背面暴露。半导体层可以包括在隔离槽18中的内部半导体图案10b、以及外部半导体图案10a。
绝缘图案20c可以提供在半导体层的背面的整个顶表面上同时覆盖隔离槽18的入口部分。绝缘图案20c的一部分可以堵住隔离槽18的开口以在隔离槽18中形成空隙28，该开口由半导体层的背面的表面限定。绝缘图案20c可以仅形成在隔离槽18的上侧壁处，因此绝缘图案20c仅挡住隔离槽18的入口部分。因此，绝缘图案可以不提供在隔离槽18的下侧壁和底表面处。空隙28可以是空气间隙，它可以使硅通孔接触件24和焊盘图案26与外部半导体图案电绝缘。
通孔30穿过内部半导体图案10b形成同时与隔离槽间隔开。
包括导电材料的硅通孔接触件24提供在通孔30中。硅通孔接触件24可以与绝缘层间结构16的内部布线14a至14c接触。硅通孔接触件24的侧壁可以与内部半导体图案10b直接接触。硅通孔接触件24可以具有第一和第二金属层22a和22b的层叠结构。
焊盘图案26可以从硅通孔接触件24延伸并可以形成于定位在半导体层的背面上的绝缘图案20c的表面上。焊盘图案26可以具有硅通孔接触件24中包括的导电材料。
图21是示出形成图20所示的硅通孔结构的方法的截面图。
图2B中示出的结构可以通过执行参照图2A和图2B描述的工艺形成。参照图21，绝缘图案20c可以形成为覆盖半导体层的背面的整个表面以及隔离槽18的入口部分。如图21所示，绝缘图案20c可以挡住隔离槽18的入口部分同时在隔离槽18中形成空气间隙28。绝缘图案20c可以包括单一绝缘材料。绝缘图案20c可以通过层叠至少两种绝缘图案形成。绝缘图案20c可以包括氧化物诸如硅氧化物或金属氧化物、或者氮化物诸如硅氮化物。
然后，图20中示出的通孔接触件结构可以通过执行参照图2D描述的工艺形成。
在下文，将说明包括图20中示出的硅通孔结构的背侧照明图像传感器。图22是示出根据一些实施方式的背侧照明图像传感器的截面图。参照图22，隔离槽114穿过半导体层100a、100b形成以划分内部半导体图案100b和外部半导体图案100a。
可以提供具有覆盖半导体层100a、100b的背面的整个表面和隔离槽114的入口部分的形状的绝缘图案120。绝缘图案120可以提供在隔离槽114的上侧壁处以挡住隔离槽114的入口部分并在隔离槽114中形成空气间隙。绝缘图案120可以通过层叠抗反射层116和绝缘层118形成。
例如，如附图所示，抗反射层116可以沿隔离槽114的侧壁和底表面形成。绝缘层118可以仅形成在隔离槽114的入口部分处以挡住隔离槽114的入口部分。
绝缘层118可以被省略并且可以仅抗反射层116形成在隔离槽114的入口部分中以挡住隔离槽114的入口部分。
图23是示出制造图22所示的背侧照明图像传感器的方法的截面图。
图4D中示出的结构可以通过执行参照图4A至图4D描述的工艺形成。参照图23，可以形成覆盖隔离槽114的入口部分以及半导体层100a、100b的背面的绝缘图案120。空气间隙140形成在隔离槽114的在绝缘图案下面的下部分中。绝缘图案120可以包括抗反射层116和绝缘层118。
抗反射层116可以沿隔离槽114的侧壁和底表面形成。绝缘层可以仅形成在隔离槽114的入口部分中以挡住隔离槽114的入口部分。另外，绝缘图案120可以通过仅使用抗反射层116形成。在该情形下，可以仅抗反射层116形成在隔离槽114的入口部分中以挡住隔离槽114的入口部分。
图22中示出的图像传感器可以通过执行参照图4F至图4J描述的随后工艺来制造。
图24是示出根据另一示例实施方式的背侧照明图像传感器的截面图。参照图24，电路块隔离槽115b、像素隔离槽115c和裂纹防止槽115a可以进一步提供在图22所示的背侧照明图像传感器的半导体层100a、100b中。沟槽115a至115c具有与参照图6描述的沟槽相同的位置、形状和功能。
绝缘图案120具有覆盖通孔隔离槽114、电路块隔离槽115b、像素隔离槽115c和裂纹防止槽115a的入口部分同时覆盖半导体层100a、100b的背面的整个表面的形状。也就是说，空气间隙140形成在通孔隔离槽114、电路块隔离槽115b、像素隔离槽115c和裂纹防止槽115a中。
图24中示出的背侧照明图像传感器可以通过与参照图23描述的工艺相同的工艺形成。然而，在执行形成通孔隔离槽114的蚀刻工艺时，可以同时形成电路块隔离槽115b、像素隔离槽115c和裂纹防止槽115a。
图像传感器可以包括在半导体层上的电路块隔离槽115b以防止单元电路之间的干扰和噪声。像素隔离槽115c可以提供在半导体层上从而能够抑制像素之间的光学串扰。裂纹防止槽115a可以提供在半导体层上使得在用于封装图像传感器的切片工艺中发生的裂纹不会产生。
图25是示出根据一些实施方式的背侧照明图像传感器的截面图。
参照图25，在图22中示出的背侧照明图像传感器中，光阻挡图案123a和光学串扰防止图案123b提供在绝缘图案120的顶表面上。光学串扰防止图案123b可以提供在第一光电二极管106a之间并可以具有网格形状。光阻挡图案123a和光学串扰防止图案123b与参照图8描述的那些相同。
图25中示出的背侧照明图像传感器可以通过参照图23描述的工艺形成。然而，在用于形成光阻挡图案123a的图案化工艺期间，也可以形成光学串扰防止图案123b。
根据示例实施方式的图像传感器可以包括光学串扰防止图案以减少像素之间的光学串扰。
图26是示出根据另一示例实施方式的背侧照明图像传感器的截面图。
抗反射层116可以提供在半导体层100a、100b的背面的平坦表面上。也就是说，抗反射层116不遮挡通孔隔离槽114的入口部分的上部。上绝缘层118可以形成在抗反射层116上以覆盖通孔隔离槽114的入口部分的上部。在该情形下，绝缘层118会不是可选的元件，而是必需的元件。
图26中示出的背侧照明图像传感器可以通过以下工艺制备。
图12B中示出的结构可以通过执行参照图4A至图4C以及图12A和图12B描述的工艺形成。绝缘图案118可以形成在抗反射层上以覆盖通孔隔离槽114的入口部分。
然后，图26中示出的图像传感器可以通过执行参照图4F至图4J描述的随后工艺来制造。
图27是示出包括根据一些实施方式的图像传感器的电子系统的方框图。
参照图27，电子系统400可以包括处理器410、存储器器件（memory device）420、存储装置（storage device）430、图像传感器440、输入/输出器件450和电源460。电子系统400还可以包括能够与显卡、声卡、存储卡、USB器件或其它电子系统通信的端口。
处理器410可以执行特定的计算或任务。例如，处理器410可以包括微型处理器或中央处理器（CPU）。处理器410可以通过寻址总线、控制总线和数据总线连接到存储器件420、存储装置430和输入/输出器件450以执行通信。根据一些实施方式，处理器410可以连接到延伸总线诸如外围组件互连（PCI）总线。
存储器器件420可以存储电子系统400的操作所必需的数据。
存储装置430可以包括固态驱动器、硬盘驱动器和CD-ROM。输入/输出器件450可以包括输入器件（诸如键盘、键板或鼠标）和输出器件（诸如打印机或显示器）。电源460可以提供电子系统400的操作所需要的操作电压。
图像传感器440可以通过总线或其它通信线路而连接到处理器410以执行通信。图像传感器可以包括根据一些实施方式的一种图像传感器。
根据一些实施方式，图像传感器440可以与处理器410一起集成在一个芯片中，或者图像传感器440和处理器410可以被分别集成在不同的芯片中。电子系统400可以被解释为使用图像传感器的各种系统。
根据一些实施方式的硅通孔结构可应用于各种半导体器件。根据示例实施方式的背侧照明图像传感器可用于计算机、数码相机、三维照相机、便携式电话、PDA、扫描仪、车辆导航器件、视频电话、监控系统、自动聚焦系统、追踪系统、操作监控系统以及图像稳定系统。
以上公开的主题将被认为是说明性的而不是限制性的，权利要求意欲涵盖落入实质精神和范围内的所有这样的修改、改进和其它实施方式。因而，至法律允许的最大程度，所述范围将由权利要求书及其等同物的最宽可允许解释确定，而不应被以上详细描述限制或限定。
本申请要求享有于2012年5月30日在韩国知识产权局（KIPO）提交的韩国专利申请No.10-2012-0057470的优先权，其公开通过引用整体结合于此。

Claims (28)

1.一种形成硅通孔结构的方法，包括：
形成绝缘层间结构，该绝缘层间结构包括在半导体层的第一面上的绝缘夹层和在所述绝缘夹层上的内部布线；
通过形成穿过所述半导体层的隔离槽，形成外部半导体图案和与所述外部半导体图案隔离的内部半导体图案，所述隔离槽围绕所述内部半导体图案并暴露所述绝缘夹层；
形成覆盖所述半导体层的第二面和所述隔离槽的内表面的绝缘图案，所述第二面与所述半导体层的所述第一面相反；
形成与所述隔离槽间隔开并穿过所述内部半导体图案的通孔，其中所述通孔的上部被所述绝缘图案的覆盖所述半导体层的所述第二面的部分围绕；以及
在所述通孔中形成接触所述内部布线的硅通孔接触件，
其中形成所述隔离槽包括蚀刻所述绝缘夹层的一部分以使所述隔离槽的下部设置在所述绝缘夹层中。
2.根据权利要求1所述的方法，还包括在形成所述硅通孔接触件之后形成焊盘图案，所述焊盘图案接触所述绝缘图案的覆盖所述半导体层的所述第二面的部分。
3.一种制造图像传感器的方法，包括：
分别在半导体层的第一区域和第二区域中形成用于有源像素的第一光电二极管和用于光学黑像素的第二光电二极管；
形成绝缘层间结构，该绝缘层间结构包括在所述半导体层的第一面上的绝缘夹层和在所述绝缘夹层上的内部布线；
通过形成穿过所述半导体层的隔离槽，形成外部半导体图案和与所述外部半导体图案隔离的内部半导体图案，所述隔离槽围绕所述内部半导体图案并暴露所述绝缘夹层；
形成覆盖所述半导体层的第二面和所述隔离槽的内表面的绝缘图案，所述第二面与所述半导体层的所述第一面相反；
形成与所述隔离槽间隔开并穿过所述内部半导体图案的硅通孔接触件，其中所述硅通孔接触件的上部由所述绝缘图案的覆盖所述半导体层的所述第二面的部分围绕，所述硅通孔接触件的下部接触所述内部布线；
在覆盖所述半导体层的所述第二面的所述绝缘图案上形成焊盘图案；以及
在覆盖所述半导体层的所述第二面的所述绝缘图案上形成滤色器以及在所述滤色器上形成微透镜，
其中形成所述隔离槽包括蚀刻所述绝缘夹层的一部分以使所述隔离槽的下部设置在所述绝缘夹层中。
4.根据权利要求3所述的方法，其中所述形成所述硅通孔接触件和形成所述焊盘图案包括：
通过蚀刻穿过所述内部半导体图案以及所述绝缘图案的覆盖所述半导体层的所述第二面的部分而形成与所述隔离槽间隔开的通孔，所述通孔暴露所述内部布线；
在所述通孔中以及在覆盖所述半导体层的所述第二面的所述绝缘图案上形成导电层，使得所述导电层的在所述通孔中的部分形成所述硅通孔接触件；以及
通过图案化包括所述焊盘图案的所述导电层来形成所述焊盘图案。
5.根据权利要求4所述的方法，还包括通过图案化所述导电层而在所述半导体层的所述第二区域中的所述绝缘图案上形成光阻挡图案。
6.根据权利要求5所述的方法，其中形成所述导电层包括：形成包括第一金属层和第二金属层的层叠结构，所述第二金属层相对于所述第一金属层具有蚀刻选择性。
7.根据权利要求6所述的方法，其中形成所述硅通孔接触件包括形成包括所述层叠结构的所述硅通孔接触件，形成所述焊盘图案包括形成包括所述层叠结构的所述焊盘图案，形成所述光阻挡图案包括形成由所述第一金属层组成的所述光阻挡图案。
8.根据权利要求4所述的方法，其中所述第一光电二极管是多个第一光电二极管当中的一个，所述方法还包括：形成在所述绝缘图案上且在所述多个第一光电二极管中的直接相邻的两个之间延伸的光学串扰防止图案，所述光学串扰防止图案包括所述导电层。
9.根据权利要求3所述的方法，其中所述半导体层包括外围电路区和焊盘区，该外围电路区包括在所述外部半导体图案中的多个晶体管，该焊盘区包括所述内部半导体图案，所述方法还包括：
在所述半导体层的在所述第一区域和所述第二区域之间的第一部分、所述半导体层的在所述外围电路区中的第二部分以及所述半导体层的在所述焊盘区中的第三部分中的至少一个中形成沟槽；以及
在所述沟槽中形成沟槽绝缘层。
10.一种制造集成电路器件的方法，包括：
在衬底的第一表面上形成绝缘层间结构，所述绝缘层间结构包括绝缘夹层和内部布线；
形成穿过所述衬底的隔离槽以形成由所述隔离槽围绕的内部衬底；
在所述隔离槽中以及在所述衬底的第二表面上形成绝缘层，所述第二表面与所述衬底的所述第一表面相反；
形成孔，该孔与所述隔离槽间隔开并穿过所述绝缘层的形成在所述衬底的所述第二表面上的部分以及所述内部衬底，所述孔暴露所述内部布线；以及
在所述孔中以及形成在所述衬底的所述第二表面上的所述绝缘层上形成导电层，
其中形成所述隔离槽包括形成所述隔离槽的被所述绝缘夹层围绕的下部。
11.根据权利要求10所述的方法，其中形成所述绝缘层包括形成所述绝缘层的在所述衬底的所述第二表面与在形成于所述衬底的所述第二表面上的所述导电层之间延伸的部分。
12.根据权利要求10所述的方法，其中形成所述导电层包括在所述孔中形成所述导电层的直接接触所述内部衬底的部分。
13.根据权利要求10所述的方法，其中形成所述绝缘层包括在所述隔离槽的内表面上共形地形成所述绝缘层。
14.根据权利要求13所述的方法，其中形成所述导电层包括在所述隔离槽中的所述绝缘层上形成所述导电层。
15.根据权利要求10所述的方法，其中形成所述绝缘层包括通过形成堵塞所述隔离槽的开口的所述绝缘层而在所述隔离槽中形成空隙，其中所述开口由所述衬底的所述第二表面限定。
16.根据权利要求10所述的方法，还包括在形成所述导电层之后通过图案化所述导电层形成焊盘图案，所述焊盘图案接触形成在所述衬底的所述第二表面上的所述绝缘层。
17.根据权利要求10所述的方法，还包括：
在所述衬底的在所述内部衬底外面的第一区域中形成用于有源像素的第一光电二极管；
在形成于所述衬底的所述第二表面上的所述绝缘层上形成焊盘图案；以及
在形成于所述第一光电二极管上的所述绝缘层上形成第一滤色器以及在所述第一滤色器上形成第一微透镜。
18.根据权利要求17所述的方法，其中形成所述绝缘层包括形成抗反射层以及在所述抗反射层上形成上绝缘层。
19.根据权利要求17所述的方法，其中形成所述焊盘图案包括在所述导电层上形成上导电层，所述上导电层具有相对于所述导电层的蚀刻选择性。
20.根据权利要求19所述的方法，其中形成所述上导电层包括形成具有比所述导电层低的电阻的所述上导电层。
21.根据权利要求17所述的方法，还包括：
在所述衬底的在所述内部衬底外面的第二区域中形成用于光学黑像素的第二光电二极管；
在形成于所述第二光电二极管上的所述绝缘层上形成第二滤色器以及在所述第二滤色器上形成第二微透镜；以及
在所述第二滤色器与形成于所述第二光电二极管上的所述绝缘层之间形成光阻挡图案。
22.根据权利要求21所述的方法，其中形成所述光阻挡图案包括图案化所述导电层，该导电层包括所述光阻挡图案。
23.根据权利要求21所述的方法，其中形成所述光阻挡图案包括形成比所述焊盘图案薄的所述光阻挡图案。
24.根据权利要求17所述的方法，其中所述第一光电二极管是多个第一光电二极管当中的一个，所述方法还包括：形成在所述绝缘层上且在所述多个第一光电二极管中的直接相邻的第一光电二极管之间延伸的光学串扰防止图案。
25.根据权利要求24所述的方法，形成所述光学串扰防止图案包括图案化所述导电层，该导电层包括所述光学串扰防止图案。
26.根据权利要求17所述的方法，其中所述衬底包括外围电路区和焊盘区，该外围电路区包括多个晶体管，该焊盘区包括所述内部衬底，所述方法还包括：
在所述衬底的第二区域中形成用于光学黑像素的第二光电二极管；
在所述衬底的在所述第一区域和所述第二区域之间的第一部分、所述衬底的在所述外围电路区中的第二部分、以及所述衬底的在所述内部衬底外面的所述焊盘区中的第三部分中的至少一个中形成沟槽；以及
在所述沟槽中形成沟槽绝缘层。
27.根据权利要求26所述的方法，形成所述沟槽包括形成穿过所述衬底的所述沟槽。
28.根据权利要求26所述的方法，其中形成所述沟槽绝缘层包括：形成包括所述绝缘层的所述沟槽绝缘层。
CN201310210045.7A 2012-05-30 2013-05-30 形成通孔结构、制造图像传感器和集成电路器件的方法 Active CN103456683B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120057470A KR101934864B1 (ko) 2012-05-30 2012-05-30 관통 실리콘 비아 구조물 및 그 제조 방법, 이를 포함하는 이미지 센서 및 그 제조 방법
KR10-2012-0057470 2012-05-30

Publications (2)

Publication Number Publication Date
CN103456683A CN103456683A (zh) 2013-12-18
CN103456683B true CN103456683B (zh) 2017-12-19

Family

ID=49670723

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310210045.7A Active CN103456683B (zh) 2012-05-30 2013-05-30 形成通孔结构、制造图像传感器和集成电路器件的方法

Country Status (4)

Country Link
US (2) US9048354B2 (zh)
JP (1) JP6185287B2 (zh)
KR (1) KR101934864B1 (zh)
CN (1) CN103456683B (zh)

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8963336B2 (en) * 2012-08-03 2015-02-24 Samsung Electronics Co., Ltd. Semiconductor packages, methods of manufacturing the same, and semiconductor package structures including the same
US8736006B1 (en) * 2013-03-14 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Backside structure for a BSI image sensor device
US9030584B2 (en) * 2013-03-18 2015-05-12 Omnivision Technologies, Inc. Image sensor with substrate noise isolation
JP6120094B2 (ja) * 2013-07-05 2017-04-26 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
JP6060851B2 (ja) * 2013-08-09 2017-01-18 ソニー株式会社 固体撮像装置の製造方法
WO2015037166A1 (ja) * 2013-09-11 2015-03-19 パナソニックＩｐマネジメント株式会社 半導体装置
JP6642002B2 (ja) * 2013-11-06 2020-02-05 ソニー株式会社 半導体装置、固体撮像素子、および電子機器
KR102168173B1 (ko) * 2014-01-24 2020-10-20 삼성전자주식회사 적층형 이미지 센서
US9859326B2 (en) * 2014-01-24 2018-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, image sensors, and methods of manufacture thereof
US9385222B2 (en) 2014-02-14 2016-07-05 Infineon Technologies Ag Semiconductor device with insert structure at a rear side and method of manufacturing
US10276620B2 (en) 2014-02-27 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor device and method for forming the same
US9627426B2 (en) * 2014-02-27 2017-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor device and method for forming the same
EP3422415B1 (en) * 2014-02-28 2023-08-02 LFoundry S.r.l. Semiconductor device comprising a laterally diffused mos transistor
KR102180102B1 (ko) * 2014-03-07 2020-11-17 삼성전자주식회사 이미지 센서 및 그 제조방법
US9771256B2 (en) 2014-06-29 2017-09-26 Taiwan Semiconductor Manufacturing Company Limited Micro electro mechanical system (MEMS) device having via extending through plug
KR102268707B1 (ko) 2014-07-28 2021-06-28 삼성전자주식회사 이미지 센서
KR102201594B1 (ko) * 2014-09-18 2021-01-11 에스케이하이닉스 주식회사 반사방지층을 갖는 이미지 센서 및 그 제조 방법
FR3030113A1 (fr) * 2014-12-15 2016-06-17 St Microelectronics Crolles 2 Sas Capteur d'image eclaire et connecte par sa face arriere
KR102384890B1 (ko) 2015-01-13 2022-04-11 삼성전자주식회사 이미지 센서 및 그 형성 방법
KR102367384B1 (ko) * 2015-01-13 2022-02-25 삼성전자주식회사 이미지 센서 및 그 형성 방법
US9818776B2 (en) * 2015-04-08 2017-11-14 Semiconductor Components Industries, Llc Integrating bond pad structures with light shielding structures on an image sensor
US10315915B2 (en) * 2015-07-02 2019-06-11 Kionix, Inc. Electronic systems with through-substrate interconnects and MEMS device
WO2017018216A1 (ja) * 2015-07-27 2017-02-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及びその製造方法、並びに電子機器
KR102405745B1 (ko) * 2015-08-05 2022-06-03 삼성전자주식회사 반도체 장치
KR102441577B1 (ko) * 2015-08-05 2022-09-07 삼성전자주식회사 패드 구조체를 갖는 반도체 소자
KR102387948B1 (ko) * 2015-08-06 2022-04-18 삼성전자주식회사 Tsv 구조물을 구비한 집적회로 소자
US9686457B2 (en) * 2015-09-11 2017-06-20 Semiconductor Components Industries, Llc High efficiency image sensor pixels with deep trench isolation structures and embedded reflectors
US9570494B1 (en) * 2015-09-29 2017-02-14 Semiconductor Components Industries, Llc Method for forming a semiconductor image sensor device
US9847363B2 (en) 2015-10-20 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with a radiation sensing region and method for forming the same
JP6700811B2 (ja) * 2016-01-26 2020-05-27 キヤノン株式会社 半導体装置および半導体装置の製造方法
US9806117B2 (en) * 2016-03-15 2017-10-31 Omnivision Technologies, Inc. Biased deep trench isolation
KR102539472B1 (ko) * 2016-07-13 2023-06-02 삼성전자주식회사 이미지 센서 제조 방법
FR3059143B1 (fr) * 2016-11-24 2019-05-31 Stmicroelectronics (Crolles 2) Sas Puce de capteur d'image
KR102635858B1 (ko) 2017-01-05 2024-02-15 삼성전자주식회사 이미지 센서
KR102495573B1 (ko) * 2017-07-21 2023-02-03 삼성전자주식회사 이미지 센서
KR102411698B1 (ko) 2017-11-13 2022-06-22 삼성전자주식회사 이미지 센서 및 이의 형성 방법
KR102525166B1 (ko) * 2017-11-14 2023-04-24 삼성전자주식회사 이미지 센서
KR102538174B1 (ko) 2017-12-26 2023-05-31 삼성전자주식회사 비아 플러그를 갖는 반도체 소자
KR102534249B1 (ko) * 2018-01-12 2023-05-18 삼성전자주식회사 이미지 센서
CN108470711B (zh) * 2018-02-12 2020-10-02 上海集成电路研发中心有限公司 图像传感器的深沟槽和硅通孔的制程方法
US10366961B1 (en) 2018-02-13 2019-07-30 Semiconductor Components Industries, Llc Image sensors with deep silicon etch and related methods
CN108321165A (zh) * 2018-03-15 2018-07-24 德淮半导体有限公司 形成图像传感器的方法
KR102643624B1 (ko) 2018-06-07 2024-03-05 삼성전자주식회사 이미지 센서
JP2020031136A (ja) * 2018-08-22 2020-02-27 キヤノン株式会社 撮像装置およびカメラ
KR102521658B1 (ko) 2018-09-03 2023-04-13 삼성전자주식회사 반도체 칩 및 이의 제조 방법
TWI717846B (zh) * 2018-09-25 2021-02-01 精材科技股份有限公司 晶片封裝體及其製造方法
KR102582669B1 (ko) * 2018-10-02 2023-09-25 삼성전자주식회사 이미지 센서
KR102593777B1 (ko) * 2018-11-14 2023-10-26 에스케이하이닉스 주식회사 이미지 센싱 장치
EP3686932A4 (en) * 2018-11-20 2020-10-28 Shenzhen Goodix Technology Co., Ltd. IMAGE SENSOR AND ASSOCIATED PORTABLE DEVICE
KR102658570B1 (ko) * 2018-12-12 2024-04-19 에스케이하이닉스 주식회사 노이즈 차단 구조를 포함하는 이미지 센싱 장치
KR102554692B1 (ko) 2019-02-18 2023-07-12 양쯔 메모리 테크놀로지스 씨오., 엘티디. 집적 구조체 및 형성 방법
US10833025B2 (en) 2019-04-01 2020-11-10 International Business Machines Corporation Compressive zone to reduce dicing defects
KR20200127689A (ko) 2019-05-03 2020-11-11 삼성전자주식회사 패드 분리 절연 패턴 갖는 반도체 소자
CN112510054B (zh) 2019-09-16 2024-07-05 联华电子股份有限公司 影像传感器及其制造方法
KR20210122526A (ko) * 2020-04-01 2021-10-12 에스케이하이닉스 주식회사 이미지 센서 장치
KR20210122525A (ko) 2020-04-01 2021-10-12 에스케이하이닉스 주식회사 이미지 센서 장치
JP2020102656A (ja) * 2020-04-06 2020-07-02 キヤノン株式会社 半導体装置および半導体装置の製造方法
CN113725237A (zh) * 2020-05-26 2021-11-30 思特威(上海)电子科技股份有限公司 高转换增益图像传感器
KR20210148541A (ko) * 2020-05-29 2021-12-08 삼성전자주식회사 이미지 센서
CN111863850A (zh) * 2020-07-29 2020-10-30 上海华力微电子有限公司 一种深沟槽隔离栅格结构的制造方法
US11582389B2 (en) 2020-08-11 2023-02-14 Apple Inc. Electrical traces in suspension assemblies
CN111785750A (zh) * 2020-08-28 2020-10-16 上海华力微电子有限公司 背照式图像传感器
KR20220047419A (ko) * 2020-10-08 2022-04-18 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP7102481B2 (ja) * 2020-10-09 2022-07-19 Ｎｉｓｓｈａ株式会社 射出成形品及びその製造方法
KR20220075117A (ko) * 2020-11-27 2022-06-07 삼성전자주식회사 이미지 센서
US11862654B2 (en) * 2021-01-15 2024-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Trench isolation structure for image sensors
US20220238568A1 (en) * 2021-01-27 2022-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked structure for cmos image sensors
WO2022209571A1 (ja) * 2021-03-30 2022-10-06 ソニーセミコンダクタソリューションズ株式会社 光検出装置および電子機器
US20230307478A1 (en) * 2022-03-25 2023-09-28 Omnivision Technologies, Inc. Image sensor diagonal isolation structures
US20230317757A1 (en) 2022-03-30 2023-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation structure to increase image sensor performance
WO2024062796A1 (en) * 2022-09-22 2024-03-28 Sony Semiconductor Solutions Corporation Semiconductor apparatus and method of manufacturing semiconductor apparatus
EP4407686A1 (en) * 2023-01-27 2024-07-31 Samsung Electronics Co., Ltd. Image sensor and method of manufacturing the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102044549A (zh) * 2009-10-14 2011-05-04 株式会社东芝 固态图像捕捉设备及其制造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097076A (en) * 1997-03-25 2000-08-01 Micron Technology, Inc. Self-aligned isolation trench
JP4046069B2 (ja) 2003-11-17 2008-02-13 ソニー株式会社 固体撮像素子及び固体撮像素子の製造方法
JP2005347707A (ja) * 2004-06-07 2005-12-15 Sony Corp 固体撮像素子及びその製造方法
KR100772891B1 (ko) * 2005-10-04 2007-11-05 삼성전자주식회사 이미지 센서 및 그 제조 방법
US7557419B2 (en) * 2006-07-21 2009-07-07 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and apparatus for preventing or reducing color cross-talk between adjacent pixels in an image sensor device
KR20090033636A (ko) * 2007-10-01 2009-04-06 삼성전자주식회사 이미지 센서 및 그 제조 방법
KR20090035262A (ko) 2007-10-05 2009-04-09 삼성전자주식회사 이미지 센서 및 그의 제조 방법
JP2009124087A (ja) * 2007-11-19 2009-06-04 Oki Semiconductor Co Ltd 半導体装置の製造方法
US8212328B2 (en) 2007-12-05 2012-07-03 Intellectual Ventures Ii Llc Backside illuminated image sensor
JP2009194206A (ja) * 2008-02-15 2009-08-27 Sharp Corp 固体撮像素子およびその製造方法、電子情報機器
JP5422914B2 (ja) * 2008-05-12 2014-02-19 ソニー株式会社 固体撮像装置の製造方法
KR20090128899A (ko) 2008-06-11 2009-12-16 크로스텍 캐피탈, 엘엘씨 후면 조사 이미지 센서 및 그 제조방법
US8384224B2 (en) * 2008-08-08 2013-02-26 International Business Machines Corporation Through wafer vias and method of making same
JP5268618B2 (ja) 2008-12-18 2013-08-21 株式会社東芝 半導体装置
US8426938B2 (en) 2009-02-16 2013-04-23 Samsung Electronics Co., Ltd. Image sensor and method of fabricating the same
JP5330863B2 (ja) * 2009-03-04 2013-10-30 パナソニック株式会社 半導体装置の製造方法
JP5470928B2 (ja) 2009-03-11 2014-04-16 ソニー株式会社 固体撮像装置の製造方法
KR20100108109A (ko) 2009-03-27 2010-10-06 삼성전자주식회사 이미지 센서 및 그 제조 방법
US8263492B2 (en) * 2009-04-29 2012-09-11 International Business Machines Corporation Through substrate vias
KR20110037481A (ko) 2009-10-07 2011-04-13 주식회사 동부하이텍 후면 수광 이미지센서 및 그 제조방법
KR20110050091A (ko) 2009-11-06 2011-05-13 주식회사 동부하이텍 이미지 센서 및 그 제조 방법
FR2953992B1 (fr) * 2009-12-15 2012-05-18 Commissariat Energie Atomique Realisation de structures d'interconnexions tsv formees d'un contour isolant et d'une zone conductrice situee dans le contour et disjointe du contour
JP2011198966A (ja) * 2010-03-19 2011-10-06 Toshiba Corp 固体撮像装置及びその製造方法
US20110291287A1 (en) * 2010-05-25 2011-12-01 Xilinx, Inc. Through-silicon vias with low parasitic capacitance
JP5619542B2 (ja) * 2010-09-08 2014-11-05 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体基板の処理方法及び半導体装置の製造方法
US20120080802A1 (en) * 2010-09-30 2012-04-05 International Business Machines Corporation Through silicon via in n+ epitaxy wafers with reduced parasitic capacitance
US20120168890A1 (en) * 2011-01-04 2012-07-05 Yu Hin Desmond Cheung Image sensor structure
JP5606961B2 (ja) * 2011-02-25 2014-10-15 ルネサスエレクトロニクス株式会社 半導体装置
KR20130092884A (ko) * 2012-02-13 2013-08-21 에스케이하이닉스 주식회사 반도체 소자의 배선 구조체 및 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102044549A (zh) * 2009-10-14 2011-05-04 株式会社东芝 固态图像捕捉设备及其制造方法

Also Published As

Publication number Publication date
CN103456683A (zh) 2013-12-18
KR20130134162A (ko) 2013-12-10
US20130323875A1 (en) 2013-12-05
JP6185287B2 (ja) 2017-08-23
US9048354B2 (en) 2015-06-02
KR101934864B1 (ko) 2019-03-18
US9608026B2 (en) 2017-03-28
US20150263060A1 (en) 2015-09-17
JP2013251539A (ja) 2013-12-12

Similar Documents

Publication Publication Date Title
CN103456683B (zh) 形成通孔结构、制造图像传感器和集成电路器件的方法
US10062720B2 (en) Deep trench isolation fabrication for BSI image sensor
CN103296038B (zh) 图像传感器
CN104425531B (zh) 半导体器件及其制造方法
CN109427833B (zh) 光感测元件
US11329088B2 (en) Semiconductor apparatus and equipment
TWI531053B (zh) 半導體裝置與其形成方法與影像感測裝置
CN104347653A (zh) 固体摄像装置及固体摄像装置的制造方法
KR20150105076A (ko) 이미지 센서 및 그 제조방법
CN102637712B (zh) 半导体装置及其制造方法
CN103681708A (zh) Bsi芯片中的多金属膜叠层
CN109841640A (zh) 具有焊盘结构的图像传感器
CN112582375A (zh) 带侧壁互连结构的半导体装置及其制造方法及电子设备
TWI806077B (zh) 積體電路晶片、積體電路封裝以及形成接墊結構的方法
US20220165774A1 (en) Image sensor including a pixel seperation structure
US12027463B2 (en) Memory device and fabrication method thereof
TWI710126B (zh) 影像感測器、用於影像感測器的半導體結構及其製造方法
JP2004228407A (ja) 固体撮像素子および固体撮像素子の製造方法
US10304889B2 (en) Image sensor device and manufacturing method thereof
KR100856948B1 (ko) 이미지 센서 제조방법
CN111627943A (zh) 半导体装置及其形成方法
TWI815190B (zh) 積體電路晶片及其形成方法
CN111244071B (zh) 半导体器件
US20240014243A1 (en) Highly integrated image sensors using inter-substrate wiring structures
CN111244072B (zh) 半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant