CN104347653A - 固体摄像装置及固体摄像装置的制造方法 - Google Patents

固体摄像装置及固体摄像装置的制造方法 Download PDF

Info

Publication number
CN104347653A
CN104347653A CN201410085321.6A CN201410085321A CN104347653A CN 104347653 A CN104347653 A CN 104347653A CN 201410085321 A CN201410085321 A CN 201410085321A CN 104347653 A CN104347653 A CN 104347653A
Authority
CN
China
Prior art keywords
layer
semiconductor substrate
pixel
region
solid camera
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410085321.6A
Other languages
English (en)
Inventor
井上郁子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN104347653A publication Critical patent/CN104347653A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本发明涉及固体摄像装置及固体摄像装置的制造方法，固体摄像装置具备：具备第一面和与所述第一面对置的第二面的半导体基板；设置在所述半导体基板的所述第一面侧的电路；设置在所述半导体基板中、用于对来自所述第二面侧的光进行光电变换的像素；以及所述半导体基板的所述第二面侧的元件。

Description

固体摄像装置及固体摄像装置的制造方法
相关申请的参照：本申请享有2013年8月1日申请的日本专利申请2013－160565号的优先权的利益，该日本国专利申请的全部内容被援用到本申请中。
技术领域
本发明的实施方式涉及固体摄像装置及固体摄像装置的制造方法。
背景技术
CCD（Charge Coupling Device）图像传感器、CMOS（ComplementaryMetal Oxide Semiconductor）图像传感器等固体摄像装置被用于数字流摄像机、视频摄像机或监视摄像机等多种用途。
背面照射型图像传感器能够消除布线那样的、位于像素与微透镜之间的对光的障碍物。因此，背面照射型图像传感器能够提高相对于入射光的像素的灵敏度，能够减小光影。
因此，近年来，背面照射型图像传感器的开发得以推进。
发明内容
本发明所要解决的课题在于提供一种能够实现固体摄像装置的尺寸的缩小的固体摄像装置及固体摄像装置的制造方法。
一实施方式的固体摄像装置具备：具备第一面和与所述第一面对置的第二面的半导体基板；设置在所述半导体基板的所述第一面侧的电路；设置在所述半导体基板中、用于对来自所述第二面侧的光进行光电变换的像素；以及所述半导体基板的所述第二面侧的元件。
另外实施方式的固体摄像装置的制造方法具备如下步骤：在基板上，形成具备第一面和与所述第一面对置的第二面的半导体层，在所述半导体层的所述第一面侧形成像素及电路，所述像素对来自所述第二面侧的光进行光电变换，将所述基板除去，在所述半导体层的所述第二面侧形成元件。
根据上述构成的固体摄像装置及固体摄像装置的制造方法，能够实现固体摄像装置的尺寸的缩小。
附图说明
图1示出了包含实施方式的固体摄像装置的模块的一例。
图2示出了包含实施方式的固体摄像装置的模块的一例。
图3是示意地表示实施方式的固体摄像装置的构造例的俯视图。
图4是示意地表示实施方式的固体摄像装置的构造例的剖视图。
图5是表示固体摄像装置的像素阵列的构成例的等价电路图。
图6是用于说明实施方式的固体摄像装置的制造工序的一工序的图。
图7是用于说明实施方式的固体摄像装置的制造工序的一工序的图。
图8是用于说明实施方式的固体摄像装置的制造方法的一工序的图。
图9是用于说明实施方式的固体摄像装置的制造工序的一工序的图。
图10是用于说明实施方式的固体摄像装置的制造工序的一工序的图。
图11是用于说明实施方式的固体摄像装置的制造工序的一工序的图。
图12是用于说明实施方式的固体摄像装置的制造工序的一工序的图。
图13是用于说明实施方式的固体摄像装置的制造工序的一工序的图。
图14（a）及图14（b）示意地示出了实施方式的固体摄像装置的具体例。
图15（a）及图15（b）示意地示出了实施方式的固体摄像装置的具体例。
图16（a）及图16（b）示意地示出了实施方式的固体摄像装置的具体例。
图17（a）及图17（b）示意地示出了实施方式的固体摄像装置的具体例。
图18（a）及图18（b）示意地示出了实施方式的固体摄像装置的具体例。
图19（a）及图19（b）示意地示出了实施方式的固体摄像装置的具体例。
图20示意地示出了实施方式的固体摄像装置的具体例。
具体实施方式
实施方式所涉及的固体摄像装置具备：具备第一面和与所述第一面对置的第二面的半导体基板；设置在所述半导体基板的所述第一面侧的电路；设置在所述半导体基板中、用于对来自所述第二面侧的光进行光电变换的像素；以及所述半导体基板的所述第二面侧的元件。
以下，参照附图来详细地说明本实施方式。在以下的说明中，对于具有相同的功能及构成的要素，赋予相同附图标记，根据需要进行重复的说明。
［实施方式］
参照图1至图20对实施方式所涉及的固体摄像装置进行说明。
（1）构造
使用图1至图5对实施方式所涉及的固体摄像装置的构造进行说明。
图1及图2是用于说明本实施方式的固体摄像装置的示意图。图1是表示包含本实施方式的固体摄像装置（例如，图像传感器）100的模块的构成例的框图。图2是示意地表示包含本实施方式的图像传感器100的模块的构造例的剖视图。以下，将包含本实施方式的图像传感器100的模块称作摄像机模块。
如图1所示，摄像机模块包含图像传感器100。图1的摄像机模块除了图像传感器100之外，例如还包括DSP（Digital Signal Processor：数字信号处理器）101、光学透镜单元102、存储器103、显示器104及控制器105。
图像传感器100将与图像对应入射光（来自被摄体的光）变换为电信号。光学透镜单元102将入射光（来自被摄体的光）会聚于图像传感器100，将与入射光对应的图像成像在图像传感器100上。光学透镜单元102包含多个透镜。通过对各透镜的机械控制或电控制，能够控制光学透镜单元102的光学特性（例如，焦点距离）。
DSP（信号处理电路）101对从图像传感器100输出的电信号进行处理。存储器103存储来自DSP101的信号。存储器103能够存储从外部赋予的信号及数据。
显示器104对来自DSP101的信号或者来自存储器103的信号进行显示。来自DSP101的信号及来自存储器103的信号是由图像传感器100取得的与来自被摄体的光对应的图像数据（静止图像数据或者动态图像数据）。控制器105对摄像机模块内的各构成部101～104的动作进行控制。
如图2所示，图像传感器100被封装化及模块化，设置在电路基板（也称作印刷电路基板、模块基板或者柔性基板）200上。图像传感器100的芯片例如是使用导线架、BGA（Ball Grid Array）等基板（以下称作封装基板）而被封装化的。
包含光学透镜单元102的透镜支架117安装于图像传感器100。来自光学透镜单元102的光经由安装于图像传感器100的微透镜阵列ML，向图像传感器100的像素阵列照射。
滤光片或保护膜等的层叠体114通过粘合剂而安装于图像传感器100与光学透镜单元102之间。
包含图像传感器100的摄像机模块通过电极（焊锡球或销）118而与在电路基板200内形成的连接器（未图示）或者布线（未图示）连接。由此，摄像机模块与电路基板200上的其他器件（模块或者封装）连接。屏蔽部119以覆盖图像传感器100的侧面的方式安装于图像传感器100及透镜支架117。例如，DSP101、存储器103及控制器105与图像传感器100电连接即可，既可以设置在与图像传感器100相同的基板（封装基板或者电路基板）上，也可以设置在与图像传感器100不同的基板上。DSP101、存储器103及控制器105既可以设置在屏蔽部119的外部，也可以设置在屏蔽部119内。
参照图3至图5，对本实施方式的图像传感器100的构造进行说明。图3是示意地表示本实施方式的图像传感器100的平面构造的图。图4是示意地表示本实施方式的图像传感器100的截面构造的图。
如图3及图4所示，在本实施方式的图像传感器100中，形成有用于驱动像素阵列120及像素阵列120的电路的区域（以下称作周边电路区域）125A、125B被设置在1个半导体基板（芯片）30内。半导体基板30具有：第一面FS；以及第二面BS，在与第一面FS垂直的方向上与第一面FS对置。
本实施方式的图像传感器100从半导体基板30的第二面BS侧取入来自被摄体的光。本实施方式的图像传感器100在半导体基板30的第一面FS侧设置有图像传感器的电路内的晶体管及多层布线构造的层间绝缘膜90，在半导体基板30的第二面BS侧，设置有图像传感器100所使用的无源元件RE、CE。
像素阵列120包含多个单位单元20。各单位单元20包含用于将来自外部的入射光变换为电信号的像素（也称作光电变换元件）。1个单位单元20包含至少1个像素。在周边电路区域125A、125B内，设置有逻辑电路、模拟电路，更具体地说，设置有用于控制像素阵列120的动作的电路及用于处理来自像素阵列120的信号的电路等。
相互邻接的单位单元20及其所包含的像素通过元件分离区域9A而被分离。各单位单元20及像素的形成区域被元件分离区域9A包围。在像素阵列120与周边电路区域125A、125B之间，设置有元件分离区域9B。
在本实施方式中，像素是使用光电二极管而形成的。1个光电二极管对应于1个像素。例如，使用作为像素的光电二极管1来形成CMOS（Complementary Metal Oxide Semiconductor）传感器或者CCD（ChargeCoupling device）传感器。
在此，使用图5对像素阵列120的内部构成的一例进行说明。图5是表示像素阵列120及其附近的电路的电路构成例的图。
如图5所示，多个单位单元UC在像素阵列120内以矩阵状配置。各单位单元UC设置在读出控制线RD1、RD2与垂直信号线VSL的交叉位置。
图5所示的单位单元UC为1个单位单元UC包含2个像素的2像素1单元构造。在2像素1单元构造的单位单元UC中，1个浮动扩散部6被2个光电二极管1A、1B共用。
单位单元UC例如包含2个读出晶体管2A、2B、复位晶体管3、地址晶体管4及放大晶体管5。在2像素1单元构造的单位单元UC中，2个读出晶体管2A、2B分别为了光电二极管1A、1B而设计。在2像素1单元构造的单位单元UC中，复位晶体管3、地址晶体管4及放大晶体管5被2个光电二极管1A、1B共享。
光电二极管1A、1B的阴极经由读出晶体管2A、2B的电流路径，分别与浮动扩散部6连接。光电二极管1A、1B将经过微透镜及滤色器而入射至光电二极管的光变换为信号电荷（电信号），对该电荷进行积蓄。以下，在不区分光电二极管1A、1B的情况下，记作光电二极管1。
读出晶体管2A、2B对各自的光电二极管1A、1B的信号电荷的积蓄及传送进行控制。读出晶体管2A、2B的栅极分别与读出控制线RD1、RD2连接。读出晶体管2A、2B的电流路径的一端分别与光电二极管1A、1B的阴极连接。读出晶体管2A、2B的电流路径的另一端与浮动扩散部6连接。以下，在不区分读出晶体管2A、2B的情况下，记作读出晶体管2。
复位晶体管3对浮动扩散部6的电位（放大晶体管5的栅极电位）进行复位。复位晶体管3的栅极与复位控制线RST连接。复位晶体管3的电流路径的一端与浮动扩散部6连接，复位晶体管3的电流路径的另一端与电源端子连接。
地址晶体管4作为用于选择单位单元UC（使单位单元UC活化）的选择元件发挥功能。地址晶体管4的栅极与地址控制线ADR连接。地址晶体管4的电流路径的一端与放大晶体管5的电流路径的另一端连接，地址晶体管4的电流路径的另一端与电源端子连接。
放大晶体管5对浮动扩散部6所保持的来自光电二极管1的信号进行放大。放大晶体管5的栅极与浮动扩散部6连接。放大晶体管5的电流路径的一端与垂直信号线VSL连接，放大晶体管5的电流路径的另一端与地址晶体管4的电流路径的一端连接。被放大晶体管5放大后的信号作为单位单元（或者像素）的信号输出给垂直信号线VSL。
垂直移位寄存器133在各焊料中与2支的读出控制线RD1、RD2、地址控制线ADR及复位控制线RST连接。垂直移位寄存器133对读出控制线RD1、RD2、地址控制线ADR及复位控制线RST的电位（信号电平）进行控制，以焊料单位来控制和选择像素阵列120内的多个单位单元UC（及像素）。
AD变换电路131与垂直信号线VSL连接。AD变换电路131包含处理单元PU，该处理单元PU将来自单位单元UC的模拟信号变换为数字信号，或者对来自单位单元UC的信号进行CDS（Correlated Double Sampling：相关二重取样）处理。
负载晶体管134被用作相对于垂直信号线VSL的电流源。负载晶体管134的电流路径的一端经由垂直信号线VSL与放大晶体管3的电流路径的一端连接。负载晶体管134的电流路径的另一端与电源端子（例如，接地端子）连接。负载晶体管134的栅极与负载晶体管134的电流路径的另一端连接。
另外，各单位单元UC也可以不包含地址晶体管4。该情况下，在单位单元UC中，复位晶体管3的电流路径的另一端与放大晶体管5的电流路径的另一端连接。在单位单元UC不包含地址晶体管4的情况下，也不设置地址信号线ADR。
单位单元UC既可以是包含1个像素的1像素1单元构造，也可以是如4像素1单元构造或8像素1单元构造那样1个单位单元包含3个以上像素（光电二极管）的电路构成（多像素1单元构造）。在包含多个像素的单位单元内，3个以上光电二极管被1个浮动扩散部及复位晶体管、放大晶体管及地址晶体管共享。在包含多个像素的单位单元中，按照每个光电二极管设置有1个读出晶体管。
图4中，为了简化图示，而仅图示了单位单元20的构成要素中的光电二极管1、读出晶体管2及浮动扩散部6。
如图4所示，光电二极管1在形成有像素阵列120的单位单元20的区域（以下称作单位单元形成区域20），形成在半导体基板（或者半导体层）30内。光电二极管1由在N型（或者P型）的半导体基板30内形成的至少1个杂质层（杂质半导体层、杂质半导体区域）10形成。光电二极管1的至少1个杂质层10具有N型的导电型。但是，为了提高光电二极管1的特性（例如，灵敏度），也可以通过导电型及杂质浓度不同的多个杂质层来形成光电二极管1。由光电二极管1光电变换得到的与入射光的光量相应的电荷，在光电二极管1的杂质层10内产生并被积蓄在杂质层10内。
例如，在光电二极管1的杂质层10的表层（上表面），设置有P型的导电型的杂质层（以下称作表面屏蔽层）11。表面屏蔽层11抑制因杂质引起的光电二极管1的特性恶化、例如暗电流的产生。
在半导体基板30的半导体区域（例如，P型的半导体区域）38内，设置有作为浮动扩散部6的杂质层60。浮动扩散部6的杂质层60例如具有N型的导电型。在作为浮动扩散部6的杂质层60内，保持（积蓄）有经由读出晶体管2从光电二极管1输出的电荷。
在光电二极管1与浮动扩散部6之间，读出晶体管2设置在半导体基板30上。读出晶体管2的栅电极22隔着栅极绝缘膜21地设置在半导体基板30的P型杂质区域（以下记作P型区域）38上。例如，在半导体区域38内形成的杂质层（未图示）被用作读出晶体管2的源极和漏极。也可以是，光电二极管1所包含的杂质层或者作为浮动扩散部6的杂质层被用作读出晶体管2的源极和漏极。
在元件分离区域9A内设置的元件分离层98以将相互邻接的单位单元20及相互邻接的光电二极管1都包围的方式设置在半导体基板30内。通过元件分离层98，使得相互邻接的单位单元20及光电二极管1被电分离。像素阵列120内的元件分离层98例如通过杂质层（以下称作元件分离杂质层）来形成。作为元件分离层的杂质层98例如具有P型的导电型。另外，像素阵列120内的元件分离层98也可以是STI（Shallow Trench Isolation）构造的绝缘膜（元件分离绝缘膜）。
在周边电路区域125A、125B内，例如设置有图5的AD变换电路131、垂直移位寄存器133等电路。
周边电路区域125A、125B例如通过元件分离区域9B而相对于像素阵列120电分离。在用于对周边电路区域125A、125B进行划分的元件分离区域9B内，例如埋入有STI构造的元件分离绝缘膜99，或设置有元件分离杂质层31B、98。
例如，在周边电路区域125A为模拟电路区域的情况下，在模拟电路区域125A的半导体基板30内设置有P型杂质区域（P型区域）31A。例如，P型区域31A与被施加有接地电位（接地电位）的金属层（未图示）连接。用于对P型区域31A施加接地电位的金属层既可以设置在第一面FS侧，也可以设置在第二面BS侧。
例如，在周边电路区域125B为逻辑电路区域的情况下，在逻辑电路区域125B的半导体基板30内设置有N型杂质区域（以下记作N型区域）32。在逻辑电路区域125B、以将N型区域32的周围包围的方式设置有P型区域31B。周边电路区域125A、125B的P型区域31A、31B以从半导体基板30的第一面FS到达第二面BS的方式形成。
在模拟电路区域125A的P型区域31A内及逻辑电路区域125B的N型区域32内分别设置有P型或者N型的沟井区域39。在沟井区域39内，设置有场效应晶体管那样的、图像传感器100的周边电路的构成元件。图4中示出了作为周边电路的构成元件的场效应晶体管7。
在模拟及逻辑电路区域125A、125B内，场效应晶体管（例如，MOS晶体管）7设置在沟井区域39内。在沟井区域39内，设置有作为晶体管7的源极/漏极的2个杂质层（扩散层）73。在2个扩散层73间的沟井区域39上方，隔着栅极绝缘膜71、设置有栅电极72。2个扩散层73间的沟井区域39为晶体管7的沟道区域。场效应晶体管7是P沟道型还是N沟道型，或者是增强型还是减弱（depletion）型，是根据设置有场效应晶体管7的沟井区域39的导电型、或者作为源极/漏极的杂质区域（扩散层）73的导电型来决定的。
另外，在上述的例子中示出了模拟电路区域125A内的P型区域31A及逻辑电路区域125B内的N型区域32，但是也可以是各周边电路区域125A、125包含P型及N型区域的双方，也可以是N型区域设置在模拟电路区域125A内，也可以是P型区域设置在逻辑电路区域125B内。以下，在不区分周边电路区域125A、125B的情况下，记作周边电路区域125。
多个层间绝缘膜（例如，硅氧化膜）90以覆盖晶体管2、7各自的栅电极22、72及光电二极管1的上表面（表面屏蔽层11）的方式，层叠在半导体基板30上。
对本实施方式的图像传感器100使用了多层布线（multi-layerinterconnection）技术。即，根据各布线水平面（以基板的主面为基准的高度），多个导电层91分别设置在层叠的层间绝缘膜90内。导电层91通过埋入在各个层间绝缘膜90内的插头92，与位于上方或者下方的布线水平面的其他导电层91电连接。导电层91例如为包含铜（Cu）或者铝（Al）的金属层。例如，由铜（或者铜合金）构成的导电层91具有金属镶嵌（グマシン）构造，埋入在层间绝缘膜90内形成的槽（金属镶嵌槽）内。
例如，在晶体管2、7各自的栅电极22、72、源极/漏极73及半导体基板30上形成的元件的端子，经由接触插头92，与位于从半导体基板30侧数第一层（最下层）的布线水平面上的导电层（布线）91连接。各层间绝缘膜90内的导电层91经由插头92，与上层（或者下层）的布线水平面的导电层91连接，由此，在半导体基板30上设置的多个元件相互连接。由此，形成了图像传感器100所包含的多个电路。
另外，导电层91除了包括将元件间及电路间连接的布线之外，还包括不与元件及电路连接的虚拟层、防止相对于光电二极管的光的入射的遮光膜。虚拟层设置在层间绝缘膜内，以调整在各布线水平面的层间绝缘膜上设定的被覆率（某区域的面积与该区域内的金属图案的面积的比率）。
这样，通过多层布线技术，层叠的层间绝缘膜90包含在各布线水平面上设置的多层布线91。
在最上层的层间绝缘膜90上设置有支撑基板85。支撑基板85例如经由粘合层（保护层、平坦化层）88层叠在层间绝缘膜90上。支撑基板85例如使用硅基板、绝缘性基板。通过支撑基板85，支撑有背面照射型图像传感器100。
也可以在支撑基板85与层间绝缘膜90之间设置通过再布线技术形成的布线（未图示）。以下，将通过再布线技术形成的布线称作再布线（Re-Distribution Layer）。
在本实施方式中，将设置有晶体管2、7各自的栅电极22、72的半导体基板30的面（第一面）FS称作半导体基板30的表面。在半导体基板30的表面FS上，设置有通过多层布线技术形成的层间绝缘膜90。层间绝缘膜90设置在半导体基板30与支撑基板85之间。在本实施方式中，将半导体基板30的与表面FS对置的面（第二面）BS称作半导体基板30的背面BS。另外，图3示意地示出了对图像传感器从背面BS侧观察时的图像传感器的平面构造。以下，在不区分半导体基板30的表面FS和背面BS的情况下，将这些面称作主面。
在本实施方式中，如图4所示，在半导体基板30的背面BS，经由平坦化层89，设置有滤色器层CF。滤色器层CF在与半导体基板30的主面（表面及背面）垂直的方向上设置在滤色器层CF与像素阵列120重叠的位置。平坦化层89是具有作为保护层及粘合层的功能的至少1层绝缘膜。
例如，单板式的图像传感器在单个像素阵列120中取得多个颜色信息。在该情况下，滤色器层CF相对于1个像素（光电二极管1），例如具有使与红色（R）对应的波长域的光透射的滤光片（也称作色素膜）、使与绿色（G）对应的波长域的光透射的滤光片及使与蓝色（B）对应的波长域的光透射的滤光片。以红色、蓝色及绿色当中的1种颜色的滤光片与1个光电二极管1（或者单位单元20）对应的方式设置在滤色器层CF内。
滤色器层CF的各滤光片排列成具有规定图案。另外，滤色器层CF也可以具有使与除了红色、绿色及蓝色之外还有黄色（Y）对应的波长域的光透射的滤光片，或者，使可见光的全波长域透射的白色（W）的滤光片。滤色器层CF例如具有拜耳排列或WRGB排列等规定的排列图案。
微透镜阵列ML经由保护层（未图示）及粘合层（未图示）安装在滤色器层CF上。
微透镜阵列ML在与半导体基板30的主面垂直的方向上，经由滤色器层CF，设置在半导体基板30的背面BS侧的像素阵列120上方。微透镜阵列ML是通过与1个像素（光电二极管1）分别对应的微透镜二维排列而形成的。各微透镜相对于各像素1使入射光聚光。
安装有滤色器层CF及微透镜阵列ML的面是半导体基板30的背面BS。形成有元件的半导体基板30由层间绝缘膜90和微透镜阵列ML夹着。这样，在本实施方式的图像传感器100中，微透镜阵列ML及滤色器层CF设置在与设置有晶体管2、7的栅电极22、72及层间绝缘膜90的面（表面）FS相反一侧的面（背面）BS上。来自被摄体的光经由微透镜阵列ML及滤色器层CF，从半导体基板30的背面BS侧向像素阵列120照射。
将如本实施方式的图像传感器100那样被摄体的光从与设置有层间绝缘膜90（及支撑基板85）的半导体基板30的表面FS对置的背面BS侧向光电二极管照射的构造的图像传感器，称作背面照射型图像传感器。
例如，在半导体基板30的背面BS上，设置有覆盖单位单元20X的遮光膜81X。像素阵列120内的被遮光膜81X覆盖的区域129为光学黑区域（以下，记作OB区域或者遮光区域）129。通过OB区域129内的单位单元20X，生成了对像素阵列120（例如，复位晶体管或者放大晶体管）施加的基准电位、或者用于修正有效区域129内的单位单元20中的暗电流的电位（或者电流）。以下，将像素阵列120内的OB区域129以外的区域121称作有效区域121。
例如，在OB区域129，颜色不同的多个滤光片的层叠膜CFX设置在该膜CFX与遮光膜81X上下重叠的位置。由此，提高了相对于OB区域129的遮光性。在多个滤光片的层叠膜CFX设置在OB区域129内的情况下，也可以是在OB区域129内不设置遮光膜81X。另外，也可以是不相对于OB区域129形成微透镜。
例如，在半导体基板30的背面BS侧，在像素阵列120的半导体基板30内，设置有作为屏蔽层的杂质层19。半导体基板30的背面BS侧的屏蔽层（以下，称作背面屏蔽层）19抑制由设置在微透镜阵列ML与半导体基板30之间的各层89、81X、CF引起的杂质扩散到半导体基板30内。由此，抑制了因来自半导体基板30的背面BS侧的杂质的扩散引起的单位单元20的构成要素2、3、6的特性恶化。
通过在半导体基板30的表面FS上设置的垫片及在半导体基板30的背面BS侧设置的垫片81、81A，而在图像传感器100与外部装置之间进行信号输入输出，或向图像传感器100供给电压。
例如，最上层的层间绝缘膜90内的导电层（布线）91、或者最上层的层间绝缘膜90上的再布线（未图示）、或者支撑基板85上（或者内部）的金属层（未图示）被用作半导体基板30的表面FS侧的垫片。以下，将在形成有图像传感器的半导体基板30的表面FS侧设置的垫片称作表面侧垫片。另外，背面照射型图像传感器也可以不包含表面侧垫片。
如图3及图4所示，在半导体基板30的端部（半导体基板30的外周部），设置有多个接触区域180。接触区域180例如与像素阵列120及周边电路区域125A、125B邻接。在图3中示出了接触区域180设置在像素阵列120与周边电路区域125A、125B邻接的方向上的半导体基板30的一端及另一端。其中，根据图像传感器100在芯片内的布局，接触区域180也有时设置在与像素阵列120与周边电路区域125A、125B邻接的方向交叉的方向上的半导体基板30的一端及另一端，也有时以包围像素阵列120及周边电路区域125A、125B的方式沿着四边形状的芯片的各边而设置。
接触区域180包含半导体基板30内的P型或者N型的杂质区域31C。在接触区域180内，通过TSV（Through Silicon Via）技术，以从半导体基板30的表面FS侧朝向背面BS侧贯通半导体基板30的方式，在半导体基板30内形成有贯通孔（开口部）T1。
在该贯通孔T1内，埋入有贯通电极（也称作贯通孔）82。在贯通孔T1的内部的侧面（侧壁）上，设置有绝缘膜（未图示），贯通电极82通过绝缘膜而相对于半导体基板30电分离。贯通电极82经由最下层（半导体基板30的最表面FS侧）的层间绝缘膜90内的插头92，与层间绝缘膜90内的最下层的导电层91连接。例如，在各接触区域180内，设置有1个或者多个贯通电极82及1个或者多个贯通孔。
在半导体基板30的背面BS上，多个垫片81设置在接触区域180内。
1个垫片81与1个或者多个贯通电极82连接。在垫片81与半导体基板30的背面BS之间，设置有绝缘膜（未图示），垫片81通过该绝缘膜而相对于半导体基板30电分离。
垫片81经由贯通电极82及层间绝缘膜90内的插头92，与半导体基板30的表面FS上的导电层（例如，最下层的布线水平面的布线91）连接。以下，将设置在用于形成图像传感器100的半导体基板的背面BS上的垫片81称作背面侧垫片81。
例如，将用于向图像传感器施加驱动电压（电源电压）Vdd或者接地电压（接地电压）Vss的电源垫片、信号的输入输出用的垫片、与测试销或者监视销连接的垫片等，作为表面侧垫片及背面侧垫片81，设置在图像传感器100内。
贯通电极82使用包含高浓度杂质的半导体（例如，多晶硅）来形成。背面侧垫片81使用金属层（例如将铝或者铜作为主成分来包含的金属）来形成。例如，背面侧垫片81与遮光膜81X实质上同时形成，由与遮光膜81X相同的材料（将铝或者铜作为主成分来包含的金属）构成。贯通电极82也可以使用金属来形成。
多个背面侧垫片81及接触区域180沿着图像传感器100的芯片30的各边而排列。以下，将芯片的各边上的背面侧垫片81、81A排列的方向称作垫片排列方向。
例如，在半导体基板30的背面BS上，设置有作为布线的金属层（以下，称作背面侧布线）。背面侧布线与背面侧垫片81、半导体基板30的背面BS侧的遮光膜81X实质上同时形成，使用相同的材料来形成。
在半导体基板30的外周，例如在接触区域180内，保护环（未图示）设置于在半导体基板30内设置的槽（或者贯通孔）内。例如，保护环通过与贯通电极82共同的工序，实质上同时形成。在该情况下，保护环由与贯通电极82相同的材料构成。
如图3及图4所示，在实施方式的背面照射型图像传感器100中，元件CE、RE设置在半导体基板30的背面BS侧。在半导体基板30的背面BS侧设置的元件CE、RE为无源元件，例如为电容元件CE或者电阻元件RE。
以下，为了便于说明，将本实施方式中的在半导体基板30的背面BS侧（来自被摄体的光的受光面侧）设置的电容元件CE及电阻元件RE称作背面侧电容元件CE及背面侧电阻元件RE。此外，在不区分背面侧电容元件CE及背面侧电阻元件RE的情况下，将在半导体基板30的背面BS侧设置的元件称作背面侧无源元件或者背面侧元件。
背面侧无源元件CE、RE经由背面侧布线81A、81B、81E、81F与背面侧垫片81、贯通电极82连接。
在本实施方式中，背面侧电容元件CE及背面侧电阻元件RE设置在半导体基板30的背面BS侧的周边电路区域125内。背面侧电容元件CE及背面侧电阻元件RE设置在与半导体基板30的表面FS侧的电路及元件（例如，晶体管）在与基板的主面垂直的方向上重叠的位置。
例如，背面侧电容元件CE包括：半导体基板30的背面BS侧的半导体区域31A内的扩散层83C；在半导体基板30的背面侧设置在扩散层83C上的绝缘膜（诱电膜）88C；以及在半导体基板30的背面侧设置在绝缘膜88C上的金属层84C。例如，在半导体区域31A为被接地的P型区域的情况下，电容元件CE的扩散层83C为N型扩散层。
背面侧电容元件CE中的扩散层83C与金属层84C隔着绝缘膜88C相互对置。扩散层83C及金属层84C被用作电容元件CE的电极。以下，将电容元件CE的扩散层83C及金属层84C称作电容器电极83C、84C。此外，将电容器电极83C、84C间的绝缘膜88C称作电容器绝缘膜（或者，电容器诱电膜）88C。
控制电容元件CE的作为电极的扩散层83C与金属层84的对置面积、电容器绝缘膜88C的膜厚及电容器绝缘膜88C的材料（介电常数）当中的至少1个，以形成规定静电容的电容元件CE。
在背面侧电容元件CE的作为电容器电极的扩散层83C上，直接或者经由接触部（未图示），连接有电容元件CE的作为端子（或者，背面侧布线）的金属层81E。在背面侧电容元件CE的作为电容器电极的金属层84C上，直接或者经由接触部（未图示），连接有背面侧布线81F。
背面侧电容元件CE经由接触部及背面侧布线81E、81F与背面侧垫片81连接，经由贯通电极82及布线81E、81F、91与半导体基板30的表面侧的电路连接。背面侧电容元件CE被用作用于使周边电路的电容元件或者电源稳定化的电容器等。
另外，在设置有背面侧电容元件CE的扩散层83C的半导体区域为N型区域的情况下，作为电容器电极的扩散层83C为P型扩散层。
例如，背面侧电阻元件RE包括：半导体基板30的背面侧的半导体区域（例如，N型区域）32内的扩散层（例如，P型扩散层）83R；以及在半导体基板30的背面侧位于扩散层83R的一端及另一端上的金属层81A、81B。背面侧电阻元件RE的金属层81A、81B直接或者经由接触部（未图示）与背面侧电阻元件RE的扩散层83R连接。金属层81A、81B也可以直接与扩散层83R接触。
背面侧电阻元件RE中的扩散层83R被用作电阻元件RE的电阻体。
例如，背面侧电阻元件RE的金属层81A、81B被用作电阻元件RE的端子。例如，金属层81A、81B与背面侧布线连续，背面侧电阻元件RE与背面侧布线连接。
背面侧电阻元件RE经由接触部（未图示）及背面侧布线81A、81B与背面侧垫片81连接，或者经由贯通电极82及布线91与半导体基板30的表面侧的电路连接。背面侧电阻元件RE例如被用作电压调整用的电阻元件或者周边电路的电阻元件等。
另外，在设置有背面侧电阻元件RE的扩散层83R的半导体区域为P型区域的情况下，扩散层83R为N型扩散层。
也可以是，仅使用在半导体基板30的背面BS侧设置的电容元件CE及电阻元件RE，在半导体基板30的背面BS侧形成具有某种功能的电路（例如，过滤或延迟电路）。
在图3及图4所示的例子中，作为背面侧无源元件的电容元件CE及电阻元件RE分别连接在背面侧垫片81间，但是也可以如后述那样，背面侧无源元件CE、RE与半导体基板30的表面FS侧的布线、元件及电路连接。
例如，也可以是，诱导元件（电感器）作为本实施方式的图像传感器的背面侧元件，设置在半导体基板30的背面BS侧。可以是背面照射型图像传感器100中使用的无源元件全部设置在半导体基板30的背面BS侧，也可以是在半导体基板30的表面FS侧设置电阻元件及电容元件。此外，在图3及图4所示的例子中，为了简化图示而示出了电阻元件及电容元件各设有1个的例子，但是也可以是多个电阻元件及多个电容元件设置在半导体基板30的背面BS侧。此外，作为背面侧无源元件，可以是仅电阻元件设置在半导体基板30的背面BS侧，也可以是仅电容元件设置在半导体基板的背面BS侧。
本实施方式的背面照射型图像传感器在来自被摄体的光的受光面侧即半导体基板30的背面BS侧，设置有无源元件CE、RE。
如本实施方式的图像传感器那样，以使在半导体基板30的背面BS侧设置的元件CE、RE与在半导体基板30的表面FS侧设置的电路及元件在与半导体基板30的主面垂直的方向上上下重叠的方式，图像传感器100的无源元件CE、RE设置在半导体基板30的背面BS侧。由此，在本实施方式中，在与半导体基板30的主面平行的方向上，能够减少图像传感器100的芯片30内的无源元件的占有面积。结果，本实施方式的图像传感器100能够缩小图像传感器的芯片的尺寸。
包含本实施方式的图像传感器的摄像机模块能够将在一般的摄像机模块中在搭载有摄像机模块的电路基板上设置的元件，设置在图像传感器的背面侧，能够减少电路基板200上的无源元件的配置区域的面积。结果，根据包含本实施方式的图像传感器100的摄像机模块，能够使摄像机模块小型化。
此外，根据本实施方式，通过芯片及模块的尺寸的缩小，能够减少图像传感器及摄像机模块的成本。
如以上那样，根据实施方式的固体摄像装置，能够实现固体摄像装置（包含图像传感器及图像传感器的摄像机模块）的尺寸的缩小。
（2）制造方法
参照图6至图13对本实施方式的固体摄像装置（例如，图像传感器）的制造方法进行说明。
图6至图13是示意地表示本实施方式的图像传感器的制造方法的各工序中的截面构造的图。在此，除了图6至图13之外，还适当地使用图1至图4来对本实施方式的图像传感器的制造方法的各工序进行说明。另外，在本实施方式的图像传感器的制造方法中，只要能够确保工序的匹配性即可，后述的各构成要素的形成顺序也可以适当地变更。
如图6所示，在基板300上，形成有半导体层30。例如，基板300为SOI（Silicon On insulator）基板300。SOI基板300包括：半导体基板（例如，硅基板）301上的作为绝缘层的BOX（Buried Oxide）层302；BOX层302上的SOI层303。SOI层303是具有50nm～100nm程度的膜厚的结晶层（外延生长层）。SOI层303包含有1×1015～1017cm-3程度的杂质浓度的N型掺杂剂。
半导体层30形成在SOI层303上。半导体层30例如为N型的外延生长层30。例如，SOI层303上的外延生长层30形成为具有3μm至8μm程度的膜厚。此外，例如，外延生长层30形成为具有1×1014～1017cm-3程度的N型掺杂剂的杂质浓度。
SOI层303上的外延生长层30被用作用于形成本实施方式的图像传感器100的半导体基板30。
在外延生长层30上，使用CVD（Chemical Vapor Deposition）法或者热氧化法形成有硅氧化膜（未图示）。在外延生长层30上的硅氧化膜上，例如使用CVD法形成有硅氮化膜（未图示）。在外延生长层30上形成有由硅氧化膜与硅氮化膜的层叠膜构成的硬掩模层（未图示）。
在硬掩模层上，涂敷有抗蚀剂膜900。通过光刻及蚀刻，在抗蚀剂膜900内，形成有用于使外延生长层30露出的开口部。抗蚀剂膜900的开口部形成在形成有使外延生长层30的表面与背面贯通的通孔（贯通孔）的位置处。此时，在形成有保护环的位置处，开口形成在抗蚀剂膜900内。
形成有开口的抗蚀剂膜900被用于掩模中，在外延生长层30内，以到达BOX层302或者SOI层303的方式，在接触形成区域180内形成埋入有贯通电极的成为贯通孔的沟槽T1。与形成沟槽T1的同时，形成埋入有保护环的沟槽。例如，以在外延生长层303内贯通的方式形成沟槽T1，在沟槽T1的形成位置处，SOI层303的上表面露出。
如图7所示，在除去了抗蚀剂膜之后，对在所形成的沟槽（贯通孔）T1内露出的外延生长层30实施氧化处理，在外延生长层30内的沟槽T1的内侧面（侧壁）上，形成氧化膜（未图示）。此外，在外延生长层30内的沟槽T1的内侧面（氧化膜）上，通过例如CVD法，以硅氮化膜填满沟槽T1内部的方式形成硅氮化膜（未图示）。另外，硅氮化膜也可以通过氮化处理来形成。
并且，高浓度中掺杂有杂质的多晶硅层82例如使用CVD法及CMP（Chemical Mechanical Polishing）法，被埋入外延生长层30内的沟槽T1。
通过图6及图7所示的工序，在外延生长层30的沟槽（贯通孔）T1内形成从外延生长层（半导体基板）30的表面侧达到背面侧的作为贯通电极的导电体82。
另外，在接触形成区域180内形成的沟槽T1及贯通电极82的个数也可以根据接触形成区域180的垫片的形成区域而不同。
如图8所示，通过光刻及RIE（Reactive Ion Etching：反应离子蚀刻），在外延生长层30内的规定区域内形成元件分离槽。在元件分离槽内，通过CVD法或者涂敷法，埋入有绝缘体。由此，在外延生长层30内的规定位置形成STI构造的元件分离绝缘膜99。例如，元件分离绝缘膜99形成在通过之后的工序形成的周边电路区域125A、125B内的N型杂质区域（例如，N型沟井区域）与P型杂质区域（例如，P型沟井区域）的边界上及像素阵列120内。
在与用于形成元件分离绝缘膜99的工序不同的工序中，通过将抗蚀剂膜（未图示）用于掩模的离子注入，外延生长层30内依次形成杂质区域31A、31B、98。
例如，在N型的外延生长层30内，通过将具有开口的抗蚀剂膜用于掩模的离子注入，在与规定的元件形成区域及元件分离区域对应的位置形成P型杂质半导体区域（P型区域）31A、98。P型区域31A被用作像素阵列120内及周边电路区域125A、125B的元件形成区域31A。P型区域31B、98被用作像素阵列120与周边电路区域125A、125B的元件分离杂质层、或者像素阵列120内的元件分离杂质层98。
例如，在形成元件形成区域及元件分离区域内的P型区域31A、98的同时，在图像传感器的接触区域180内，形成P型区域31C。另外，接触区域180也可以是N型杂质半导体区域（N型区域）。
例如，离子注入中的离子的加速能量被设定为100keV至3MeV程度。其中，加速能量的上限根据离子注入装置的性能、生产率及工序而适当地变更。离子的加速能量优选设定为3MeV以下。例如，在形成P型区域31A、31B、98时的硼的掺杂量设定为1×1011至1013cm-2程度。例如，P型区域31A、31B、98形成为具有1×1015cm-3至1017cm-3程度的杂质浓度。
在形成了P型区域31A、31B、98、除去了用于形成P型区域31A、31B、98的掩模之后，在与规定的元件形成区域及元件分离区域对应的位置，在外延生长层30上形成具有开口的其他抗蚀剂膜（未图示）。抗蚀剂膜的开口部形成在与形成有N型区域的区域对应的位置。将具有该开口的抗蚀剂膜用于掩模，通过离子注入，在周边电路区域125A、125B内形成N型区域32。
之后，在形成有元件的P型或者N型区域31A、32内，通过将抗蚀剂膜用于掩模的离子注入，适当地形成P型或者N型的沟井区域39。
在该工序中，例如，在形成P型沟井区域的同时，在像素阵列120内被P型的元件分离杂质层98包围的区域（单元形成区域）20内，通过将抗蚀剂膜用于掩模的离子注入，在外延生长层30内形成P型区域（沟井区域）38。
如以上所述那样，通过图8所示的工序，在半导体层30内，形成将邻接的元件电分离的元件分离绝缘膜99及元件分离杂质层98。由此，在各个SOI基板300上的半导体层30内划分出像素阵列120、周边电路区域125A、125B。在像素阵列120及周边电路区域125A、125B的各元件形成区域内，形成有P型或者N型区域31A、32、38、39。在像素阵列120内，形成有单元形成区域20。
另外，也可以是，在形成了P型及N型区域31A、31B、32、38、39、98之后，在半导体层30内形成元件分离绝缘膜99。
如图9所示，在像素阵列120的单元形成区域20内及周边电路区域125A、125B的沟井区域38、39内，形成有图像传感器所包含的元件。
例如通过对外延生长层30的热氧化处理，在外延生长层30的露出的面上形成晶体管2、7各自的栅极绝缘膜21、71。在所形成的栅极绝缘膜21、71上，通过CVD法堆积多晶硅层。然后，通过光刻及RIE法，对多晶硅层进行加工，在外延生长层30的表面（第一面）上以夹着栅极绝缘膜21、71的方式形成具有规定的栅极长度及规定的栅极宽度的栅电极22、72。
例如，在像素阵列120内，所形成的栅电极22及抗蚀剂膜（未图示）被用作掩模，通过离子注入法在单元形成区域20内形成光电二极管1的N型杂质层（N型区域）10。此外，在所形成的N型杂质层10的表层，通过离子注入形成作为表面屏蔽层的P型杂质层11。此外，在单元形成区域20内的P型区域38内，分别形成作为浮动扩散部的N型杂质层60及作为晶体管（例如，读出晶体管）2的源极/漏极的N型区域（未图示）。
例如，在像素阵列120内形成单位单元的构成要素1、2、6所包含的杂质层的工序的期间，周边电路区域125A、125B被抗蚀剂膜（未图示）覆盖。
在周边电路区域125A、125B内的形成有晶体管7的区域（N型或者P型沟井区域）39，通过将栅电极72用作掩模的离子注入，在外延生长层30内形成作为晶体管7的源极/漏极的P型或者N型的杂质层。
如以上所述那样，通过图9所示的工序，在像素阵列120内及周边电路区域125A、125B内分别形成用于形成单位单元20的光电二极管1、浮动扩散部6及场效应晶体管2、用于形成周边电路的场效应晶体管7。
单位单元20内的晶体管2及周边电路的晶体管7可以通过同时的工序来形成，也可以通过分别不同的工序来形成。此外，也可以在形成了光电二极管1之后形成晶体管2、7。
如图10所示，在形成有元件1、2、7的延生长层30的表面上，通过多层布线工序（多层布线技术），例如使用CVD法堆积层间绝缘膜（例如，硅氧化膜）90。层间绝缘膜90覆盖外延生长层30的表面，例如覆盖晶体管2、7的栅电极22、72。
在使用CMP法将层间绝缘膜90的上表面平坦化后，在层间绝缘膜90内，通过光刻及RIE法形成接触孔。在所形成的接触孔内埋入有接触插头（例如，钨或者钼）92。
例如，通过溅射法在层间绝缘膜90上及接触插头92上堆积铝或铜等的导电层。所堆积的导电层通过光刻及RIE法等加工成规定形状，以与接触插头92连接。由此，形成了作为布线的导电层91。在形成作为布线的导电层91的同时，在层间绝缘膜90上形成由相同材料构成的遮光膜及虚拟层。在通过金属镶嵌法形成了布线（铜布线）91的情况下，在将槽（金属镶嵌槽）形成在某个布线水平面的层间绝缘膜90内之后，在层间绝缘膜90上堆积铜。然后，通过对所堆积的铜的CMP处理，在形成于层间绝缘膜90内的金属镶嵌槽内，自我匹配地埋入铜布线。由此，形成了金属镶嵌构造的多层布线。
在覆盖接触区域180的表面的层间绝缘膜90内形成与外延生长层30的表面侧的元件连接的插头92及布线91的同时，将插头92及布线91形成为与作为贯通电极的导电体82连接。
通过与形成最下层的布线水平面的布线层实质上同样的工序，通过多层布线工序在各布线水平面依次形成层间绝缘膜90、插头（孔插头）92及导电层（布线、遮光膜或者虚拟层）91。例如，也可以使用最上层的布线水平面的导电层91来形成图像传感器的表面侧的垫片。
如以上所述那样，在半导体基板30的表面FS侧，在半导体基板30的表面FS上，以覆盖半导体基板的表面FS侧的元件2、7的方式形成多层布线构造的布线91及层间绝缘膜90。
由此，作为半导体基板的外延生长层30上的多个元件1、2、7通过多层布线技术的布线而被连接，形成图像传感器的各电路。此外，在接触区域180内，埋入在外延生长层30内的导电体（贯通电极）与层间绝缘膜90内的导电层91及插头92连接。
如图11所示，例如使用CMP法将外延生长层30的表面侧的最上层的层间绝缘膜90及导电层91的上表面平坦化后，在最上层的层间绝缘膜90及导电层（布线及表面侧垫片）91上，形成粘合层（例如，硅氧化膜）88。然后，在粘合层88上形成支撑基板85。例如，在支撑基板85上形成的粘合层（未图示）被粘贴到层间绝缘膜90上的粘合层88。由此，支撑基板85与外延生长层30的覆盖的层间绝缘膜90接合。
例如，也可以是，在支撑基板85被粘贴于层间绝缘膜90之前，在最上层的层间绝缘膜90上以与层间绝缘膜90内的布线连接的方式形成再布线技术带来的再布线层。
如图12所示，在将支撑基板85粘贴于层间绝缘膜90之后，使用CMP法、利用了HF溶液的湿式蚀刻等，将SOI基板内所包含的半导体基板及BOX层及SOI层选择性地除去，将半导体基板、BOX层及SOI层从外延生长层30剥离。由此，埋入在外延生长层30的背面及外延生长层30内的导电体82露出。
在露出的外延生长层30的背面BS侧，通过离子注入，在单元形成区域20的外延生长层（N型区域）30内，形成作为屏蔽层的P型杂质层19。
也可以不将SOI层（硅层）除去，而将SOI层用作图像传感器的构成要素。在该情况下，在图6及图7所示的工序中，在SOI层内，形成贯通电极，在图12所示的工序中，在SOI层内形成背面屏蔽层19。
在本实施方式中，如图12所示，在外延生长层30的背面侧，基于在外延生长层30的背面BS上形成的抗蚀掩模（未图示），在周边电路区域125A、125B的规定位置的半导体区域31A、31B内，例如通过离子注入，形成作为背面侧无源元件（电容元件及电阻元件）的构成要素的扩散层83C、83R。背面侧无源元件内所包含的扩散层83C、83R被用于元件的电极（例如，电容器电极）83C或被用于元件的电阻体83R，或者，被用于元件的端子。
扩散层83C、83R的杂质浓度根据作为无源元件的电容元件CE及电阻元件RE的特性被适当地调整。例如，在形成有扩散层83C、83R的半导体区域31A、31B为N型区域的情况下，P型的扩散层83C、83R形成在N型区域内。在形成有扩散层83C、83R的半导体区域31A、31B为P型区域的情况下，N型的扩散层83C、83R形成在P型区域内。
如图13所示，在形成有电容元件CE的区域内，在成为电容元件的电极（电容器电极）的扩散层83C上，使用CVD法或者热氧化法等，形成作为电容元件的构成要素的绝缘膜（诱电膜、电容器绝缘膜）。电容器绝缘膜88C形成为与作为电容器电极的扩散层83C接触。
例如，在外延生长层30的背面上形成了保护膜（未图示）之后，在外延生长层30的背面上，通过溅射法堆积金属层。所堆积的金属层通过光刻法及RIE法被加工成规定形状。另外，在金属层与贯通电极82及半导体区域31A、31B直接接触之处，在堆积金属层之前，保护膜已被除去。
由此，在像素阵列120中，在多个单元形成区域20、20X当中的一部分单元形成区域20X的背面侧形成遮光膜（金属层）81X。通过形成被遮光膜81X覆盖的单元形成区域20X，在像素阵列120内分别形成OB区域129和有效区域。
在形成遮光膜81X的同时，在接触区域180的背面侧以与外延生长层30内的导电体（贯通电极）82连接的方式形成金属层构成的垫片（背面侧垫片）81。此外，在形成遮光膜81X的同时，在外延生长层30的背面BS上形成由金属层构成的布线（背面侧布线）。
在本实施方式的图像传感器的制造方法中，例如，与形成遮光膜81X及垫片81实质上同时地，在外延生长层30的背面侧形成作为背面侧无源元件CE、RE的构成要素的金属层81A、81B、84C。作为背面侧无源元件CE、RE的构成要素的金属层81A、81B、84C被图案化为规定形状，以成为电容元件的电容器电极、电阻元件的电阻体或者元件的端子。作为电容器电极的金属层84C形成在电容器绝缘膜88C上。作为元件CE、RE的端子的金属层81A、81B以与扩散层83C、83R直接接触的方式形成在扩散层83C、83R上。
背面侧无源元件CE、RE的金属层81A、81B、84C例如形成在外延生长层30的背面侧的周边电路区域125内。
这样，在用于形成图像传感器的半导体基板30的背面侧，形成电容元件CE、电阻元件RE等无源元件。
在作为元件的端子及电极的金属层81A、81B、84C由与背面侧布线（或者背面侧垫片）81F相同的材料形成的情况下，金属层81A、81B、84C为与背面侧布线（或者背面侧垫片）81F连续的层。背面侧无源元件CE、RE经由背面侧布线81F与背面侧垫片81、或者贯通电极82连接。由此，背面侧无源元件CE、RE与外延生长层（半导体基板）30的表面侧的元件及电路连接。
在外延生长层（基板）的背面侧形成了遮光膜81X、背面侧垫片81及背面侧元件（例如，电阻元件及电容元件）之后，如图4所示，平坦化层89以覆盖遮光膜81X、背面侧垫片81及背面侧无源元件CE、RE的方式形成在外延生长层30的背面上。平坦化层89例如使用包含丙烯酸树脂或硅氧化膜的层叠膜来形成。
在与外延生长层30的主面垂直的方向上，在与像素阵列120上下重叠的位置，具有规定的滤光片（色素膜）的排列图案的滤色器层CF形成在背面侧的平坦化层89上。在夹着滤色器层CF而与像素阵列120上下重叠的位置处，微透镜阵列ML形成在外延生长层30的背面侧。
1个滤光片及1个微透镜以与像素阵列120内的1个光电二极管对应的方式配置在外延生长层30的背面侧。例如，也可以是，相对于OB区域129的单位单元，为了提高遮光性，而形成有层叠有多个滤光片的滤光片层CFX。
以使背面侧垫片81露出的方式在平坦化层89形成了开口之后，将背面照射型图像传感器100的芯片搭载在导线架或者BGA那样的封装基板上。另外，在表面侧垫片设置于图像传感器的情况下，以使表面侧垫片露出的方式在支撑基板85内形成开口。
图像传感器100的背面侧垫片81及表面侧垫片提高焊线或焊锡球（或者焊锡凸块）而与封装基板的布线及端子电连接。由此，图像传感器100被封装化。
如图2所示，透镜支架117、屏蔽部119被安装于图像传感器100，从而被搭载于电路基板（印刷电路基板）200上。存储器、控制器的封装被搭载在电路基板200上。由此，形成了包含背面照射型图像传感器的摄像机模块。
在以上的工序中，形成了本实施方式的图像传感器100及包含该图像传感器的摄像机模块。
在本实施方式的图像传感器的制造方法中，示例了使用SOI基板300来形成图像传感器的情况，但是也可以是使用体基板（例如，硅单结晶基板）来形成图像传感器。例如，在使用了体基板的情况下，为了形成所希望的深度的沟槽，调整用于形成沟槽（贯通孔）的蚀刻的时间。然后，进行了在支撑基板的贴合之后，体基板的背面被研削直至达到沟槽，形成从体基板的表面达到背面的贯通孔。
在本实施方式的图像传感器的制造方法中，描述了在半导体基板内形成了贯通电极之后，形成图像传感器的单位单元（像素）及层间绝缘膜的情况。但是，在本实施方式的图像传感器的制造方法中，也可以是，在形成了图像传感器的单位单元（像素）及层间绝缘膜之后，在半导体基板内形成贯通电极。
如图6至图13所示，在本实施方式的图像传感器的制造方法中，在来自被摄体的光的受光面侧即半导体基板的背面侧，形成有用于形成图像传感器100的电容元件及电阻元件等无源元件（背面侧无源元件）CE、RE。在本实施方式中，在半导体基板30的背面侧设置的背面侧无源元件CE、RE在周边电路区域125内，以这些元件CE、RE与在半导体基板30的表面侧设置的电路及元件7在与半导体基板30的主面垂直的方向上上下重叠的方式，形成在半导体基板30的背面侧。由此，根据本实施方式的图像传感器的制造方法，能够提高缩小了芯片的尺寸的图像传感器100。
包含通过本实施方式的制造方法形成的图像传感器100的摄像机模块由于摄像机模块的构成元件形成在图像传感器100的背面侧，所以，能够减少电路基板（印刷电路基板）200上的无源元件的配置区域的面积。结果，根据本实施方式，能够提高小型化的摄像机模块。
在本实施方式的图像传感器的制造方法中，例如，背面侧无源元件CE、RE所包含的金属层81A、81B、84C是使用与背面侧垫片81及背面侧布线实质上相同的材料、通过实质上共用的工序来形成的。因此，即使如本实施方式的图像传感器那样在半导体基板30的背面侧形成了无源元件CE、RE，也不会导致图像传感器的制造工序过度增加或变复杂。因此，根据本实施方式的图像传感器的制造方法，能够抑制因在半导体基板的背面侧形成元件引起的图像传感器的制造成本的增加，能够通过芯片尺寸的缩小来实现图像传感器的芯片成本的减少。
如以上所述那样，根据实施方式的固体摄像装置的制造方法，能够提供尺寸能缩小的固体摄像装置（图像传感器或者摄像机模块）。
（3）具体例
参照图14（a）及图14（b）至图20，对本实施方式的图像传感器的具体例进行说明。
图14（a）及图14（b）至图20是表示本实施方式的图像传感器所包含的背面侧元件的具体构造例的剖视图。另外，在图14（a）及图14（b）至图20中，仅抽取本实施方式的图像传感器当中的设置有背面侧元件RE、CE的周边电路区域125来进行了图示。
图14（a）及图14（b）至图17（a）及图17（b）示出了在本实施方式的图像传感器中的半导体基板的背面侧设置的电阻元件的具体的几个构造例。
图14（a）示出了作为背面型无源元件的电阻元件的平面构造，图14（b）示出了图14（a）的电阻元件的截面构造。
如图14（a）及图14（b）所示，作为背面侧无源元件的电阻元件RE，是扩散层83R被用作了电阻体的扩散层电阻。作为电阻体的扩散层83R，在半导体基板30的背面侧，设置在半导体区域（半导体基板30）内。为了形成具有规定电阻值的电阻元件RE，作为电阻体的扩散层83R分别具有规定的扩散层的杂质浓度、扩散层的长度及深度。另外，作为电阻体的扩散层83R的导电型根据电阻元件RE的特性、设置有扩散层83R的半导体区域的导电型而被适当地变更。
在扩散层83R的一端及另一端连接有插头85A、85B。插头85A设置在半导体基板30的背面上的绝缘膜（保护膜或者平坦化层）89A内。
扩散层83R的一端经由插头85A与金属层81A连接。金属层81A从扩散层83R的一端侧向背面侧垫片81侧被引出。金属层81A与图像传感器100的背面侧垫片81连接。背面侧垫片81设置在金属层81A上，与金属层81A直接接触。金属层81A、81B的材料可以是与背面侧垫片81相同的材料，也可以是与背面侧垫片81不同材料。
由此，作为电阻体的扩散层83R经由背面侧垫片81与图像传感器100的外部的元件（未图示）连接。
扩散层83R的另一端经由插头85B与金属层81B连接。
金属层81B从扩散层83R的另一端侧向贯通电极82侧被引出。金属层81B经由插头85C与半导体基板30内的贯通电极82连接。贯通电极82经由半导体基板30的表面FS侧的接触插头92及层间绝缘膜90内的布线（表面侧布线）91与图像传感器100的周边电路CC的晶体管7连接。
由此，作为电阻体的扩散层83R经由贯通电极82及表面侧布线91与半导体基板30的表面FS侧的元件7连接。
与作为电阻体的扩散层83R连接的插头85A、85B及金属层81A、81B成为背面侧电阻元件RE的端子。另外，作为背面侧电阻元件RE的端子的金属层81A、81B还被用作背面侧布线81A、81B。
如图14（a）及图14（b）所示，使用了扩散层83R的电阻元件RE连接在图像传感器100的背面BS侧的背面侧垫片81与图像传感器100的表面FS侧的周边电路CC之间。
图15（a）示出了作为背面型无源元件的电阻元件的平面构造，图15（b）示出了图15（a）的电阻元件的截面构造。
如图15（a）及图15（b）所示，也可以是，使用了扩散层83R的电阻元件RE与半导体基板30的表面FS侧的2个周边电路CC1、CC2连接。电阻元件RE的一端81B经由贯通电极82与周边电路CC1的晶体管7连接。电阻元件RE的另一端81A经由贯通电极82与周边电路CC2的晶体管7连接。
这样，本实施方式的图像传感器所包含的背面侧电阻元件RE与半导体基板30的表面FS侧的2个周边电路CC1、CC2连接。
另外，也可以是，1个电阻元件RE与半导体基板的表面FS侧的3个以上电路连接。
图16（a）及图16（b）及图17（a）及图17（b）示出了与图14（a）及图14（b）及图15（a）及图15（b）不同构成的背面侧电阻元件RE的截面构造。
图16（a）示出了作为背面型无源元件的电阻元件的平面构造，图16（b）示出了图16（a）的电阻元件的截面构造。
如图16（a）及图16（b）所示，也可以是，电阻元件RE的电阻体是使用在半导体基板30的背面BS侧设置的金属层84R来形成的。例如，作为电阻体的金属层84R使用与遮光膜、背面侧的布线相同的材料来形成。
例如，作为电阻体的金属层84R设置在半导体基板30的背面上的绝缘膜（保护膜或者平坦化层）89Z上。金属层84R通过绝缘膜89Z而与半导体基板30电分离。
在图16（a）及图16（b）中，作为背面侧电阻元件RE的电阻体的金属层84R具有矩形状的平面形状。但是，也可以是，为了形成在某面积的区域内具有规定电阻值的电阻元件RE，而形成具有折返形状（之字形状、迂回状）的平面形状的金属层84R，来控制作为电阻体的金属层84R的长度。此外，也可以是，通过调整金属层84R的膜厚或线宽度，来控制电阻元件RE的电阻值。也可以是，使用金属层84R和扩散层这双方来形成电阻元件RE的电阻体。
图17（a）示出了作为背面型无源元件的电阻元件的平面构造，图17（b）示出了图17（a）的电阻元件的截面构造。
如图17（a）及图17（b）所示，包含作为电阻体的金属层84R的电阻元件RE与图15（a）及图15（b）所示的例子实质上同样地，连接在半导体基板30的表面FS侧的2个周边电路CC1、CC2间。
图18（a）及图18（b）至图20示出了在本实施方式的图像传感器中的半导体基板的背面侧设置的电容元件的具体例。
图18（a）示出了作为背面型无源元件的电容元件的平面构造，图18（b）示出了图18（a）的电容元件的截面构造。
如图18（a）及图18（b）所示，背面侧电容元件CE包含扩散层83C、金属层84C、扩散层83C与金属层84C之间的绝缘膜（诱电膜）88C。
作为电容元件CE的构成要素（电极）的扩散层83C在半导体基板30的背面侧设置在半导体基板30内。
作为电容元件CE的构成要素的扩散层83C例如作为电容元件CE的电极（电容器电极）发挥功能。在扩散层83C被用作电容器电极的情况下，为了降低扩散层83C的电阻值，优选作为电容元件CE的电容器电极的扩散层83C的杂质浓度较高。另外，作为电容器电极的扩散层83C的导电型能够根据电容元件CE的特性、设置有扩散层83C的半导体区域的导电型而被适当地变更。
在半导体基板30的背面BS侧，绝缘膜（电容器绝缘膜）88C设置在扩散层83C上。在半导体基板30的背面BS侧，在电容器绝缘膜88C上，设置有作为电容器电极的金属层84C。背面侧电容元件CE的作为对置电极的扩散层83C及金属层84C以夹着绝缘膜89C的方式对置。
控制电容元件CE的作为电极的扩散层83C与金属层84对置的面积、电容器绝缘膜88C的膜厚及电容器绝缘膜88C的材料（介电常数）当中的至少1个，以形成规定静电容的电容元件CE。
作为电容器电极的金属层84C经由插头85A及金属层（元件的端子及背面侧布线）81F与背面侧垫片81连接。背面侧垫片81与金属层81F直接接触。由此，电容元件CE的作为一个电容器电极的金属层84C经由背面侧垫片81与图像传感器100的外部的元件（未图示）连接。金属层81F、81E的材料可以是与背面侧垫片81相同的材料，也可以是与背面侧垫片81不同的材料。
扩散层83C经由插头85B、85C及金属层（元件的端子及背面侧布线）81E与贯通电极82连接。由此，电容元件CE的作为另一个电容器电极的扩散层83C经由贯通电极82与半导体基板30的表面FS侧的周边电路CC的元件（例如，晶体管）7连接。
如图18（a）及图18（b）所示，使用了扩散层83的电容元件CE连接在图像传感器100的背面BS侧的背面侧垫片81与图像传感器100的表面FS侧的周边电路CC之间。
另外，背面侧电容元件CE也可以是包含半导体基板30的背面侧的半导体区域（真性区域或者低浓度杂质区域）83C、金属层84C、半导体区域83C与金属层84C之间的电容器绝缘膜89C的MOS电容器。优选的是，作为背面侧无源元件的MOS电容器中，在半导体区域83C与插头85B的接触部，为了减少低浓度的半导体区域83C与插头85B的接触电阻，而在半导体区域83C内设置有高浓度杂质区域（未图示）。此外，也可以是，背面侧电容元件CE不包含电容器绝缘膜，通过使用了扩散层的耦合电容的电容元件来形成。
图19（a）示出了作为背面型无源元件的电容元件的平面构造，图19（b）示出了图19（a）的电容元件的截面构造。
如图19（a）及图19（b）所示，也可以是，背面侧电容元件CE与半导体基板30的表面FS侧的2个周边电路CC1、CC2连接。作为电容器电极的扩散层83C经由贯通电极82与周边电路CC1的晶体管7连接。作为电容器电极的金属层84C经由贯通电极82与周边电路CC2的晶体管7连接。
这样，本实施方式的图像传感器所包含的背面侧电容元件CE连接在半导体基板30的表面FS侧的2个周边电路CC1、CC2之间。
图20示出了作为背面型无源元件的电容元件的截面构造。如图20所示，也可以是，背面侧电容元件CE由作为相互对置的电容器电极的2个金属层84C、84D和金属层84C、84D间的绝缘膜88C来形成。
另外，图14（a）及图14（b）至图20的构造的背面侧无源元件CE、RE通过与使用图1至图13说明过的实施方式的图像传感器中的背面侧无源元件实质上相同的制造方法来形成。因此，省略此处的背面侧无源元件的制造方法的说明。
如以上所述那样，在本实施方式的图像传感器中，在半导体基板30的背面BS侧，设置有具有图14（a）及图14（b）至图20所示的构造的作为背面侧无源元件的电阻元件RE或者电容元件CE的至少1个。
如本实施方式所示那样，在半导体基板30的背面BS侧设置元件CE、RE，由此能够减小图像传感器100的芯片尺寸及包含本实施方式的图像传感器100的摄像机模块的尺寸。
以上说明了本发明的几个实施方式，但是这些实施方式只是作为例子提示，不意图限定发明的范围。这些新的实施方式能够以其他各种形态来实施，在不脱离发明的主旨的范围内，能够进行各种省略、置换、变更。这些实施方式及其变形包含在发明的范围和主旨中，也包含在权利要求所记载的发明及其等同范围内。

Claims (18)

1.一种固体摄像装置，其中，具备：
具备第一面和与所述第一面对置的第二面的半导体基板；
设置在所述半导体基板的所述第一面侧的电路；
设置在所述半导体基板中、用于对来自所述第二面侧的光进行光电变换的像素；以及
所述半导体基板的所述第二面侧的元件。
2.如权利要求1所述的固体摄像装置，其中，
所述元件具备电阻元件，该电阻元件具备所述第二面侧的所述半导体基板中的扩散层，或者所述第二面的上方的导电层。
3.如权利要求2所述的固体摄像装置，其中，
所述半导体基板包括含有所述像素的像素区域和与所述像素区域相邻的电路区域，
所述电路及所述元件被设置在所述电路区域中。
4.如权利要求3所述的固体摄像装置，其中，
所述元件与所述电路及所述第二面的上方的垫片中的至少一方连接。
5.如权利要求1所述的固体摄像装置，其中，
所述元件具备电容元件，
该电容元件具备：
所述第二面侧的所述半导体基板中的扩散层，或者所述第二面上的第一导电层；
所述扩散层或者所述第一导电层上的绝缘膜；以及
所述绝缘膜上的第二导电层。
6.如权利要求5所述的固体摄像装置，其中，
所述半导体基板包括含有所述像素的像素区域和与所述像素区域相邻的电路区域，
所述电路及所述元件被设置在所述电路区域中。
7.如权利要求6所述的固体摄像装置，其中，
所述元件与所述电路及所述第二面的上方的垫片中的至少一方连接。
8.如权利要求1所述的固体摄像装置，其中，
所述像素具备所述半导体基板中的所述第一面侧的光电二极管，
所述光电二极管具备所述半导体基板中的杂质区域中的所述第一面侧的扩散层，
所述固体摄像装置还具备在所述第二面的上方与所述光电二极管对置的透镜。
9.一种固体摄像装置的制造方法，其中，具备如下步骤：
在基板上，形成具备第一面和与所述第一面对置的第二面的半导体层，
在所述半导体层的所述第一面侧形成像素及电路，
所述像素对来自所述第二面侧的光进行光电变换，
将所述基板除去，
在所述半导体层的所述第二面侧形成元件。
10.如权利要求9所述的固体摄像装置的制造方法，其中，
形成所述元件具备如下步骤：
在所述第二面侧，在所述半导体层中形成扩散层，
在所述扩散层上的第一位置及第二位置分别形成导电层。
11.如权利要求10所述的固体摄像装置的制造方法，其中，
形成所述像素及所述电路具备如下步骤：
在所述半导体层的像素区域及电路区域中的所述第一面侧分别形成所述像素及所述电路，
形成所述元件具备如下步骤：
在所述电路区域中形成所述元件。
12.如权利要求9所述的固体摄像装置的制造方法，其中，
形成所述元件具备如下步骤：
在所述第二面的上方形成导电层。
13.如权利要求11所述的固体摄像装置的制造方法，其中，
形成所述像素及所述电路具备如下步骤：
在所述半导体层的像素区域及电路区域中的所述第一面侧分别形成所述像素及所述电路，
形成所述元件具备如下步骤：
在所述电路区域中形成所述元件。
14.如权利要求9所述的固体摄像装置的制造方法，其中，
形成所述元件具备如下步骤：
在所述第二面侧，在所述半导体层中形成扩散层，
在所述扩散层上形成绝缘膜，
在所述绝缘膜上形成导电层。
15.如权利要求14所述的固体摄像装置的制造方法，其中，
形成所述像素及所述电路具备如下步骤：
在所述半导体层的像素区域及电路区域中的所述第一面侧分别形成所述像素及所述电路，
形成所述元件具备如下步骤：
在所述电路区域中形成所述元件。
16.如权利要求9所述的固体摄像装置的制造方法，其中，
形成所述元件具备如下步骤：
在所述第二面的上方形成第一导电层，
在所述第一导电层上形成绝缘膜，
在所述绝缘膜上形成第二导电层。
17.如权利要求16所述的固体摄像装置的制造方法，其中，
形成所述像素及所述电路具备如下步骤：
在所述半导体层的像素区域及电路区域中的所述第一面侧分别形成所述像素及所述电路，
形成所述元件具备如下步骤：
在所述电路区域中形成所述元件。
18.如权利要求9所述的固体摄像装置的制造方法，其中，
形成所述像素具备如下步骤：
在所述半导体层中形成杂质区域，
在所述杂质区域中的所述第一面侧形成扩散层，
所述固体摄像装置的制造方法还具备如下步骤：
在所述第二面的上方，形成与所述扩散层对置的透镜。
CN201410085321.6A 2013-08-01 2014-03-10 固体摄像装置及固体摄像装置的制造方法 Pending CN104347653A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013160565A JP2015032663A (ja) 2013-08-01 2013-08-01 固体撮像装置
JP2013-160565 2013-08-01

Publications (1)

Publication Number Publication Date
CN104347653A true CN104347653A (zh) 2015-02-11

Family

ID=52426916

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410085321.6A Pending CN104347653A (zh) 2013-08-01 2014-03-10 固体摄像装置及固体摄像装置的制造方法

Country Status (5)

Country Link
US (1) US9214488B2 (zh)
JP (1) JP2015032663A (zh)
KR (1) KR101579372B1 (zh)
CN (1) CN104347653A (zh)
TW (1) TWI524512B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107221538A (zh) * 2016-03-22 2017-09-29 意法半导体(克洛尔2)公司 绝缘壁及其制造方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2899760B1 (en) * 2014-01-27 2018-08-29 ams AG Semiconductor device for optical applications and method of producing such a semiconductor device
CN104201115A (zh) * 2014-09-12 2014-12-10 苏州晶方半导体科技股份有限公司 晶圆级指纹识别芯片封装结构及封装方法
WO2016063594A1 (ja) * 2014-10-20 2016-04-28 シャープ株式会社 受光器、携帯型電子機器、及び受光器の製造方法
JPWO2016129694A1 (ja) * 2015-02-13 2017-11-24 出光興産株式会社 化合物、有機エレクトロルミネッセンス素子用材料、インク組成物、有機エレクトロルミネッセンス素子、及び電子機器
TWI585960B (zh) * 2015-03-27 2017-06-01 恆景科技股份有限公司 形成半導體元件及影像感測器的製程
WO2017018216A1 (ja) * 2015-07-27 2017-02-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及びその製造方法、並びに電子機器
KR102414038B1 (ko) * 2015-09-16 2022-06-30 에스케이하이닉스 주식회사 수직 전송 게이트를 갖는 이미지 센서 및 그 제조방법
WO2017060948A1 (ja) 2015-10-05 2017-04-13 オリンパス株式会社 固体撮像装置および撮像装置
US10341952B2 (en) * 2016-03-14 2019-07-02 Apple Inc. Low power LTE (LP-LTE) paging monitoring
JP7058479B2 (ja) * 2016-10-18 2022-04-22 ソニーセミコンダクタソリューションズ株式会社 光検出器
US11329077B2 (en) * 2017-03-31 2022-05-10 Sony Semiconductor Solutions Corporation Semiconductor device with a through electrode reception part wider than a through electrode, solid-state imaging device, and electronic equipment
EP3410485B1 (en) * 2017-05-30 2022-08-03 ams AG Backside illuminated image sensor
EP3422413A1 (en) * 2017-06-26 2019-01-02 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Photodetector array and method of manufacturing the same, as well as an imaging device including the photodetector array
FR3074962A1 (fr) 2017-12-08 2019-06-14 Stmicroelectronics (Crolles 2) Sas Dispositif electronique capteur d'images
EP3506356B1 (en) * 2017-12-28 2023-07-12 IMEC vzw Method for producing an image sensor, and image sensor
CN108470711B (zh) * 2018-02-12 2020-10-02 上海集成电路研发中心有限公司 图像传感器的深沟槽和硅通孔的制程方法
JP7273488B2 (ja) 2018-12-04 2023-05-15 ソニーセミコンダクタソリューションズ株式会社 半導体装置、及び電子機器
KR102611170B1 (ko) * 2018-12-28 2023-12-08 에스케이하이닉스 주식회사 수직 핀형 캐패시터 및 이를 포함하는 이미지 센싱 장치
KR102611171B1 (ko) * 2018-12-28 2023-12-08 에스케이하이닉스 주식회사 수직 판형 캐패시터 및 이를 포함하는 이미지 센싱 장치
US11404534B2 (en) * 2019-06-28 2022-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Backside capacitor techniques
KR20210023459A (ko) * 2019-08-23 2021-03-04 에스케이하이닉스 주식회사 이미지 센싱 장치
KR102384473B1 (ko) 2020-01-28 2022-04-07 김태중 어린이 운동 컨텐츠 제공 방법 및 그 장치
DE102020122823B4 (de) 2020-05-12 2022-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtungen mit entkopplungskondensatoren
US11450600B2 (en) * 2020-05-12 2022-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices including decoupling capacitors

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4831431A (en) * 1986-03-31 1989-05-16 Honeywell Inc. Capacitance stabilization
US5210438A (en) * 1989-05-18 1993-05-11 Fujitsu Limited Semiconductor resistance element and process for fabricating same
CN101290944A (zh) * 2007-04-19 2008-10-22 夏普株式会社 固态图像捕获装置及其制造方法和电子信息装置
CN101840886A (zh) * 2009-02-19 2010-09-22 索尼公司 半导体装置的制造方法
US20120242876A1 (en) * 2011-03-23 2012-09-27 Kenichiro Hagiwara Solid-state image sensing device, camera module, and solid-state image sensing device manufacturing method

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5061915B2 (ja) 2008-01-18 2012-10-31 ソニー株式会社 固体撮像素子及び撮像装置
JP2010098219A (ja) 2008-10-20 2010-04-30 Toshiba Corp 裏面照射型固体撮像装置
JP5306123B2 (ja) * 2009-09-11 2013-10-02 株式会社東芝 裏面照射型固体撮像装置
JP5509846B2 (ja) 2009-12-28 2014-06-04 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
KR101069629B1 (ko) * 2009-12-29 2011-10-05 한국기초과학지원연구원 파이프라인방식의 이온 싸이클로트론 공명 질량 분석 제어장치 및 방법
JP2013004686A (ja) * 2011-06-15 2013-01-07 Canon Inc 固体撮像装置およびその製造方法
JP2013115289A (ja) * 2011-11-30 2013-06-10 Sony Corp 半導体装置、半導体装置の製造方法、および電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4831431A (en) * 1986-03-31 1989-05-16 Honeywell Inc. Capacitance stabilization
US5210438A (en) * 1989-05-18 1993-05-11 Fujitsu Limited Semiconductor resistance element and process for fabricating same
CN101290944A (zh) * 2007-04-19 2008-10-22 夏普株式会社 固态图像捕获装置及其制造方法和电子信息装置
CN101840886A (zh) * 2009-02-19 2010-09-22 索尼公司 半导体装置的制造方法
US20120242876A1 (en) * 2011-03-23 2012-09-27 Kenichiro Hagiwara Solid-state image sensing device, camera module, and solid-state image sensing device manufacturing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107221538A (zh) * 2016-03-22 2017-09-29 意法半导体(克洛尔2)公司 绝缘壁及其制造方法
CN107221538B (zh) * 2016-03-22 2020-11-24 意法半导体(克洛尔2)公司 绝缘壁及其制造方法

Also Published As

Publication number Publication date
US20150035103A1 (en) 2015-02-05
KR101579372B1 (ko) 2015-12-21
TW201507120A (zh) 2015-02-16
KR20150016078A (ko) 2015-02-11
TWI524512B (zh) 2016-03-01
US9214488B2 (en) 2015-12-15
JP2015032663A (ja) 2015-02-16

Similar Documents

Publication Publication Date Title
CN104347653A (zh) 固体摄像装置及固体摄像装置的制造方法
CN103325801B (zh) 固体拍摄装置以及照相机
US20220415956A1 (en) Solid-state image sensor, method for producing solid-state image sensor, and electronic device
CN205789974U (zh) 成像电路与成像系统
CN105633056B (zh) 电子装置和半导体器件的制造方法
TWI497702B (zh) Solid state camera device
JP6883217B2 (ja) 半導体装置及び半導体装置の製造方法、並びに、固体撮像素子及び電子機器
JP6789653B2 (ja) 光電変換装置およびカメラ
CN103515402A (zh) 固体拍摄装置
US8669135B2 (en) System and method for fabricating a 3D image sensor structure
CN103545325A (zh) 固体拍摄装置
KR20140105970A (ko) 이미지 센서 및 이의 형성 방법
CN102800684A (zh) 固态图像拾取器件及其制造方法、图像拾取系统
US11437420B2 (en) Image sensor with overlap of backside trench isolation structure and vertical transfer gate
CN104821324A (zh) 固体摄像装置以及固体摄像装置的制造方法
US20140151753A1 (en) Solid-state imaging apparatus, manufacturing method thereof, and electronic information device
KR101584664B1 (ko) 씨모스 이미지 센서
US20090045502A1 (en) Chip scale package with through-vias that are selectively isolated or connected to the substrate
JP2012015315A (ja) 固体撮像装置およびカメラ
JP2012099743A (ja) 固体撮像装置及びその製造方法
JP7059336B2 (ja) 光電変換装置およびカメラ
US20240096784A1 (en) Extended via connect for pixel array
JP2014053431A (ja) 固体撮像装置の製造方法
US12021106B2 (en) Solid-state image sensor and electronic device
US20240145498A1 (en) Substrate contact in wafer backside

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150211

WD01 Invention patent application deemed withdrawn after publication