CN103325801B - 固体拍摄装置以及照相机 - Google Patents

固体拍摄装置以及照相机 Download PDF

Info

Publication number
CN103325801B
CN103325801B CN201310049235.5A CN201310049235A CN103325801B CN 103325801 B CN103325801 B CN 103325801B CN 201310049235 A CN201310049235 A CN 201310049235A CN 103325801 B CN103325801 B CN 103325801B
Authority
CN
China
Prior art keywords
pad
semiconductor substrate
contact area
image pickup
state image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310049235.5A
Other languages
English (en)
Other versions
CN103325801A (zh
Inventor
井上郁子
马场雅广
佐藤英史
菊地治秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN103325801A publication Critical patent/CN103325801A/zh
Application granted granted Critical
Publication of CN103325801B publication Critical patent/CN103325801B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02325—Optical elements or arrangements associated with the device the optical elements not being integrated nor being directly associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本发明提供固体拍摄装置以及照相机。根据一实施方式，固体拍摄装置具备：具有第1面和与所述第1面相对的第2面的半导体基板；覆盖所述第1面上的元件的绝缘膜；像素阵列，其设置在所述半导体基板内，包括对经由所述第2面侧的透镜照射的光进行光电转换的像素；在所述半导体基板内设置的多个接触区域；1个以上的贯通电极，其在所述多个接触区域的各个内设置，从所述第1面向所述第2面贯通；以及多个第1焊盘，其以与所述各接触区域相对应的方式设置于所述第2面侧，在从所述接触区域向所述像素阵列的第1方向延伸。

Description

固体拍摄装置以及照相机
相关申请的交叉引用
本申请基于2012年3月23日提交的日本专利申请2012-067424并要求其优先权，该日本专利申请的全部内容通过参照的方式包括在此。
技术领域
本发明的实施方式涉及固体拍摄装置以及照相机。
背景技术
CCD图像传感器和/或CMOS图像传感器等固体拍摄装置以数字照相机、摄像机或监视照相机等多种用途使用。
背面照射型图像传感器能够省去布线那样对于像素与微透镜之间的光而言的障碍物。因此，背面照射型图像传感器能够提高像素对入射光的灵敏度，能够减小光学阴影。
因此，近年来，正在推进背面照射型图像传感器的开发。
发明内容
本发明所要解决的课题在于提供能够实现尺寸的缩小的固体拍摄装置以及照相机。
实施方式的固体拍摄装置具备：具有第1面和与所述第1面相对的第2面的半导体基板；覆盖所述第1面上的元件的绝缘膜；像素阵列，其设置在所述半导体基板内，包括对经由所述第2面侧的透镜照射的光进行光电转换的像素；在所述半导体基板内设置的多个接触区域；1个以上的贯通电极，其在所述多个接触区域的各个内设置，从所述第1面向所述第2面贯通；以及多个第1焊盘，其以与所述各接触区域相对应的方式设置于所述第2面侧，在从所述接触区域向所述像素阵列的第1方向延伸。
另一实施方式的照相机包括：上述的固体拍摄装置；将来自被拍摄体的光会聚于所述固体拍摄装置的光学透镜部；以及对从所述固体拍摄装置输出的信号进行处理的信号处理电路。
另外，另一实施方式的固体拍摄装置包括：具有第1面和与所述第1面相对的第2面的半导体基板；覆盖所述第1面上的元件的绝缘膜；像素阵列，其设置在所述半导体基板内，包括对经由所述第2面侧的透镜照射的光进行光电转换的像素；在所述半导体基板内设置的多个接触区域；1个以上的贯通电极，其在所述多个接触区域的各个内设置，从所述第1面向所述第2面贯通；以及多个第1焊盘，其以与所述各接触区域相对应的方式设置于所述第2面侧，在该固体拍摄装置中，根据对所述多个第1焊盘设定的电特性，在与所述第1焊盘相对应的所述接触区域的各个内设置的所述贯通电极的个数不同。
另外，另一实施方式的固体拍摄装置包括：具有第1面和与所述第1面相对的第2面的半导体基板；覆盖所述第1面上的元件的绝缘膜；像素阵列，其设置在所述半导体基板内，包括对经由所述第2面侧的透镜照射的光进行光电转换的像素；在所述半导体基板内设置的多个接触区域；1个以上的贯通电极，其在所述多个接触区域的各个内设置，从所述第1面向所述第2面贯通；多个第1焊盘，其以与所述各接触区域相对应的方式设置于所述第2面侧，在该固体拍摄装置中，所述第1焊盘的至少1个包括沿着所述第1方向延伸的第1部分和在与所述第1方向相交叉的第2方向从所述第1部分的侧部突出的第2部分，所述第1以及第2方向是相对于所述半导体基板的所述第2面平行的方向。
根据上述结构的固体拍摄装置以及照相机，能够实现尺寸的缩小。
附图说明
图1是表示包括实施方式的固体拍摄装置的模块的一例的图。
图2是表示包括实施方式的固体拍摄装置的模块的一例的图。
图3是示意性表示第1实施方式的固体拍摄装置的结构例的俯视图。
图4是示意性表示第1实施方式的固体拍摄装置的结构例的剖视图。
图5是表示固体拍摄装置的像素阵列的构成例的等价电路图。
图6是用于说明第1实施方式的固体拍摄装置的制造工序的一工序的图。
图7是用于说明第1实施方式的固体拍摄装置的制造工序的一工序的图。
图8是用于说明第1实施方式的固体拍摄装置的制造方法的一工序的图。
图9是用于说明第1实施方式的固体拍摄装置的制造工序的一工序的图。
图10是用于说明第1实施方式的固体拍摄装置的制造工序的一工序的图。
图11是用于说明第1实施方式的固体拍摄装置的制造工序的一工序的图。
图12是用于说明第1实施方式的固体拍摄装置的制造工序的一工序的图。
图13是示意性表示第2实施方式的固体拍摄装置的结构例的俯视图。
图14是示意性表示第2实施方式的固体拍摄装置的结构例的俯视图。
图15是示意性表示第3实施方式的固体拍摄装置的结构例的俯视图。
图16是示意性表示第3实施方式的固体拍摄装置的结构例的剖视图。
具体实施方式
下面，关于本实施方式，参照附图详细说明。在下面的说明中，对具有同一功能以及结构的要素，标注同一符号，并根据需要进行重复的说明。
（1）第1实施方式
参照图1到图12，关于第1实施方式涉及的固体拍摄装置进行说明。
（a）结构
使用图1到图5，关于第1实施方式涉及的固体拍摄装置的结构进行说明。
图1以及图2为用于说明本实施方式的固体拍摄装置的示意图。图1为表示包括本实施方式的固体拍摄装置（例如图像传感器）100的模块的结构的框图。图2为表示包括本实施方式的图像传感器100的模块的结构的剖视图。将包括本实施方式的图像传感器100的模块称为照相机模块。
如图1所示，照相机模块包括图像传感器100。图1的照相机模块除了图像传感器100之外，还包括例如信号处理单元101、光学透镜单元102、存储器103、显示器104以及控制器105。
图像传感器100将与图像对应的入射光（来自被拍摄体的光）转换为电信号。光学透镜单元102将入射光（来自被拍摄体的光）会聚于图像传感器100，使与入射光对应的图像在图像传感器100上成像。光学透镜单元102包括多个透镜，能够以机械或电子方式控制光学特性（例如焦距）。
信号处理单元（例如DSP：DigitalSignalProcessor，数字信号处理器）101对从图像传感器100输出的电信号进行处理。存储器103存储来自DSP101的信号。存储器103还能够存储从外部提供的信号以及数据。
显示器104显示来自DSP101的信号或来自存储器103的信号。来自DSP101的信号以及来自存储器103的信号，是图像传感器获得的、与来自被拍摄体的光对应的图像数据（静止图像数据或运动图像数据）。控制器105控制照相机模块内的各构成部分101～104的工作。
如图2所示，图像传感器100被封装化，设置于电路基板（模块基板、柔性基板）200上。图像传感器100的芯片使用例如引线框和/或BGA（BallGridArray，球栅阵列）等基板（以下称为封装基板）而封装化。
包括光学透镜单元102的透镜保持件117安装于图像传感器100。来自光学透镜单元102的光经由安装在图像传感器100的微透镜阵列ML照射到图像传感器100的像素阵列。光学透镜单元102包括多个透镜，光学透镜单元102的光学特性能够以机械或电子方式进行控制。
滤色器和/或保护膜等层叠体114经由粘接剂安装在图像传感器100上方。屏蔽部119以覆盖图像传感器100的侧面的方式安装于图像传感器100以及透镜保持件117。例如，DSP101、存储器103以及控制器105只要与图像传感器100电连接，既可以与图像传感器100设置在同一基板（芯片或电路基板）上，也可以与图像传感器100设置于不同的基板上。DSP101、存储器103以及控制器105既可以设置在屏蔽部119内，也可以设置在屏蔽部119的外部。
包括图像传感器100的模块通过电极（焊料球和/或销）118连接于在电路基板200内形成的连接器（未图示）或布线（未图示）。
参照图3到图5，关于本实施方式的图像传感器100的结构进行说明。图3是示意性表示本实施方式的图像传感器100的平面结构的俯视图。图4是示意性表示本实施方式的图像传感器100的剖面结构的剖视图。图4示意性表示沿着图3的A-A线的剖面结构。
如图3以及图4所示，在本实施方式的图像传感器100中，像素阵列120以及形成有用于驱动像素阵列120的电路的区域（以下称为周边电路区域）125A、125B设置在1个半导体基板（芯片）30内。半导体基板30具有第1面和在相对于第1面垂直的方向上与第1面相对的第2面。
像素阵列120包括多个单位单元20。各单位单元20包括用于将来自外部的入射光向电信号转换的像素（也称为光电转换元件）。1个单位单元20包括至少1个像素。在周边电路区域125A、125B内设有逻辑电路和/或模拟电路。
相互相邻的单位单元20以及其所含的像素由元件分离区域9A分离开。各单位单元20以及像素的形成区域被元件分离区域9A包围。在像素阵列120与周边电路区域125A、125B之间设有元件分离区域9B。
在本实施方式中，像素使用光电二极管形成。1个光电二极管与1个像素相对应。例如，使用作为像素的光电二极管1，形成CMOS传感器或CCD传感器。
在此，使用图5关于像素阵列120的内部结构的一例进行说明。图5是表示像素阵列120以及其附近的电路的电路构成例的图。
多个单位单元20在像素阵列120内按矩阵状配置。各单位单元20设置于控制线TRF、RST、ADR与信号线VSL的交叉位置。
单位单元20包括例如光电二极管1以及控制光电二极管1的工作的电路（元件）。单位单元20的控制光电二极管1的工作的电路例如由4个场效应晶体管2、3、4、5形成。各场效应晶体管2、3、4、5例如为n沟道型MOS晶体管。以下，将单位单元20所含的4个场效应晶体管分别称为传输门（引线晶体管）2、放大晶体管3、复位晶体管4以及地址晶体管5。
在包括光电二极管1的单位单元20中，与入射于光电二极管1的光(来自被拍摄体的光）的光量相应地，在光电二极管1内部产生电荷。光电二极管1能够蓄积所产生的电荷。
光电二极管1的阴极经由传输门2的电流路径，连接于作为信号检测部的浮置扩散层（floatingdiffusion）6。
传输门2控制光电二极管1的信号电荷的蓄积以及释放。传输门2的栅连接于读出控制线（读出信号线）TRF。传输门2的电流路径的一端连接于光电二极管1的阴极，传输门2的电流路径的另一端连接于浮置扩散层6。
在传输门2处于截止状态的情况下，维持光电二极管1的电荷的蓄积状态。在传输门2处于导通状态的情况下，蓄积于光电二极管1的电荷经由导通状态的传输门2的沟道向浮置扩散层6输出。
放大晶体管3对浮置扩散层6所保持的信号（浮置扩散层6的电位）进行放大。放大晶体管3的栅连接于浮置扩散层6。放大晶体管3的电流路径的一端连接于垂直信号线VSL，放大晶体管3的电流路径的另一端连接于地址晶体管5的电流路径的一端。由放大晶体管3放大了的信号被输出到垂直信号线VSL。放大晶体管3与施加于其栅的浮置扩散层6的电位的大小相应地驱动。放大晶体管3在单位单元20内作为源跟随器发挥作用。
复位晶体管4将浮置扩散层6的电位（放大晶体管3的栅电位）复位。复位晶体管4的栅连接于复位控制线（复位信号线）RST。复位晶体管4的电流路径的一端连接于浮置扩散层6，复位晶体管4的电流路径的另一端连接于电源端子135。电源端子135连接于漏电源或接地电源或后述的光学黑区域内的单位单元。
在复位晶体管4为导通状态的情况下，电源端子135的电压经由复位晶体管4的沟道施加于浮置扩散层6。由此，浮置扩散层6的电位成为与电源端子135的电压相应的大小，浮置扩散层6成为复位状态。
地址晶体管5的栅连接于地址控制线（地址信号线）ADR。地址晶体管5的电流路径的一端连接于放大晶体管3的电流路径的另一端，地址晶体管5的电流路径的另一端连接于电源端子135。在地址晶体管5为导通状态的情况下，在浮置扩散层6的电位施加于放大晶体管3的栅的状态下，电源端子135的电压施加于放大晶体管3的电流路径。与浮置扩散层6的电位以及电源端子135的电压相应地驱动的放大晶体管3的输出信号，作为单位单元（像素）的输出信号向垂直信号线VSL输出。
在本实施方式中，将1个单位单元20由1个光电二极管1形成的电路结构称为1像素1单元结构。
垂直移位寄存器133连接于读出控制线TRF、地址控制线ADR以及复位控制线RST。垂直移位寄存器133通过控制读出控制线TRF、地址控制线ADR以及复位控制线RST的电位，以行为单位控制以及选择像素阵列120内的多个单位单元20。垂直移位寄存器133将用于控制各晶体管2、3、4、5的导通以及截止的控制信号（电压脉冲）输出至各控制线TRF、ADR、RST。
AD转换电路131连接于垂直信号线VSL。AD转换电路131进行输出于垂直信号线VSL的来自像素的模拟信号的数字转换和/或、信号的噪音除去处理。AD转换电路131具有例如多个计算单元PU。在1个垂直信号线VSL连接有1个计算单元PU。计算单元PU对输出到垂直信号线VSL的信号实施AD转换处理以及用于噪音除去的CDS（CorrelatedDoubleSampling：相关双采样）处理。
负载晶体管134用作为对于垂直信号线VSL的电流源。负载晶体管134的栅连接于选择信号线SF。负载晶体管134的电流路径的一端经由垂直信号线VSL连接于放大晶体管3的漏。负载晶体管134的电流路径的另一端连接于控制信号线DC。
此外，各单位单元20也可以不包括地址晶体管5。在该情况下，单位单元20包括3个晶体管2、3、4，成为放大晶体管3的电流路径的另一端不经由其他晶体管而连接于电源端子135的电路结构。在单位单元20内不设置地址晶体管5的情况下，也不设置地址信号线ADR。另外，单位单元20也可以是如2像素1单元结构、4像素1单元结构或8像素1单元结构那样1个单位单元包括多个像素（光电二极管）的结构。在1个单位单元20包括多个光电二极管的情况下，多个光电二极管1共享1个浮置扩散层6、1个放大晶体管、1个复位晶体管和1个地址晶体管。在该情况下，单位单元20包括按每个光电二极管1独立地设置的传输门。
在图4中，为了图示的简化，仅图示了单位单元20的构成要素之中的光电二极管1、传输门2以及浮置扩散层6。
如图4所示，光电二极管1在像素阵列120的单位单元20的形成区域（以下称为单位单元形成区域20）中，形成于半导体基板（或半导体层）30内。光电二极管1由在半导体基板30内形成的至少1个杂质层（杂质半导体层、杂质半导体区域）10形成。光电二极管1的至少1个杂质层10具有N型的导电型。但是，为了提高光电二极管1的特性（例如灵敏度），也可以由导电型以及杂质浓度不同的多个杂质层形成光电二极管1。与由光电二极管1进行了光电转换的入射光的光量相应的电荷，在光电二极管1的杂质层10内产生，蓄积于杂质层10内。
例如在光电二极管1的杂质层10的表层（上表面），设有P型导电型的杂质层（以下称为表面屏蔽层）11。表面屏蔽层11抑制因覆盖半导体基板30的层间绝缘膜90引起的杂质（例如碳或氮）向光电二极管1内扩散。通过表面屏蔽层11抑制因杂质引起的光电二极管1的特性劣化，例如暗电流的产生。
在半导体基板30的半导体区域（例如P型的半导体区域）38内设有作为浮置扩散层6的杂质层60。浮置扩散层6的杂质层60例如具有N型的导电型。在作为浮置扩散层6的杂质层60内，保持（蓄积）从光电二极管1经由传输门2输出的电荷。
在光电二极管1与浮置扩散层6之间，传输门2设在半导体基板30上。传输门2的栅电极22夹着栅绝缘膜21设在半导体基板30的P型杂质区域（以下表示为P型区域）38上。例如在半导体区域38内形成的杂质层（未图示）用作为传输门2的源以及漏。光电二极管1所含的杂质层或作为浮置扩散层6的杂质层也可以用作为传输门2的源以及漏。
在元件分离区域9A内设置的元件分离层98以包围相互相邻的单位单元20以及相互相邻的光电二极管1的方式设置在半导体基板30内。由元件分离层98将相互相邻的单位单元20以及光电二极管1电分离。像素阵列120内的元件分离层98由例如杂质层（以下称为元件分离杂质层）形成。作为元件分离层的杂质层98例如具有p型的导电型。此外，像素阵列120内的元件分离层98也可以由STI结构的绝缘膜（元件分离绝缘膜）形成。
在周边电路区域125A、125B内，设有例如图5的AD转换电路131和/或垂直移位寄存器133等电路。
周边电路区域125A、125B例如通过元件分离区域9B与像素阵列120电分离。在用于区划周边电路区域125A、125B的元件分离区域9B内，例如埋入有STI结构的元件分离绝缘膜99并且/或者设有元件分离杂质层31B、98。
例如在周边电路区域125A为模拟电路区域的情况下，P型杂质区域（P型区域）31A设在模拟电路区域125A的半导体基板30内。例如，P型区域31A连接于被施加接地电位的金属层（未图示）。例如在周边电路区域125B为逻辑电路区域的情况下，N型杂质区域（以下表示为N型区域）32设在逻辑电路区域125B的半导体基板30内。在逻辑电路区域125B中以包围N型区域32的周围的方式设有P型区域31B。周边电路区域125A、125B的P型区域31A、31B形成为，从半导体基板30的第1面到达第2面。
P型以及N型的阱区域39分别设在模拟电路区域125A的P型区域31内以及逻辑电路区域125B的N型区域32内。在阱区域39内设有场效应晶体管、电阻元件或电容元件等图像传感器100的周边电路的构成元件。在图4中示出作为周边电路的构成元件的场效应晶体管7。
在模拟以及逻辑电路区域125A、125B内，场效应晶体管（例如MOS晶体管）7设在阱区域39内。在阱区域39内，设有作为晶体管7的源／漏的2个杂质层（扩散层）73。在2个扩散层73之间的阱区域39表面，隔着栅绝缘膜71设有栅电极72。2个扩散层73之间的阱区域39成为晶体管的沟道区域。场效应晶体管7为P沟道型还是N沟道型或者为增强型还是抑制型，与设置场效应晶体管7的阱区域39的导电型或作为源／漏的杂质区域（扩散层）73的导电型相应。
此外，在上述例子中，示出了模拟电路区域125A内的P型区域31A以及逻辑电路区域125B内的N型区域32，但是也有时模拟电路区域125A包括N型区域，还有时逻辑电路区域125B包括P型区域。
以覆盖晶体管2、7的栅电极22、72以及光电二极管1的上表面（表面屏蔽层11）的方式，在半导体基板30上层叠有多个层间绝缘膜90。层间绝缘膜90例如使用硅氧化膜。
对于本实施方式的图像传感器100，使用多层布线（multi-layerinterconnection）技术。即，根据各布线级（level）（以基板表面为基准的高度），多个导电层91分别设在层叠起来的层间绝缘膜90内。导电层91通过分别埋入于层间绝缘膜90内的插塞（plug）92，电连接于位于上方或下方的布线级的其他导电层91。导电层91例如为包含铜（Cu）或铝（Al）的金属层。例如包含铜（或铜合金）的导电层91具有镶嵌结构，埋入于在层间绝缘膜90内形成的槽内。
例如，晶体管2、7的栅电极22、72、源／漏73以及在半导体基板30上形成的元件的端子，经由接触插塞92连接于从半导体基板30侧起数位于第1个（最下层）的布线级的导电层（布线）91。各层间绝缘膜90内的导电层91经由插塞92连接于上层（或下层）的布线级的导电层91，由此在半导体基板30上设置的多个元件相互连接。由此，形成图像传感器100所含的多个电路。
此外，导电层91除了将元件间以及电路间相连接的布线（interconnect）之外，还具备不连接于元件以及电路的虚设层、防止光对于光电二极管入射的遮光膜。
在最上层的层间绝缘膜90上设有支撑基板85。支撑基板85经由例如粘接层（保护层、平坦化层）88而层叠在层间绝缘膜90上。对支撑基板85，使用例如硅基板和/或绝缘性基板。由支撑基板85支撑背面照射型图像传感器100。
在支撑基板85与层间绝缘膜90之间也可以设有通过再布线技术形成的布线（未图示）。以下将通过再布线技术形成的布线称为再布线（Re-DistributionLayer）。
在此，在本实施方式中，将半导体基板30的形成有元件的面、更具体而言是设有晶体管2、7的栅电极22、72的面（第1面）称为半导体基板30的表面。在半导体基板30的表面上，设有通过多层布线技术形成的层间绝缘膜90。在本实施方式中，将半导体基板30的与表面相对的面（第2面）称为半导体基板30的背面。图3示意性示出从背面侧观察图像传感器的情况下的俯视结构。此外，在不区分半导体基板30的表面和背面的情况下，称为主面。
在本实施方式中，如图4所示，在半导体基板30的背面侧，隔着平坦化层89设有滤色器层CF。平坦化层89是具有作为保护层以及粘接层的功能的绝缘膜。
滤色器层CF，在相对于半导体基板30的主面（表面以及背面）垂直的方向上，设置于与像素阵列120重叠的位置。例如，单板式图像传感器通过单个像素阵列120获取多个颜色信息。在该情况下，滤色器层CF，针对1个像素（光电二极管1）包括例如使与红色（R）对应的波长范围的光透射的滤色器（也称为色素膜）、使与绿色（G）对应的波长范围的光透射的滤色器以及使与蓝色（B）对应的波长范围的光透射的滤色器。红色、蓝色以及绿色之中的1色的滤色器以与1个光电二极管1（或单位单元20）相对应的方式设置在滤色器层CF内。
滤色器层CF的各滤色器排列为具有预定的图案。此外，滤色器层CF也可以除了红色、绿色以及蓝色之外，还具有使与黄色（Y）对应的波长范围的光透射的滤色器或使可见光的整个波长范围透射的白色（W）的滤色器。滤色器层CF具有例如拜耳排列和/或WRGB排列等预定的排列图案。
微透镜阵列ML经由保护层（未图示）以及粘接层（未图示）安装于滤色器层CF上。
微透镜阵列ML，在相对于半导体基板30的主面垂直的方向上，隔着滤色器层CF设置在像素阵列120上方。微透镜阵列ML通过使分别对应于1个像素（光电二极管1）的微透镜按二维排列而形成。各微透镜对于各像素1会聚入射光。此外，用于安装微透镜ML以及滤色器CF的粘接层／保护层（平坦化层89）对于入射光具有透射性。
安装有微透镜阵列ML的面为半导体基板30的背面。形成有元件的半导体基板30被层间绝缘膜90和微透镜阵列ML夹着。这样，在本实施方式的图像传感器100中，微透镜阵列ML以及滤色器层CF设置在与设有晶体管2、7的栅电极22、72以及层间绝缘膜90的面（表面）相反一侧的面（背面）。来自被拍摄体的光，经由微透镜阵列ML以及滤色器层CF，从半导体基板30的背面侧照射于像素阵列120。
将如本实施方式的图像传感器100那样来自半导体基板30的与形成有元件的表面相对的背面的光照射于光电二极管的结构的图像传感器，称为背面照射型图像传感器。
例如在半导体基板30的背面侧设有覆盖单位单元20X的遮光膜81X。像素阵列120内的由遮光膜81X覆盖的区域129为光学黑区域（以下表示为OB区域或遮光区域）129。通过OB区域129内的单位单元20X，生成施加于图5的电源端子135的基准电位或用于校正有效区域121内的单位单元20中的暗电流的电位（或电流）。下面将像素阵列120内的OB区域129以外的区域121称为有效区域121。
例如在OB区域129，在与遮光膜81X上下重叠的位置层叠有对应的颜色不同的多个滤色器的层叠膜CFX。由此，对于OB区域129的遮光性提升。在多个滤色膜的层叠膜设在OB区域129内的情况下，在OB区域129内也可以不设置遮光膜81X。此外，在OB区域129，也可以不形成微透镜ML。
例如在半导体基板30的背面侧，在像素阵列120的半导体基板30内设有作为屏蔽层的杂质层19。半导体基板30的背面侧的屏蔽层（以下称为背面屏蔽层）19抑制因在微透镜阵列ML与半导体基板30之间设置的各层89、81X、CF引起的杂质向半导体基板30内扩散。由此，抑制因来自基板30背面侧的杂质的扩散引起的单位单元20的构成要素2、3、6的特性劣化。
通过在半导体基板30的表面侧设置的焊盘以及在半导体基板30的背面侧设置的焊盘81、81A，在图像传感器100与外部装置之间输入输出信号、或者对图像传感器100供给电压。
例如最上层的层间绝缘膜90内的导电层（布线）91、或最上层的层间绝缘膜90上的再布线（未图示）、或支撑基板85上（或内部）的金属层（未图示），作为半导体基板30的表面侧的焊盘使用。以下将在形成图像传感器的半导体基板30的表面侧设置的焊盘，称为表面侧焊盘。此外，在背面照射型图像传感器中，也可以不设置表面侧焊盘。
如图3以及图4所示，在半导体基板30的端部（半导体基板30的外周部）设有多个接触区域180。接触区域180例如与像素阵列120以及周边电路区域125A、125B相邻。在图3中，示出了接触区域180设置在与像素阵列120和周边电路区域125A、125B相邻的方向上的半导体基板30的一端以及另一端的例子。但是，根据图像传感器100的芯片内的布局，有时接触区域180设在与像素阵列120和周边电路区域125A、125B相邻的方向相交叉的方向上的半导体基板30的一端以及另一端，也有时以包围像素阵列120以及周边电路区域125A、125B的方式沿着四边形形状的芯片的各边设置。
接触区域180、180A在半导体基板30内包括P型或N型的杂质区域31B。从相对于半导体基板30的主面垂直的方向来看，接触区域180具有四边形形状的俯视形状，例如具有长方形形状的俯视形状。在接触区域180内，通过TSV（ThroughSiliconVia，硅通孔）技术，以从半导体基板30的表面侧朝向背面侧贯通半导体基板30的方式，在半导体基板30内形成贯通孔（开口部）T1。
在该贯通孔T1内埋入贯通电极（也称为贯通孔）83。在贯通孔T1的侧面（侧壁）上设有绝缘膜（未图示），贯通电极83通过绝缘膜与半导体基板30电分离。贯通电极83经由层间绝缘膜90内的插塞92连接于层间绝缘膜90内的导电层91。在本实施方式的图像传感器100中，在各接触区域180、180A内设有1个或多个贯通电极83以及1个或多个贯通孔。
在半导体基板30的背面侧，1个焊盘81、81A分别设置为例如与1个接触区域180相对应。焊盘81、81A例如具有四边形形状的俯视形状。
1个焊盘81、81A连接于在接触区域180、180A内设置的1个或多个贯通电极83。在焊盘81、81A与半导体基板30的背面之间，设有绝缘膜（未图示），焊盘81、81A通过该绝缘膜与半导体基板30电分离。
焊盘81、81A经由贯通电极83以及层间绝缘膜89内的插塞92连接于半导体基板30的表面侧的导电层（布线91）。以下将在形成图像传感器的半导体基板的背面侧设置的焊盘81、81A称为背面侧焊盘81、81A。
背面侧焊盘81、81A的俯视形状既可以是正方形形状，也可以是长方形形状。另外，背面侧焊盘81、81A的俯视形状也可以是四边形缺角后所成的形状。
例如用于将驱动电压Vdd或接地电压Vss施加于图像传感器的电源焊盘、信号的输入输出用的焊盘、连接于测试引脚或监视引脚的焊盘等，用作为表面侧焊盘以及背面侧焊盘81、81A。
贯通电极83使用包括高浓度杂质的半导体（例如多晶硅）形成。背面侧焊盘81、81A使用金属层（例如铝）形成。例如，背面侧焊盘81、81A与遮光膜81X实质上同时形成，包括与遮光膜81X相同的材料（例如铝或铜）。贯通电极83也可以使用金属形成。
多个背面侧焊盘81、81A以及接触区域180沿着图像传感器100的芯片30的各边排列。以下将芯片的各边的背面侧焊盘81、81A所排列的方向称为焊盘排列方向。
在半导体基板30的外周、例如接触区域180、180A内，在设置于半导体基板30内的槽（或贯通孔）内设有保护环（未图示）。例如，保护环与贯通电极83通过共同的工序，实质上同时形成。在该情况下，保护环包括与贯通电极83相同的材料。保护环不连接于例如背面侧焊盘81、81A和/或层间绝缘膜90内的插塞以及布线。只要在保护环与焊盘（或布线、插塞）之间不发生短路，则保护环既可以设置在接触区域180内的设有贯通电极83的区域与像素阵列120（或周边电路区域125A、125B）之间的区域，也可以设置于设有贯通电极83的区域与芯片（半导体基板）30的端部之间的区域，或者也可以设置在这双方区域内。
在第1实施方式的图像传感器100中，图像传感器100的背面侧焊盘81、81A的尺寸（面积）以及形状与接触区域180、180A的尺寸以及形状不同。图像传感器100的背面侧的焊盘81、81A，在相对于形成图像传感器100的半导体基板30的主面（表面或背面）水平的方向上，向从接触区域180朝向像素阵列120的方向（第1方向）延伸。背面侧焊盘81、81A，在与该焊盘所排列的焊盘排列方向正交的方向上，从接触区域180上向像素阵列120侧突出，换言之，在相对于半导体基板表面水平的方向上向与设有该背面侧焊盘81、81A的边相对的边侧突出。
在图像传感器100相对于半导体基板30的平面的占有面积中，接触区域180、180A的尺寸比背面侧焊盘81、81A的尺寸小。
例如，在相对于半导体基板30的主面垂直的方向上，背面侧焊盘81、81A的中心位置C1与接触区域180的中心位置C2上下不重叠。在相对于半导体基板30的主面水平的方向上，从接触区域180的中心C2到像素阵列120侧的端部为止的背面侧焊盘81的寸法D1，比从接触区域180的中心C2到与像素阵列120侧相反侧的端部为止的焊盘的寸法D2大。
本实施方式的图像传感器100，与以背面侧焊盘的中心位置与接触区域的中心位置一致的方式在芯片上布置焊盘的情况相比较，能够减小芯片尺寸。
在相对于半导体基板30的主面垂直的方向上，优选，以背面侧焊盘81的与像素阵列120侧相反一侧的端部与接触区域180的与像素阵列120侧相反一侧的端部上下重叠的方式，在接触区域180上布置背面侧焊盘81。由此，本实施方式的图像传感器100，能够减小芯片的边（端部）与沿着该边设置的焊盘的间隔，能够减小芯片的尺寸。
为了兼顾焊盘的低电阻化和芯片尺寸的缩小，在相对于半导体基板30的主面垂直的方向上，背面侧焊盘81的像素阵列120侧的端部也可以隔着绝缘层（未图示）以与周边电路区域125A、125B上下重叠的方式布置于图像传感器100的芯片上。此外，背面侧焊盘81的电阻值，除了焊盘的面积之外，还能够通过调整焊盘的膜厚来进行控制。
例如，在接触区域180具有长方形形状的俯视形状的情况下，以长方形形状的接触区域180的长度方向与从接触区域180朝向像素阵列120的方向交叉的方式，将接触区域180布置于芯片（半导体基板）30内。例如，在芯片的各边，长方形形状的接触区域180的长度方向与焊盘排列方向（芯片的边）平行。
在接触区域180具有长方形形状的俯视形状且背面侧焊盘81、81A具有长方形形状的俯视形状的情况下，例如，也能够以长方形形状的背面侧焊盘81、81A的长度方向与长方形形状的接触区域180的长度方向交叉的方式，将背面侧焊盘81、81A以及接触区域180、180A布置于图像传感器的芯片30内。但是，根据芯片内的背面侧焊盘以及接触区域的布局，关于多个背面侧焊盘以及接触区域之中的任一焊盘，也能够以长方形形状的背面侧焊盘81、81A的长度方向与长方形形状的接触区域180的长度方向平行的方式，将背面侧焊盘81、81A以及接触区域180、180A布置于图像传感器的芯片30内。
例如，图像传感器100中使用的焊盘，所要求的电特性分别不同。在图像传感器100的多个焊盘中，存在焊盘与元件之间的电阻值（第1布线电阻）高也可以的焊盘以及焊盘与元件（电路）之间的电阻值（第2布线电阻）优选低的焊盘。电阻值优选低的焊盘例如是被施加驱动电压Vdd以及接地电压Vss的电源电压用的焊盘和/或信号的输入输出用的焊盘。电阻值高也可以的焊盘例如是测试引脚和/或监视引脚所连接的焊盘。
例如，在本实施方式的图像传感器100中，连接于电阻值高也可以的背面侧焊盘81A的贯通电极83的个数，比连接于电阻值优选低的背面侧焊盘81的贯通电极83的个数少。在该情况下，与电阻值高也可以的背面侧焊盘81A相对应的接触区域180A内的贯通孔T1的个数，能够比与电阻值优选低的背面侧焊盘81相对应的接触区域180内的贯通孔T1的个数少。
结果，能够通过贯通电极83以及贯通孔T1的个数的削减，使与电阻值高也可以的背面侧焊盘81A相对应的接触区域180A的尺寸，比与电阻值优选低的背面侧焊盘81相对应的接触区域180的尺寸小。另外，能够伴随接触区域180的尺寸的缩小，使电阻值高也可以的背面侧焊盘81A的尺寸比电阻值优选低的背面侧焊盘81的尺寸小。
此外，即使是在图像传感器中所要求的电特性相同的背面侧焊盘，只要满足所要求的电特性，也可以根据芯片内的布局，使接触区域180、180A的形状／布局、接触区域180、180A内的贯通电极83的排列方向／布局不同。
这样，本实施方式的图像传感器100，根据背面侧焊盘81、81A所要求的电特性，连接于背面侧焊盘81、81A的贯通电极83的个数按每个焊盘81、81A而各不相同。
在本实施方式中，多个接触区域180、180A以及背面侧焊盘81、81A不具有均一的大小（形状），而根据焊盘的电特性，能够将尺寸不同的接触区域180、180A以及背面侧焊盘81、81A设置在半导体基板30的背面侧。由此，本实施方式的图像传感器100，根据焊盘的电特性，包括具有某尺寸（第1尺寸）的接触区域180以及背面侧焊盘81和具有比该尺寸小的尺寸（第2尺寸）的接触区域180A以及背面侧焊盘81A。
此外，在本实施方式的多个接触区域以及背面侧焊盘中，只要其一部分区域以及焊盘具有不同的尺寸即可，所有的接触区域以及背面侧焊盘的尺寸不具有相互不同的大小也可以。即，也有时多个接触区域以及背面侧焊盘的一部分中包括尺寸相同的接触区域以及背面侧焊盘。关于接触区域内的贯通电极的个数，也与之同样。
在本实施方式的图像传感器100中，调整背面侧焊盘81、81A与接触区域180、180A的相对位置，或者减小与背面侧焊盘81、81A的电特性相应的接触区域180、180A的尺寸。由此，调整图像传感器100的芯片30内的接触区域180、180A的布局。结果，本实施方式的图像传感器100能够有效地配置背面侧焊盘81、81A。
在一般的图像传感器中，背面侧焊盘以及接触区域（贯通电极）分别具有实质上相同的形状（面积）以及相同的布局，且以背面侧焊盘的形成位置的中心与接触区域的中心位置重叠的方式将焊盘以及接触区域布置在芯片内。一般的图像传感器的多个接触区域形成为分别具有相同的尺寸（面积），与此同样地，多个焊盘也形成为分别具有相同的尺寸。另外，在某图像传感器中，对于1个背面侧焊盘，在接触区域内设有1个贯通电极。
通过如上述的本实施方式的图像传感器100那样使背面侧焊盘81、81A与接触区域180、180A的形状以及尺寸各不相同、并且/或者根据焊盘的电特性调整连接于背面侧焊盘81、81A的贯通电极83的个数，与一般的图像传感器相比较，能够减小焊盘81、81A以及接触区域180、180A的尺寸。
因此，本实施方式的图像传感器100，通过接触区域180、180A以及背面侧焊盘81、81A的占有面积的缩小，能够减小图像传感器的芯片尺寸。与此相伴，还能够缩小包括本实施方式的图像传感器100的模块的尺寸。进而，通过如本实施方式那样能够减小图像传感器的芯片尺寸，能够降低图像传感器的制造成本（例如芯片成本）。
另外，本实施方式的图像传感器100，通过接触区域180、180A以及焊盘81、81A的占有面积的缩小，也能够在同样的芯片尺寸下增大像素阵列120或周边电路125A、125B的占有面积。
如上所示，根据第1实施方式的固体拍摄装置，能够缩小固体拍摄装置（图像传感器以及模块）的尺寸。
（b）制造方法
参照图6到图12，关于本实施方式的固体拍摄装置（例如背面照射型图像传感器）的制造方法进行说明。
图6到图12示出本实施方式的背面照射型图像传感器的制造方法的各工序中的剖面工序图。图6到图12示出沿着图3的A－A线的剖面处的制造方法的各工序。在此，除了图6到图12外，也适宜使用图1到图4，关于本实施方式的背面照射型图像传感器的制造方法的各工序进行说明。此外，在本实施方式的图像传感器的制造方法中，后述的各构成要素的形成顺序，只要确保了工艺的完整性，也可以适宜变更。
如图6所示，在基板300上形成半导体层30。例如，基板300为SOI基板300。SOI基板300包括：作为半导体基板（例如硅基板）301上的绝缘层的BOX（BuriedOxide，氧化埋）层302；和BOX层302上的SOI（SiliconOnInsulator，绝缘层上硅）层303。SOI层303为具有50nm～100nm的程度的膜厚的结晶层（外延层）。SOI层303包括1015～1017cm-3的程度的杂质浓度的N型掺杂物。
半导体层30在SOI层303上形成。半导体层30为N型的外延层30。SOI层303上的外延层30形成为具有3μm到8μm的程度的膜厚。另外，外延层30形成为具有1014～1017cm-3程度的N型掺杂物的杂质浓度。
SOI层303上的外延层30用作为用于形成本实施方式的图像传感器100的半导体基板30。
在外延层30上，使用例如CVD法形成硅氧化膜（未图示）。在外延层30上的硅氧化膜上，使用例如CVD法形成硅氮化膜（未图示）。包括硅氧化膜与硅氮化膜的层叠膜的硬掩模层形成于外延层30上。
在作为硬掩模层的硅氮化膜上，涂敷抗蚀剂膜900。通过光刻以及蚀刻，在抗蚀剂膜900内形成用于使外延层30露出的开口部。抗蚀剂膜900的开口部，在形成将外延层30的表面与背面贯通的通孔（贯通孔）的位置形成。此外，在形成保护环的位置，在抗蚀剂膜内形成开口部。
将形成有开口部的抗蚀剂膜900用为掩模，以到达BOX层302或SOI层303的方式，在外延层30内形成要成为埋入贯通电极的贯通孔的沟槽T1以及埋入保护环的沟槽。沟槽T1形成为例如贯通SOI层303内，在沟槽T1的形成位置，BOX层302的上表面露出。
如图7所示，在除去了抗蚀剂膜后，对在所形成的沟槽（贯通孔）T1内露出的外延层30以及SOI层303实施氧化处理，在外延层30以及SOI层303内的沟槽T1的内侧面（侧壁）上形成氧化膜（未图示）。另外，以不使沟槽T1内被充填的方式，在外延层30以及SOI层303内的沟槽T1的内侧面上通过例如CVD法堆积硅氮化膜（未图示）。此外，硅氮化膜也可以通过氮化处理而形成。
然后，使用例如CVD法以及CMP（ChemicalMechanicalPolishing，化学机械研磨）法将高浓度地进行了杂质掺杂的多晶硅层83埋入外延层30以及SOI层303内的沟槽T1中。
通过图6以及图7所示的工序，成为从外延层（半导体基板）30的表面侧到达背面侧的贯通电极的导电体83，在外延层30以及SOI层303的沟槽（贯通孔）T1内形成。
例如，在接触区域180内形成的沟槽以及导电体83的个数，根据在该接触区域180内设置的焊盘的功能以及优选电特性来进行调整。在该情况下，在各接触区域180内分别形成不同个数的沟槽（贯通孔）T1以及导电体（贯通电极）83，以使连接于电阻值高也可以的焊盘的贯通孔以及导电体83的个数，比连接于电阻值优选低的焊盘的贯通孔以及导电体83的个数少。例如，形成有某个数的贯通孔的接触区域的面积，比与该接触区域相比所形成的贯通孔的个数多的接触区域的面积小。
例如，以接触区域180具有长方形形状的俯视形状的方式，将沟槽T1以及导电体83布置在接触区域180内。关于长方形形状的接触区域180，以接触区域180的长度方向与芯片的各边的焊盘排列方向平行的方式，将接触区域180布置在基板300内。
如图8所示，通过光刻以及RIE（ReactiveIonEtching，反应离子蚀刻），在外延层30内的预定区域内形成元件分离槽。在元件分离槽内，通过CVD（ChemicalVaporDeposition，化学气相沉积）法或涂敷法埋入绝缘体。由此，在外延层30内的预定位置形成STI（ShallowTrenchIsolation，浅沟槽隔离）结构的元件分离绝缘膜99。例如，元件分离绝缘膜99形成于在后续工序中要形成的周边电路区域125A、125B内的N型杂质区域(例如N型阱区域）与P型杂质区域（例如P型阱区域）的边界以及像素阵列120内。
在外延层30内，通过将抗蚀剂膜（未图示）用为掩模的离子注入而依次形成杂质区域31A、31B、98。
例如，在N型的外延层30内，通过将具有开口部的抗蚀剂膜用为掩模的离子注入，在与预定的元件形成区域以及元件分离区域相对应的位置形成P型杂质半导体区域（P型区域）31A、98。P型区域31A、98用作为像素阵列120内以及周边电路区域125A、125B的元件形成区域或元件分离杂质层。
例如，在形成元件形成区域以及元件分离区域内的P型区域31A、98的同时，在图像传感器的接触区域180内，形成P型区域31B。此外，接触区域180也可以为N型区域。
例如，离子注入中的离子的加速能量，设定为100keV~3MeV的程度。但是，加速能量的上限，依离子注入装置的性能、生产率以及工艺而适宜变更。离子的加速能量，优选设定为3MeV以下。例如，P型区域31A、31B、98形成为具有1015cm-3~1017cm-3的程度的杂质浓度。
在形成P型区域31A、31B、98并除去了用于形成P型区域31A、31B、98的掩模后，在外延层30上形成在与预定的元件形成区域以及元件分离区域相对应的位置具有开口部的另一抗蚀剂膜（未图示）。抗蚀剂膜的开口部在与要形成N型杂质区域（N型区域）的区域相对应的位置形成。
将该具有开口部的抗蚀剂膜用为掩模，在周边电路区域125A、125B内通过离子注入而形成N型区域32。
之后，在要形成元件的P型或N型区域31A、32A内，通过将抗蚀剂膜用为掩模的离子注入适宜形成P型或N型的阱区域39。
在该工序中，例如，与P型阱区域的形成同时地，在像素阵列120内被P型元件分离杂质层98包围的区域（单元形成区域）20内，通过将抗蚀剂膜用为掩模的离子注入，在外延层30内形成P型区域（阱区域）38。
如上所述，通过图8所示的工序，在半导体层30内，形成将相邻的元件电分离的元件分离绝缘膜99以及元件分离杂质层98。在SOI基板300上的半导体层30内分别划分出像素阵列120、周边电路区域125A、125B。在像素阵列120以及周边电路区域125A、125B的各元件形成区域内，形成P型或N型区域31A、32A、38、39。在像素阵列120内，形成单元形成区域20。
此外，也可以在形成了P型以及N型区域31A、31B、32、38、39、98后，在半导体层30内形成元件分离绝缘膜99。
如图9所示，在像素阵列120的单元形成区域20内以及周边电路区域125A、125B的阱区域38、39内，形成图像传感器所包含的元件。
例如通过对外延层30的热氧化处理，在外延层30的露出面上形成晶体管2、7的栅绝缘膜21、71。在所形成的栅绝缘膜21、71上，通过CVD法堆积多晶硅层。然后，通过光刻以及RIE法对多晶硅层进行加工，在外延层30的表面（第1面）上夹着栅绝缘膜21、71形成具有预定的栅长度以及预定的栅宽度的栅电极22、72。
例如，在像素阵列120内，将所形成的栅电极22以及抗蚀剂膜（未图示）用作为掩模，通过离子注入法在单元形成区域20内形成光电二极管1的N型杂质层（N型区域）10。另外，在所形成的N型杂质层10的表层，通过离子注入形成作为表面屏蔽层的P型杂质层11。另外，在单元形成区域20内的P型区域38内，分别形成作为浮置扩散层的N型杂质层60以及作为晶体管（例如传输门）2的源／漏的N型区域（未图示）。
在像素阵列120内形成单位单元的构成要素1、2、6的期间，周边电路区域125A、125B被抗蚀剂膜（未图示）覆盖。
在周边电路区域125A、125B内的要形成晶体管7的区域（N型或P型阱区域）39，通过将栅电极72用为掩模的离子注入，在外延层30内形成作为晶体管7的源／漏的P型或N型的杂质层。
如上所述，通过图9所示的工序，在像素阵列120内以及周边电路区域125A、125B内分别形成构成单位单元20的光电二极管1以及场效应晶体管2、构成周边电路的场效应晶体管7。
单位单元20内的晶体管2以及周边电路的晶体管7，既可以通过同时的工序形成，也可以分别通过不同工序形成。另外，也可以在形成了光电二极管1之后，形成晶体管2、7。
如图10所示，在形成有元件1、2、7的外延层30的表面上，使用例如CVD法来堆积层间绝缘膜（例如硅氧化膜）90。层间绝缘膜90覆盖外延层30的表面侧，例如覆盖晶体管2、7的栅电极22、72。
在使用CMP法将层间绝缘膜90的上表面平坦化之后，在层间绝缘膜90内，通过光刻以及RIE法形成接触孔。在所形成的接触孔内埋入接触插塞（例如钨或钼）92。
例如，通过溅射法在层间绝缘膜90上以及接触插塞92上堆积铝和/或铜等的导电层。所堆积的导电层通过光刻以及RIE法，以连接于接触插塞92的方式被加工成预定的形状。由此，形成作为布线的导电层91。在形成作为布线的导电层91的同时，在层间绝缘膜90上形成包括相同材料的遮光膜以及虚设层。例如，布线91也可以使用镶嵌法形成。
在覆盖接触区域180的表面侧的层间绝缘膜90内，与形成连接于外延层30的表面侧的元件的插塞92以及布线91同时地，以连接于作为贯通电极的导电体83的方式形成插塞92以及布线91。
通过与最下层布线级的布线层的形成实质同样的工序，在各布线级，通过多层布线技术依次形成层间绝缘膜90、插塞（通孔插塞）92以及导电层（布线、遮光膜或虚设层）91。例如，图像传感器的表面侧的焊盘也可以使用最上层的布线级的导电层91来形成。
由此，作为半导体基板的外延层30上的多个元件1、2、7，通过多层布线技术的布线连接，形成图像传感器的各电路。另外，在接触区域180内埋入于外延层30内的导电体（贯通电极），连接于层间绝缘膜90内的导电层91以及插塞92。
如图11所示，在使用例如CMP法将外延层30的表面侧的最上层的层间绝缘膜90以及导电层91的上表面平坦化之后，在最上层的层间绝缘膜90以及导电层（布线以及表面侧焊盘）91上形成粘接层（例如硅氧化膜）88。然后，支撑基板85形成于粘接层88上。例如，在支撑基板85上形成的粘接层（未图示），粘贴在层间绝缘膜90上的粘接层88上。由此，支撑基板85与覆盖外延层30的层间绝缘膜90接合。
例如，也可以在将支撑基板85粘贴于层间绝缘膜90之前，在最上层的层间绝缘膜90上形成基于再布线（RedistributionLayer）技术形成的再布线层，以使其连接于层间绝缘膜90内的布线。
如图12所示，在将支撑基板85粘贴于层间绝缘膜90之后，使用CMP法、使用了HF溶液的湿式蚀刻等，选择性除去SOI基板所包含的半导体基板以及BOX层以及SOI层，将半导体基板以及BOX层从外延层30剥离。由此，外延层30的背面以及埋入于外延层30内的导电体83露出。
在所露出的外延层30的背面侧，通过离子注入在单元形成区域20的外延层（N型区域）30内形成作为屏蔽层的P型杂质层19。
在外延层30的背面上，通过溅射法堆积金属膜。将所堆积的金属膜通过光刻法以及RIE法加工成预定的形状。由此，在像素阵列120中，在多个单元形成区域20、20X之中的一部分单元形成区域20X的背面侧，形成遮光膜（金属膜）81X。通过形成由遮光膜81的单元形成区域20X，在像素阵列120内形成OB区域129和有效区域。
在形成遮光膜81的同时，以连接于外延层30内的导电体（贯通电极）83的方式，在接触区域180的背面侧形成包括金属膜的焊盘（背面侧焊盘）81。
也可以在将金属膜堆积于外延层30的背面上之前，通过例如CVD法和/或热氧化法，在外延层30的背面上形成作为保护膜的绝缘膜（例如硅氧化膜）。
在将遮光膜81X以及背面侧焊盘81形成于外延层（基板）的背面侧之后，如图4所示，在外延层30的背面上形成平坦化层89，使其覆盖遮光膜81X以及背面侧焊盘81。平坦化层89使用含有丙烯酸树脂和/或硅氧化膜的层叠膜形成。
在相对于外延层30的主面垂直的方向上，在与像素阵列120上下重叠的位置，在背面侧的平坦化层89上形成具有预定的滤色器（色素膜）的排列图案的滤色器层CF。在夹着滤色器层CF与像素阵列120上下重叠的位置，形成微透镜阵列ML。
1个滤色器以及1个微透镜，以与像素阵列120内的1个单位单元（光电二极管）相对应的方式，配置在外延层30的背面侧。例如，也可以为了对于OB区域129的单位单元提高遮光性，形成层叠有多个滤色器的滤色器层CFX。在该情况下，也可以不形成用于形成OB区域129的遮光膜。
在平坦化层89形成开口以使背面侧焊盘81露出后，将背面照射型图像传感器100的芯片搭载在引线框那样的封装基板上。此外，在图像传感器中设置有表面侧焊盘的情况下，在支撑基板85内形成开口部，以使表面侧焊盘露出。
图像传感器100的背面侧焊盘81以及表面侧焊盘通过接合引线和/或焊料球（或焊料凸块）电连接于封装基板的布线以及端子。由此，图像传感器100封装化。
如图2所示，将封装化了的图像传感器100搭载在电路基板（封装基板）200上，将透镜保持件117和/或屏蔽部119安装在图像传感器100。由此，形成包括背面照射型图像传感器的照相机模块。
在以上的工序中，形成本实施方式的图像传感器100以及包括该图像传感器的照相机模块。
在本实施方式的图像传感器的制造方法中，例示了使用SOI基板300形成图像传感器的情况，但也可以使用大块（bulk）基板（例如单晶硅基板）形成图像传感器。在使用大块基板的情况下，设定用于形成沟槽（贯通孔）的蚀刻的时间，形成所期望的深度的沟槽。然后，对大块基板的背面进行研磨直到达到沟槽，形成从大块基板的表面到达背面的贯通孔。在使用大块基板形成了图像传感器的情况下，也能够得到上述效果。
在本实施方式的图像传感器的制造方法中，关于在半导体基板内形成了贯通电极后，形成图像传感器的单位单元（像素）以及层间绝缘膜的情况进行了说明。但是，在本实施方式的图像传感器中，也可以在形成了图像传感器的单位单元（像素）以及层间绝缘膜后，在半导体基板内形成贯通电极。
在本实施方式的图像传感器的制造方法中，背面照射型图像传感器的背面侧焊盘81、81A以及设有该焊盘81、81A的接触区域180、180A形成为具有互不相同的形状以及尺寸。
在本实施方式的图像传感器的制造方法中的背面侧焊盘的形成时，背面侧焊盘81、81A图案化为，在相对于外延层（基板）30的主面水平的方向（与这些焊盘81、81A的焊盘排列方向正交的方向）上，在从接触区域180朝向像素阵列120侧的方向上延伸。例如，以在相对于半导体层30的主面垂直的方向上，背面侧焊盘81、81A的中心位置C1与接触区域180的中心位置C2上下不重叠的方式，将焊盘81、81A形成在接触区域180上。
另外，将背面侧焊盘81、81A图案化为，在相对于半导体层30的主面水平的方向上，从接触形成区域180、180A的中心C2到像素阵列120侧的端部的背面侧焊盘81、81A的寸法D1，比从接触区域180、180A的中心C2到与像素阵列120侧相反一侧的端部的焊盘的寸法D2大。
此外，优选，将背面侧焊盘81、81A在接触区域180上布置为，在相对于半导体层30的主面垂直的方向上，与像素阵列120侧相对的一侧（芯片的边侧）的背面侧焊盘81、81A的端部，上下重叠于与像素阵列120侧相对的一侧的接触区域180的端部。由此，能够削减与像素阵列120侧相对的一侧的接触区域180的端部与芯片的端部之间的空间。
关于在图像传感器的背面侧设置的焊盘，通过如本实施方式那样调整焊盘81、81A的形状以及焊盘81、81A与接触区域180、180A之间的相对布局，能够减小图像传感器的芯片尺寸。
另外，根据在接触区域180、180A设置的焊盘81、81A的规格，调整在接触区域内形成的贯通孔（沟槽）以及贯通电极的个数。例如，使设置电阻值高也可以的焊盘81A的接触区域180A内的贯通孔以及贯通电极的个数，比设置电阻值优选低的焊盘81的接触区域180内的贯通孔以及贯通电极的个数少。由此，本实施方式的图像传感器100，能够减小多个背面焊盘以及接触区域之中的一部分背面侧焊盘81、81A以及接触区域180、180A的尺寸，与全部背面侧焊盘以及接触区域具有相同大小的图像传感器相比较，能够减小图像传感器的芯片尺寸。
如上所述，根据第1实施方式的固体拍摄装置的制造方法，能够缩小固体拍摄装置（图像传感器或照相机模块）的尺寸。
（2）第2实施方式
参照图13以及图14，关于第2实施方式的固体拍摄装置（例如图像传感器）进行说明。在本实施方式中，根据需要，进行与第1实施方式共同的构成要素以及功能的相关说明。
图13以及图14是示意性表示本实施方式的图像传感器100的俯视结构的俯视图。此外，在本实施方式中，图像传感器100的剖面结构与图4所示结构实质上相同，所以省略图示。
如图13所示，在本实施方式的图像传感器100中，背面侧焊盘81Z包括：在相对于从接触区域180朝向像素阵列120的方向（与设有焊盘的边的焊盘排列方向正交的方向）平行的方向（第1方向）上延伸的第1部分810；和在与从接触区域180朝向像素阵列120的方向相交叉的方向上从第1部分810的侧部突出的第2部分811。
第1部分810与接触区域180内的贯通电极83接触，电连接于贯通电极83。第2部分811经由第1部分810电连接于贯通电极83。
图像传感器100的焊盘81Z连接于图像传感器100的搭载芯片的封装基板（例如引线框或BGA）250或电路基板（模块基板）的多个端子（电极、布线）251之中的预定端子。
例如，在背面侧焊盘81Z的第2部分811，连接接合引线259。背面侧焊盘81Z经由连接于第2部分811的接合线，电连接于封装基板250的端子251。以下将第2部分811称为引线连接部811。将第1部分810称为电极连接部810。
在图13中，背面侧焊盘81Z具有向与电极连接部810的延伸方向（从接触区域180朝向像素阵列120的方向）正交的方向弯折的俯视结构，引线连接部811从电极连接部810向与设有该电极连接部810所连接的贯通电极83的边（第1边）正交的边（第2边）侧引出。
如图14所示，背面侧焊盘81Z的引线连接部815，也可以从电极连接部810的侧面朝向与设有该电极连接部810所连接的贯通电极83的边（第1边）正交的边（第2边）侧，向相对于电极连接部810的延伸方向倾斜的方向引出。
如图13以及图14所示，弯折的俯视结构的背面侧焊盘81Z布置在图像传感器100的芯片的角部（各边的延伸方向的端部）。此外，图13以及图14中，示出了在各边的一端以及另一端各设有一个具有电极连接部810的背面侧焊盘81Z的例子，但也可以在各边的一端（以及另一端）设有2个以上具有电极连接部810的背面侧焊盘81Z。
在本实施方式中，背面照射型图像传感器100的背面侧焊盘81Z，与封装基板的端子的布局相应地，具有直角或预定的倾斜角而具有弯折的俯视形状。此外，在四边形形状的背面侧焊盘中，四边形的对角线的交叉位置成为焊盘的中心位置。例如，在背面侧焊盘81Z具有弯折的俯视形状的情况下，背面侧焊盘81Z的中心位置为焊盘81Z的重心的位置。
本实施方式的图像传感器的制造方法，仅在对于背面侧焊盘81Z的图案形成上不同，除此之外与第1实施方式的图像传感器的制造方法实质上相同。因此，省略第2实施方式的图像传感器的制造方法的说明。
根据图像传感器的焊盘的布局以及封装基板的端子的布局，有时图像传感器的焊盘与封装基板／引线框的端子的间隔增大。
如本实施方式那样，根据封装基板250的端子的布局，背面照射型图像传感器100的背面侧焊盘81Z具有向与从接触区域180向像素阵列120侧延伸的方向相交叉的方向（芯片的边侧）弯折的部分（引线连接部）811、815，该部分811、815引出至封装基板250的端子251的附近。由此，与将接合引线259连接于矩形状的背面侧焊盘（电极连接部810）的情况相比较，本实施方式的图像传感器100能够缩短用于将图像传感器的背面侧焊盘81Z与封装基板250的端子251相连接的接合引线259的长度。
结果，本实施方式的图像传感器100以及包括其的照相机模块，能够降低接合引线间的短路（误接触）、因接合引线引起的寄生电阻以及寄生电容。
另外，本实施方式的图像传感器100以及包括其的照相机模块，能够将经由接合引线259的图像传感器100的背面侧焊盘81Z与封装基板250的端子251的连接简单化以及简洁化。
因此，本实施方式的图像传感器100以及包括其的照相机模块，能够改善电特性。本实施方式的图像传感器100以及包括其的照相机模块能够提高制造成品率。
如上所述，根据第2实施方式的固体拍摄装置，能够得到与第1实施方式同样的效果，并且能够改善固体拍摄装置（图像传感器以及照相机模块）的电特性以及制造成品率。
（3）第3实施方式
参照图15以及图16，关于第3实施方式的固体拍摄装置（例如图像传感器）进行说明。此外，在本实施方式中，根据需要进行与第1以及第2实施方式共同的构成要素以及功能的相关说明。
图15为示意性表示本实施方式的图像传感器100的俯视结构的俯视图。图16为示意性表示本实施方式的图像传感器100的剖面结构的剖视图。图16示意性示出了沿图15的A-A线的剖面结构。
例如，在背面照射型图像传感器中，为了OB区域内的单位单元的工作的稳定化，对设置于半导体基板（半导体层）的背面侧的遮光膜施加接地电压。
如图15以及图16所示，在本实施方式的图像传感器100中，用于将接地电压Vss施加于图像传感器100的芯片内的背面侧焊盘81G，经由在半导体基板30的背面侧设置的布线（第2布线）818连接于遮光膜81X。布线818与被施加电压的背面侧焊盘81和遮光膜81X直接接触。
例如，接地电压Vss用的背面侧焊盘81G，经由在半导体基板30的背面侧设置的布线818以及电极819连接于周边电路区域125A、125B的整体或周边电路区域125A、125B内的半导体区域（P型／N型区域或阱区域）之中要被施加接地电压Vss的区域31A、31B。
另外，接地电压Vss用的背面侧焊盘81G也可以经由在半导体基板30的背面侧设置的布线818以及电极819连接于像素阵列120的元件分离杂质层（P型杂质层）98。
在从半导体基板的背面侧施加电压的情况下，为了降低金属膜与半导体区域的接触电阻，也可以在半导体区域31A、31B与金属膜（电极）819的接触面，在半导体区域内形成高浓度的杂质层。
这样，施加于背面照射型图像传感器100的背面侧焊盘81G的接地电压Vss，能够经由在半导体基板30的背面侧设置的布线818以及电极819，施加于形成有元件的半导体区域31A、31B、98，由此能够改善元件的工作特性。
根据图像传感器100的芯片的布局（以及内部结构），被施加接地电压Vss的背面侧焊盘81G，也可以不仅连接于半导体基板30的背面侧的布线818以及遮光膜81X，而且还经由贯通电极83连接于半导体基板30的表面侧的层间绝缘膜90内的布线91以及插塞92。在该情况下，来自图像传感器100的芯片外部的接地电压Vss从半导体基板30的表面侧以及背面侧这双方施加于图像传感器100的芯片内。
此外，在此，关于使用半导体基板30的背面侧的布线818以及电极819将施加于背面侧焊盘81G的接地电压Vss供给到预定的电路区域的情况进行了说明，但是也可以使用半导体基板30的背面侧的布线818以及电极819将施加于背面侧焊盘的驱动电压Vdd从半导体基板30的背面侧供给到预定的电路区域（半导体区域）。
连接于背面侧焊盘81G的半导体基板30的背面侧的布线818以及电极819，仅在对于在半导体基板30的背面侧堆积的金属膜的图案形成上不同，除此之外与背面侧焊盘81G以及遮光膜81X使用相同的材料、实质上同时形成。因此，省略第3实施方式的图像传感器的制造方法的说明。
在本实施方式的图像传感器100中，用于使图像传感器100驱动的电压（接地电压、电源电压）Vss、Vdd，不经由图像传感器100的层间绝缘膜90内的布线91，而通过在半导体基板30的背面侧形成的布线818，从背面侧焊盘81G直接施加于在半导体基板30的背面侧设置的遮光膜81X以及电路区域的电极819。被施加了电源电压的背面侧焊盘81G，使用在半导体基板30的背面侧形成的布线818，直接连接于遮光膜81X以及周边电路区域125A、125B的电极819。由此，本实施方式的图像传感器100，与施加于图像传感器的电源电压Vss、Vdd仅经由在半导体基板的表面侧设置的布线而施加于半导体基板的背面侧的遮光膜以及电极的情况相比较，能够使芯片内的布线的引绕简洁化。
一般的背面照射型图像传感器，仅在半导体基板30的表面侧引绕布线，该图像传感器的芯片尺寸，除了芯片内的像素阵列以及周边电路的占有面积之外，有时还依赖于在半导体基板30的表面侧引绕的布线的面积。
本实施方式的图像传感器100，图像传感器的布线（例如电源线）划分设置在半导体基板30的表面侧和背面侧。在本实施方式的图像传感器100中，将以往设在半导体基板的表面侧的布线的一部分（例如电源线）设在半导体基板30的背面侧。
因此，与仅在形成图像传感器的半导体基板30的表面侧设置布线的情况相比较，本实施方式的图像传感器100，能够削减用于引绕半导体基板的表面侧的布线的空间，能够缩小图像传感器的芯片尺寸。
另外，根据本实施方式的图像传感器100，能够增大在半导体基板30的表面侧设置的布线间的间隔的余裕。
另外，在一般的背面照射型图像传感器中，被施加于背面侧焊盘的电源电压，经由半导体基板30的表面侧的布线施加于各电路区域，所以布线长度变长，IR下降可能会变大。
相对于此，本实施方式的图像传感器100，能够不经由半导体基板30的表面侧的布线（层间绝缘膜内的布线以及插塞）而将施加于背面侧焊盘81的电源电压（驱动电压或接地电压）从半导体基板30的背面侧直接施加于各区域。由此，本实施方式的图像传感器100能够缩短图像传感器100的电源线的布线长度，能够缓和IR下降的影响，能够抑制图像传感器的功耗的增大。
例如，根据本实施方式的图像传感器100，也能够在半导体基板30的表面侧（层间绝缘膜内）仅设置信号线，在半导体基板30的背面侧设置电源线。在该情况下，能够避免电源线与信号线相邻的情况，能够抑制因电源线造成的对信号线的噪音产生。
如上所述，根据第3实施方式的固体拍摄装置，能够缩小固体拍摄装置（图像传感器或照相机模块）的尺寸。
虽然说明了本发明的几种实施方式，但是这些实施方式是作为例子提出的，并非要限定发明的范围。这些实施方式，能够以其他的各种方式来实施，能够在不脱离发明的范围的范围内进行各种省略、置换、变更。这些实施方式和/或其他变形，包含于发明的范围和/或主旨内，同样地也包含于权利要求所记载的发明和其等同的范围内。

Claims (17)

1.一种固体拍摄装置，包括：
具有第1面和与所述第1面相对的第2面的半导体基板；
覆盖所述第1面上的元件的绝缘膜；
像素阵列，其设置在所述半导体基板内，包括对经由所述第2面侧的透镜照射的光进行光电转换的像素；
在所述半导体基板内设置的多个接触区域；
1个以上的贯通电极，其在所述多个接触区域的各个内设置，从所述第1面向所述第2面贯通；以及
多个第1焊盘，其以与所述各接触区域相对应的方式设置于所述第2面侧，在从所述接触区域向所述像素阵列的第1方向延伸，
所述多个第1焊盘包括：被施加电源电压的电源焊盘；和被供给测试信号的测试焊盘，
连接于所述电源焊盘的所述贯通电极的个数比连接于所述测试焊盘的贯通电极的个数多。
2.根据权利要求1所述的固体拍摄装置，其中，
根据所述多个第1焊盘所分别要求的电特性，在与所述各第1焊盘相对应的所述接触区域内设置的所述贯通电极的个数，按每个所述第1焊盘而不同。
3.根据权利要求1所述的固体拍摄装置，其中，
设置有第1个数的所述贯通电极的所述接触区域的面积，比设置有比所述第1个数多的第2个数的所述贯通电极的所述接触区域的面积小。
4.根据权利要求1所述的固体拍摄装置，其中，
在相对于所述第2面平行的方向，所述第1焊盘的中心位置不重叠于所述接触区域的中心位置。
5.根据权利要求1所述的固体拍摄装置，其中，
从所述接触区域的中心位置到所述第1焊盘在所述像素阵列侧的端部的尺寸，比从所述接触区域的中心位置到所述第1焊盘在与所述像素阵列侧相反一侧的端部的尺寸大。
6.根据权利要求1所述的固体拍摄装置，其中，
所述像素阵列包括：被照射光的有效区域；和不被照射光的遮光区域，
对所述有效区域的各个所述像素，在所述第2面侧设有与多种颜色之中的1种颜色相对应的滤色器，
对所述遮光区域的所述像素，在第2面侧设有颜色不同的2个以上的滤色器的层叠体。
7.一种固体拍摄装置，包括：
具有第1面和与所述第1面相对的第2面的半导体基板；
覆盖所述第1面上的元件的绝缘膜；
像素阵列，其设置在所述半导体基板内，包括对经由所述第2面侧的透镜照射的光进行光电转换的像素；
在所述半导体基板内设置的多个接触区域；
1个以上的贯通电极，其在所述多个接触区域的各个内设置，从所述第1面向所述第2面贯通；以及
多个第1焊盘，其以与所述各接触区域相对应的方式设置于所述第2面侧，在从所述接触区域向所述像素阵列的第1方向延伸，
所述第1焊盘的至少1个包括：沿着所述第1方向延伸的第1部分；和在与所述第1方向相交叉的第2方向从所述第1部分的侧部突出的第2部分。
8.根据权利要求7所述的固体拍摄装置，其中，
所述第1部分与所述贯通电极接触，
所述第2部分经由接合引线连接于搭载所述半导体基板的封装内的端子。
9.根据权利要求7所述的固体拍摄装置，其中，
所述多个第1焊盘，在所述半导体基板的沿着所述第2方向的第1边上，沿着所述第2方向排列，
所述第2部分的一端设置在所述半导体基板的沿着所述第1方向的第2边上。
10.一种固体拍摄装置，包括：
具有第1面和与所述第1面相对的第2面的半导体基板；
覆盖所述第1面上的元件的绝缘膜；
像素阵列，其设置在所述半导体基板内，包括对经由所述第2面侧的透镜照射的光进行光电转换的像素；
在所述半导体基板内设置的多个接触区域；
1个以上的贯通电极，其在所述多个接触区域的各个内设置，从所述第1面向所述第2面贯通；
多个第1焊盘，其以与所述各接触区域相对应的方式设置于所述第2面侧，在从所述接触区域向所述像素阵列的第1方向延伸；
遮光膜，其设置于所述第2面侧，覆盖所述像素阵列内不被照射光的遮光区域；以及
布线，其设置于所述第2面侧，将所述第1焊盘与所述遮光膜相连接，
所述遮光膜经由所述第1焊盘以及所述布线被施加第1电压。
11.一种照相机，包括：
权利要求1所述的所述固体拍摄装置；
将来自被拍摄体的光会聚于所述固体拍摄装置的光学透镜部；以及
对从所述固体拍摄装置输出的信号进行处理的信号处理电路。
12.一种固体拍摄装置，包括：
具有第1面和与所述第1面相对的第2面的半导体基板；
覆盖所述第1面上的元件的绝缘膜；
像素阵列，其设置在所述半导体基板内，包括对经由所述第2面侧的透镜照射的光进行光电转换的像素；
在所述半导体基板内设置的多个接触区域；
1个以上的贯通电极，其在所述多个接触区域的各个内设置，从所述第1面向所述第2面贯通；以及
多个第1焊盘，其以与所述各接触区域相对应的方式设置于所述第2面侧，
在该固体拍摄装置中，
根据对所述多个第1焊盘设定的电特性，在与所述第1焊盘相对应的所述接触区域的各个内设置的所述贯通电极的个数不同，
所述多个第1焊盘包括：被施加电源电压的电源焊盘；和被供给测试信号的测试焊盘，
连接于所述电源焊盘的所述贯通电极的个数比连接于所述测试焊盘的贯通电极的个数多。
13.根据权利要求12所述的固体拍摄装置，其中，
所述电源焊盘和连接于所述电源焊盘的所述贯通电极所具有的第1电阻值，比所述测试焊盘和连接于所述测试焊盘的所述贯通电极所具有的第2电阻值低。
14.根据权利要求12所述的固体拍摄装置，其中，
设置有第1个数的所述贯通电极的所述接触区域的面积，比设置有比所述第1个数多的第2个数的所述贯通电极的所述接触区域的面积小。
15.一种固体拍摄装置，包括：
具有第1面和与所述第1面相对的第2面的半导体基板；
覆盖所述第1面上的元件的绝缘膜；
像素阵列，其设置在所述半导体基板内，包括对经由所述第2面侧的透镜照射的光进行光电转换的像素；
在所述半导体基板内设置的多个接触区域；
1个以上的贯通电极，其在所述多个接触区域的各个内设置，从所述第1面向所述第2面贯通；
多个第1焊盘，其以与所述各接触区域相对应的方式设置于所述第2面侧，
在该固体拍摄装置中，
所述第1焊盘的至少1个包括沿着第1方向延伸的第1部分和在与所述第1方向相交叉的第2方向从所述第1部分的侧部突出的第2部分，所述第1以及第2方向是相对于所述半导体基板的所述第2面平行的方向。
16.根据权利要求15所述的固体拍摄装置，其中，
所述多个第1焊盘，在所述半导体基板的沿着所述第2方向的第1边上，沿着所述第2方向排列，
所述第2部分的一端设置在所述半导体基板的沿着所述第1方向的第2边上。
17.根据权利要求15所述的固体拍摄装置，其中，
所述第2方向与所述第1方向正交，
所述第2部分沿着所述第2方向延伸。
CN201310049235.5A 2012-03-23 2013-02-07 固体拍摄装置以及照相机 Expired - Fee Related CN103325801B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP067424/2012 2012-03-23
JP2012067424A JP5696081B2 (ja) 2012-03-23 2012-03-23 固体撮像装置

Publications (2)

Publication Number Publication Date
CN103325801A CN103325801A (zh) 2013-09-25
CN103325801B true CN103325801B (zh) 2015-12-23

Family

ID=49194458

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310049235.5A Expired - Fee Related CN103325801B (zh) 2012-03-23 2013-02-07 固体拍摄装置以及照相机

Country Status (4)

Country Link
US (1) US9006807B2 (zh)
JP (1) JP5696081B2 (zh)
KR (1) KR101422995B1 (zh)
CN (1) CN103325801B (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6012262B2 (ja) * 2012-05-31 2016-10-25 キヤノン株式会社 半導体装置の製造方法
US9232122B2 (en) * 2012-09-19 2016-01-05 Lg Innotek Co., Ltd. Camera module having an array sensor
JP6233717B2 (ja) * 2012-12-28 2017-11-22 パナソニックＩｐマネジメント株式会社 固体撮像装置およびその製造方法
KR102034482B1 (ko) 2013-03-04 2019-10-21 삼성전자주식회사 이미지 센서 및 이의 형성 방법
JP6278608B2 (ja) * 2013-04-08 2018-02-14 キヤノン株式会社 半導体装置およびその製造方法
US9312294B2 (en) * 2013-10-25 2016-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacturing thereof, and image sensor devices
US9391114B2 (en) 2013-10-25 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacturing thereof, and image sensor devices
JP2015204126A (ja) 2014-04-16 2015-11-16 株式会社東芝 半導体記憶装置
TWI676280B (zh) * 2014-04-18 2019-11-01 日商新力股份有限公司 固體攝像裝置及具備其之電子機器
CN103985725B (zh) * 2014-06-03 2017-03-08 豪威科技(上海)有限公司 半导体结构及其制备方法
KR20160012803A (ko) * 2014-07-25 2016-02-03 삼성전자주식회사 이미지 센서
US9847364B2 (en) * 2014-08-20 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor devices and design and manufacturing methods thereof
US9515111B2 (en) 2014-10-20 2016-12-06 Semiconductor Components Industries, Llc Circuitry for biasing light shielding structures and deep trench isolation structures
JP6353354B2 (ja) * 2014-12-12 2018-07-04 ルネサスエレクトロニクス株式会社 撮像装置およびその製造方法
US9515116B1 (en) * 2015-05-22 2016-12-06 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical transfer gate structure for a back-side illumination (BSI) complementary metal-oxide-semiconductor (CMOS) image sensor using global shutter capture
WO2016194653A1 (ja) * 2015-06-05 2016-12-08 ソニー株式会社 撮像素子、電子機器、並びに、製造装置および方法
US9620548B1 (en) * 2015-10-30 2017-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with wide contact
US9947700B2 (en) * 2016-02-03 2018-04-17 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US10192914B2 (en) * 2016-03-20 2019-01-29 Ningbo Sunny Opotech Co., Ltd. Camera module and array camera module with circuit board unit and photosensitive unit and manufacturing method thereof
KR102654485B1 (ko) 2016-12-30 2024-04-03 삼성전자주식회사 이미지 센서 및 그 제조 방법
WO2018198802A1 (ja) * 2017-04-25 2018-11-01 パナソニックＩｐマネジメント株式会社 固体撮像装置および撮像装置
CN108810333A (zh) * 2017-04-28 2018-11-13 南昌欧菲光电技术有限公司 摄像模组及其组装方法、下沉式感光组件
EP3619555B1 (en) * 2017-05-03 2023-11-29 Shenzhen Xpectvision Technology Co., Ltd. Method of making radiation detector
CN109427853B (zh) * 2017-09-05 2023-05-30 乐金显示有限公司 包括指纹扫描器的显示装置
KR20210009304A (ko) * 2018-05-16 2021-01-26 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자 및 고체 촬상 장치
US10678104B2 (en) * 2018-09-27 2020-06-09 Wuhan China Star Optoelectronics Technology Co., Ltd. Display panel with flexible circuit board regions and display module
FR3091000B1 (fr) * 2018-12-24 2020-12-04 Soitec Silicon On Insulator Procede de fabrication d’un substrat pour un capteur d’image de type face avant
KR20210056478A (ko) 2019-11-08 2021-05-20 삼성전자주식회사 이미지 센서
TW202137483A (zh) 2019-12-12 2021-10-01 立陶宛商布羅利思感測科技公司 用於發光及偵測之具有平面外配置之光學裝置
JP2022073873A (ja) * 2020-10-29 2022-05-17 キヤノン株式会社 光電変換装置、光電変換システム、および移動体
DE112022003066T5 (de) * 2021-06-16 2024-03-28 Sony Semiconductor Solutions Corporation Optische detektionsvorrichtung, herstellungsverfahren für eine optische detektionsvorrichtung und elektronische einrichtung
WO2023153300A1 (ja) * 2022-02-14 2023-08-17 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および製造方法、並びに電子機器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101312201A (zh) * 2007-05-23 2008-11-26 中芯国际集成电路制造(上海)有限公司 Cmos图像传感器及其形成方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3908147B2 (ja) * 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置及びその製造方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
JP2005347708A (ja) * 2004-06-07 2005-12-15 Sony Corp 固体撮像素子及びその製造方法
JP4483442B2 (ja) 2004-07-13 2010-06-16 ソニー株式会社 固体撮像素子と固体撮像装置、固体撮像素子の製造方法
JP2007134664A (ja) * 2005-10-12 2007-05-31 Matsushita Electric Ind Co Ltd 固体撮像装置およびその製造方法
JP4659783B2 (ja) * 2007-06-14 2011-03-30 富士フイルム株式会社 裏面照射型撮像素子の製造方法
JP4799594B2 (ja) * 2008-08-19 2011-10-26 株式会社東芝 固体撮像装置およびその製造方法
US9142586B2 (en) 2009-02-24 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for backside illuminated image sensor
JP5470928B2 (ja) * 2009-03-11 2014-04-16 ソニー株式会社 固体撮像装置の製造方法
KR20100108109A (ko) * 2009-03-27 2010-10-06 삼성전자주식회사 이미지 센서 및 그 제조 방법
JP2010267736A (ja) * 2009-05-13 2010-11-25 Panasonic Corp 固体撮像素子
KR20110037481A (ko) * 2009-10-07 2011-04-13 주식회사 동부하이텍 후면 수광 이미지센서 및 그 제조방법
JP5533046B2 (ja) * 2010-03-05 2014-06-25 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
KR101688084B1 (ko) * 2010-06-30 2016-12-20 삼성전자주식회사 이미지 센서 및 이를 포함하는 패키지

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101312201A (zh) * 2007-05-23 2008-11-26 中芯国际集成电路制造(上海)有限公司 Cmos图像传感器及其形成方法

Also Published As

Publication number Publication date
US20130248862A1 (en) 2013-09-26
KR101422995B1 (ko) 2014-07-23
JP2013201188A (ja) 2013-10-03
CN103325801A (zh) 2013-09-25
KR20130108111A (ko) 2013-10-02
US9006807B2 (en) 2015-04-14
JP5696081B2 (ja) 2015-04-08

Similar Documents

Publication Publication Date Title
CN103325801B (zh) 固体拍摄装置以及照相机
US9214488B2 (en) Solid state imaging device
CN108604592B (zh) 半导体装置、半导体装置的制造方法、固态成像装置以及电子设备
TWI497702B (zh) Solid state camera device
US9318520B2 (en) Solid-state image sensing device manufacturing method and solid-state image sensing device
CN103024295B (zh) 固体拍摄装置及拍摄机
CN106549027B (zh) 包括垂直传输门的图像传感器及其制造方法
CN103545325A (zh) 固体拍摄装置
CN103515402A (zh) 固体拍摄装置
CN104701334A (zh) 采用深沟槽隔离的堆叠图像传感器的制作方法
US20230005981A1 (en) Solid-state image sensor and electronic device
CN104821324A (zh) 固体摄像装置以及固体摄像装置的制造方法
US20140151753A1 (en) Solid-state imaging apparatus, manufacturing method thereof, and electronic information device
KR101584664B1 (ko) 씨모스 이미지 센서
US11948964B2 (en) Image sensor having vertical, transfer, reset, source follower, and select transistors vertically aligned over the photodiode
JP2014053431A (ja) 固体撮像装置の製造方法
US20230197753A1 (en) Solid-state image element and electronic device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151223

Termination date: 20170207