CMOS图像传感器及其形成方法
技术领域
本发明涉及半导体技术领域,特别涉及一种CMOS图像传感器及其形成方法。
背景技术
目前电荷耦合器件(charge coupled device,CCD)是主要的实用化固态图像传感器件,具有读取噪声低、动态范围大、响应灵敏度高等优点,但是CCD同时具有难以与主流的互补金属氧化物半导体(Complementary-Metal-Oxide-Semiconductor,CMOS)技术相兼容的缺点,即以CCD为基础的图像传感器难以实现单芯片一体化。而CMOS图像传感器(CMOS Image sensor,CIS)由于采用了相同的CMOS技术,可以将像素阵列与外围电路集成在同一芯片上,与CCD相比,CIS具有体积小、重量轻、功耗低、编程方便、易于控制以及平均成本低的优点。
当前,有关CMOS图像传感器的专利申请文件基本集中在如何减小CMOS图像传感器的暗电流方面,比如通过在隔离结构的外围形成P+型外延层,以减少在隔离结构的边界中产生的电子再结合从而达到减少暗电流的目的,在申请号为200510097488的中国专利申请中还可以发现更多与上述技术方案相关的信息。现有技术还通过在p型的像素单元阵列区域之下形成n掺杂区以把像素单元区域与外围电路区域进行隔离,以减少暗电流,在专利号为7205584的美国专利中还可以发现更多与上述技术方案相关的信息。据笔者所知,对于如何减小CMOS图像传感器的像素单元的尺寸目前尚无报道。
通常,CMOS图像传感器包括阵列的像素单元,每个像素单元通常包括三个晶体管和一个用于吸收入射光并转换为光电流的光电二极管。图1A给出一个三个晶体管的像素单元电路,包括光电二极管PD、第一晶体管T1、第二晶体管T2和第三晶体管T3,其中光电二极管PD正极接地,负极与第一晶体管T1的源极相连;第一晶体管T1的栅极与复位控制电路相连(Reset)、漏极与第二晶体管T2的漏极相连且与外围电源电路相连以提供Vdd电压;第二晶体管T2的栅极与光电二极管的负极相连、源极与第三晶体管T3的源极相连;第三晶体管T3的栅极与行选电路(Row select)相连、漏极与输出电路(Output)相连。第一晶体管T1(复位晶体管)用于将光电二极管PD结点电压重置;第二晶体管T2(源跟随晶体管)用于接收和放大光电二极管结点的电势变化;第三晶体管T3(输出晶体管)用于选择读出行。
图1A电路的布局设计图如图1B所示,半导体衬底101中形成有用于将有源区隔离的隔离槽102,隔离槽102以外区域为有源区;在有源区形成有光电二极管以及在有源区沿着A-A’依次形成复位晶体管、源跟随晶体管和输出晶体管的栅极103、104、105;在半导体衬底101中在光电二极管区域形成有深掺杂阱110;复位晶体管和源跟随晶体管漏极共用、源跟随晶体管和输出晶体管的源极共用。同时,图1C给出图1B的沿A-A’处的剖面示意图。半导体衬底101中形成有隔离槽102以及光电二极管110,在半导体衬底101上形成有复位晶体管、源跟随晶体管以及输出晶体管的栅介质层117、118及119;位于栅介质层117、118及119上的栅极103、104及105;位于半导体衬底101中的复位晶体管的栅极103两侧的源极106、漏极107,所述复位晶体管的漏极107与源跟随晶体管的漏极共用;位于半导体衬底101中的源跟随晶体管栅极另一侧的源极108,所述源跟随晶体管的源极108与输出晶体管的源极共用,位于半导体衬底101中的输出晶体管栅极另一侧的漏极109。在半导体衬底101上形成有第一介质层111,结合图1B和1C,在第一介质层111中对着深掺杂阱110位置处、复位晶体管、源跟随晶体管和输出晶体管的栅极103、104和105位置处、复位晶体管和源跟随晶体管共用的漏极107以及输出晶体管的漏极109位置处形成接触孔110a、114、115、116、112以及113。采用现有工艺制备的CMOS图像传感器像素单元具有的面积较大。
为了在没有增加光学面积基础上获得更高空间解析率和较高性能,CMOS图像传感器的像素单元数量从352×288(CIF)增加到1600×1200(UXGA)个或者更多,同时像素单元面积由10×10μm2降低至2.8×2.8μm2甚至更小。但是,CIS设计师采用目前广泛应用的0.18μm技术来设计很小的像素单元(像素单元尺寸小于2.8×2.8μm2)困难较大。主要原因有两个,第一,随着像素单元尺寸的缩小,如果技术节点相同,像素单元的工作电压相同,这意味着三个晶体管的阈值电压Vt必须保持在给定的水平,因此,晶体管的沟道长度不能够随着像素单元尺寸的缩小而降低;第二,CMOS图像传感器需要具有与金属线接触的接触孔来传递信号和提供功率,由于工艺技术的限制,难以在较小的单元像素面积内对它们进行布线。
发明内容
本发明解决的问题是现有技术的CMOS图像传感器的像素单元面积较大,难以获得更高空间解析率和较高性能。
为解决上述问题,本发明提供一种CMOS图像传感器,包括:位于半导体衬底上的至少一个CMOS图像传感器像素单元对,所述CMOS图像传感器像素单元对包括列向相邻的第一像素单元和第二像素单元,所述每个像素单元包括光电二极管区域和驱动电路区域,其中,驱动电路区域形成有输出晶体管,第一像素单元的输出晶体管和第二像素单元的输出晶体管的漏极相连,作为共用的输出端。
所述第一像素单元与第二像素单元关于共用的输出端对称;第一像素单元的输出晶体管的栅极与形成于同一层的多晶硅行选导线相连,且与外围行选电路相连;第一像素单元源跟随晶体管的源极与第一像素单元输出晶体管源极共用;第一像素单元的复位晶体管的漏极与第一像素单元的源跟随晶体管漏极共用、源极位于光电二极管区域内、栅极通过形成于同一层的多晶硅复位导线与外围复位控制电路相连。
每个像素单元的多晶硅行选导线与多晶硅复位导线相互平行,且相邻的第一像素单元和第二像素单元的多晶硅行选导线相互平行,多晶硅复位导线相互平行。
所述光电二极管区域包括形成于半导体衬底中的与半导体衬底导电类型相反的深掺杂阱、位于深掺杂阱上的与深掺杂阱导电类型相反的浅掺杂区。
半导体衬底上还形成有第一介质层;在第一介质层中对着第一像素单元和第二像素单元的输出晶体管的共用的输出端处的填充有导电材料的输出接触孔;在第一介质层中分别对着第一像素单元和第二像素单元的深掺杂阱位置处的填充有导电材料的深掺杂阱接触孔;在第一介质层中分别对着第一像素单元和第二像素单元的复位晶体管的漏极位置处的填充有导电材料的电源连接接触孔;在第一介质层中分别对着第一像素单元和第二像素单元的源跟随晶体管的栅极位置处的填充有导电材料的源跟随接触孔。
所述CMOS图像传感器还包括第一介质层上对着输出接触孔位置处的由第一金属层构成的输出金属线,所述输出金属线与外围输出电路相连;第一介质层上对着电源连接接触孔位置处的由第一金属层构成的电源连接金属线;以及由第一金属层构成的把每个CMOS图像传感器像素单元的深掺杂阱接触孔与源跟随接触孔相连的导线。
所述CMOS图像传感器还包括位于第一金属层上的第二介质层、以及第二介质层中对着每个CMOS图像传感器像素单元对的两个电源连接金属线位置处的填充有导电材料的电源接触孔。
所述第二介质层上对着每个CMOS图像传感器像素单元对的两个电源接触孔处形成有由第二金属层构成的电源金属线,所述电源金属线与外围供电电源电路相连。
相应地,本发明提供一种CMOS图像传感器的形成方法,包括:将位于半导体衬底上的CMOS图像传感器分为至少一个CMOS图像传感器像素单元对区域,所述CMOS图像传感器像素单元对包括列向相邻的第一像素单元和第二像素单元;将每个像素单元分为光电二极管区域和驱动电路区域;在光电二极管区域形成光电二极管;在驱动电路区域形成带有输出晶体管的驱动电路;其特征在于,第一像素单元的输出晶体管和第二像素单元的输出晶体管漏极相连,作为共用输出端。
所述第一像素单元与第二像素单元关于共用的输出端对称;第一单元的输出晶体管的栅极通过形成于同一层的多晶硅行选导线与外围行选电路相连;第一单元的源跟随晶体管的源极与第一单元的输出晶体管源极共用;第一单元的复位晶体管的栅极通过形成于同一层的多晶硅复位导线与外围复位控制电路相连、漏极与第一单元的源跟随晶体管漏极共用、源极位于光电二极管区域内。
每个像素单元的多晶硅行选导线与多晶硅复位导线相互平行,且相邻的第一像素单元和第二像素单元的多晶硅行选导线相互平行,多晶硅复位导线相互平行。
形成所述光电二极管包括在半导体衬底中形成半导体衬底导电类型相反的深掺杂阱、以及在深掺杂阱上形成与深掺杂阱导电类型相反的浅掺杂区。
还包括在半导体衬底上形成第一介质层;在第一介质层中对着每个CMOS图像传感器像素单元对的输出晶体管的共用输出端位置处形成一个填充有导电材料的输出接触孔;在第一介质层中对着每个CMOS图像传感器像素单元对的深掺杂阱位置处形成填充有导电材料的深掺杂阱接触孔;在第一介质层中对着每个CMOS图像传感器像素单元对的复位晶体管的漏极位置处形成填充有导电材料的电源连接接触孔;以及在第一介质层中对着每个CMOS图像传感器像素单元对的源跟随晶体管的栅极位置处形成填充有导电材料的源跟随接触孔。
还包括在第一介质层上对着输出接触孔位置处形成由第一金属层构成的输出金属线,所述输出金属线与外围输出电路相连;在第一介质层上电源连接接触孔位置处形成由第一金属层构成的电源连接金属线;在第一介质层上采用第一金属层构成的导线把每个CMOS图像传感器像素单元的深掺杂阱接触孔与源跟随接触孔相连。
还包括在第一金属层上形成第二介质层;以及在第二介质层中对着每个CMOS图像传感器像素单元对的两个电源连接金属线位置处形成填充有导电材料的电源接触孔。
在第二介质层上对着每个CMOS图像传感器像素单元对的两个电源接触孔上形成由第二金属层构成的电源金属线。
本发明还提供一种如上所述CMOS图像传感器的布局方法,包括:至少一个CMOS图像传感器像素单元对,所述CMOS图像传感器像素单元对包括列向相邻的第一像素单元和第二像素单元;CMOS图像传感器像素单元对在行方向上依次排列;同一行方向上的相邻CMOS图像传感器像素单元对的相应像素单元的复位导线、行选导线均相连且平行于行方向;相邻两行CMOS图像传感器像素单元对的复位导线相邻;CMOS图像传感器像素单元对的第一像素单元和第二像素单元具有一个共用输出端且第一像素单元和第二像素单元关于共用的输出端对称;第一像素单元的输出晶体管、源跟随晶体管及复位晶体管的栅极与共用的输出端依次相邻;第一像素单元的栅极与形成于同一层的多晶硅行选导线相连;第一像素单元的复位晶体管的漏极与第一单元的源跟随晶体管漏极共用、源极位于光电二极管区域内、栅极与形成于同一层的多晶硅复位导线相连。
本发明还提供一种CMOS图像传感器,包括:位于半导体衬底上的至少一个CMOS图像传感器像素单元对,所述CMOS图像传感器像素单元对包括列向相邻的第一像素单元和第二像素单元,所述每个像素单元包括光电二极管区域和驱动电路区域,其中,驱动电路区域形成有复位晶体管和输出晶体管,第一像素单元的输出晶体管和第二像素单元的输出晶体管的漏极相连,作为共用的输出端;第一像素单元的复位晶体管的漏极与列向相邻的CMOS图像传感器像素单元对的第二像素单元的复位晶体管的漏极相连,作为共用的供电电源输入端;第二像素单元的复位晶体管的漏极与列向相邻的另一CMOS图像传感器像素单元对的第一像素单元的复位晶体管的漏极相连,作为共用的供电电源输入端。
所述第一像素单元与第二像素单元关于共用的输出端对称;第一像素单元的输出晶体管的栅极与形成于同一层的多晶硅行选导线相连,且与外围行选电路相连;第一像素单元的源跟随晶体管的源极与第一像素单元的输出晶体管源极共用;第一像素单元的复位晶体管的源极位于第一像素单元的光电二极管区域内;与第一像素单元列向相邻的CMOS图像传感器像素单元对的第二像素单元的复位晶体管的源极位于相应像素单元的光电二极管区域内。
所述CMOS图像传感器像素单元对的第一像素单元和第二像素单元的多晶硅行选导线相互平行。
所述光电二极管区域包括形成于半导体衬底中的与半导体衬底导电类型相反的深掺杂阱、位于深掺杂阱上的与深掺杂阱导电类型相反的浅掺杂区。
半导体衬底上还形成有第一介质层;在第一介质层中对着CMOS图像传感器像素单元对的输出晶体管的共用的输出端处的填充有导电材料的输出连接接触孔;在第一介质层中对着第一像素单元的共用的供电电源输入端位置处的填充有导电材料的电源连接接触孔;在第一介质层中对着第二像素单元的共用的供电电源输入端位置处的填充有导电材料的电源连接接触孔;在第一介质层中分别对着第一像素单元和第二像素单元的深掺杂阱位置处的填充有导电材料的深掺杂阱接触孔;在第一介质层中分别对着第一像素单元和第二像素单元的复位晶体管的栅极位置处的填充有导电材料的复位接触孔;以及在第一介质层中分别对着第一像素单元和第二像素单元的源跟随晶体管的栅极位置处的填充有导电材料的源跟随接触孔。
所述CMOS图像传感器还包括第一介质层上对着输出连接接触孔位置处的由第一金属层构成的输出连接金属线;第一介质层上对着电源连接接触孔位置处的由第一金属层构成的电源连接金属线;第一介质层上对着复位接触孔位置处的由第一金属层构成的第二导线,所述第二导线与外围复位电路相连;以及由第一金属层构成的把每个像素单元的深掺杂阱接触孔与源跟随接触孔相连的第一导线。
所述CMOS图像传感器还包括位于第一金属层上的第二介质层、以及第二介质层中对着电源连接金属线和输出连接金属线位置处的填充有导电材料的电源接触孔和输出接触孔。
所述第二介质层上对着电源接触孔处形成有由第二金属层构成的电源金属线,所述电源金属线与外围供电电源电路相连;所述第二介质层上对着输出接触孔处形成有由第二金属层构成的输出金属线,所述输出金属线与外围输出电路相连。
本发明还提供一种CMOS图像传感器的形成方法,包括:将位于半导体衬底上的CMOS图像传感器分为至少一个CMOS图像传感器像素单元对区域,所述CMOS图像传感器像素单元对包括列向相邻的第一像素单元和第二像素单元;将每个像素单元分为光电二极管区域和驱动电路区域;在光电二极管区域形成光电二极管;在驱动电路区域形成带有复位晶体管和输出晶体管的驱动电路,第一像素单元和第二像素单元的两个输出晶体管的漏极相连,共用一个输出端;第一像素单元的复位晶体管的漏极与列向相邻的CMOS图像传感器像素单元对的第二像素单元的复位晶体管的漏极相连,共用一个供电电源输入端;第二像素单元的复位晶体管的漏极与列向相邻的另一CMOS图像传感器像素单元对的第一像素单元的复位晶体管的漏极相连,共用一个供电电源输入端。
所述第一像素单元与第二像素单元关于共用的输出端对称;第一像素单元的输出晶体管的栅极与形成于同一层的多晶硅行选导线相连,且与外围行选电路相连;第一像素单元的源跟随晶体管的源极与第一像素单元的输出晶体管源极共用;第一像素单元的复位晶体管的源极位于第一像素单元的光电二极管区域内;与第一像素单元列向相邻的CMOS图像传感器像素单元对的第二像素单元的复位晶体管的源极位于相应像素单元的光电二极管区域内。
所述CMOS图像传感器像素单元对的第一像素单元和第二像素单元的多晶硅行选导线相互平行。
形成所述光电二极管包括在半导体衬底中形成半导体衬底导电类型相反的深掺杂阱以及在深掺杂阱上形成与深掺杂阱导电类型相反的浅掺杂区。
还包括在半导体衬底上形成第一介质层;在第一介质层中对着CMOS图像传感器像素单元对的输出晶体管的共用的输出端位置处形成填充有导电材料的输出连接接触孔;在第一介质层中对着第一像素单元的共用的供电电源输入端位置处形成填充有导电材料的电源连接接触孔;在第一介质层中对着第二像素单元的共用的供电电源输入端位置处形成填充有导电材料的电源连接接触孔;在第一介质层中分别对着第一像素单元和第二像素单元的深掺杂阱位置处形成填充有导电材料的深掺杂阱接触孔;在第一介质层中分别对着第一像素单元和第二像素单元的复位晶体管的栅极位置处形成填充有导电材料的复位接触孔;以及在第一介质层中分别对着第一像素单元和第二像素单元的源跟随晶体管的栅极位置处形成填充有导电材料的源跟随接触孔。
形成所述CMOS图像传感器还包括在第一介质层上对着输出连接接触孔位置处形成由第一金属层构成的输出连接金属线;在第一介质层上对着电源连接接触孔位置处形成由第一金属层构成的电源连接金属线;在第一介质层上对着复位接触孔位置处形成由第一金属层构成的第二导线,所述第二导线与外围复位电路相连;以及采用第一金属层构成的第一导线把每个像素单元的深掺杂阱接触孔与源跟随接触孔相连。
形成所述CMOS图像传感器还包括在第一金属层上形成第二介质层、以及在第二介质层中对着电源连接金属线和输出连接金属线位置处形成填充有导电材料的电源接触孔和输出接触孔。
形成所述CMOS图像传感器还包括在第二介质层上对着电源接触孔处形成由第二金属层构成的电源金属线,所述电源金属线与外围供电电源电路相连;在第二介质层上对着输出接触孔处形成由第二金属层构成的输出金属线,所述输出金属线与外围输出电路相连。
本发明还提供一种如上所述CMOS图像传感器的布局方法,包括:至少一个CMOS图像传感器像素单元对,所述CMOS图像传感器像素单元对包括列向相邻的第一像素单元和第二像素单元;CMOS图像传感器像素单元对在行方向上依次排列;同一行方向上的相邻CMOS图像传感器像素单元对的相应像素单元的行选导线均相连且平行于行方向;相邻两行CMOS图像传感器像素单元对的复位晶体管相邻;CMOS图像传感器像素单元对的第一像素单元和第二像素单元具有一个共用的输出端且第一像素单元和第二像素单元关于共用的输出端对称;第一像素单元的输出晶体管、源跟随晶体管及复位晶体管的栅极与共用输出端依次相邻;第一像素单元的栅极与形成于同一层的多晶硅行选导线相连;第一像素单元的复位晶体管的漏极与列向相邻的CMOS图像传感器像素单元对的第二像素单元的复位晶体管的漏极相连,作为共用的供电电源输入端;第二像素单元的复位晶体管的漏极与列向相邻的另一CMOS图像传感器像素单元对的第一像素单元的复位晶体管的漏极相连,作为共用的供电电源输入端。
与现有技术相比,本发明具有以下优点:本发明通过把CMOS图像传感器像素单元对两个输出晶体管的漏极相连,共用一个输出端,每个像素单元对减少了一个输出接触孔和减少输出金属线,从而减小了输出电容,增加了读出速度,同时可以获得更好的图像质量和更小的像素单元面积,具有更大的设计驱动电路区域的晶体管的空间自由,更大的填充比和更好的光学路径;本发明还通过采用多晶硅作为行选导线和复位导线与外围行选电路和复位电路相连,每个像素单元进一步减少了两个接触孔,减少了两个金属线,可以获得更好的图像质量。
本发明还通过把CMOS图像传感器像素单元对的第一像素单元的输出晶体管、第二像素单元的输出晶体管的漏极相连,同时把第一像素单元的复位晶体管的漏极与列向相邻的像素单元对的第二像素单元的复位晶体管的漏极相连,共用一个电源输入端;把第二像素单元的的复位晶体管的漏极与列向的另一相邻像素单元对的第一像素单元的复位晶体管的漏极相连,共用一个电源输入端,每三个像素单元减少了两个接触孔,减少了两个金属线,减小了输出电容,增加了读出速度,同时可以获得更好的图像质量和更小的像素单元面积,具有更大的设计驱动电路区域的晶体管的空间自由;本发明还通过采用多晶硅作为行选导线与外围行选电路相连,每一个像素单元进一步减少了一个接触孔,减少了一个金属线,可以获得更好的图像质量。
附图说明
图1A是CMOS图像传感器的电路结构;
图1B是现有技术的CMOS图像传感器的掩模版图;
图1C是现有技术的CMOS图像传感器的沿A-A’剖面结构示意图;
图2A、图3A、图4A、图5A、图6A、图7A、图8A、图9A、图10A是本发明的一个实施例的形成CMOS图像传感器的剖面结构示意图;
图2B、图3B、图4B、图5B、图6B、图7B、图8B、图9B、图10B是本发明的一个实施例的形成CMOS图像传感器采用的掩模版图;
图3C、图4C、图5C、图6C、图7C、图8C、图9C、图10C是本发明一个实施例的形成CMOS图像传感器采用的掩模版图叠加;
图11是本发明的一个实施例的CMOS图像传感器的布局示意图;
图12A、图13A、图14A、图15A是本发明的另一实施例的形成CMOS图像传感器的剖面结构示意图;
图12B、图13B、图14B、图15B是本发明的另一实施例的形成CMOS图像传感器采用的掩模版图;
图13C、图14C、图15C是本发明的另一实施例的形成CMOS图像传感器采用的掩模版图叠加;
图16是本发明的另一实施例的CMOS图像传感器的布局示意图。
具体实施方式
本发明通过把CMOS图像传感器的列向相邻的像素单元对的第一像素单元和第二像素单元的输出晶体管的漏极相连,共用一个输出接触孔;或者通过把CMOS图像传感器像素单元对的第一像素单元和第二像素单元的输出晶体管的漏极相连共用一个输出接触孔,同时把第一像素单元的复位晶体管的漏极与列向相邻的CMOS图像传感器像素单元对的第二像素单元的复位晶体管的漏极相连共用一个电源接触孔,把第二像素单元的复位晶体管的漏极与列向的另一相邻CMOS图像传感器像素单元对的第一像素单元的复位晶体管的漏极相连共用一个电源接触孔。在没有降低技术节点条件下,本发明减少了接触孔、减少使用的金属层,从而减少了像素单元的面积。本发明所述的列向与行向为相互垂直的两个方向,是相对来说。本发明的实施例中给出的CMOS图像传感器的为三个晶体管结构,本发明同样适用于四个晶体管的CMOS图像传感器,在此不应过多限制本发明的保护范围。
本发明首先给出一种形成CMOS图像传感器方法的实施例,包括:把CMOS图像传感器分为至少一个CMOS图像传感器像素单元对区域,所述CMOS图像传感器像素单元对包括第一像素单元区域和第二像素单元区域;每个像素单元分为光电二极管区域和驱动电路区域;在光电二极管区域形成光电二极管;在驱动电路区域形成带有输出晶体管的驱动电路;第一像素单元和第二像素单元列向相邻的两个输出晶体管的漏极相连,共用一个输出端。
图2A、图3A、图4A、图5A、图6A、图7A、图8A、图9A、图10A是本发明的一个实施例的形成CMOS图像传感器的剖面结构示意图;图2B、图3B、图4B、图5B、图6B、图7B、图8B、图9B、图10B是本发明的一个实施例的形成CMOS图像传感器采用的掩模版图;图3C、图4C、图5C、图6C、图7C、图8C、图9C、图10C是本发明的一个实施例的形成CMOS图像传感器采用的掩模版图叠加;下面参照附图加以说明,本发明的实施例中的半导体衬底均为p型,当然,半导体衬底还可以为n型,在此不应过多限制本发明的保护范围。
首先,参照图2A,提供半导体衬底201,在半导体衬底201内定义出有源区并且对有源区进行隔离形成隔离槽202,形成所述隔离槽202为本技术领域人员公知技术,在此不作赘述。隔离槽202构成隔离区域IA和IB。半导体衬底201上隔离区域以外区域为有源区。由图2A给出的一个CMOS图像传感器像素单元对包括第一像素单元区域(IIA+IIIA)和第二像素单元区域(IIB+IIIB),所述第一像素单元又包括光电二极管区域IIA(图中虚线框内)和驱动电路区域IIIA,第二像素单元区域又包括光电二极管区域IIB(图中虚线框内)和驱动电路区域IIIB,本实施例给出的驱动电路为由三个晶体管包括复位晶体管、源跟随晶体管和输出晶体管组成。
参照图2B为定义有源区的掩模版图,图中有源区包括光电二极管所在区域和驱动电路的区域。虚线框210a和210b为光电二极管所在区域,有源区的其余部分为驱动电路区域。图2A即为图2B的沿直线B-B’处的剖面图。
参照图3A,在半导体衬底201上驱动电路区域形成栅介质层和多晶硅层,所述多晶硅层作为栅极,根据复位晶体管、源跟随晶体管和输出晶体管所在区域,分别形成第一像素单元的复位晶体管的栅介质层230a、源跟随晶体管的栅介质层231a和第二像素单元的复位晶体管的栅介质层230b、源跟随晶体管的栅介质层231b、输出晶体管的栅介质层232b;形成第一像素单元的复位晶体管的栅极203a、源跟随晶体管的栅极204a、输出晶体管的栅极205a和第二像素单元的复位晶体管的栅极203b、源跟随晶体管的栅极204b、输出晶体管的栅极205b。
参照图3B,为在驱动电路区域形成晶体管的栅介质层和栅极采用的掩模版300,图3C为图3B和图2B的掩模版图叠加,以便于对照。由图3C可以看出,依次相邻的图形203a、204a、205a相应于第一像素单元的复位晶体管、源跟随晶体管和输出晶体管的栅极;依次相邻的图形203b、204b和205b相应于第二像素单元的复位晶体管、源跟随晶体管和输出晶体管的栅极。另外,由形成于多晶硅栅的同一层的多晶硅构成的复位导线203a’和203b’把第一像素单元和第二像素单元的复位晶体管的栅极与外围复位控制电路相连;由形成于多晶硅栅的同一层的多晶硅构成的行选导线205a’和205b’把第一像素单元和第二像素单元的输出晶体管的栅极与外围输出电路相连。每个像素单元的多晶硅行选导线与多晶硅复位导线相互平行,且相邻的第一像素单元和第二像素单元的多晶硅行选导线相互平行,多晶硅复位导线相互平行。本实施例采用多晶硅作为行选导线和复位导线与外围行选电路和复位电路相连,每个像素单元减少了两个接触孔,减少了两个金属线。
参照图4A,在半导体衬底201内形成与半导体衬底导电类型相反的深掺杂阱210a和210b,形成深掺杂阱210a和210b为本技术领域人员公知技术,作为本发明的一个实施方式,采用光刻胶层保护半导体衬底201的驱动电路区域IIIA和IIIB以及隔离区域IA和IB,然后进行n型的深离子注入。深离子注入之后形成的深掺杂阱210a和210b与半导体衬底201(p型)之间构成PN结,形成光电二极管。
图4B为形成深掺杂阱210a和210b采用的掩模版图400,参照图4C,为掩模版图200、300和400的叠加,图形210a和210b为深掺杂阱的掩模图形。
参照图5A,在深掺杂阱210a和210b上对应形成与之导电类型相反的浅掺杂区233a和233b;在驱动电路区域IIIA形成浅扩散区206a’、207a’、208a’;在驱动电路区域IIIB形成浅扩散区206b’、207b’、208b’以及驱动电路区域IIIA和IIIB的共用浅扩散区209’。其中浅扩散区206a’和206b’分别为驱动电路区域IIIA和IIIB的复位晶体管的浅掺杂源区,所述浅扩散区206a’和206b’分别与深掺杂阱210a和210b相连;浅扩散区207a’和207b’分别为驱动电路区域IIIA和IIIB的复位晶体管与源跟随晶体管的共用浅掺杂漏区;浅扩散区208a’和208b’分别为驱动电路区域IIIA和IIIB的源跟随晶体管和输出晶体管的共用浅掺杂源区;浅扩散区209’为第一像素单元和第二像素单元的输出晶体管的共用浅掺杂漏区。形成所述深掺杂阱210a、210b和形成浅扩散区206a’、207a’、208a’、209’、208b’、207b’和206b’为本技术领域人员公知技术。形成的浅掺杂区233a和233b与深掺杂阱210a和210b由于导电类型相反,构成PN结,在半导体衬底201表面形成PIN,用于定扎半导体衬底201表面的可动电荷,防止CMOS图像传感器产生暗电流。
参照图5B为形成浅掺杂区233a和233b以及形成源/漏浅扩散区206a’、207a’、208a’、209’、208b’、207b’和206b’所采用的掩模版图500,为了简化图示,本实施例仅给出一个掩模版图以示意。图5B中虚线示意性分割出浅扩散区206a’、207a’、208a’、209’、208b’、207b’和206b’。图5C为以往采用的部分掩模版图叠加,放在一起以便于对照。图5A为图5C沿直线B-B’处的剖面图。
参照图6A,首先在半导体衬底201上的第一像素单元的复位晶体管的栅极203a、源跟随晶体管的栅极204a、输出晶体管的栅极205a和第二像素单元的复位晶体管的栅极203b、源跟随晶体管的栅极204b、输出晶体管的栅极205b的两侧形成侧墙,所述形成侧墙的目的为防止后续进行源/漏极离子注入工艺时导致晶体管的源/漏极之间的穿透(lateral diffusion)或者后续形成硅化物工艺时,栅极与浅扩散区之间发生短接。本发明给出一个比较优化的实施方式,包括,在半导体衬底201上沉积第一氧化硅层,然后沉积氮化硅层,然后再形成第二氧化硅层,所述第一氧化硅层、氮化硅层和第二氧化硅层组成了ONO层,然后采用现有的蚀刻技术(etch-back)依次蚀刻第二氧化硅层、氮化硅层和第一氧化硅层形成复位晶体管、源跟随晶体管和输出晶体管的侧墙。
然后在半导体衬底201中的第一像素单元的复位晶体管的栅极203a、源跟随晶体管的栅极204a、输出晶体管的栅极205a和第二像素单元的复位晶体管的栅极203b、源跟随晶体管的栅极204b、输出晶体管的栅极205b的两侧进行源/漏极离子注入,所述源/漏极离子注入的离子与形成深掺杂阱210a和210b的深离子注入的离子类型相同,即为n型离子。由于复位晶体管的源极与深掺杂阱相连接,复位晶体管的源极不需要进行注入,因此图中未示出。进行源/漏极离子注入之后,形成第一像素单元和第二像素单元的复位晶体管和源跟随晶体管的共用漏极207a和207b、源跟随晶体管和输出晶体管的共用源极208a和208b以及第一像素单元和第二像素单元的输出晶体管的共用漏极209即共用的输出端。
参照图6B为形成源/漏极采用的掩模版图600,图形207a、207b与复位晶体管和源跟随晶体管的共用漏极207a和207b相对应,图形208a、208b与源跟随晶体管和输出晶体管的共用源极208a和208b相对应,图形209与输出晶体管的共用漏极209及共用的输出端对应,图6B中虚线示意性分割出源/漏极207a、207b、208a、208b和209。参照图6C,为以往采用的部分掩模版图的叠加,放在一起以便于对照。图6A为图6C沿B-B’处的剖面图。
参照图7A,进行上述步骤之后,在半导体衬底201上形成第一介质层216。形成所述第一介质层216为本技术领域人员公知技术。然后在第一介质层216中对着每个CMOS图像传感器像素单元对的输出晶体管的两个漏极209位置处形成一个填充有导电材料的输出接触孔214;在第一介质层216中对着每个CMOS图像传感器像素单元对的深掺杂阱位置处形成两个深掺杂阱接触孔212a和212b;在对着复位晶体管的漏极207a和207b位置处形成填充有导电材料的两个电源连接接触孔213a和213b;在对着源跟随晶体管的栅极位置处分别形成填充有导电材料的源跟随接触孔215a和215b,由于剖面示意图中未切到源跟随接触孔215a和215b,因此图中以虚线示之。
图7B为第一介质层216上的输出接触孔214、深掺杂阱接触孔212a和212b、电源连接接触孔213a和213b、以及源跟随接触孔215a和215b的掩模版图700。图7C为上述掩模版图的叠加。图7A为图7C沿B-B’处剖面图。
参照图8A,在第一介质层216上形成第一金属层,然后在第一金属层上形成第一光刻胶层,第一光刻胶层上对着输出接触孔214、深掺杂阱接触孔212a和212b、电源连接接触孔213a和213b、以及源跟随接触孔215a和215b定义出相应金属线的图形,以第一光刻胶层为掩模图形化第一金属层,分别形成输出金属线217c、电源连接金属线217b和217d,所述输出金属线217c与外围输出电路相连;采用第一金属层构成的导线217a和217e分别把深掺杂阱接触孔212a、212b与源跟随接触孔215a、215b对应相连。所述输出金属线217c把列向像素单元对的输出接触孔相连作为输出端。
图8B为第一金属层图形化的掩模版图800,掩模版图800中图形217a和217e、217b和217d及217c分别与导线217a和217e、电源连接金属线217b和217d及输出金属线217c相对应。图8C为以往部分掩模版图叠加,以便于对照,图8A即为图8C沿B-B’方向的剖面图。
参照图9A,在第一介质层216以及图形化的第一金属层上形成第二介质层218。在第二介质层218中对着每个CMOS图像传感器像素单元对的电源连接金属线217b和217d位置处形成填充有导电材料的电源接触孔213a’和213b’。形成电源接触孔213a’和213b’的具体工艺参照上述形成输出接触孔214、深掺杂阱接触孔212a和212b、电源连接接触孔213a和213、以及源跟随接触孔215a和215b的形成工艺。
图9B为形成电源接触孔213a’和213b’的掩模版图900,图形213a’和213b’与电源接触孔213a’和213b’相对应。图9C为以往部分掩模版图的叠加,以便于对照,图9A为图9C沿B-B’方向的剖面图。
参照图10A,在第二介质层218上形成第二金属层,然后在第二金属层上形成第二光刻胶层,第二光刻胶层上对着电源接触孔213a’和213b’位置处定义出相应电源金属线图形,以第二光刻胶层为掩模蚀刻第二金属层,形成电源金属线219,所述电源金属线219把电源接触孔213a’与213b’相连且与外围电源电路相连。
图10B为第二金属层图形化的掩模版图1000,掩模版图1000中图形219与图10A中的电源金属线219相对应。图10C为以往部分掩模版图叠加,以便于对照,图10A即为图10C沿B-B’方向的剖面图。
基于上述工艺实施后,形成本发明的CMOS图像传感器,如图10A所示,包括:位于半导体衬底上的至少一个CMOS图像传感器像素单元对,所述CMOS图像传感器像素单元对包括列向相邻的第一像素单元(IIA+IIIA)和第二像素单元(IIB+IIIB),所述每个像素单元包括光电二极管区域IIA或IIb和驱动电路区域IIIA或IIIB,其中,驱动电路区域形成有输出晶体管,第一像素单元(IIA+IIIA)的输出晶体管和第二像素单元(IIB+IIIB)的输出晶体管的漏极214相连,作为共用的输出端。
本发明还给出CMOS图像传感器的布局方法实施例。如图11为CMOS图像传感器的布局图1100,包括:至少一个CMOS图像传感器像素单元对,所述CMOS图像传感器像素单元对包括列向相邻的第一像素单元和第二像素单元;CMOS图像传感器像素单元对在行方向上依次排列;同一行方向上的相邻CMOS图像传感器像素单元对的相应像素单元的复位导线、行选导线均相连且平行于行方向;相邻两行CMOS图像传感器像素单元对的复位导线相邻;CMOS图像传感器像素单元对的第一像素单元和第二像素单元具有一个共用的输出端214且第一像素单元和第二像素单元关于共用的输出端214对称;第一像素单元的输出晶体管的栅极205a、源跟随晶体管的栅极204a及复位晶体管的栅极203a与共用的输出端214依次相邻;第一像素单元的输出晶体管的栅极与形成于同一层的多晶硅行选导线205a’相连;第一像素单元的复位晶体管的漏极与第一单元的源跟随晶体管漏极共用、源极位于光电二极管区域内、栅极与形成于同一层的多晶硅复位导线203a’相连。
本发明还给出另外一种CMOS图像传感器的形成方法,包括:将位于半导体衬底上的CMOS图像传感器分为至少一个CMOS图像传感器像素单元对区域,所述CMOS图像传感器像素单元对包括列向相邻的第一像素单元和第二像素单元;将每个像素单元分为光电二极管区域和驱动电路区域;在光电二极管区域形成光电二极管;在驱动电路区域形成带有复位晶体管和输出晶体管的驱动电路,第一像素单元和第二像素单元的两个输出晶体管的漏极相连,共用一个输出端;第一像素单元的复位晶体管的漏极与列向相邻的CMOS图像传感器像素单元对的第二像素单元的复位晶体管的漏极相连,共用一个供电电源输入端;第二像素单元的复位晶体管的漏极与列向相邻的另一CMOS图像传感器像素单元对的第一像素单元的复位晶体管的漏极相连,共用一个供电电源输入端。
参照图12A,为本发明的另外一种CMOS图像传感器的结构示意图。图12A给出两个CMOS图像传感器像素单元对的剖面图,图12B给出两个CMOS图像传感器像素单元对的模版图的叠加。图12A为图12B沿C-C’处的剖面图。图12B中的虚线框内为一个CMOS成像传感器像素单元对,沿着列向所述CMOS图像传感器包括第一像素单元(图中标号含b部分)和第二像素单元(图中标号含c部分)。为清楚显示与相邻CMOS成像传感器像素单元对连接关系,沿着列向两侧分别图示出相邻CMOS图像传感器像素单元对的第二像素单元(图中标号含a部分)和另一相邻CMOS图像传感器像素单元对的第一像素单元(图中标号含d部分)。
结合图12A和12B,可以看出,半导体衬底301中形成隔离槽302即构成隔离区域;隔离区域以外为有源区。在CMOS图像传感器像素单元对的有源区分别形成光电二极管以及第一像素单元和第二像素单元的复位晶体管的栅极303b和303c、源跟随晶体管的栅极304b和304c、输出晶体管的栅极305b和305c。
所述输出晶体管的栅极与外围行选电路通过多晶硅行选导线305b’和305c’相连;同时形成与第一像素单元相邻的CMOS图像传感器像素单元对的第二像素单元的复位晶体管的栅极303a、源跟随晶体管的栅极304a及输出晶体管的栅极305a,所述输出晶体管的栅极与外围行选电路通过多晶硅行选导线305a’相连;同时还形成与第二像素单元相邻的另一CMOS图像传感器像素单元对的第一像素单元的复位晶体管的栅极303d、源跟随晶体管的栅极304d及输出晶体管的栅极305d,所述输出晶体管的栅极与外围行选电路通过多晶硅行选导线305d’相连。
在CMOS图像传感器像素单元对的光电二极管区形成深掺杂阱306b及306c;在与第一像素单元相邻CMOS图像传感器像素单元对第二像素单元形成深掺杂阱306a和在与第二像素单元相邻的另一CMOS图像传感器像素单元对的第一像素单元形成深掺杂阱306d;在CMOS图像传感器像素单元对的第一像素单元和第二像素单元形成复位晶体管与源跟随晶体管的共用漏极313b和313c、形成源跟随晶体管与输出晶体管的共用源极314b和314c、形成第一像素单元和第二像素单元的两个输出晶体管的共用漏极315;其中,漏极313b为第一像素单元的复位晶体管、源跟随晶体管和与之相邻的CMOS成像传感器像素单元对的第二像素单元的复位晶体管、源跟随晶体管所共用;漏极313c为第二像素单元的复位晶体管、源跟随晶体管和与之相邻的另一CMOS成像传感器像素单元对的第一像素单元的复位晶体管、源跟随晶体管所共用。
同时在与第一像素单元相邻的CMOS成像传感器像素单元对的第二像素单元形成源跟随晶体管与输出晶体管共用的源极314a和输出晶体管的漏极316,在与第二像素单元相邻的另一CMOS成像传感器像素单元对的第一像素单元形成源跟随晶体管与输出晶体管共用的源极314d和输出晶体管的漏极317。
在半导体衬底301上形成第一介质层320,在第一介质层320中,对着CMOS图像传感器像素单元对的深掺杂阱306b和306c中形成接触孔307b和307c;对着复位晶体管栅极位置处形成复位接触孔303b’和303c’;对着复位晶体管的漏极位置处形成电源连接接触孔311和309;对着源跟随晶体管的栅极位置处形成源跟随接触孔304b’和304c’,对着输出晶体管的共用漏极位置处形成输出连接接触孔310。同时在与第一像素单元相邻的CMOS图像传感器像素单元对的第二像素单元的深掺杂阱306a处形成深掺杂阱接触孔307a;对着复位晶体管栅极位置处形成复位接触孔303a’;对着对着源跟随晶体管的栅极位置处形成源跟随接触孔304a’;对着输出晶体管的漏极位置处形成输出连接接触孔312。
同样地,在与第二像素单元相邻的另一CMOS图像传感器像素单元对的第一像素单元的深掺杂阱306d处形成深掺杂阱接触孔307d;对着复位晶体管栅极位置处形成复位接触孔303d’;对着源跟随晶体管的栅极位置处形成源跟随接触孔304d’;对着输出晶体管的漏极位置处形成输出连接接触孔308。图12A中所述复位接触孔303a’、303b’、303c’和303d’、源跟随接触孔304b’、304c’、304a’和304d’由于截面没有切到,因此虚线图示于图12A中。
在半导体衬底301中形成上述结构的具体工艺请参照图2A、图3A、图4A、图5A、图6A、图7A、图8A、图9A、图10A及图2B、图3B、图4B、图5B、图6B、图7B、图8B、图9B、图10B和图3C、图4C、图5C、图6C、图7C、图8C、图9C、图10C及其相关工艺描述。
参照图13A,在第一介质层320上形成第一金属层,然后在第一金属层上形成光刻胶层,第一光刻胶层上对着深掺杂阱接触孔307a、307b、307c、307d和源跟随接触孔304a’、304b’、304c’、304d’位置定义出第一导线把深掺杂阱接触孔与源跟随接触孔对应相连;对着复位接触孔303a’、303b’、303c’及303d’位置处定义出第二导线形状与外围复位电路相连;对着电源连接接触孔311和309位置处定义出电源连接金属线形状;对着输出连接接触孔312、310及308位置处定义输出连接金属线。以光刻胶层为掩模蚀刻第一金属层,分别形成第一导线307a’、307b’、307c’和307d’;形成第二导线303a”、303b”、303c”和303d”;形成电源连接金属线309’和311’;形成输出连接金属线308’、310’和312’。图13A中所述第一导线303a”、303b”、303c”和303d”由于截面没有切到,因此图中以虚线表示。
图13B为第一金属层图形化的掩模版图1300,掩模版图1300中图形303a”、303b”、303c”和303d”分别与第二导线303a”、303b”、303c”和303d”相对应;图形307a’、307b’、307c’和307d’分别与第一导线307a’、307b’、307c’和307d’相对应;图形308’、310’和312’分别与输出连接金属线308’、310’和312’相对应;图形309’和311’分别与电源连接金属线309’和311’相对应。图13C为以往部分掩模版图叠加,以便于对照,图13A即为图13C沿C-C’方向的剖面图。
参照图14A,在第一介质层320以及由第一金属层构成的输出金属线和电源连接金属线以及导线上形成第二介质层321;在第二介质层321中对着每个CMOS图像传感器像素单元对的输出连接金属线308’、310’和312’位置处形成填充有导电材料的输出接触孔308”、310”和312”;在对着电源连接金属线309’和311’位置处形成电源接触孔309”和311”。
图14B为形成输出接触孔308”、310”和312”和形成电源接触孔309”和311”的掩模版图1400,图形308”、310”和312”与输出接触孔308”、310”和312”相对应;掩模版图1400中图形309”和311”与电源接触孔309”和311”相对应。图14C为以往部分掩模版图的叠加,以便于对照,图14A为图14C沿C-C’方向的剖面图。
参照图15A,在第二介质层321上形成第二金属层,然后在第二金属层上形成第二光刻胶层,第二光刻胶层上对着电源接触孔309”和311”位置处定义出相应金属线图形,对着输出接触孔308”、310”和312”位置处定义出相应金属线图形,然后以第二光刻胶层为掩模蚀刻第二金属层,分别形成第一像素单元的和与第一像素单元相邻的CMOS图像传感器的第二像素单元共用的电源金属线311”’以及第二像素单元的以及与第二像素单元相邻的另一CMOS图像传感器的第一像素单元共用的电源金属线309”’;形成第一像素单元和第二像素单元共用的输出金属线310”’以及与CMOS图像传感器像素单元对两侧相邻的输出金属线312”’和308”’。所述电源金属线311”’和309”’相连成一条金属线与外围供电电源电路相连,所述输出金属线308”’、310”’以及312”’相连成另一条金属线与外围输出电路相连,如图15B所示。
图15B为形成电源金属线311”’、309”’和输出金属线308”’、310”’以及312”’的掩模版图1500,图15C为以往部分掩模版图的叠加,以便于对照,图15A为图15C沿C-C’方向的剖面图。
基于以上工艺实施后最终形成的CMOS图像传感器如图15A所示,包括至少一个CMOS图像传感器像素单元对,所述CMOS图像传感器像素单元对包括第一像素单元和第二像素单元;每个所述像素单元包括光电二极管区域和驱动电路区域;其中,驱动电路区域包括有复位晶体管和输出晶体管;第一像素单元和第二像素单元的两个输出晶体管的漏极相连,共用一个输出端;第一像素单元的复位晶体管的漏极与列向相邻的CMOS图像传感器像素单元对的第二像素单元的复位晶体管的漏极相连,共用一个供电电源输入端;第二像素单元的复位晶体管的漏极与列向相邻的另一CMOS图像传感器像素单元对的第一像素单元的复位晶体管的漏极相连,共用一个供电电源输入端。
本发明还给出如上所述CMOS图像传感器的布局方法实施例,如图16为CMOS图像传感器的布局图1600,包括:至少一个CMOS图像传感器像素单元对,所述CMOS图像传感器像素单元对包括列向相邻的第一像素单元和第二像素单元;CMOS图像传感器像素单元对在行方向上依次排列;同一行方向上的相邻CMOS图像传感器像素单元对的相应像素单元的行选导线均相连且平行于行方向;相邻两行CMOS图像传感器像素单元对的复位晶体管相邻。图16中虚线框内为一个CMOS图像传感器像素单元对,CMOS图像传感器像素单元对的第一像素单元和第二像素单元具有一个共用的输出端310且第一像素单元和第二像素单元关于共用的输出端310对称;第一像素单元的输出晶体管的栅极305b、源跟随晶体管的栅极304b及复位晶体管的栅极303a与共用的输出端310依次相邻;第一像素单元的输出晶体管的栅极与形成于同一层的多晶硅行选导线305b’相连;第一像素单元的复位晶体管的漏极与列向相邻的CMOS图像传感器像素单元对的第二像素单元的复位晶体管的漏极相连,作为共用的供电电源输入端,并形成有电源连接接触孔311;第二像素单元的复位晶体管的漏极与列向相邻的另一CMOS图像传感器像素单元对的第一像素单元的复位晶体管的漏极相连,作为共用的供电电源输入端,并形成有电源连接接触孔309。
本发明给出的CMOS成像传感器像素单元对通过同一列像素单元共用电源接触孔或者输出接触孔降低了有效接触孔数量。这种结构使得能够在没有降低技术节点条件下设计更小尺寸的像素单元。不需要任何外围电路修改和工艺参数的修改,也不会增加掩模的成本和制造成本。更少的接触孔意味着更小的输出电容,更大的填充比和更好的光学路径,本发明的技术可以应用与四个晶体管的CIS结构中。
采用本发明技术制备的CMOS图像传感器具有较小的像素单元尺寸,根据当前0.18μmCMOS图像传感器设计规则设计的三个晶体管的CMOS图像传感器结构面积为2.4×2.4μm2,由于同一列的相邻像素单元的输出接触孔共用或者电源接触孔和输出接触孔两者都共用,获得较高的光电二极管面积的填充因子(fill factor)。同时本发明仅使用两层金属层,使得微透镜能够把入射光聚焦在更小的光电二极管上以保证较好的量子效率和避免串绕,获得更好的图像质量。
虽然本发明己以较佳实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。