JP2016154166A - 光電変換装置及びその製造方法 - Google Patents

光電変換装置及びその製造方法 Download PDF

Info

Publication number
JP2016154166A
JP2016154166A JP2015031380A JP2015031380A JP2016154166A JP 2016154166 A JP2016154166 A JP 2016154166A JP 2015031380 A JP2015031380 A JP 2015031380A JP 2015031380 A JP2015031380 A JP 2015031380A JP 2016154166 A JP2016154166 A JP 2016154166A
Authority
JP
Japan
Prior art keywords
gate electrode
region
diffusion region
photoelectric conversion
floating diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015031380A
Other languages
English (en)
Inventor
旬史 岩田
Junji Iwata
旬史 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2015031380A priority Critical patent/JP2016154166A/ja
Priority to US15/017,745 priority patent/US9543340B2/en
Publication of JP2016154166A publication Critical patent/JP2016154166A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】転送トランジスタのゲート絶縁膜の信頼性の向上と隣接画素への漏れ込み抑制との双方を実現しうる光電変換装置及びその製造方法を提供する。
【解決手段】光電変換部で生成された信号電荷を電荷蓄積領域から浮遊拡散領域に転送する転送トランジスタを含む画素と、画素からの信号電荷に基づく画素信号の読み出し動作を制御する周辺回路を構成する周辺トランジスタとを有し、転送トランジスタのゲート電極と浮遊拡散領域とは平面視において第１の距離で離間しており、周辺トランジスタのゲート電極とドレイン領域とは平面視において第１の距離よりも小さい第２の距離で離間している。
【選択図】図１

Description

本発明は、光電変換装置及びその製造方法に関する。
光電変換素子により光情報を検出する光電変換装置において、光電変換素子に流入する暗電流を抑制することは、信号電荷に重畳するノイズ成分を低減するうえで重要である。
特許文献１には、光電変換素子であるフォトダイオードに流入する暗電流を低減するために、光電変換素子における電荷蓄積期間中に、転送トランジスタのゲート電極に負電圧を印加する方法が提案されている。この方法によれば、暗電流の発生源である転送トランジスタのゲート電極下の酸化膜界面に正孔のチャネルが形成されるため、暗電流の発生を抑制することができる。その一方、特許文献１に記載の方法では、転送トランジスタのゲート電極と浮遊拡散領域との間の電位差が大きくなるため、転送トランジスタのゲート絶縁膜の劣化に伴い当該箇所の絶縁性能に対する信頼性が著しく低下する虞があった。
特許文献２には、光電変換素子における電荷蓄積期間中に、転送トランジスタのゲート電極に負電圧を印加し且つ浮遊拡散領域を電源電圧よりも低い値に設定する方法が提案されている。この方法によれば、電荷蓄積期間中に転送トランジスタのゲート電極と浮遊拡散領域との間に印加される電界が緩和されるため、当該箇所におけるゲート絶縁膜の劣化を抑制することができる。
特開２００２−２１７３９７号公報 特許第５０１６９４１号公報
しかしながら、特許文献２に記載の方法では、浮遊拡散領域の電圧を電源電圧よりも低く設定することによって、電荷蓄積期間中にフォトダイオードから溢れ出た電荷が浮遊拡散領域に移動する割合よりも隣接画素に漏れ込む割合の方が大きくなる。その結果、隣接画素への漏れ込み特性が悪化することがあった。
本発明の目的は、転送トランジスタのゲート絶縁膜の信頼性の向上と隣接画素への漏れ込み抑制との双方を実現しうる光電変換装置及びその製造方法を提供することにある。
本発明の一観点によれば、光電変換部で生成された信号電荷を電荷蓄積領域から浮遊拡散領域に転送する転送トランジスタを含む画素と、前記画素からの前記信号電荷に基づく画素信号の読み出し動作を制御する周辺回路を構成する周辺トランジスタとを有し、前記転送トランジスタのゲート電極と前記浮遊拡散領域とは、平面視において第１の距離で離間しており、前記周辺トランジスタのゲート電極とドレイン領域とは、平面視において前記第１の距離よりも小さい第２の距離で離間していることを特徴とする光電変換装置が提供される。
また、本発明の他の一観点によれば、光電変換部で生成された信号電荷を電荷蓄積領域から浮遊拡散領域に転送する転送トランジスタを含む画素と、前記画素からの前記信号電荷に基づく画素信号の読み出し動作を制御する周辺回路を構成する周辺トランジスタとを有する光電変換装置の製造方法であって、半導体基板の上に、前記転送トランジスタのゲート電極及び前記周辺トランジスタのゲート電極とを形成する工程と、前記半導体基板に、前記転送トランジスタの前記ゲート電極から平面視において第１の距離で離間して前記浮遊拡散領域を形成する工程と、前記半導体基板に、前記周辺トランジスタの前記ゲート電極から平面視において前記第１の距離よりも小さい第２の距離で離間して前記周辺トランジスタのドレイン領域を形成する工程とを有することを特徴とする光電変換装置の製造方法が提供される。
本発明によれば、転送トランジスタ及び周辺トランジスタのゲート絶縁膜の信頼性向上と、隣接画素への漏れ込み抑制との両立を図ることができ、光電変換装置の信頼性を向上することができる。
本発明の第１実施形態による光電変換装置の構造を示す断面図である。 本発明の第１実施形態による光電変換装置の製造方法を示す断面図（その１）である。 本発明の第１実施形態による光電変換装置の製造方法を示す断面図（その２）である。 本発明の第１実施形態による光電変換装置の製造方法を示す断面図（その３）である。 本発明の第２実施形態による光電変換装置の製造方法を示す断面図である。 本発明の第３実施形態による光電変換装置の構造を示す断面図である。 本発明の第３実施形態による光電変換装置の製造方法を示す断面図である。
［第１実施形態］
本発明の第１実施形態による光電変換装置及びその製造方法について、図１乃至図４を用いて説明する。
図１は、本実施形態による光電変換装置の構造を示す概略断面図である。図２乃至図４は、本実施形態による光電変換装置の製造方法を示す工程断面図である。
はじめに、本実施形態による光電変換装置の構造について、図１を用いて説明する。
本実施形態による光電変換装置は、複数の画素が２次元アレイ状に配列された画素領域と、画素領域で取得した信号電荷に基づく画素信号の読み出し動作を制御する回路等が配置された周辺回路領域とを含む。図１には、画素領域及び周辺回路領域に形成された回路素子のうち、画素内読み出し回路の一部を構成する転送トランジスタと、周辺回路領域に配置される典型的なトランジスタ（以下、「周辺トランジスタ」と表記する）とを示している。
半導体基板１０には、活性領域を画定する素子分離領域１２が形成されている。図１において、素子分離領域１２よりも左側の活性領域が転送トランジスタ形成領域１４であり、素子分離領域１２よりも右側の活性領域が周辺トランジスタ形成領域１６である。なお、図１では、説明の都合上、便宜的に転送トランジスタ形成領域１４と周辺トランジスタ形成領域１６とを素子分離領域１２を介して並べて記載しているが、これら領域は必ずしも素子分離領域１２を介して隣接して配置されるわけではない。
半導体基板１０の転送トランジスタ形成領域１４の表面部には、電荷蓄積領域１８と浮遊拡散領域３２とが互いに離間して設けられている。電荷蓄積領域１８と浮遊拡散領域３２との間の半導体基板１０上には、ゲート絶縁膜２０を介してゲート電極２４が設けられている。これにより、転送トランジスタ形成領域１４には、ゲート電極２４、電荷蓄積領域１８、浮遊拡散領域３２を含む転送トランジスタが設けられている。一例では、電荷蓄積領域１８が転送トランジスタのソース領域に相当し、浮遊拡散領域３２が転送トランジスタのドレイン領域に相当する。なお、トランジスタのソース及びドレインの呼称は、その導電型や着目する機能によって入れ替わることもある。
転送トランジスタは、光電変換部において生成された信号電荷を浮遊拡散領域３２に移送するための画素内のＭＯＳ型トランジスタである。電荷蓄積領域１８は、一例では、光電変換素子であるフォトダイオードのｐｎ接合を構成する一方の拡散領域である。この場合、電荷蓄積領域１８と半導体基板（ウェル）１０とで構成されるフォトダイオードにおいて生成された光電荷が、電荷蓄積領域１８に蓄積される。電荷蓄積領域１８は、光電変換素子から移送された信号電荷を一時的に保持する電荷保持部の拡散領域であってもよい。
転送トランジスタのゲート電極２４と浮遊拡散領域３２とは、離間距離Ｄ１で離間している。なお、この離間距離Ｄ１は、平面視におけるゲート電極２４と浮遊拡散領域３２との間の距離である。ゲート電極２４と浮遊拡散領域３２との間の水平方向の距離と考えることもできる。なお、本明細書において水平方向とは、半導体基板１０の表面に平行な方向を意味するものとする。ゲート電極２４と浮遊拡散領域３２とを離間した構造（Ｄ１＞０）とすることにより、転送トランジスタのゲート電極２４と浮遊拡散領域３２との間の電界集中を緩和することが可能となる。特に、転送トランジスタのゲート電極２４端部のゲート絶縁膜２０付近（図１中、点線で囲った部位６０）での電界集中が緩和されるため、ゲート絶縁膜２０の劣化を抑制し、当該箇所の絶縁性能に対する信頼性を維持できるようになる。
これにより、ゲート絶縁膜２０に対して所望の絶縁信頼性を保証するために必要な、ゲート電極２４と浮遊拡散領域３２との間に印加する電圧の上限値を大きくすることができる。したがって、電荷蓄積期間中において、転送トランジスタのゲート電極２４に負電圧を印加しながら浮遊拡散領域３２に電源電圧を印加するような駆動を行った場合にも、離間距離Ｄ１を適宜設定することでゲート絶縁膜２０の信頼性を維持することができる。そしてこれによって、フォトダイオードに流入する暗電流の低減と、隣接画素への漏れ込み電荷の低減の両立を図ることが可能となる。
一般的に、離間距離Ｄ１が小さいほど転送トランジスタのゲート電極２４と浮遊拡散領域３２との間の電界集中が顕著になり、離間距離Ｄ１が大きいほど転送性能が悪化する。したがって、転送トランジスタの設計にあたっては、少なくとも電荷蓄積期間の動作電圧印加時における電界集中を抑制しゲート絶縁膜２０の信頼性を確保できる離間距離Ｄ１に設定した上で、その構造に合わせて転送性能の設計を行うことが望ましい。
一方、半導体基板１０の周辺トランジスタ形成領域１６の表面部には、ソース領域３８とドレイン領域４４とが互いに離間して設けられている。ソース領域３８とドレイン領域４４との間の半導体基板１０上には、ゲート絶縁膜２２を介してゲート電極２６が設けられている。これにより、周辺トランジスタ形成領域１６には、ゲート電極２６、ソース領域３８、ドレイン領域４４を含む周辺トランジスタが設けられている。
周辺トランジスタのゲート電極２６とドレイン領域４４とは、離間距離Ｄ２で離間している。なお、この離間距離Ｄ２は、平面視におけるゲート電極２６とドレイン領域４４との間の最短の距離である。ゲート電極２６とドレイン領域４４との間の水平方向の距離と考えることもできる。周辺トランジスタの場合も、転送トランジスタの場合と同様、離間距離Ｄ２が小さいほどゲート電極２６とドレイン領域４４との間の電界集中が顕著になり、離間距離Ｄ２が大きいほど駆動能力が低下する。周辺トランジスタにおいては、駆動能力や素子の性能ばらつき抑制を重視するために離間距離Ｄ２は小さい方が好ましい。また、典型的な周辺トランジスタの動作電圧は基準電圧と電源電圧であり、電荷蓄積期間に転送トランジスタに印加される動作電圧ほどの電位差は、ゲート電極２６とドレイン領域４４との間に生じないものと考えられる。このため、離間距離Ｄ２は離間距離Ｄ１よりも小さくすることが可能であり、駆動能力の低下を最小限に抑えることができる。なお、典型的なＭＯＳトランジスタでは、駆動能力や素子の性能ばらつき抑制をより重視し、ゲート電極２６に自己整合でソース領域及びドレイン領域を作成することが一般的であり、離間距離Ｄ２は０又はマイナスの値を取ることもある。離間距離Ｄ２がマイナスの値というのは、ゲート電極の一部とドレイン領域の一部とが平面視において重なった状態を表すものである。
すなわち、光電変換装置においては、Ｄ１＞Ｄ２の関係とすることで、転送トランジスタのゲート絶縁膜２０の信頼性を維持しつつ、隣接画素への漏れ込みを抑制することが可能となる。且つ、周辺トランジスタの動作速度を大幅に損なうことなく、ゲート絶縁膜２２の信頼性を向上することができるようになる。
また、転送トランジスタの浮遊拡散容量３２の不純物濃度は、周辺トランジスタのドレイン領域４４の不純物濃度以下である。すなわち、転送トランジスタの浮遊拡散領域３２の不純物濃度をＮｄ１とし、周辺トランジスタのソース領域３８及びドレイン領域４４の不純物濃度をＮｄ２とすると、Ｎｄ２≧Ｎｄ１の関係を有する。これは、周辺トランジスタの駆動能力を確保するために必要な不純物濃度と同等レベルの不純物濃度で浮遊拡散領域３２を形成すると、転送トランジスタのゲート電極２４と浮遊拡散領域３２との間の電界集中が顕著になるからである。加えて、浮遊拡散領域３２の容量が増大し、結果として画素部のノイズ特性が著しく劣化するからである。したがって、浮遊拡散領域３２の不純物濃度Ｎｄ１は、周辺トランジスタのソース領域３８及びドレイン領域４４の不純物濃度Ｎｄ２以下に設定することが望ましい。
一例として、不純物濃度Ｎｄ１は１×１０１7ｃｍ−３〜１×１０１９ｃｍ−３であり、不純物濃度Ｎｄ２は１×１０18ｃｍ−３〜１×１０２１ｃｍ−３である。
なお、周辺トランジスタは、ＬＤＤ構造或いはエクステンション構造としてもよい。この場合、離間距離Ｄ２は、ゲート電極２６とＬＤＤ領域或いはエクステンション領域との離間距離である。また、ドレイン領域４４の不純物濃度Ｎｄ２は、ＬＤＤ領域或いはエクステンション領域の不純物濃度である。同様に、浮遊拡散領域３２を、ゲート電極２４側の端部にＬＤＤ領域或いはエクステンション領域を設けた構造としてもよい。この場合、離間距離Ｄ１は、ゲート電極２４とＬＤＤ領域或いはエクステンション領域との離間距離である。また、浮遊拡散領域３２の不純物濃度Ｎｄ１は、ＬＤＤ領域或いはエクステンション領域の不純物濃度である。
次に、本実施形態による光電変換装置の製造方法について、図２乃至図４を用いて説明する。
まず、半導体基板１０の表面部に、例えばＳＴＩ（Shallow Trench Isolation）法やＬＯＣＯＳ（Local Oxidation of Silicon）法により、素子分離領域１２を形成する（図２（ａ））。図には、一例としてＳＴＩ法により形成した素子分離領域１２を示している。図２（ａ）において、素子分離領域１２よりも左側の活性領域が転送トランジスタ形成領域１４であり、素子分離領域１２よりも右側の活性領域が周辺トランジスタ形成領域１６であるものとする。
次いで、フォトリソグラフィにより電荷蓄積領域１８の形成領域上に開口部を有するフォトレジストパターン（図示せず）を形成後、このフォトレジストパターンをマスクとしてイオン注入を行い、電荷蓄積領域１８を形成する（図２（ｂ））。マスクとして用いたフォトレジストパターンは、電荷蓄積領域１８の形成後、アッシング等により除去する。なお、電荷蓄積領域１８は、厳密には後に行う熱処理によって注入した不純物が電気的に活性化することで形成されるが、ここでは便宜上、熱処理前の拡散領域も電荷蓄積領域１８と呼ぶものとする。後述する浮遊拡散領域３２、ソース領域３８及びドレイン領域４４についても同様である。
次いで、例えば熱酸化法やＣＶＤ法等により、転送トランジスタ形成領域１４の半導体基板１０の表面部に、転送トランジスタのゲート絶縁膜２０を形成する。また、周辺トランジスタ形成領域１６の半導体基板１０の表面部に、周辺トランジスタのゲート絶縁膜２２を形成する。
次いで、ゲート絶縁膜２０，２２を形成した半導体基板１０上に導電膜を堆積した後、フォトリソグラフィ及びエッチングによりこの導電膜をパターニングし、ゲート電極２４，２６を形成する（図２（ｃ））。ゲート絶縁膜２０上のゲート電極２４が転送トランジスタのゲート電極であり、ゲート絶縁膜２２上のゲート電極２６が周辺トランジスタのゲート電極である。なお、電荷蓄積領域１８は、ゲート電極２４，２６を形成した後に形成してもよい。
次いで、フォトリソグラフィにより、画素部の浮遊拡散領域３２の形成領域に開口部３０を有するフォトレジストパターン２８を形成する。その際、フォトレジストパターン２８は、転送トランジスタのゲート電極２４の上部を全て覆い、開口部３０のゲート電極２４側の端部がゲート電極２４から所定の距離離間した形状とする。
次いで、フォトレジストパターン２８をマスクとしてイオン注入を行い、浮遊拡散領域３２を形成する（図３（ａ））。これにより、転送トランジスタのゲート電極２４と浮遊拡散領域３２との離間距離Ｄ１は、開口部３０のゲート電極２４側の端部とゲート電極２４との離間距離（上述の所定の距離）に応じた距離となる。フォトレジストパターン２８は、浮遊拡散領域３２の形成後、アッシング等により除去する。
次いで、フォトリソグラフィにより、周辺トランジスタのソース領域３８の形成領域に開口部３６を有するフォトレジストパターン３４を形成する。
次いで、フォトレジストパターン３４及びゲート電極２６をマスクとしてイオン注入を行い、周辺トランジスタのソース領域３８を形成する（図３（ｂ））。フォトレジストパターン３４は、ソース領域３８の形成後、アッシング等により除去する。
次いで、フォトリソグラフィにより、周辺トランジスタのドレイン領域４４の形成領域に開口部４２を有するフォトレジストパターン４０を形成する。その際、フォトレジストパターン４０は、ゲート電極２６の上部を全て覆い、開口部４２のゲート電極２６側の端部がゲート電極２６から所定の距離離間した形状とする。
次いで、フォトレジストパターン４０をマスクとしてイオン注入を行い、周辺トランジスタのドレイン領域４４を形成する（図３（ｃ））。これにより、周辺トランジスタのゲート電極２６とドレイン領域４４との離間距離Ｄ２は、開口部４２のゲート電極２６側の端部とゲート電極２６との離間距離（上述の所定の距離）に応じた距離となる。フォトレジストパターン４０は、ドレイン領域４４の形成後、アッシング等により除去する。
浮遊拡散領域３２及びドレイン領域４４の形成条件は、離間距離Ｄ１と離間距離Ｄ２とがＤ１＞Ｄ２の関係となり、浮遊拡散領域３２の不純物濃度Ｎｄ１とドレイン領域４４の不純物濃度Ｎｄ２とがＮｄ１＜Ｎｄ２の関係になるように、適宜設定する。
なお、周辺トランジスタは、上述のように、ＬＤＤ構造或いはエクステンション構造としてもよい。この場合、離間距離Ｄ２は、ゲート電極２６とＬＤＤ領域或いはエクステンション領域との離間距離とする。同様に、浮遊拡散領域３２を、ゲート電極２４側の端部にＬＤＤ領域或いはエクステンション領域を設けた構造としてもよい。この場合、離間距離Ｄ１は、ゲート電極２４とＬＤＤ領域或いはエクステンション領域との離間距離とする。ＬＤＤ構造或いはエクステンション構造とする場合、サイドウォールスペーサやフォトレジストパターンを用い、ゲート電極２４，２６から離間距離Ｄ１，Ｄ２よりも大きいオフセットを設けた深い拡散領域を更に形成すればよい。
また、図３（ａ），（ｂ），（ｃ）に示す各工程を行う順序は、上述した例に限定されるものではなく、任意の順序で実施することができる。電荷蓄積領域１８をゲート電極２４の形成後に形成する場合には、この工程をも含め、任意の順序で実施することができる。
このようにして、転送トランジスタ形成領域１４に、電荷蓄積領域１８、浮遊拡散領域３２、ゲート電極２４を含む転送トランジスタを形成する。また、周辺トランジスタ形成領域１６に、ソース領域３８、ドレイン領域４４、ゲート電極２６を含む周辺トランジスタを形成する。
次いで、転送トランジスタ及び周辺トランジスタを形成した半導体基板１０上に、例えばＣＶＤ法により絶縁膜を堆積し、必要に応じてＣＭＰ法等によりその表面を平坦化し、層間絶縁膜４６を形成する。
次いで、層間絶縁膜４６内に、転送トランジスタ及び周辺トランジスタの各端子に電気的に接続されたコンタクトプラグ４８を形成する。
次いで、層間絶縁膜４６上に、コンタクトプラグ４８を介して転送トランジスタ及び周辺トランジスタの各端子に電気的に接続された第１の配線層５０を形成する（図４（ａ））。
同様にして、第１の配線層５０が形成された層間絶縁膜４６上に、層間絶縁膜５２、配線層間ヴィア５４、第２の配線層５６、層間絶縁膜５８を形成する（図４（ｂ））。
この後、更に必要なバックエンドプロセスを行い、本実施形態による光電変換装置を完成する。
本実施形態の製造方法を用いることにより、Ｄ１＞Ｄ２の関係及びＮｄ１＜Ｎｄ２の関係を有する転送トランジスタ及び周辺トランジスタを形成することができる。したがって、本実施形態によれば、転送トランジスタのゲート絶縁膜の信頼性を維持しつつ、隣接画素への漏れ込みを抑制し、且つ、高速動作可能な周辺回路部のトランジスタを使用することができるようになる。
［第２実施形態］
本発明の第２実施形態による光電変換装置の製造方法について、図５を用いて説明する。図１乃至図４に示す第１実施形態による光電変換装置及びその製造方法と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図５は、本実施形態による光電変換装置の製造方法を示す工程断面図である。
本実施形態では、図１に示した第１実施形態による光電変換装置の他の製造方法を説明する。
まず、図２（ａ）乃至図２（ｃ）に示す第１実施形態の製造方法と同様にして、半導体基板１０に、素子分離領域１２、電荷蓄積領域１８、ゲート絶縁膜２０，２２、ゲート電極２４，２６を形成する。
次いで、フォトリソグラフィにより、浮遊拡散領域３２の形成領域に開口部３０を有するフォトレジストパターン２８を形成する。その際、フォトレジストパターン２８は、開口部３０内に、浮遊拡散領域３２の形成領域側のゲート電極２４の一端部が露出する形状とする。
次いで、フォトレジストパターン２８及びゲート電極２４をマスクとしてイオン注入を行い、浮遊拡散領域３２を形成する。その際、不純物イオンの入射方向を、半導体基板１０の法線方向に対して傾斜した方向とし、ゲート電極２４によるシャドーイング効果を利用しつつ、浮遊拡散領域３２を形成する。レジストパターン２８は、不純物イオンの入射方向から見て、浮遊拡散領域３２の形成領域側のゲート電極２４の一端部を隠さないように、膜厚や開口部３０の配置等を予め設定しておく。
不純物イオンの入射方向を傾ける方向は、ゲート電極２４を中心として電荷蓄積領域１８側と浮遊拡散領域３２側の２方向を考えた場合、電荷蓄積領域１８側である。半導体基板１０の法線方向に対して電荷蓄積領域１８側にチルト角を設けて不純物イオンを注入すると、ゲート電極２４の影になった部分には不純物イオンは注入されないため、浮遊拡散領域３２は、ゲート電極２４の端部から離間して形成される。ゲート電極２４の高さＨ１に応じて半導体基板１０の法線方向に対する不純物イオンの入射方向の傾斜角度（チルト角θ１）を適宜設定することにより、ゲート電極２４と浮遊拡散領域３２との間に所望の離間距離Ｄ１を設けることができる（図５（ａ））。フォトレジストパターン２８は、浮遊拡散領域３２の形成後、アッシング等により除去する。
フォトレジストパターン２８の開口部３０の位置によって離間距離Ｄ１が規定される第１実施形態の製造方法では、ゲート電極２４とフォトレジストパターン２８との間の位置合わせ精度が、離間距離Ｄ１のばらつきに影響する。これに対し、本実施形態の製造方法では、浮遊拡散領域３２をゲート電極２４に対して自己整合的に形成するため、離間距離Ｄ１がフォトリソグラフィに起因する製造ばらつきの影響を受けることはない。これにより、ゲート電極２４と浮遊拡散領域３２との間の離間距離Ｄ１の制御性を大幅に向上することができる。
一例として、転送トランジスタのゲート電極２４の高さＨ１は０．１μｍ〜０．５μｍであり、チルト角θ１は２６°〜４５°である。
次いで、図３（ｂ）に示す第１実施形態の製造方法と同様にして、周辺トランジスタのソース領域３８を形成する（図５（ｂ））。
次いで、フォトリソグラフィにより、ドレイン領域４４の形成領域に開口部３６を有するフォトレジストパターン４０を形成する。その際、フォトレジストパターン４０は、開口部３６内に、ドレイン領域４４の形成領域側のゲート電極２６の一端部が露出する形状とする。
次いで、フォトレジストパターン４０及びゲート電極２６をマスクとしてイオン注入を行い、ドレイン領域４４を形成する。その際、不純物イオンの入射方向を、半導体基板１０の法線方向に対して傾斜した方向とし、ゲート電極２６によるシャドーイング効果を利用しつつ、ドレイン領域４４を形成する。フォトレジストパターン４０は、不純物イオンの入射方向から見て、ドレイン領域４４の形成領域側のゲート電極２６の一端部を隠さないように、膜厚や開口部４２の配置等を予め設定しておく。
不純物イオンの入射方向を傾ける方向は、ゲート電極２６を中心としてソース領域３８側とドレイン領域４４側の２方向を考えた場合、ソース領域３８側である。半導体基板１０の法線方向に対してソース領域３８側にチルト角を設けて不純物イオンを注入すると、ゲート電極２６の影になった部分には不純物イオンは注入されないため、ドレイン領域４４は、ゲート電極２６の端部から離間して形成される。ゲート電極２６の高さＨ１に応じて半導体基板１０の法線方向に対する不純物イオンの入射方向の傾斜角度（チルト角θ２）を適宜設定することにより、ゲート電極２６とドレイン領域４４との間に所望の離間距離Ｄ２を設けることができる（図５（ｃ））。フォトレジストパターン４０は、ドレイン領域４４の形成後、アッシング等により除去する。
フォトレジストパターン４０の開口部４２の位置によって離間距離Ｄ２が規定される第１実施形態の製造方法では、ゲート電極２６とフォトレジストパターン４０との間の位置合わせ精度が、離間距離Ｄ２のばらつきに影響する。これに対し、本実施形態の製造方法では、ドレイン領域４４をゲート電極２６に対して自己整合的に形成するため、離間距離Ｄ２がフォトリソグラフィに起因する製造ばらつきの影響を受けることはない。これにより、ゲート電極２６とドレイン領域４４との間の離間距離Ｄ２の制御性を大幅に向上することができる。
一例として、周辺トランジスタのゲート電極２６の高さＨ１は０．１μｍ〜０．５μｍであり、チルト角θ２は１°〜２５°である。
この後、図４（ａ）及び図４（ｂ）に示す第１実施形態の製造方法と同様にして、所望のバックエンドプロセスを実施し、光電変換装置を完成する。
本実施形態の製造方法を用いることにより、第１実施形態の場合と同様、Ｄ１＞Ｄ２の関係及びＮｄ１＜Ｎｄ２の関係を有する転送トランジスタ及び周辺トランジスタを形成することができる。したがって、本実施形態によれば、転送トランジスタのゲート絶縁膜の信頼性を維持しつつ、隣接画素への漏れ込みを抑制し、且つ、高速動作可能な周辺回路部のトランジスタを使用することができるようになる。また、斜めイオン注入を用いて浮遊拡散領域３２及びドレイン領域４４を形成することにより、離間距離Ｄ１，Ｄ２の制御性を向上することができ、トランジスタの特性ばらつきを小さくすることができる。
［第３実施形態］
本発明の第３実施形態による光電変換装置及びその製造方法について、図６及び図７を用いて説明する。図１乃至図５に示す第１及び第２実施形態による光電変換装置及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。図６は、本実施形態による光電変換装置の構造を示す概略断面図である。図７は、本実施形態による光電変換装置の製造方法を示す工程断面図である。
はじめに、本実施形態による光電変換装置の構造について、図６を用いて説明する。
本実施形態による光電変換装置は、図６に示すように、浮遊拡散領域３２の構造が異なる他は、図１に示す第１実施形態による光電変換装置と同じである。本実施形態による光電変換装置では、浮遊拡散領域３２を、深さが異なる２つの拡散領域３２ａ，３２ｂにより構成している。拡散領域３２ａは半導体基板１０の表面部に形成されている。拡散領域３２ｂは、拡散領域３２ａに接続して、拡散領域３２ａよりも深い位置に形成されている。転送トランジスタのゲート電極２４と不純物領域３２ａとの平面視における離間距離をＤ１、転送トランジスタのゲート電極２４と不純物領域３２ｂとの平面視における離間距離をＤ３で表すと、離間距離Ｄ１と離間距離Ｄ３の関係はＤ１＞Ｄ３となっている。
一般的に、離間距離Ｄ１が大きくなると転送性能が悪化し、小さくなると転送トランジスタのゲート電極２４と浮遊拡散領域３２との間の電界集中が顕著になる。この点、本実施形態の構造によれば、浮遊拡散領域３２の転送トランジスタのゲート側の端部位置を深さ方向で変えることにより、転送性能を悪化することなく、ゲート電極２４と浮遊拡散領域３２との間の電界集中を緩和することが可能となる。特に、転送トランジスタのゲート電極２４端部のゲート絶縁膜２０付近（図６中、点線で囲った部位６０）での電界が緩和されるため、ゲート絶縁膜２０の劣化を抑制し、当該箇所の絶縁性能に対する信頼性を維持できるようになる。これにより、第１実施形態による光電変換装置の場合と同様、フォトダイオードに流入する暗電流の低減と、隣接画素への漏れ込み電荷の低減の両立を図ることができる。
周辺トランジスタとの関係は第１実施形態と同様であり、光電変換装置においては、Ｄ１＞Ｄ２の関係とすることで、転送トランジスタのゲート絶縁膜２０の信頼性を維持しつつ、隣接画素への漏れ込みを抑制することが可能となる。且つ、周辺トランジスタの動作速度を大幅に損なうことなく、ゲート絶縁膜２２の信頼性を向上することができるようになる。
次に、本実施形態による光電変換装置の製造方法について、図７を用いて説明する。
まず、図２（ａ）乃至図２（ｃ）に示す第１実施形態の製造方法と同様にして、半導体基板１０に、素子分離領域１２、電荷蓄積領域１８、ゲート絶縁膜２０，２２、ゲート電極２４，２６を形成する。
次いで、フォトリソグラフィにより、浮遊拡散領域３２の形成領域に開口部３０ｂを有するフォトレジストパターン２８ｂを形成する。その際、フォトレジストパターン２８ｂは、転送トランジスタのゲート電極２４の上部を全て覆い、開口部３０ｂのゲート電極２４側の端部がゲート電極２４から所定の距離離間した形状とする。
次いで、フォトレジストパターン２８ｂをマスクとしてイオン注入を行い、拡散領域３２ｂを形成する（図７（ａ））。これにより、転送トランジスタのゲート電極２４と不純物領域３２ｂとの離間距離Ｄ３は、開口部３０ｂのゲート電極２４側の端部とゲート電極２４との離間距離（上述の所定の距離）によって決定される。フォトレジストパターン２８ｂは、不純物領域３２ｂの形成後、アッシング等により除去する。
次いで、フォトリソグラフィにより、浮遊拡散領域３２の形成領域に開口部３０ａを有するフォトレジストパターン２８ａを形成する。その際、フォトレジストパターン２８ａは、転送トランジスタのゲート電極２４の上部を全て覆い、開口部３０ａのゲート電極２４側の端部がゲート電極２４から所定の距離離間した形状とする。
次いで、フォトレジストパターン２８ａをマスクとしてイオン注入を行い、拡散領域３２ａを形成する（図７（ｂ））。これにより、転送トランジスタのゲート電極２４と不純物領域３２ａとの離間距離Ｄ１は、開口部３０ａのゲート電極２４側の端部とゲート電極２４との離間距離（上述の所定の距離）によって決定される。フォトレジストパターン２８ａは、不純物領域３２ａの形成後、アッシング等により除去する。
本実施形態の製造方法を用いることによっても、Ｄ１＞Ｄ２の関係及びＮｄ１＜Ｎｄ２の関係を有する転送トランジスタ及び周辺トランジスタを形成することができる。したがって、本実施形態によれば、転送トランジスタのゲート絶縁膜の信頼性を維持しつつ、隣接画素への漏れ込みを抑制し、且つ、高速動作可能な周辺回路部のトランジスタを使用することができるようになる。
［変形実施形態］
本発明は、上記実施形態に限らず種々の変形が可能である。
例えば、第１実施形態ではフォトレジストパターンによりオフセットを設けてイオン注入を行うことにより、また、第２実施形態では斜めイオン注入を用いることにより、ゲート電極から離間した浮遊拡散領域３２及びドレイン領域４４を形成した。しかしながら、これらは任意に組み合わせることも可能である。例えば、浮遊拡散領域３２はフォトレジストパターンによりオフセットを設けてイオン注入を行うことにより形成し、ドレイン領域４４は斜めイオン注入を行うようにより形成してもよい。或いは、ドレイン領域４４はフォトレジストパターンによりオフセットを設けてイオン注入を行うことにより形成し、浮遊拡散領域３２は斜めイオン注入を行うようにより形成してもよい。
また、電荷蓄積領域１８の構造は、上記実施形態に記載の構造に限定されるものではない。例えば、電荷蓄積領域１８がフォトダイオードの一方の拡散領域である場合、電荷蓄積領域１８よりも半導体基板１０の表面側に逆導電型の拡散層を配置した埋め込みフォトダイオードとしてもよい。
また、上記第３実施形態では、拡散領域３２ａ，３２ｂからなる浮遊拡散領域３２を、ゲート電極２４からのオフセット量が異なる２つのフォトレジストパターン２８ａ，２８ｂを用いて形成したが、斜めイオン注入を用いることも可能である。例えば、同じフォトレジストパターン及びゲート電極をマスクとして、チルト角の大きいイオン注入で拡散領域３２ａを形成し、チルト角の小さいイオン注入で拡散領域３２ｂを形成することができる。
また、上記実施形態では、周辺トランジスタのソース領域３８とドレイン領域４４とを別々に形成しているが、これらを同時に形成するようにしてもよい。例えば、第１実施形態において、一のフォトレジストパターンに開口部３６，４２に相当する開口部を同時に形成できる場合には、このフォトレジストパターンをマスクとしてソース領域３８とドレイン領域４４とを同時に形成することができる。また、第２実施形態において、ソース領域３８のゲート電極２６下部への潜り込みが大きくなることを無視できる場合には、ソース領域３８を、ドレイン領域４４と同時に斜めイオン注入で形成することがきる。
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
１０ 半導体基板
１２ 素子分離領域
１４ 転送トランジスタ形成領域
１６ 周辺トランジスタ形成領域
２０，２２ ゲート絶縁膜
２４，２６ ゲート電極
１８ 電荷蓄積領域
３２ 浮遊拡散領域
２８，３４，４０ フォトレジストパターン
３８ ソース領域
４４ ドレイン領域
４６，５２，５８ 層間絶縁膜
４８ コンタクトプラグ
５０ 第１の配線層
５４ 配線層間ヴィア
５６ 第２の配線層

Claims (7)

  1. 光電変換部で生成された信号電荷を電荷蓄積領域から浮遊拡散領域に転送する転送トランジスタを含む画素と、
    前記画素からの前記信号電荷に基づく画素信号の読み出し動作を制御する周辺回路を構成する周辺トランジスタとを有し、
    前記転送トランジスタのゲート電極と前記浮遊拡散領域とは、平面視において第１の距離で離間しており、
    前記周辺トランジスタのゲート電極とドレイン領域とは、平面視において前記第１の距離よりも小さい第２の距離で離間している
    ことを特徴とする光電変換装置。
  2. 前記浮遊拡散領域の不純物濃度は、前記ドレイン領域の不純物濃度以下である
    ことを特徴とする請求項１記載の光電変換装置。
  3. 前記浮遊拡散領域は、第１の深さに設けられた第１の拡散領域と、前記第１の深さよりも深い第２の深さに設けられた第２の拡散領域とを有し、
    前記転送トランジスタの前記ゲート電極と前記第１の拡散領域とは、平面視において前記第１の距離で離間しており、
    前記転送トランジスタの前記ゲート電極と前記第２の拡散領域とは、平面視において前記第１の距離よりも小さい第３の距離で離間している
    ことを特徴とする請求項１又は２記載の光電変換装置。
  4. 光電変換部で生成された信号電荷を電荷蓄積領域から浮遊拡散領域に転送する転送トランジスタを含む画素と、前記画素からの前記信号電荷に基づく画素信号の読み出し動作を制御する周辺回路を構成する周辺トランジスタとを有する光電変換装置の製造方法であって、
    半導体基板の上に、前記転送トランジスタのゲート電極及び前記周辺トランジスタのゲート電極とを形成する工程と、
    前記半導体基板に、前記転送トランジスタの前記ゲート電極から平面視において第１の距離で離間して前記浮遊拡散領域を形成する工程と、
    前記半導体基板に、前記周辺トランジスタの前記ゲート電極から平面視において前記第１の距離よりも小さい第２の距離で離間して前記周辺トランジスタのドレイン領域を形成する工程と
    を有することを特徴とする光電変換装置の製造方法。
  5. 前記浮遊拡散領域を形成する工程では、マスクにより前記転送トランジスタの前記ゲート電極からオフセットを設けてイオン注入を行うことにより、前記ゲート電極と前記浮遊拡散領域とを平面視において前記第１の距離で離間させる
    ことを特徴とする請求項４記載の光電変換装置の製造方法。
  6. 前記浮遊拡散領域を形成する工程では、前記転送トランジスタの前記ゲート電極をマスクとして斜めイオン注入を行うことにより、前記ゲート電極と前記浮遊拡散領域とを平面視において前記第１の距離で離間させる
    ことを特徴とする請求項４記載の光電変換装置の製造方法。
  7. 前記浮遊拡散領域を形成する工程は、
    第１の深さに、前記転送トランジスタの前記ゲート電極から平面視において前記第１の距離で離間した第１の拡散領域を形成する工程と、
    前記第１の深さよりも深い第２の深さに、前記転送トランジスタの前記ゲート電極から平面視において前記第１の距離よりも小さい第３の距離で離間した第２の拡散領域を形成する工程とを有する
    ことを特徴とする請求項４乃至６のいずれか１項に記載の光電変換装置の製造方法。
JP2015031380A 2015-02-20 2015-02-20 光電変換装置及びその製造方法 Pending JP2016154166A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015031380A JP2016154166A (ja) 2015-02-20 2015-02-20 光電変換装置及びその製造方法
US15/017,745 US9543340B2 (en) 2015-02-20 2016-02-08 Photoelectric conversion device and method of manufacturing photoelectric conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015031380A JP2016154166A (ja) 2015-02-20 2015-02-20 光電変換装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2016154166A true JP2016154166A (ja) 2016-08-25

Family

ID=56690019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015031380A Pending JP2016154166A (ja) 2015-02-20 2015-02-20 光電変換装置及びその製造方法

Country Status (2)

Country Link
US (1) US9543340B2 (ja)
JP (1) JP2016154166A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6890295B2 (ja) * 2016-03-17 2021-06-18 パナソニックＩｐマネジメント株式会社 撮像装置
JP2017195215A (ja) 2016-04-18 2017-10-26 キヤノン株式会社 撮像素子及びその製造方法
US10818715B2 (en) 2017-06-26 2020-10-27 Canon Kabushiki Kaisha Solid state imaging device and manufacturing method thereof
JP7361452B2 (ja) 2018-02-19 2023-10-16 キヤノン株式会社 撮像装置およびカメラ
US10833207B2 (en) 2018-04-24 2020-11-10 Canon Kabushiki Kaisha Photo-detection device, photo-detection system, and mobile apparatus
US11393870B2 (en) 2018-12-18 2022-07-19 Canon Kabushiki Kaisha Photoelectric conversion device, imaging system, and mobile apparatus
US11056519B2 (en) 2019-02-25 2021-07-06 Canon Kabushiki Kaisha Photoelectric conversion device, imaging system, and mobile apparatus

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001028433A (ja) * 1999-07-14 2001-01-30 Sony Corp 半導体装置、固体撮像素子及びその製造方法
JP2008060356A (ja) * 2006-08-31 2008-03-13 Canon Inc 光電変換装置及び撮像システム
JP2008147600A (ja) * 2006-12-13 2008-06-26 Canon Inc 撮像装置及び撮像システム
JP2010056515A (ja) * 2008-08-01 2010-03-11 Sony Corp 固体撮像装置、その製造方法および撮像装置
JP2010161236A (ja) * 2009-01-08 2010-07-22 Canon Inc 光電変換装置の製造方法
JP2010199450A (ja) * 2009-02-27 2010-09-09 Sony Corp 固体撮像装置の製造方法、固体撮像装置および電子機器
JP2010212536A (ja) * 2009-03-12 2010-09-24 Sony Corp 固体撮像装置の製造方法
JP2012146989A (ja) * 2012-02-20 2012-08-02 Canon Inc 光電変換装置及び撮像システム
JP2013051327A (ja) * 2011-08-31 2013-03-14 Sony Corp 固体撮像素子および電子機器
JP2013207078A (ja) * 2012-03-28 2013-10-07 Sharp Corp 固体撮像素子及び固体撮像素子の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3724374B2 (ja) 2001-01-15 2005-12-07 ソニー株式会社 固体撮像装置及びその駆動方法
US7795655B2 (en) 2006-10-04 2010-09-14 Sony Corporation Solid-state imaging device and electronic device
JP5016941B2 (ja) 2007-02-08 2012-09-05 株式会社東芝 固体撮像装置
US8115154B2 (en) * 2008-08-01 2012-02-14 Sony Corporation Solid-state imaging device, method of producing the same, and imaging device
JP5428395B2 (ja) 2009-03-04 2014-02-26 ソニー株式会社 固体撮像装置およびその製造方法、および撮像装置
JP5623068B2 (ja) 2009-12-07 2014-11-12 キヤノン株式会社 固体撮像装置の製造方法
JP5723094B2 (ja) 2009-12-11 2015-05-27 キヤノン株式会社 固体撮像装置およびカメラ
JP2012109540A (ja) * 2010-10-26 2012-06-07 Canon Inc 固体撮像装置の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001028433A (ja) * 1999-07-14 2001-01-30 Sony Corp 半導体装置、固体撮像素子及びその製造方法
JP2008060356A (ja) * 2006-08-31 2008-03-13 Canon Inc 光電変換装置及び撮像システム
JP2008147600A (ja) * 2006-12-13 2008-06-26 Canon Inc 撮像装置及び撮像システム
JP2010056515A (ja) * 2008-08-01 2010-03-11 Sony Corp 固体撮像装置、その製造方法および撮像装置
JP2010161236A (ja) * 2009-01-08 2010-07-22 Canon Inc 光電変換装置の製造方法
JP2010199450A (ja) * 2009-02-27 2010-09-09 Sony Corp 固体撮像装置の製造方法、固体撮像装置および電子機器
JP2010212536A (ja) * 2009-03-12 2010-09-24 Sony Corp 固体撮像装置の製造方法
JP2013051327A (ja) * 2011-08-31 2013-03-14 Sony Corp 固体撮像素子および電子機器
JP2012146989A (ja) * 2012-02-20 2012-08-02 Canon Inc 光電変換装置及び撮像システム
JP2013207078A (ja) * 2012-03-28 2013-10-07 Sharp Corp 固体撮像素子及び固体撮像素子の製造方法

Also Published As

Publication number Publication date
US20160247843A1 (en) 2016-08-25
US9543340B2 (en) 2017-01-10

Similar Documents

Publication Publication Date Title
US11355533B2 (en) Solid-state imaging device, method of manufacturing the same, and imaging apparatus
JP2016154166A (ja) 光電変換装置及びその製造方法
JP6179865B2 (ja) 固体撮像装置及びその製造方法
US9466641B2 (en) Solid-state imaging device
US7939859B2 (en) Solid state imaging device and method for manufacturing the same
JP5358064B2 (ja) Ｃｍｏｓイメージセンサ及びその製造方法
JP6305030B2 (ja) 光電変換装置の製造方法
JP2016063216A (ja) 撮像装置
JP2017195215A (ja) 撮像素子及びその製造方法
TWI397172B (zh) 影像感測器及其製造方法
JP2013021169A (ja) 固体撮像素子、固体撮像素子の製造方法、および電子機器
US20130194473A1 (en) Solid-state image pickup apparatus and method of producing the same
JP2013089652A (ja) 固体撮像装置およびその製造方法
JP6445799B2 (ja) 光電変換装置
WO2014002365A1 (ja) 固体撮像装置及びその製造方法
US8553125B2 (en) Solid-state image sensor and camera having image sensor with planarized insulative film
JP2005019781A (ja) 固体撮像装置およびその製造方法
US20070004076A1 (en) CMOS image sensor including two types of device isolation regions and method of fabricating the same
KR101016552B1 (ko) 이미지 센서 및 이미지 센서의 제조 방법
JP6161454B2 (ja) 光電変換装置、その製造方法及びカメラ
WO2022215360A1 (ja) 固体撮像素子及び固体撮像素子の製造方法
JP2005294517A (ja) 半導体装置およびその製造方法
JP2017152470A (ja) 半導体装置および半導体装置の製造方法
JP2023090324A (ja) 半導体装置及び電子機器
TW202329437A (zh) 影像感測器及其製造方法

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20171214

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180126

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190702