CN105280663A - 一种cis器件的制造方法 - Google Patents
一种cis器件的制造方法 Download PDFInfo
- Publication number
- CN105280663A CN105280663A CN201510680467.XA CN201510680467A CN105280663A CN 105280663 A CN105280663 A CN 105280663A CN 201510680467 A CN201510680467 A CN 201510680467A CN 105280663 A CN105280663 A CN 105280663A
- Authority
- CN
- China
- Prior art keywords
- drain electrode
- source
- substrate
- hard mask
- mask plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种CIS器件的制造方法,包括:步骤1:提供衬底、所述衬底背面设置有一硬掩模板;步骤2:对所述衬底的IO器件进行源漏极浅掺杂;步骤3:对衬底的像素区进行源漏极浅掺杂;步骤4:去除硬掩模板。本发明将CIS器件像素区的LDD制程,放置在多晶硅硬掩模板去除制程之前,使得原有制程中白色像素点中值在2700左右将至现在的2200,使得晶圆边缘的良率失效降低,即提高了产品良率。
Description
技术领域
本发明涉及集成电路制造领域,特别涉及一种CIS器件的制造方法。
背景技术
自上世纪60年代末期美国贝尔实验室提出固态成像器件概念后,固体图像传感器便得到了迅速发展,成为传感技术中的一个重要分支。它是个人计算机多媒体不可缺少的外设,也是监控设备中的核心器件。
近年来,由于集成电路设计技术和工艺水平的提高,CIS(英文全称:CMOSImageSensor,中文全称:互补金属氧化物半导体图像传感器)器件因其固有的诸如像元内放大、列并行结构,集成度高、采用单电源和低电压供电、成本低和技术门槛低等特点得到更广泛地应用。并且,低成本、单芯片、功耗低和设计简单等优点,使CIS器件在保安监视系统、可视电话、可拍照手机、玩具、汽车和医疗电子等低端像素产品领域中大出风头。
WP(英文全称:WhitePixel,中文全称:白色像素)是指在无光照条件下CIS器件输出的DN值>64的像素数量,它是评估CIS器件性能的一个重要指标,直接反应器件成像质量。因此,提高CIS器件WP性能,即降低白色像素点(英文:WPCount)是CIS器件制造工艺的一个长期目标。
发明内容
本发明提供一种CIS器件的制造方法,以解决现有技术中存在的上述技术问题。
为解决上述技术问题,本发明提供一种CIS器件的制造方法,包括:
步骤1:提供衬底、所述衬底背面设置有一硬掩模板;
步骤2:对所述衬底的IO器件进行源漏极浅掺杂;
步骤3:对衬底的像素区进行源漏极浅掺杂;
步骤4:去除硬掩模板。
作为优选,所述硬掩模板由氧化硅和氮化硅组成。
作为优选,采用湿法工艺去除所述硬掩模板。
作为优选,还包括步骤5:制备栅极侧墙。
作为优选,所述步骤2包括:对所述IO器件的源漏极所在区域进行光刻,接着对所述源漏极所在区域进行离子注入。
作为优选,所述步骤2还包括去除光刻胶步骤。
作为优选,所述步骤3包括:对所述像素区的源漏极所在区域进行光刻,接着对所述源漏极所在区域进行离子注入,并去除光刻胶。
与现有技术相比,本发明提供一种CIS器件的制造方法,包括:步骤1:提供衬底、所述衬底背面设置有一硬掩模板;步骤2:对所述衬底的IO器件进行源漏极浅掺杂;步骤3:对衬底的像素区进行源漏极浅掺杂;步骤4:去除硬掩模板。本发明将CIS器件像素区的LDD(浅掺杂源漏极注入)制程,放置在多晶硅硬掩模板去除(PolyHMRemove)制程之前,使得原有制程中白色像素点的值由原来的2700左右降低至现在的2200,从而使晶圆边缘(WaferEdge)的良率失效降低,即提高了产品良率。
附图说明
图1为本发明一具体实施方式中CIS器件的制造方法的流程示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。需说明的是,本发明附图均采用简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
如图1所示,本发明提供一种CIS器件的制造方法,包括:
步骤1:提供衬底,所述衬底背面设置有一硬掩模板,较佳的,所述硬掩模板由氧化硅和氮化硅组成,所述硬掩模板用于在多晶硅刻蚀以及后续离子注入过程中起到阻挡作用;
步骤2:对所述衬底的IO器件进行源漏极浅掺杂;
所述步骤2包括:
对所述IO器件的源漏极所在区域以外的其它区域涂覆光刻胶,
对所述IO器件的源漏极所在区域进行刻蚀处理,
接着对所述源漏极所在区域进行离子注入;
最后去除所述IO器件的源漏极所在区域以外的其它区域的光刻胶,完成IO器件的源漏极浅掺杂。
步骤3:对衬底的像素区进行源漏极浅掺杂;
具体地,所述步骤3包括:
对所述衬底的像素区的源漏极所在区域以外的其它区域涂覆光刻胶,
对所述衬底的像素区的源漏极所在区域进行刻蚀处理,
接着对所述源漏极所在区域进行离子注入;
最后去除所述衬底的像素区的源漏极所在区域以外的其它区域的光刻胶,完成IO器件的源漏极浅掺杂。
步骤4:去除硬掩模板,具体地,本发明采用湿法工艺去除所述硬掩模板,当然也可以采用化学机械研磨工艺去除所述硬掩模板。
步骤5:制备栅极侧墙。
综上所述,本发明提供一种CIS器件的制造方法,包括:步骤1:提供衬底、所述衬底背面设置有一硬掩模板;步骤2:对所述衬底的IO器件进行源漏极浅掺杂;步骤3:对衬底的像素区进行源漏极浅掺杂;步骤4:去除硬掩模板。本发明将CIS器件像素区的LDD(浅掺杂源漏极注入)制程,放置在多晶硅硬掩模板去除(PolyHMRemove)制程之前,使得原有制程中白色像素点的值由原来的2700左右降低至现在的2200,从而使晶圆边缘(WaferEdge)的良率失效降低,即提高了产品良率。
显然,本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包括这些改动和变型在内。
Claims (7)
1.一种CIS器件的制造方法,其特征在于,包括:
步骤1:提供衬底、所述衬底背面设置有一硬掩模板;
步骤2:对所述衬底的IO器件进行源漏极浅掺杂;
步骤3:对衬底的像素区进行源漏极浅掺杂;
步骤4:去除硬掩模板。
2.如权利要求1所述的一种CIS器件的制造方法,其特征在于,所述硬掩模板由氧化硅和氮化硅组成。
3.如权利要求1所述的一种CIS器件的制造方法,其特征在于,采用湿法工艺去除所述硬掩模板。
4.如权利要求1所述的一种CIS器件的制造方法,其特征在于,还包括步骤5:制备栅极侧墙。
5.如权利要求1所述的一种CIS器件的制造方法,其特征在于,所述步骤2包括:对所述IO器件的源漏极所在区域进行光刻,接着对所述源漏极所在区域进行离子注入。
6.如权利要求5所述的一种CIS器件的制造方法,其特征在于,所述步骤2还包括去除光刻胶步骤。
7.如权利要求1所述的一种CIS器件的制造方法,其特征在于,所述步骤3包括:对所述像素区的源漏极所在区域进行光刻,接着对所述源漏极所在区域进行离子注入,并去除光刻胶。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510680467.XA CN105280663B (zh) | 2015-10-19 | 2015-10-19 | 一种cis器件的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510680467.XA CN105280663B (zh) | 2015-10-19 | 2015-10-19 | 一种cis器件的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105280663A true CN105280663A (zh) | 2016-01-27 |
CN105280663B CN105280663B (zh) | 2018-08-24 |
Family
ID=55149386
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510680467.XA Active CN105280663B (zh) | 2015-10-19 | 2015-10-19 | 一种cis器件的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105280663B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106129079A (zh) * | 2016-08-31 | 2016-11-16 | 上海华力微电子有限公司 | 一种优化cmos图像传感器晶圆边缘缺陷的方法 |
CN106326192A (zh) * | 2016-08-30 | 2017-01-11 | 上海华力微电子有限公司 | 晶圆制造铸锭品质评估方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010055849A1 (en) * | 2000-06-23 | 2001-12-27 | Jui-Hsiang Pan | Method of manufacturing photodiode CMOS image sensor |
CN101202246A (zh) * | 2006-12-15 | 2008-06-18 | 中芯国际集成电路制造(上海)有限公司 | Cmos图像传感器的像素单元的形成方法 |
CN101304005A (zh) * | 2007-05-08 | 2008-11-12 | 中芯国际集成电路制造(上海)有限公司 | Cmos图像传感器的形成方法 |
CN101312201A (zh) * | 2007-05-23 | 2008-11-26 | 中芯国际集成电路制造(上海)有限公司 | Cmos图像传感器及其形成方法 |
US20120295385A1 (en) * | 2008-11-19 | 2012-11-22 | Omnivision Technologies, Inc. | Lightly-doped drains (ldd) of image sensor transistors using selective epitaxy |
-
2015
- 2015-10-19 CN CN201510680467.XA patent/CN105280663B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010055849A1 (en) * | 2000-06-23 | 2001-12-27 | Jui-Hsiang Pan | Method of manufacturing photodiode CMOS image sensor |
US6583484B2 (en) * | 2000-06-23 | 2003-06-24 | United Microelectronics Corp. | Method of manufacturing photodiode CMOS image sensor |
CN101202246A (zh) * | 2006-12-15 | 2008-06-18 | 中芯国际集成电路制造(上海)有限公司 | Cmos图像传感器的像素单元的形成方法 |
CN101304005A (zh) * | 2007-05-08 | 2008-11-12 | 中芯国际集成电路制造(上海)有限公司 | Cmos图像传感器的形成方法 |
CN101312201A (zh) * | 2007-05-23 | 2008-11-26 | 中芯国际集成电路制造(上海)有限公司 | Cmos图像传感器及其形成方法 |
US20120295385A1 (en) * | 2008-11-19 | 2012-11-22 | Omnivision Technologies, Inc. | Lightly-doped drains (ldd) of image sensor transistors using selective epitaxy |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106326192A (zh) * | 2016-08-30 | 2017-01-11 | 上海华力微电子有限公司 | 晶圆制造铸锭品质评估方法 |
CN106129079A (zh) * | 2016-08-31 | 2016-11-16 | 上海华力微电子有限公司 | 一种优化cmos图像传感器晶圆边缘缺陷的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105280663B (zh) | 2018-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9324859B2 (en) | Semiconductor device and method of forming the same | |
US9508757B2 (en) | Array substrate and manufacturing method thereof, display panel and display apparatus | |
US20150340504A1 (en) | Oxide thin film transistor and manufacturing method thereof, array substrate and display device | |
US10622483B2 (en) | Thin film transistor, array substrate and display device | |
CN106098699B (zh) | 一种阵列基板、其制作方法、显示面板及其制作方法 | |
CN105280663A (zh) | 一种cis器件的制造方法 | |
CN103474442A (zh) | Coms图像传感器及其制作方法 | |
CN109037349B (zh) | 薄膜晶体管及其制备方法、阵列基板 | |
US20210217894A1 (en) | Cmos thin film transistor, manufacturing method thereof and array substrate | |
CN109659328B (zh) | 源极跟随器接触件 | |
JP2014003333A5 (ja) | 固体撮像装置の製造方法 | |
CN110729190B (zh) | 一种半导体器件及其制作方法、电子装置 | |
KR102185277B1 (ko) | 전송 게이트를 갖는 씨모스 이미지 센서 | |
CN101350307A (zh) | 高压晶体管的以及整合低压与高压晶体管的制造方法 | |
US20090042395A1 (en) | Spacer process for CMOS fabrication with bipolar transistor leakage prevention | |
CN109390209B (zh) | 一种半导体器件及其制造方法和电子装置 | |
US10074650B2 (en) | Deep trench isolation for RF devices on SOI | |
US20130330895A1 (en) | Method of manufacturing the trench power semiconductor structure | |
CN101866841B (zh) | 一种器件源漏区域的自对准金属硅化物形成方法 | |
US20150187794A1 (en) | Method for forming deep trench isolation for rf devices on soi | |
CN101488478B (zh) | 用于保护多晶和衬底表面的集成方法 | |
CN103367458A (zh) | 薄膜晶体管及其制造方法 | |
CN102194684A (zh) | 栅极介质层制造方法 | |
CN107546118B (zh) | 一种cmos图像传感器及其制备方法和电子装置 | |
CN101488477B (zh) | 用于保护多晶和衬底表面的集成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |