JP2022073873A - 光電変換装置、光電変換システム、および移動体 - Google Patents

Abstract

【課題】 ＯＢ領域への余剰電荷の混入を抑制し、黒レベルの基準信号の検出をより正確に行うことが可能な積層型の光電変換装置を提供することが可能となる。【解決手段】 複数の光電変換部と、複数の光電変換部が配されるウェルと、を含む第１半導体素子層を有する第１基板と、複数の光電変換部で得られた信号を処理する回路を含む第２半導体素子層を有する第２基板と、を備え、第１基板と第２基板とは積層されており、第１半導体素子層は、有効画素領域と、有効画素領域と第１半導体素子層の端との間に設けられたＯＢ画素領域と、ＯＢ画素領域と第１半導体素子層の端との間に配された外周領域と、を有し、平面視で、ＯＢ画素領域には、遮光層で構成される遮光領域が重複しており、外周領域には遮光領域が重複しておらず、外周領域には、信号電荷と同じ導電型の半導体領域を含む電荷排出領域があり、電荷排出領域には、固定電位が供給されている。【選択図】 図３

Description

本発明は、光電変換装置、光電変換システム、および移動体に関する。

複数の画素を含む有効画素領域と、有効画素領域の周りに配され遮光されたオプティカル・ブラック（ＯＢ）領域と、を有する光電変換装置が知られている。特許文献１には、裏面照射型の光電変換装置が開示されている。半導体基板において、配線層が配される側の面とは反対の面から光が照射される裏面照射型の光電変換装置が開示されている。特許文献１では、有効画素領域とＯＢ領域との間、または、ＯＢ領域とに、有効画素領域から漏れてくる信号電荷を排出する電荷排出画素が、有効画素領域とＯＢ領域との間に配されている。そして、有効画素領域から漏れてくる信号電荷を強制的に排出している。

特開２０１１－９７４１８号公報

特許文献１は、有効画素領域からＯＢ領域に混入する余剰電荷については考察されているが、ＯＢ領域の周囲からＯＢ領域に混入する余剰電荷については考察されていない。つまり、特許文献１のように基板の端部にＯＢ画素が配置される場合には、ＯＢ領域の周囲で生じた信号電荷がＯＢ領域へと混入すると、黒レベルの基準信号が変動するため、ＯＢ領域への余剰電荷の混入も抑制する必要がある。特に、積層型の光電変換装置の場合には、画素から出力される信号を処理する信号処理回路をＯＢ領域の周囲に配置する必要がなくなるため、本発明の効果がより顕著となる。

本発明は、積層型の光電変換装置において、ＯＢ領域への余剰電荷の混入を抑制し、黒レベルの基準信号の検出をより正確に行うことが可能な光電変換装置を提供することを目的とする。

複数の光電変換部と、前記複数の光電変換部が配されるウェルと、を含む第１半導体素子層を有する第１基板と、前記複数の光電変換部で得られた信号を処理する回路を含む第２半導体素子層を有する第２基板と、を備え、前記第１基板と前記第２基板とは積層されており、前記第１半導体素子層は、前記複数の光電変換部を有する有効画素領域と、前記有効画素領域と前記第１半導体素子の端との間に設けられ、前記複数の光電変換部を有するオプティカル・ブラック画素領域と、前記オプティカル・ブラック画素領域と前記第１半導体素子層の端との間に配された外周領域と、を有し、平面視で、前記オプティカル・ブラック画素領域には、遮光層で構成される遮光領域が重複しており、前記外周領域には前記遮光領域が重複しておらず、前記外周領域には、信号電荷と同じ導電型の半導体領域を含む電荷排出領域があり、前記電荷排出領域には、固定電位が供給されている。

本発明によれば、ＯＢ領域への余剰電荷の混入を抑制し、黒レベルの基準信号の検出をより正確に行うことが可能な積層型の光電変換装置を提供することが可能となる。

実施形態１における光電変換装置の各半導体基板の概略模式図。 実施形態１における半導体基板の上面模式図。 図２のＸ－Ｘ’における概略断面図。 実施形態２における半導体基板の上面模式図。 図４のＸ－Ｘ’における概略断面図。 実施形態３における半導体基板の上面模式図。 図６のＸ－Ｘ’における概略断面図。 実施形態４における光電変換装置の概略断面図。 実施形態５における光電変換装置の概略断面図。 実施形態６における光電変換装置の概略断面図。 実施形態６における光電変換装置の遮光層の概略平面図。 実施形態６における光電変換装置の遮光層の他の例における概略平面図。 実施形態７に関わる光電変換システムのブロック図。 実施形態８に関わる実施形態の光電変換システムのブロック図。 実施形態８に関わる実施形態の光電変換システムのフローチャート。

以下に示す形態は、本発明の技術思想を具体化するためのものであって、本発明を限定するものではない。各図面が示す部材の大きさや位置関係は、説明を明確にするために誇張していることがある。以下の説明において、同一の構成については同一の番号を付して説明を省略することがある。

以下の説明において、信号電荷と同じ導電型のキャリアを多数キャリアとする第１導電型の半導体領域とはＮ型半導体領域であり、第２導電型の半導体領域とはＰ型半導体領域である。なお、信号電荷がホールである場合でも本発明は成立する。この場合は、信号電荷と同じ導電型のキャリアを多数キャリアとする第１導電型の半導体領域はＰ型半導体領域であり、第２導電型の半導体領域とはＮ型半導体領域である。

本明細書および請求項において、単に「不純物濃度」という用語が使われた場合、逆導電型の不純物によって補償された正味の不純物濃度を意味している。つまり、「不純物濃度」とは、ＮＥＴドーピング濃度を指す。Ｐ型の添加不純物濃度がＮ型の添加不純物濃度より高い領域はＰ型半導体領域である。反対に、Ｎ型の添加不純物濃度がＰ型の添加不純物濃度より高い領域はＮ型半導体領域である。

本明細書において、「平面視」とは、後述する半導体基板の光入射面に対して垂直な方向から視ることを指す。また、断面とは、半導体基板の光入射面と垂直な方向における面を指す。なお、微視的に見て半導体基板の光入射面が粗面である場合は、巨視的に見たときの半導体基板の光入射面を基準として平面視を定義する。

本明細書において、深さ方向は、半導体基板の光入射面（第１面）からトランジスタが配される側の面（第２面）に向かう方向である。

（実施形態１）
図１は、実施形態１に係る光電変換装置５００を示している。光電変換装置は、半導体デバイスＩＣである。本実施形態に係る光電変換装置５００とは、例えば、イメージセンサや、測光センサ、測距センサとして用いることができる。

光電変換装置５００は、基板１と基板２との全部または一部が、積層して接合された積層型の光電変換装置である。基板１および基板２は、積層後にウェハをダイシングしてチップ化したチップの状態であってもよいし、ウェハの状態であってもよい。光電変換装置５００は、積層型の裏面照射型の光電変換装置である。

基板１は、画素１０に含まれる画素回路を含む半導体素子層１１（第１半導体素子層）と、配線構造１２（第１配線構造）と、を有する。本明細書において、「半導体素子層」とは、半導体層のみではなく、半導体層と半導体層に形成されたトランジスタのゲートとを含む。配線構造の配線層は「半導体素子層」に含まれない。基板２は、配線構造２４（第２配線構造）と、電気回路を含む半導体素子層２３（第２半導体素子層）と、を有する。後述するが、基板１の配線構造１２と基板２の配線構造２４とは、各配線構造に含まれる配線層を接合することで構成された金属接合部により接合されている。金属接合部とは、配線層を構成する金属と配線層を構成する金属とが直接接合された構造である。

詳細は後述するが、画素１０を構成する素子は、半導体素子層１１に配される。なお、画素１０の一部の構成が半導体素子層１１に配され、他の一部の構成が半導体素子層に配されてもよい。この場合、画素１０のうちの半導体素子層１１に配される画素回路の構成としては、フォトダイオードなどの光電変換素子が挙げられる。光電変換素子を含む画素回路は、半導体素子層１１に平面視で２次元アレイ状に配される。半導体素子層１１は、複数の画素回路が２次元アレイ状に配された画素領域を有する。図１では、半導体素子層１１には、複数の画素回路を構成する複数の光電変換素子が行方向および列方向の２次元アレイ状に配されている。

配線構造１２は、Ｍ（Ｍは１以上の整数）層の配線層と層間絶縁材料を含む。配線構造２４は、Ｎ（Ｎは１以上の整数）層の配線層と層間絶縁材料を含む。

半導体素子層２３は、半導体素子層１１に配された光電変換部で得られた信号を処理する電気回路を含む。説明の便宜上、図１において、基板２の上面に図示された構成は半導体素子層２３に配された構成である。電気回路とは、例えば、図１に示す、行走査回路２０、列走査回路２１、信号処理回路２２等を構成するトランジスタのいずれか１つである。信号処理回路２２とは、例えば、増幅トランジスタ、選択トランジスタ、リセットトランジスタなどの画素１０の構成の一部、増幅回路、選択回路、論理演算回路、ＡＤ変換回路、メモリ、圧縮処理や合成処理等を行う回路の少なくともいずれか１つである。

画素１０は、画像を構成するために繰り返して配置される回路の最小単位を指しうる。そして、画素１０に含まれ、半導体素子層１１に配された画素回路は、少なくとも、光電変換素子を含んでいればよい。画素回路には、光電変換素子以外の構成を含んでいてもよい。例えば、画素回路はさらに、転送トランジスタ、ＦＤ、リセットトランジスタ、増幅トランジスタ、容量付加トランジスタ、選択トランジスタの少なくともいずれか１つを含んでいてもよい。典型的には、選択トランジスタ及び当該選択トランジスタを介して信号線に接続された一群の素子が画素１０を構成する。すなわち、選択トランジスタが画素回路の外縁でありうる。あるいは、光電変換素子と転送トランジスタの組が画素１０を構成することもある。他にも、１つあるいは複数の光電変換素子と、１つの増幅回路あるいは１つのＡＤ変換回路との組が画素１０を構成してもよい。

図２は、実施形態１における半導体素子層１１の端部における上面模式図を示している。半導体素子層１１の画素領域は、入射した信号電荷を信号として用いる有効画素が配された有効画素領域１００と、黒レベルの基準値を検出するオプティカル・ブラック画素（ＯＢ画素）が配されたオプティカル・ブラック画素領域１０１とが設けられている。ＯＢ画素領域１０１は、平面視で、有効画素領域１００の周囲に配置され、ＯＢ画素領域１０１内の光電変換部へ入射する光を遮光する遮光層１３が設けられている。言い換えると、平面視で、ＯＢ画素領域には、遮光層で構成される遮光領域が重複する。周囲とは全周である必要はなく、有効画素領域１００の上下左右の少なくともいずれかどこかであればよい。以下においても、「周囲」といった場合には、特に説明する場合を除き、全周ではないものも含まれる。また、「遮光」とは光を１００％遮るものに限定されない。例えば、光を５０％以上遮るものを指す。

半導体素子層１１の内部には、ウェル領域１４と、ウェル領域１４の周囲に位置する外周領域１５と、が配される。平面視で、外周領域１５には、遮光層１３で構成される遮光領域が重複しない。本実施形態では、外周領域１５と遮光領域とが平面視で完全に重複しないが、後述する実施形態のように一部が重複していてもよい。画素１０の少なくとも一部はウェル領域１４の中に形成されている。外周領域１５には、パッド部１６が設けられている。

パッド部１６は、半導体素子層１１の端と、ウェル領域１４との間に配されている。平面視で、半導体素子層１１と遮光層１３との最短距離Ｌ１は、例えば、１００μｍ以上２５０μｍ以下であり、１００μｍ以上１５０μｍ以下であることが好ましい。また、例えば、平面視で、パッド部１６の中心と遮光層１３との最短距離Ｌ２は、例えば、３０μｍ以上２００μｍ以下であり、５０μｍ以上１００μｍ以下であることが好ましい。パッド部形成時の製造誤差による形成不良を回避するためには、所定以上の距離を離す必要がある。一方で、半導体素子層１１の面積を広げることなく有効画素領域１００の面積を広げるために所定以下の距離とすることが好ましい。パッド部１６の中心とは、パッドのトレンチの中心を指す。また、詳細は後述するが、パッド部１６の中心とＯＢ画素領域１０１との距離が近いほど、本実施形態の効果はより顕著となる。パッド部１６の中心とＯＢ画素領域１０１の画素１０との最短距離Ｌ３は、例えば、１００μｍ以上５００μｍ以下であり、２５０μｍ以上３５０μｍ以下であることが好ましい。

図３は、図２におけるＸ－Ｘ’断面の断面模式図を示している。基板１と基板２は、接合面３で貼り合されて積層されている。基板１の半導体素子層１１と基板２の半導体素子層２３との間には、基板１の配線構造１２と基板２の配線構造２４が位置している。図３では、配線構造１２は、配線層１２１、１２２、１２３の３層の配線層を有し、配線構造２４は、配線層２４１、２４２、２４３の３層の配線層を有する。

配線構造１２は、配線層１２１、１２２、１２３の３層の配線層を有している。配線層１２１、１２２、１２３は例えば、Ｃｕ配線層でありうる。図３では、配線層１２３が金属接合部３０のメタル部３１を構成する。金属接合部３０は層間絶縁膜に形成された凹部に埋め込まれ、ダマシン構造を有している。

配線構造２４は配線層２４１、２４２、２４３の３層の配線層を有している。配線層２４１、２４２、２４３はＣｕ配線層でありうる。図３では、配線層２４３が金属接合部３０のメタル部３２を構成する。メタル部３２は層間絶縁膜に形成された凹部に埋め込まれ、ダマシン構造を有している。

メタル部３１が埋め込まれた凹部を有する層間絶縁膜と、メタル部３２が埋め込まれた凹部を有する層間絶縁膜と、メタル部３１、メタル部３２とにより接合（接触）している。メタル部３１とメタル部３２とが接合されることにより、金属接合部３０が形成される。

ここで、配線層１２３の層間絶縁膜中に形成されたビアプラグ１２４はメタル部３１と配線層１２２とを導電させる。配線層２４３の層間絶縁膜中に形成されたビアプラグ２４４はメタル部３２と配線層２４２とを導電させる。ビアプラグ１２４及び２４４が接続される金属接合部３０で半導体素子層１１と半導体素子層２３との電気的な接続を行っている。

例えば、配線層１２３は、その上層の配線層の配線パターンと接続された配線パターン１２３ａと、その上層の配線パターンとは接続されていない配線パターン１２３ｂとを含む。また、配線層２４３は、その下層の配線パターンと接続された２４３ａと、その下層の配線パターンとは接続されていない配線パターン２４３ｂとを含む。例えば、図３では、配線パターン１２３ａは、ビアプラグ１２４を介して、その上層の配線パターンと接続されている。また、配線パターン２４３ａは、ビアプラグ２４４を介してその下層の配線パターンと接続されている。なお、ビアプラグは必須ではなく、配線パターンと上層又は下層の配線パターンとが直接接することにより接続されていてもよい。

図３では、配線パターン１２３ａ、２４３ａとは半導体素子層１１および半導体素子層２３を電気的に接続している。なお、すべての配線パターン１２３ａ、２４３ａが、半導体素子層１１および半導体素子層２３を接続する必要はなく、一部の配線パターン１２３ａ、２４３ａが半導体素子層１１または半導体素子層２３に接続されていてもよい。また、一部の配線パターン１２３ａ、２４３ａが、いずれかの配線層まで接続され、半導体素子層１１および半導体素子層２３のいずれにも接続されていなくてもよい。

図３に示すように、半導体素子層１１は、ウェル１９が配されたウェル領域１４と、半導体素子層１１の端とウェル領域１４との間に位置する外周領域１５とを有する。ウェル１９は、例えば、Ｐ型の不純物がイオン注入された領域であり、外周領域１５は、ウェル１９が配されていない領域である。外周領域１５は、Ｎ型半導体領域、または、ウェル１９よりもＰ型の不純物濃度が低い領域である。

ウェル１９には、有効画素領域１００の複数の光電変換部と、ＯＢ画素領域１０１の複数の光電変換部とが配される。ウェル領域１４には、有効画素領域１００と、ＯＢ画素領域１０１とが配されている。ＯＢ画素領域１０１には、半導体素子層１１の光入射面の側に遮光層１３が配される。遮光層は、例えば、絶縁材料を介して半導体素子層１１の光入射面に配される。半導体素子層１１の光入射面の側には、絶縁材料を介して、マイクロレンズが配される。また、図５において、マイクロレンズと絶縁材料との間には、カラーフィルタが配される。カラーフィルタの配置は適宜選択することができる。例えば、ベイヤー配列であってもよい。また、１つのマイクロレンズに対して複数の光電変換部が配されていてもよい。図３では、ＯＢ画素領域１０１にもマイクロレンズが配されるが、マイクロレンズは必須ではない。遮光層１３と平面視で重なる位置には、マイクロレンズを配さない構成としてもよい。図３に示すように、遮光層１３は、有効画素領域１００において、平面視で、ある画素１０と隣り合う画素１０との間に配されてもよい。これにより、有効画素領域１００における画素間のクロストークを低減することができる。

外周領域１５には、パッド部１６が配される。図２に示すように、外周領域１５には、複数のパッド部１６が配される。複数のパッド部１６は、光電変換装置５００と光電変換装置の外部に配された信号処理装置などとの通電を行う。複数のパッド部１６には、光電変換装置５００からの信号を外部に出力するパッド部や、光電変換装置５００に電源電圧などを入力するパッド部が含まれる。

図３に示すように、半導体素子層１１の端部には、パッド部１６となるトレンチが形成される。トレンチは、半導体素子層１１の光入射面から深さ方向に形成され、基板２の配線層２４２の配線パターンに達する深さまで形成される。パッド部１６において、基板２に形成された配線層２４２にワイヤーボンディングで導通されている。

配線層２４２はＡｌ配線層でありうる。なお、配線層２４２の全体がＡｌである必要はなく、パッド部１６が接続される配線のみをＡｌ配線とし、その他の配線はＣｕ配線としてもよい。ここではワイヤーボンディングの例を示したが、トレンチ内に金属が充填された貫通ビア（ＴＳＶ）であっても良い。

なお、パッド部１６のトレンチは、基板１の配線層に達する深さで形成されていてもよい。

上述の通り、パッド部１６はトレンチを形成する必要があるため、遮光層１３を近接まで設けることができない。裏面照射型の光電変換装置の場合は、半導体素子層１１の厚み（深さ方向における長さ）が、表面入射型の光電変換装置に比べて小さくなりやすい。例えば、半導体素子層１１の厚みは、１１μｍ以下となる。したがって、半導体素子層１１の光入射面から入射した赤外光などの長波長の光が、トランジスタが形成される側の面で反射されて余剰電荷が発生する可能性が高くなる。特に、図３に示すように、基板１に走査回路や信号処理回路などの周辺回路が搭載されていない積層型の裏面照射型の光電変換装置の構成では、基板の端とＯＢ画素領域１０１との距離が近くなる。言い換えると、積層型の裏面照射型の光電変換装置の構成では、パッド部１６とウェル１９との間には、回路素子が配されていない。そのため、ウェル領域１４の一部や外周領域１５などの非遮光領域に光が入射すると光電変換されて電荷が生成されることがありうる。非遮光領域で生成された余剰電荷がウェル領域１４を介してＯＢ画素領域１０１に混入すると、黒レベルの基準値の検出が不正確となり、有効画素領域の画素値を正しく補正することができない。

本実施形態では、外周領域１５において余剰電荷を排出するドレイン部１７が設けられている。ドレイン部１７は、余剰電荷を排出する電荷排出領域として機能する。ドレイン部１７には外周領域１５と同じ導電型の半導体領域１７１が配されている。半導体領域１７１は、外周領域１５と同じ導電型の不純物をイオン注入することにより形成することができる。半導体領域１７１は、外周領域１５よりも不純物濃度の高い領域である。また半導体領域１７１にはコンタクトプラグ１７２が形成されている。ドレイン部１７には配線層１２１及びコンタクトプラグ１７２を介して固定電位が印加されている。例えば外周領域１５がＮ型でウェル領域１４がＰ型の場合は、正電位の電源電圧が印加されている。また、外周領域１５がＰ型でウェル領域１４がＮ型の場合は、負電位の電源電圧が印加されている。例えば、外周領域１５がＰ型の場合には、グラウンド電位が印加される。そのためドレイン部１７では余剰電荷を排出することができ、ウェル領域１４との間に電位差をつけることで、ＯＢ画素領域１０１への電荷の混入を抑制することがでる。また同様に、基板の端で暗電流として生成された電荷も、ＯＢ画素領域１０１へ混入すること抑制することがでる。そのため黒レベルの基準値の検出を正確に行うことができる。

半導体領域１７１とウェル１９とはできるだけ近づけて配することが好ましい。例えば、半導体領域１７１とウェル１９との間の距離は、０μｍ以上１００μｍ以下であることが好ましい。これにより、外周領域１５のうちのウェル１９の近傍で光電変換された電荷やノイズ電荷（暗電流）などの余剰電荷が、ウェル１９を通ってＯＢ画素領域１０１に混入することを抑制しやすくなる。

ドレイン部１７に接続される配線層１２１の配線パターンは、画素のトランジスタのドレインに供給される配線パターンと共通の配線パターンを用いてもよい。例えば、リセットトランジスタのＶＤＤ電源が供給される配線パターンと、ドレイン部１７に供給されるＶＤＤ電源が供給される配線パターンとを共通にしてもよい。

なお、図２では、平面視で半導体素子層１１の上端とウェル領域１４との間、および、半導体素子層１１の左端とウェル領域１４との間にパッド部１６が配されている。パッド部１６は、平面視で半導体素子層１１の下端とウェル領域１４との間、および、半導体素子層１１の右端とウェル領域１４との間に配されていてもよい。つまり、平面視で、半導体素子層１１のウェル領域１４の全周を取り囲むように、パッド部１６が配された外周領域１５が配されていてもよい。このような場合は、ＯＢ画素領域１０１と外周領域１５との間に遮光層１３が配されない領域ができる面積が大きくなりやすいため、黒レベルの基準値の検出をより正確に行うことができるという効果を顕著に得ることができる。なお、平面視で半導体素子層１１のウェル領域１４の全周を取り囲むようにパッド部１６が配されていることは必須ではない。このようにパッド部１６が配されていない場合でも、平面視で、半導体素子層１１の端とウェル領域１４との間の少なくとも一部にパッド部１６が配されていれば、本発明の効果を得ることができる。例えば、平面視で半導体素子層１１の上端とウェル領域１４との間にパッド部１６が配され、半導体素子層１１の左端とウェル領域１４との間にはパッド部１６が配されていない形態でもよい。この場合でも、黒レベルの基準値の検出をより正確に行うことができるという効果を得ることは可能である。

（実施形態２）
図４は、実施形態２における半導体素子層１１の端部における上面模式図を示している。また図５は、図４におけるＸ－Ｘ’断面の断面模式図を示している。本実施形態は、遮光層１３がウェル領域１４を覆うように配置されている点が実施形態１とは異なる。この点および以下で説明する点以外は、実施形態１と実質的に同じであるため説明を省略する。

図５に示すように、本実施形態では平面視で遮光層１３が外周領域１５と部分的に重なるように配されている。つまり、断面視において、遮光層１３がウェル領域１４の端からパッド部１６の側へと突き出ている。

実施形態１の場合では、ウェル領域１４の一部が遮光されていないために、ウェル領域１４で光電変換された余剰電荷が近接するＯＢ画素領域１０１への混入する可能性がある。一方で、実施形態２では、ウェル領域１４が遮光されているため、ウェル領域１４では光電変換されない。言い換えると、平面視でウェル１９は遮光領域から露出しない。つまり、平面視で、ウェル１９の端と遮光層１３の端とが同じ位置、または、ウェル１９の端よりも遮光層１３の端が半導体素子層１１の側まで突き出ている。このような場合は、半導体素子層１１の端部での余剰電荷の生成は非遮光領域の外周領域１５のみとなる。外周領域１５にはドレイン部１７が設けられているため余剰電荷が排出されるため、実施形態１に対してＯＢ画素領域１０１への電荷の混入をより抑制することができる。そのため黒レベルの基準値の検出をより正確に行うことができる。

（実施形態３）
図６は、実施形態３における半導体素子層１１の端部における上面模式図を示している。また図７は、図６におけるＸ－Ｘ’断面の断面模式図を示している。本実施形態は、半導体素子層１１のパッド部１６の周りに分離領域１８が配置されている点が実施形態２とは異なる。この点および以下で説明する事項以外は、実施形態２と実質的に同じであるため説明を省略する。

分離領域１８は、平面視で、パッド部１６の全周を取り囲むように配されている。分離領域１８は、半導体素子層１１内に形成されたトレンチの中に、シリコン酸化膜もしくはシリコン窒化膜などの絶縁膜が埋め込まれた素子分離である。

実施形態２の場合は、パッド部１６が形成された半導体素子層１１のパッド部１６のトレンチの側面にワイヤーボンディングが接触すると、電圧印加された外周領域１５とショートしてしまう。一方で、実施形態３の場合は、分離領域１８により、外周領域１５をパッド部１６のトレンチの近傍と、ウェル１９の近傍とで分離している。つまり、パッド部１６が形成された半導体素子層１１のトレンチの側面が、ドレイン部１７が配され、電圧印加される外周領域１５から分離領域１８で絶縁される。そのため、実施形態２と同様に、黒レベルの基準値の検出をより正確に行いながら、ワイヤーボンディングと外周領域１５とのショートを回避することができる。

（実施形態４）
図８は、実施形態４における積層型の裏面照射型の光電変換装置における断面模式図を示している。本実施形態は、半導体素子層１１がアバランシェフォトダイオード（以下、ＡＰＤ）を含む点が異なる。また、ＡＰＤ駆動電圧が印加される第２導電型の半導体領域１６１と、余剰電荷を排出する半導体領域１７１との間の距離Ｌ４が、実施形態３におけるウェル１９と半導体領域１７１との間の距離よりも大きい点が実施形態３とは異なる。これらの点および以下で説明する点以外は、実施形態３と実質的に同じであるため説明を省略する。

基板１に配置するＡＰＤは、第１導電型の半導体領域１５１と、第２導電型の半導体領域１５２で構成される。アバランシェ増倍された電荷は、金属接合部３０を介して基板２へ送られる。基板２には、クエンチ回路や、カウンタ回路等が配されており、金属接合部３０を介して基板２のカウンタ回路等に信号が送られる。したがって、ＡＰＤごとに半導体素子層１１と半導体素子層２３とを接続する金属接合部３０が配されている。

ＡＰＤを駆動するためには、第２導電型の半導体領域１５２に高電圧を印加する必要がある。半導体領域１５１への印加電圧と半導体領域１５２への印加電圧との差は、例えば、２０Ｖ以上である。半導体領域１５２への印加電圧の一例としては、―２０Ｖより絶対値が大きい負電圧である。半導体領域１５２への印加電圧は、第２導電型の半導体領域１６１から第２導電型の半導体領域１５３を介して供給される。従って、第２導電型の半導体領域１６１には、前述した高電圧が印加される。

一方で、余剰電荷を排出するための半導体領域１７１は第１導電型で形成されるため、第２導電型の半導体領域１６１との間が近接していると、半導体領域１６１と半導体領域１７１との間でアバランシェ増倍領域が形成される。つまり、画素領域以外の領域でアバランシェ増倍領域が形成され、余剰電荷がアバランシェ増倍されてＯＢ画素領域１０１へと入射する可能性がある。

したがって、基板１に配置する光電変換部がＡＰＤの場合、画素領域を取り囲む第２導電型の半導体領域１６１と、第１導電型の半導体領域１７１の距離Ｌ４を、アバランシェ増倍が起きないような距離に設定する必要がある。

本実施形態によれば、距離Ｌ４を離間させているため、半導体領域１６１と半導体領域１７１との間でアバランシェ増倍領域が形成されることを抑制しながら、黒レベルの基準値の検出を正確に行うことができる。

距離Ｌ４は、例えば、１μｍ以上１０μｍ以下とすることができ、３μｍ以上６μｍ以下とすることが好ましい。

図８に示すように平面視で、半導体領域１７１と遮光層１３とが重なっていてもよい。

（実施形態５）
図９は、実施形態５における積層型の裏面照射型の光電変換装置における断面模式図を示している。本実施形態は、ドレイン部１７がパッド部１６と同一基板内で接続される点が実施形態４とは異なる。この点および以下で説明する点以外は、実施形態４と実質的に同じであるため説明を省略する。

本実施形態では、パッド部１６のトレンチが基板１の配線層１２２の配線パターンに達する深さで形成されており、配線層１２２の配線パターンがボンディングワイヤと接続されている。そして、ボンディングワイヤが接続される配線パターンとドレイン部１７が、コンタクトプラグ１７２および配線層１２１の配線パターンを介して接続される。

実施形態４で説明のとおり、基板１に配置する光電変換部がＡＰＤの場合、ＡＰＤを駆動させるために高電圧が必要になる。一方で、基板２は一般的に微細プロセスで形成されるため、前記のようなＡＰＤ駆動用の高電圧を基板２の半導体素子層２３に印加することは、耐圧の観点から好ましくない。従って、ＡＰＤ駆動用の高電圧は基板１に配置されるパッドから供給されることが好ましい。この場合は、基板１のドレイン部１７から排出された余剰電荷は、基板１に配置されるパッド部１６を介して光電変換装置の外部へと排出される。

また、基板２に配される素子の駆動用電圧を供給するパッド部１６のトレンチの深さと、基板１に配されるＡＰＤの駆動用電圧を供給するパッド部１６のトレンチの深さとが異なる場合は、工程が複雑になりプロセス上の難易度が高まる場合がある。

したがって、本実施形態では、基板２に配置される素子を駆動するための電圧も、基板１に形成されたパッドに印加した上で、金属接合部４０を介して基板２の半導体素子層２３に供給することが好ましい。

本実施形態によれば、実施形態４と同様に、半導体領域１６１と半導体領域１７１との間でアバランシェ増倍領域が形成されることを抑制しながら、黒レベルの基準値の検出を正確に行うことができる。また、高電圧が基板２の半導体素子層２３に印加されないため、ＡＰＤを用いる場合の光電変換装置の信頼性を確保しやすくなる。

（実施形態６）
図１０は、実施形態６における積層型の裏面照射型の光電変換装置における断面模式図を示しており、図１１は、実施形態６における光電変換装置の光入射面側から視た遮光層の概略平面図を示している。図１１では、平面視でのビアプラグの位置をわかりやすくするために、ビアプラグの位置も図示している。本実施形態は、第２導電型の半導体領域１６１と遮光層１３とがビアプラグ１９１ａ、１９１ｂ、１９１ｃを介して接続されている点が異なる。また、異なる色のカラーフィルタが配されている点が異なる。これらの点以外は、実施形態５と実質的に同じであるため説明を省略する。

図１０に示すように、遮光層１３と、第２導電型の半導体領域１６１とは、ビアプラグ１９１ａ、１９１ｂ、１９１ｃと導通している。実施形態４で説明したように、第２導電型の半導体領域１６１には、―２０Ｖより絶対値が大きい負電圧である高電圧が印加される。そして、この電圧がビアプラグ１９１ａ、１９１ｂ、１９１ｃを介して遮光層１３にも印加されている。つまり、遮光層１３と半導体領域１６１とは同電位となっている。半導体領域１６１と遮光層１３との電位差が多い気場合は、遮光層１３と半導体領域１６１との間に配された絶縁膜で絶縁破壊が生じる可能性があるところ、本実施形態によれば絶縁膜での絶縁破壊を抑制することができる。

図１０では、３つのビアプラグにより遮光層１３と半導体領域１６１とを接続しているが、１つまたは２つのビアプラグで接続してもよいし、４つ以上のビアプラグで接続してもよい。

図１０に示すように、半導体領域１６１は、ＯＢ画素領域１０１を含む画素領域よりも幅が広くなるように配されることが好ましい。つまり、断面視で、画素領域の幅よりも、半導体領域１６１の幅が広くなるように配置されることが好ましい。これにより、ビアプラグを介して遮光層１３と半導体領域１６１とを接続しやすくなる。図１０では、一断面のみ示しているが、図１０の断面と交差する方向における断面においても、画素領域１００の幅よりも半導体領域１６１の幅が広くなるように配置されることが好ましい。

ＡＰＤのアバランシェ増倍領域を形成する第２導電型の半導体領域１５２は、平面視で画素領域全面に配置されていてもよい。その場合、第２導電型の半導体領域１５２の端部は、第２導電型の半導体領域１６１に内包されていてもよいし、第２導電型の半導体領域１６１の外周部と接していてもよい。

図１１では、遮光層１３は、平面視でパッド部１６の開口を部分的に囲むように配置している。例えば、開口が四角形の場合に、平面視で四角形を構成する４辺のうちの３辺を囲むように遮光層１３が配置されている。このように、遮光層１３はできるだけ半導体素子層１１の端まで配置されることが好ましい。

図１１に示すように、有効画素領域１００およびＯＢ画素領域１０１を平面視で取り囲むようにビアプラグ１９１ａ、１９１ｂ、１９１ｃが配置されている。そして、図１０の断面と交差する方向における断面においても、ビアプラグ１９１ａ、１９１ｂと半導体領域１６１が接続されている。このように、有効画素領域１００およびＯＢ画素領域１０１の全周を取り囲むように、ビアプラグが配置されることにより、遮光層１３の位置に関係なく、遮光層１３と半導体領域１６１との間の絶縁膜の絶縁破壊を抑制しやすくなる。

なお、図１２に示すように、平面視でパット部１６の全周を取り囲むように遮光層１３が配されていてもよい。これにより、図１１に示す例よりも、半導体素子層１１に光が入ることを低減することができる。

図１２では、図１１に示すビアプラグ１９１ａ、１９１ｂ、１９１ｃを示していないが、ビアプラグ１９１ａ、１９１ｂ、１９１ｃが配されていてもよい。また、図１１に示すＯＢ画素領域１０１が配されていてもよい。

本実施形態によれば、実施形態５と同様に、半導体領域１６１と半導体領域１７１との間でアバランシェ増倍領域が形成されることを抑制しながら、黒レベルの基準値の検出を正確に行うことができる。また、高電圧が基板２の半導体素子層２３に印加されないため、ＡＰＤを用いる場合の光電変換装置の信頼性を確保しやすくなる。さらに、遮光層１３と半導体領域１６１間に配された絶縁膜の絶縁破壊を抑制することができる。

（実施形態７）
図１３は、本実施形態に係る光電変換システム１２００の構成を示すブロック図である。本実施形態の光電変換システム１２００は、光電変換装置１２０４を含む。ここで、光電変換装置１２０４は、上述の実施形態で述べた光電変換装置のいずれかを適用することができる。光電変換システム１２００は例えば、撮像システムとして用いることができる。撮像システムの具体例としては、デジタルスチルカメラ、デジタルカムコーダー、監視カメラ等が挙げられる。図１３では、光電変換システム１２００としてデジタルスチルカメラの例を示している。

図１３に示す光電変換システム１２００は、光電変換装置１２０４、被写体の光学像を光電変換装置１２０４に結像させるレンズ１２０２、レンズ１２０２を通過する光量を可変にするための絞り１２０３、レンズ１２０２の保護のためのバリア１２０１を有する。レンズ１２０２および絞り１２０３は、光電変換装置１２０４に光を集光する光学系である。

光電変換システム１２００は、光電変換装置１２０４から出力される出力信号の処理を行う信号処理部１２０５を有する。信号処理部１２０５は、必要に応じて入力信号に対して各種の補正、圧縮を行って出力する信号処理の動作を行う。光電変換システム１２００は、更に、画像データを一時的に記憶するためのバッファメモリ部１２０６、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）１２０９を有する。更に光電変換システム１２００は、撮像データの記録または読み出しを行うための半導体メモリ等の記録媒体１２１１、記録媒体１２１１に記録または読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）１２１０を有する。記録媒体１２１１は、光電変換システム１２００に内蔵されていてもよく、着脱可能であってもよい。また、記録媒体制御Ｉ／Ｆ部１２１０から記録媒体１２１１との通信や外部Ｉ／Ｆ部１２０９からの通信は無線によってなされてもよい。

更に光電変換システム１２００は、各種演算を行うとともにデジタルスチルカメラ全体を制御する全体制御・演算部１２０８、光電変換装置１２０４と信号処理部１２０５に各種タイミング信号を出力するタイミング発生部１２０７を有する。ここで、タイミング信号などは外部から入力されてもよく、光電変換システム１２００は、少なくとも光電変換装置１２０４と、光電変換装置１２０４から出力された出力信号を処理する信号処理部１２０５とを有すればよい。第４の実施形態にて説明したようにタイミング発生部１２０７は光電変換装置に搭載されていてもよい。全体制御・演算部１２０８およびタイミング発生部１２０７は、光電変換装置１２０４の制御機能の一部または全部を実施するように構成してもよい。

光電変換装置１２０４は、画像用信号を信号処理部１２０５に出力する。信号処理部１２０５は、光電変換装置１２０４から出力される画像用信号に対して所定の信号処理を実施し、画像データを出力する。また、信号処理部１２０５は、画像用信号を用いて、画像を生成する。また、信号処理部１２０５は、光電変換装置１２０４から出力される信号に対して測距演算を行ってもよい。なお、信号処理部１２０５やタイミング発生部１２０７は、光電変換装置に搭載されていてもよい。つまり、信号処理部１２０５やタイミング発生部１２０７は、画素が配された基板に設けられていてもよいし、別の基板に設けられている構成であってもよい。上述した各実施形態の光電変換装置を用いて撮像システムを構成することにより、より良質の画像が取得可能な撮像システムを実現することができる。

（実施形態８）
本実施形態の光電変換システムおよび移動体について、図１４及び図１５用いて説明する。図１４は、本実施形態による光電変換システムおよび移動体の構成例を示す概略図である。図１５は、本実施形態による光電変換システムの動作を示すフロー図である。本実施形態では、光電変換システムとして、車載カメラの一例を示す。

図１４は、車両システムとこれに搭載される撮像を行う光電変換システムの一例を示したものである。光電変換システム１３０１は、光電変換装置１３０２、画像前処理部１３１５、集積回路１３０３、光学系１３１４を含む。光学系１３１４は、光電変換装置１３０２に被写体の光学像を結像する。光電変換装置１３０２は、光学系１３１４により結像された被写体の光学像を電気信号に変換する。光電変換装置１３０２は、上述の各実施形態のいずれかの光電変換装置である。画像前処理部１３１５は、光電変換装置１３０２から出力された信号に対して所定の信号処理を行う。画像前処理部１３１５の機能は、光電変換装置１３０２内に組み込まれていてもよい。光電変換システム１３０１には、光学系１３１４、光電変換装置１３０２および画像前処理部１３１５が、少なくとも２組設けられており、各組の画像前処理部１３１５からの出力が集積回路１３０３に入力されるようになっている。

集積回路１３０３は、撮像システム用途向けの集積回路であり、メモリ１３０５を含む画像処理部１３０４、光学測距部１３０６、測距演算部１３０７、物体認知部１３０８、異常検出部１３０９を含む。画像処理部１３０４は、画像前処理部１３１５の出力信号に対して、現像処理や欠陥補正等の画像処理を行う。メモリ１３０５は、撮像画像の一次記憶、撮像画素の欠陥位置を格納する。光学測距部１３０６は、被写体の合焦や、測距を行う。測距演算部１３０７は、複数の光電変換装置１３０２により取得された複数の画像データから測距情報の算出を行う。物体認知部１３０８は、車、道、標識、人等の被写体の認知を行う。異常検出部１３０９は、光電変換装置１３０２の異常を検出すると、主制御部１３１３に異常を発報する。

集積回路１３０３は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよいし、これらの組合せによって実現されてもよい。また、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）やＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等によって実現されてもよいし、これらの組合せによって実現されてもよい。

主制御部１３１３は、光電変換システム１３０１、車両センサ１３１０、制御ユニット１３２０等の動作を統括・制御する。主制御部１３１３を持たず、光電変換システム１３０１、車両センサ１３１０、制御ユニット１３２０が個別に通信インターフェースを有して、それぞれが通信ネットワークを介して制御信号の送受を行う（例えばＣＡＮ規格）方法も取り得る。

集積回路１３０３は、主制御部１３１３からの制御信号を受け或いは自身の制御部によって、光電変換装置１３０２へ制御信号や設定値を送信する機能を有する。

光電変換システム１３０１は、車両センサ１３１０に接続されており、車速、ヨーレート、舵角などの自車両走行状態および自車外環境や他車・障害物の状態を検出することができる。車両センサ１３１０は、対象物までの距離情報を取得する距離情報取得手段でもある。また、光電変換システム１３０１は、自動操舵、自動巡行、衝突防止機能等の種々の運転支援を行う運転支援制御部１３１１に接続されている。特に、衝突判定機能に関しては、光電変換システム１３０１や車両センサ１３１０の検出結果を基に他車・障害物との衝突推定・衝突有無を判定する。これにより、衝突が推定される場合の回避制御、衝突時の安全装置起動を行う。

また、光電変換システム１３０１は、衝突判定部での判定結果に基づいて、ドライバーに警報を発する警報装置１３１２にも接続されている。例えば、衝突判定部の判定結果として衝突可能性が高い場合、主制御部１３１３は、ブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして、衝突を回避、被害を軽減する車両制御を行う。警報装置１３１２は、音等の警報を鳴らす、カーナビゲーションシステムやメーターパネルなどの表示部画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。

本実施形態では、車両の周囲、例えば前方または後方を光電変換システム１３０１で撮影する。図１４（ｂ）に、車両前方を光電変換システム１３０１で撮像する場合の光電変換システム１３０１の配置例を示す。

２つの光電変換装置１３０２は、車両１３００の前方に配される。具体的には、車両１３００の進退方位または外形（例えば車幅）に対する中心線を対称軸に見立て、その対称軸に対して２つの光電変換装置１３０２が線対称に配されると、車両１３００と被写対象物との間の距離情報の取得や衝突可能性の判定を行う上で好ましい。また、光電変換装置１３０２は、運転者が運転席から車両１３００の外の状況を視認する際に運転者の視野を妨げない配置が好ましい。警報装置１３１２は、運転者の視野に入りやすい配置が好ましい。

次に、光電変換システム１３０１における光電変換装置１３０２の故障検出動作について、図１５を用いて説明する。光電変換装置１３０２の故障検出動作は、図１５に示すステップＳ１４１０～Ｓ１４８０に従って実施される。

ステップＳ１４１０は、光電変換装置１３０２のスタートアップ時の設定を行うステップである。すなわち、光電変換システム１３０１の外部（例えば主制御部１３１３）または光電変換システム１３０１の内部から、光電変換装置１３０２の動作のための設定を送信し、光電変換装置１３０２の撮像動作および故障検出動作を開始する。

次いで、ステップＳ１４２０において、有効画素から画素信号を取得する。また、ステップＳ１４３０において、故障検出用に設けた故障検出画素からの出力値を取得する。この故障検出画素は、有効画素と同じく光電変換部を備える。この光電変換部には、所定の電圧が書き込まれる。故障検出用画素は、この光電変換部に書き込まれた電圧に対応する信号を出力する。なお、ステップＳ１４２０とステップＳ１４３０とは逆でもよい。

次いで、ステップＳ１４４０において、故障検出画素の出力期待値と、実際の故障検出画素からの出力値との該非判定を行う。ステップＳ１４４０における該非判定の結果、出力期待値と実際の出力値とが一致している場合は、ステップＳ１４５０に移行し、撮像動作が正常に行われていると判定し、処理ステップがステップＳ１４６０へと移行する。ステップＳ１４６０では、走査行の画素信号をメモリ１３０５に送信して一次保存する。そののち、ステップＳ１４２０に戻り、故障検出動作を継続する。一方、ステップＳ１４４０における該非判定の結果、出力期待値と実際の出力値とが一致していない場合は、処理ステップはステップＳ１４７０に移行する。ステップＳ１４７０において、撮像動作に異常があると判定し、主制御部１３１３、または警報装置１３１２に警報を発報する。警報装置１３１２は、表示部に異常が検出されたことを表示させる。その後、ステップＳ１４８０において光電変換装置１３０２を停止し、光電変換システム１３０１の動作を終了する。

なお、本実施形態では、１行毎にフローチャートをループさせる例を例示したが、複数行毎にフローチャートをループさせてもよいし、１フレーム毎に故障検出動作を行ってもよい。ステップＳ１４７０の警報の発報は、無線ネットワークを介して、車両の外部に通知するようにしてもよい。

また、本実施形態では、他の車両と衝突しない制御を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。さらに、光電変換システム１３０１は、自車両等の車両に限らず、例えば、船舶、航空機或いは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。

本発明の光電変換装置は、更に、距離情報など各種情報を取得可能な構成であってもよい。

１ 第１基板
２ 第２基板
３ 接合面
１３ 遮光層
１４ ウェル領域
１５ 外周領域
１６ パッド部
１７ ドレイン部
３０ 金属接続部

Claims (15)

1. 複数の光電変換部と、前記複数の光電変換部が配されるウェルと、を含む第１半導体素子層を有する第１基板と、
   前記複数の光電変換部で得られた信号を処理する回路を含む第２半導体素子層を有する第２基板と、を備え、
   前記第１基板と前記第２基板とは積層されており、
   前記第１半導体素子層は、前記複数の光電変換部を有する有効画素領域と、前記有効画素領域と前記第１半導体素子の端との間に設けられ、前記複数の光電変換部を有するオプティカル・ブラック画素領域と、前記オプティカル・ブラック画素領域と前記第１半導体素子層の端との間に配された外周領域と、を有し、
   平面視で、前記オプティカル・ブラック画素領域には、遮光層で構成される遮光領域が重複しており、前記外周領域には前記遮光領域が重複しておらず、
   前記外周領域には、信号電荷と同じ導電型の半導体領域を含む電荷排出領域があり、
   前記電荷排出領域には、固定電位が供給されていることを特徴とする光電変換装置。
2. 前記外周領域の導電型は、Ｎ型であり、前記電荷排出領域には正の電位が印加されていることを特徴とする請求項１に記載の光電変換装置。
3. 前記外周領域の導電型は、Ｐ型であり、前記電荷排出領域にはグラウンド電位が印加されていることを特徴とする請求項１に記載の光電変換装置。
4. 平面視で、前記遮光領域は、前記ウェルおよび前記外周領域の一部と重複することを特徴とする請求項１乃至３のいずれか１項に記載の光電変換装置。
5. 平面視で、前記ウェルは前記遮光領域から露出しないことを特徴とする請求項４に記載の光電変換装置。
6. 前記外周領域には、前記光電変換装置と外部との通電を行うパッド部が配されており、
   前記パッド部と前記ウェルとの間に、前記電荷排出領域が配されることを特徴とする請求項１乃至５のいずれか１項に記載の光電変換装置。
7. 前記電荷排出領域と、前記パッド部との間には、前記第１半導体素子層を貫通するように配された素子分離が配されることを特徴とする請求項６に記載の光電変換装置。
8. 前記素子分離は、絶縁材料が埋め込まれた領域を有することを特徴とする請求項７に記載の光電変換装置。
9. 前記パッド部の中心と前記遮光層との距離は、３０μｍ以上２００μｍ以下であることを特徴とする請求項６乃至８のいずれか１項に記載の光電変換装置。
10. 前記光電変換部は、アバランシェフォトダイオードであり、
    前記ウェルと前記電荷排出領域との距離は、１μｍ以上であることを特徴とする請求項６乃至９のいずれか１項に記載の光電変換装置。
11. 前記光電変換部は、アバランシェフォトダイオードであり、
    前記ウェルと前記電荷排出領域とは、アバランシェ増倍が起こらない距離であることを特徴とする請求項６乃至９のいずれか１項に記載の光電変換装置。
12. 前記パッド部は、前記第１基板に配された配線層と接続されることを特徴とする請求項１０または１１に記載の光電変換装置。
13. 前記第１半導体素子層において、前記パッド部と前記ウェルとの間には、回路素子が配されていないことを特徴とする請求項６乃至１１のいずれか１項に記載の光電変換装置。
14. 請求項１乃至１３のいずれか１項に記載の光電変換装置と、
    前記光電変換装置が出力する信号を処理する信号処理部と、を有することを特徴とする光電変換システム。
15. 請求項１乃至１３のいずれか１項に記載の光電変換装置と、
    前記光電変換装置からの信号に基づき、対象物までの距離情報を取得する距離情報取得手段と、
    前記距離情報に基づいて移動体を制御する制御手段と、を有することを特徴とする移動体。

Images