CN107221538B - 绝缘壁及其制造方法 - Google Patents

绝缘壁及其制造方法 Download PDF

Info

Publication number
CN107221538B
CN107221538B CN201610730493.3A CN201610730493A CN107221538B CN 107221538 B CN107221538 B CN 107221538B CN 201610730493 A CN201610730493 A CN 201610730493A CN 107221538 B CN107221538 B CN 107221538B
Authority
CN
China
Prior art keywords
region
insulating
pixel
level
depth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610730493.3A
Other languages
English (en)
Other versions
CN107221538A (zh
Inventor
F·罗伊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
Original Assignee
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Crolles 2 SAS filed Critical STMicroelectronics Crolles 2 SAS
Publication of CN107221538A publication Critical patent/CN107221538A/zh
Application granted granted Critical
Publication of CN107221538B publication Critical patent/CN107221538B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种像素，包括半导体层，该半导体层具有在半导体层中延伸的电荷累积层。晶体管具有向下穿透进入半导体层至第一深度的读取区。绝缘壁从上表面穿透进入半导体层并且包含连接至电位施加的节点的绝缘导体。绝缘壁至少包括设有向下穿透进入绝缘导体至第二深度的深绝缘插头的部分，该第二深度大于第一深度。绝缘壁的连续部分至少部分地横向划定电荷累积区并且包括具有至少部分地横向划定晶体管的读取区的深绝缘插头的壁部分。

Description

绝缘壁及其制造方法
优先权请求
本申请要求于2016年3月22日提交的法国专利申请号16/52441的优先权，其公开内容在法律允许的最大程度上通过整体引用并入于此。
技术领域
本公开涉及一种绝缘壁及其制造方法。
背景技术
在许多集成电路中，特别地，在像素中，绝缘壁被布置在半导体区域之间以便它们彼此绝缘。更特别地，这里考虑了绝缘壁由绝缘导体制成的情况，即，绝缘壁形成在沟槽(trench)中，该沟槽的壁和底部涂覆有绝缘材料沟槽中，并且该沟槽填充导电材料。
图1A、图1B和图1C图示了包括由绝缘导体制成的绝缘壁的像素1的示例，图1A是像素的俯视图，并且图1B和图1C是像素沿着图1A相应平面BB和平面CC的横截面视图。该示例与在通过引用并入的于2016年4月22日提交的美国专利申请号15/136569(与于2015年10月30日提交的法国专利申请号15/60422相对应)中所描述的像素实施例相对应。
像素1是适于所谓的全局快门(global shutter)控制模式的图像传感器的像素，并且包括光敏区、电荷储存区或者存储区、和耦合到读取电路的读取区。在全局快门控制模式中，在集成阶段期间在每个传感器像素的光敏区中累积的光生(photogenerated)电荷被同时传递到对应的存储区中，然后，完整的图像被存储在所有存储区中。然后，在下一集成阶段期间，通过将存储在存储区中的电荷传递至对应的读取区可以读取所存储的图像。
像素1形成于轻掺杂P型半导体衬底3(P-)的内部以及顶部上。像素1的光敏区包括掺杂水平N1的N型掺杂阱(well)5。在衬底上表面处，阱5涂覆有重掺杂P型薄层7(P+)。因此，阱5与衬底3一起形成垂直钉扎(pin)光电二极管或者感光点PD的结点(junction)。像素1的存储区包括掺杂水平N2的N型掺杂阱9，阱9涂覆有P+型薄层7。因此，阱9与衬底3一起形成垂直钉扎光电二极管SD的结点。选择阱5和阱9的尺寸和掺杂水平N1和N2以使二极管SD的存储容量大于或者等于光电二极管PD的存储容量。
存储区邻近光敏区的边缘(在图1A的底部)，并且在与该边缘平行的方向上纵向(lengthwise)延伸。存储区由两个分离的部分横向(laterally)划定，或者由涂覆有绝缘材料层17的由导电材料15制成的绝缘壁的绝缘垂直电极11和13横向划定。绝缘壁向下穿透进入衬底至深度大于或者等于阱9的深度。电极11被布置在光敏区和存储区之间，并且充分划定了存储区的第一大侧面。电极13包括部分13A，该部分13A与电极11平行，充分划定存储区的第二大侧面。在存储区的第一端处，电极13进一步包括延伸部13B(extension)，该延伸部13B从部分13A延伸至光敏区以与电极11的第一端相对(在图1A的左手侧)。电极11的该端和延伸部13B的该相对部分限定光敏区和存储区之间的开口19，而光敏区的阱5延伸贯穿直至存储区的阱9。
像素1的后端区包括半导体区域21，该半导体区域21比阱5和阱9更重N型掺杂(N+)。区域21在衬底3中从其上表面向下延伸至深度小于阱9的深度。区域21被布置在存储区的第二端处(在图1A的右手侧)，与和存储区一致的阱9相对。衬底的部分23将阱9与区域21分开。水平绝缘栅极或者控制栅极被布置在衬底的部分23的顶部上并与之接触。该栅极形成MOS晶体管25的栅极，而其沟道形成区域与衬底3的部分23相对应，并且其源极区域和漏极区域与阱9和区域21相对应。因此，存储区从光敏区延伸至晶体管25。
绝缘壁进一步包括与电极11和电极13分开的绝缘部分或者垂直电极27，以及与电极11、电极13和电极27分开的垂直电极29的绝缘部分。电极27划定不与存储区邻接的光敏区的大部分侧面。电极或者反电极(counter electrode)29平行于电极11从光敏区的边缘延伸超出电极11的第二端(在图1A的右手侧上)至在电极11的第一端前面(在图1A的左手侧上)停止。电极29部分地划定存储区侧面上的光敏区。
为了形成电极11，13，27和29，根据与所期望的电极形状相对应的图案，蚀刻从其上表面垂直穿透到衬底3中的沟槽。沟槽的侧壁和底部涂覆有绝缘材料17，在这之后沟槽填充导电材料15。
金属化件(metallization，未示出)将电极11和电极13的导体15电连接至节点CTRL1，将电极27和电极29的导体15电连接至节点VPol，将晶体管25的栅极电连接至节点CTRL2，并且将区域21的上表面电连接至像素读取电路的节点SN(未示出)。通过多个传感器像素所共用的像素控制电路来提供被施加到像素的节点CTRL1和节点CTRL2的控制电位。
像素1旨在接收衬底3的上表面或者前表面侧上的照明，并且包括不透光屏幕(未示出)，该不透光屏幕位于衬底3的上表面侧而且掩膜(mask)除了其光敏区之外的像素的整个表面。
现在，将对像素1的操作进行描述。
在集成阶段，衬底3和节点VPol和CTRL1处于相同参考电压。该电位可以是地电位，或者可以相对于地是负电位，例如，量级为-1V。这种电极会偏置引起空穴沿着这些电极的壁的累积，特别地，在开口19中。选择开口19、层7、阱5和阱9的尺寸，以及衬底3、层7、阱5和阱7的掺杂水平，以使在没有照明和光生电荷的情况下，完全耗尽(deplete)阱5和阱9，特别地，在开口19的水平处，其中，阱5的耗尽电位低于阱5的其余部分的耗尽电位。然后，在阱5中形成电位阱，并且在阱9中形成电位阱。这些阱的电位水平取决于掺杂水平、以及电极和衬底的偏置电位。当像素1被照明时，在光电二极管PD中电子/空穴对被光生，并且所光生的电子被吸引并且被捕获在阱5中，其然后形成电荷累积区域。在开口19的水平处，阱5保持完全耗尽，这阻止电子在阱5和阱9之间交换。
在光电二极管PD的阱5中累积的电子向存储区的阱9传递的阶段中，节点CTRL1被设定为足够高的电压，例如，范围为2V至4V，以将阱5在开口19的水平下的电位设定为比在积分阶段期间的光电二极管PD中电位阱的最大电位更高的电位，并且将阱9中的电位阱的最大电位设定为比在开口19的水平处的阱5中的电位更高的电位。因此，经由开口19，所有包含在阱5中的光生电子被传递至阱9。在传递阶段期间，节点VPol和衬底3保持处于与在集成阶段期间相同的参考电位。
为了读取存储在存储区中的电子，晶体管25被设定为导电状态，这使得电子从阱9向耦合到像素读取电路的区域21传递。在其余时间，晶体管25处于非导电状态，这防止电子从存储区向区域21传送。
像素1的缺点是耦合到节点SN的区域21和衬底3的部分23不是由绝缘结构横向划定。因此，在从存储区向区域21传递电荷期间，电荷可能丢失。进一步地，在光敏区中所光生和所累积的电荷可以到达区域21，而先前并没有被传递到存储区。反电极29使得能够限制这种在光敏区和读取区之间的直接电荷交换，但是这引起像素的光敏区的减小。
因此，期望具有一种绝缘壁，其使得能够划定像素的半导体区域并且克服现有绝缘壁的至少一些缺点。
发明内容
因此，实施例提供了一种像素，包括：半导体层；电荷累积层，该电荷累积层在半导体层中延伸；晶体管，该晶体管具有向下穿透进入所述层至第一深度的源极区域或者漏极区域；绝缘壁，该绝缘壁从其上表面穿透进入所述层并且包含连接至电位施加的节点的绝缘导体，该壁至少包括设有向下穿透进入导体至第二深度的深绝缘插头(plug)的部分，该第二深度大于第一深度；和壁的连续部分，该壁的连续部分至少部分地横向划定电荷累积区、并且包括至少部分地横向划定所述晶体管的源极区域或者漏极区域的深插头的壁部分。
根据实施例，该像素进一步包括从电荷累积区延伸至所述晶体管的电荷储存区，该电荷储存区至少部分地由壁的连续部分来划定，所述晶体管至少部分地由壁的连续部分的深插头部分来横向划定。
根据实施例，所述晶体管的沟道形成区域至少部分地由壁的连续部分的深插头部分来划定。
根据实施例，所述晶体管的漏极区域或者源极区域形成像素的读取区。
根据实施例，壁的连续部分进一步包括设有向下穿透进入导电材料至第三深度的浅绝缘插头的部分，该第三深度小于第一深度。
根据实施例，该壁包括另一连续部分，该另一连续部分包括具有至少部分地划定光敏区的浅插头的壁部分。
根据实施例，该像素进一步包括在光敏区附近的半导体层内部或者顶部上形成的另一晶体管，该另一连续部分进一步包括具有至少部分地横向划定所述另一晶体管的深插头的壁部分。
实施例提供了一种制造在半导体层内部和顶部上形成的像素的方法，该方法包括连续步骤：
(a)在所述层的上表面上形成设有开口的第一掩模；
(b)将沟槽从开口蚀刻到所述层中，在沟槽的壁上形成绝缘涂层；并且使用导体向上填充沟槽至第一水平，该第一水平低于第一掩模的上部水平；
(c)在沟槽的部分中，向下除去导体的部分至第二水平，该第二水平低于第一水平、并且低于所述层的上表面的水平；和
(d)形成向上填充沟槽至第三水平的绝缘材料，该第三水平高于或者等于第一掩模的上部水平。
根据实施例，步骤(b)包括：
(b1)在沉积绝缘涂层之后，使用导体向上填充沟槽至第一掩模的上部水平；和
(b2)向下蚀刻导体至第一水平。
根据实施例，步骤(b1)包括连续步骤：
使用导体向上填充沟槽至第一掩模的第四上部水平；和
通过化学机械抛光向下平整导体至第一掩模的上部水平。
根据实施例，步骤(c)包括：
(c1)形成第二掩模，该第二掩模覆盖除了沟槽的所述部分之外的沟槽；和
(c2)向下蚀刻导体至第二水平。
根据实施例，步骤(d)包括：
(d1)向上沉积绝缘材料至第五水平，该第五水平高于第三水平；和
(d2)通过化学机械抛光平整以向下除去绝缘材料至第三水平。
根据实施例，第一水平低于所述层的上表面的水平。
根据实施例，第三水平等于第一掩模的上部水平，在步骤(d)之后，该方法进一步包括除去第一掩模的步骤(e)。
根据实施例，在步骤(e)之后，该方法进一步包括通过化学机械抛光平整以向下除去绝缘材料至所述层的上表面的步骤(f)。
附图说明
结合附图将在以下具体实施例的非限制性描述中详细地讨论前述和其它特征和优点，其中：
先前所描述的图1A至图1C示意性地示出了像素的示例；
图2A至图2C示意性地示出了像素的另一示例；
图3A至图3D示意性地示出了像素的实施例；
图4A至图4C、图5A至图5C、图6A至图6C、以及图7A至图7C图示了图3A至图3D的像素制造方法的实施例的连续步骤；和
图8示意性地示出了图3A至图3D中包括该类型的两个像素的设备的实施例。
具体实施方式
在各种附图中，已经使用相同附图标记指代相同元件，进一步地，各种附图没有按比例绘制。为了清楚起见，已经仅仅示出并且详述用于理解所描述的实施例的步骤和元件。
在以下描述中，“左”、“右”、“顶部”、“上方”、“上部”、“下部”、“水平”、“垂直”、“底部”、“顶部”等术语是指对应附图中所涉及的元件的方位。
图2A至图2C示出了像素31的示例，该像素31适于全局快门控制并且包括由绝缘导体制成的绝缘壁。
像素形成在轻掺杂P型半导体衬底或者半导体层33(P-)的内部和顶部上，例如，衬底33由硅制成。类似于像素1，像素31包括光敏区、存储区和耦合至该像素的读取电路的读取区。像素31的光敏区包括掺杂水平N1的N型掺杂阱35，在衬底33上表面上涂覆有重掺杂P型薄层37(P+)。因此，阱35与衬底33一起形成垂直钉扎光电二极管PD'的结点。像素31的存储区邻近光敏区的边缘，并且在平行于该边缘的方向上纵向延伸。存储区包括掺杂水平N2的N型掺杂阱39，涂覆有薄层37。因此。阱39与衬底33一起形成垂直钉扎光电二极管SD'的结点。选择层37、阱35和阱39的尺寸，以及衬底33、层37、阱35和阱39的掺杂水平以与像素1的衬底3、层7、阱5和阱9的尺寸和掺杂水平相类似。像素31的读取区包括重掺杂N型区域41(N+)，从其上表面向下延伸进入衬底33至深度小于阱39的深度。读取区41被布置在存储区的第一端的侧面上(在图2A的右手侧上)，与阱39相对，接着是存储区，衬底33的部分43将读取区41和阱39分开。被布置在衬底的部分43的顶部上并与之接触的控制栅极形成MOS晶体管45的栅极，而其关闭或者打开状态调节在存储区中累积的所光生的电荷向读取区41的传递。
如同像素1，像素31包括涂覆有绝缘材料层17的由导电材料15制成的绝缘壁。绝缘壁向下穿透进入衬底33至深度至少等于(优选地，大于)由壁划定的最深阱(在该示例中，为阱39)的深度。进一步地，像素31的绝缘壁设有穿透进入导电材料15的绝缘插头47。如所示出的，插头47可以从衬底33的上表面穿透进入导体15。在备选实施例中(未示出)，衬底33覆盖有由绝缘层制成的硬掩模(hard mask)，并且包括导体15和绝缘体17的绝缘壁从该硬掩模的水平延伸。在该变型中，插头47可能不能一直延伸至衬底的上表面。
在图2A至图2C所图示的示例中，像素31的绝缘壁包括两个分开部分，或者绝缘垂直电极49和51。
与像素1的电极11相对应的电极49的第一部分完全划定了光敏区的侧面上的存储区的第一大侧面。与像素1的电极13相对应的电极49的第二部分完全划定了存储区的第二大侧面。在存储区的第二端的侧面上(在图2A的左手侧上)，电极49的第二部分一直延伸至光敏区以与电极49的第一部分的端相对。因此，电极49的第一部分和第二部分限定了开口52，该开口52具有的阱35一直延伸贯穿至阱39。选择开口52的尺寸以与像素1的开口19的尺寸相类似。进一步地，不同于像素1，电极49的第三部分在存储区的第一端的侧面上(在图2A的右手侧上)连接电极49的第一部分和第二部分。该电极49的第三部分横向包围并且划定了衬底33的部分43和读取区41。在俯视图中，例如，该电极49的第三部分的形状为U形，该U形具有与电极49的第一部分布置一致的第一臂、具有与电极49的第二部分布置一致的第二臂，并且具有杆，该杆将划定与存储区相对的读取区41的侧面的两个臂进行连接。晶体管45的栅极部分地搁置在电极49上。
电极51包括划定不与存储区邻接的光敏区的大部分侧面的第一部分。例如，该电极51的第一部分的形状为U形，该U形具有的水平杆划定光敏区相对于与存储区邻接的侧面的侧面。在该示例中，电极51包括第二部分、或者延伸部，该延伸部至少部分划定MOS晶体管55，57和59形成于其中的衬底33的区域53，仅其栅极被示出。晶体管55、57和59的栅极部分地搁置在绝缘壁的绝缘插头47上。在该示例中，区域53在俯视图中的形状为矩形，邻近光敏区的边缘(在图2A的右手侧上)，并且在平行于该边缘的方向上纵向延伸。区域53的两个大侧面和第一小侧面完全由电极51划定。在其第二小侧面的侧面上，区域53不是由电极51划定。例如，晶体管55、57和59是与像素31相关联的读取电路的跟随晶体管和线选择晶体管、以及用于重置N+读取节点41的晶体管。在该示例中，晶体管45的读取区41的晶体管55、57和59的源极区域和漏极区域(未示出)向下穿透进入衬底33至基本上相等的深度。
电极49和电极51已经通过以下步骤形成：通过搁置在衬底33的上表面上的硬掩模的开口来蚀刻沟槽，在沟槽壁上沉积绝缘材料17，使用导电材料15来填充沟槽，和通过化学机械抛光(CMP)向下平整至硬掩模的上表面。在这些步骤之后，导电材料15已经向下从整个电极19的顶部并且从整个电极51除去至水平低于衬底33的上表面的水平。然后，通过沉积绝缘材料，随后通过CMP向下平整至硬掩模91的上表面或者衬底33的上表面的步骤来形成插头47。在备选实施例中(未示出)，从电极49和51的顶部除去导电材料可以在硬掩模的中间水平处停止，然后，绝缘掩模沉积之后的CMP步骤在硬掩模上停止。在绝缘材料的CMP步骤在硬掩模上停止的情况下，后者可以留在原位。
金属化件水平(metallization level，未示出)和过孔(via，仅示出其中一些)61与插头47交叉并且将电极49的导电材料15电连接至节点CTRL1，并且将电极51的导电材料15电连接至节点VPol。过孔61将晶体管45的栅极连接至节点CTRL2，并且将读取区41的上表面连接至像素读取电路，例如，至晶体管57的栅极。像素31的操作与结合图1A至图1C所描述的像素1的操作相似。特别地，当电极49和电极51被负偏置时，空穴沿着它们的壁，一直沿着阱35的高度并且一直沿着阱39的高度进行累积，这避免了电子在这些壁的水平处重新组合。为了实现这一点，插头47仅向下穿透进入导电材料15至P+层37的中间水平。
在像素31中，电极49将晶体管45的N+读取区41和沟道形成区域43与光敏区分开，这限制或者防止了光敏区与区域41和区域43之间的直接电荷交换。因此，不同于在像素1中，在像素31中不需要提供反电极29。因此，对于具有相似表面区的像素1和像素31，像素31的光敏区可能比像素1的光敏区更大。
电极49和电极51至少部分地划定像素晶体管的源极区域、漏极区域和沟道形成区域。但是，插头47仅向下穿透进入导电材料15至半导体晶体管区域(特别地，晶体管45的N+读取区41)的中间水平。因此，在操作中，电容耦合发生在这种半导体晶体管区域和导电材料15之间。这种电容耦合可以导致存储区和N+读取区41之间的不完全电荷传递，和/或者导致这些晶体管的沟道的静电控制的退化。
为了抑制这种电容耦合，可以提供以形成由填充绝缘材料的浅沟槽形成的浅沟槽绝缘结构(STI)。
在第一种情况下，可以在横向划定晶体管45的半导体区域41和半导体区域43的电极49的部分的顶部处提供浅沟槽绝缘结构。然后，浅绝缘结构将向下穿透进入导电材料15至深度大于或者等于读取区41的深度。然而，这种浅沟槽绝缘结构的形成可以引起像素31的制造步骤数目的增加。进一步地，这可能引起浅沟槽绝缘结构和电极49之间的对准问题。例如，浅沟槽绝缘结构和电极49之间的宽度差可能导致获得晶体管45，该晶体管可能在存储区和N+读取区41之间具有可变尺寸的沟道形成区域43，这不是所期望的。进一步地，在电极49的部分的顶部处蚀刻浅沟槽可能需要同时蚀刻衬底33、插头47、绝缘体17和导电材料15的部分，这可能导致获得具有台阶状底部的浅沟槽，和/或者导致在导电材料15和相邻半导体区域41和半导体区域43之间形成短路。
在第二种情况下，浅沟槽绝缘结构可以代替横向划定晶体管45的N+读取区41和沟道形成区域43的电极49的部分。然而，可能引起上文所讨论的对准问题的至少一些问题，特别地，在浅沟槽绝缘结构和电极49之间的结点处。进一步地，由于浅沟槽绝缘结构可能穿透进入衬底比电极49浅的事实，所以读取区41可能没有与结合图2A至图2C所描述的在像素31中一样与光敏区绝缘，并且有可能必需提供如在像素1中一样的反电极。
这里，本发明人提供了一种克服了现有绝缘结构(特别地，像素31的绝缘壁)的缺点的至少一些缺点的绝缘壁。
图3A、图3B、图3C和图3D示意性地示出了与像素31相同的像素71的实施例，除此之外，在像素71中，绝缘壁至少包括设有诸如结合图2A至图2C所描述的浅绝缘插头47的部分，并且至少包括设有穿透进入导电材料15更深的绝缘插头73的部分。
更特别地，在像素71中，绝缘壁的连续部分49或者绝缘垂直电极49包括：具有浅绝缘插头47的部分49A、以及具有较深绝缘插头73的部分49B，这两部分之间的界限由图3A中的虚线75具体化。电极49的部分49A限定开口52并且完全横向划定存储区的两个大侧面和光敏区的部分(在图3A的底部处)。使得能够将电极49的导电材料15电连接至节点CTRL1的过孔61被布置在电极49的部分49A的水平处，并且有利的是，与浅绝缘插头47交叉。电极49的部分49B横向划定晶体管45的N+读取区41和沟道形成区域43。同理，像素71的绝缘壁的连续部分51或者绝缘垂直电极51包括：具有浅绝缘插头47的部分51A、以及具有较深绝缘插头73的部分51B，这两部分之间的界限由图3A中的虚线77具体化。电极51的部分51A横向划定不与存储区邻接或者不与其中形成晶体管55，57和59的衬底33的区域53邻接的光敏区的侧面(在图3A顶部处和左手侧上)。使得能够将电极51的导电材料15电连接至节点VPol的过孔61被布置在第一类型的部分51A的水平处，并且有利的是，与浅绝缘插头47交叉。电极51的部分51B横向划定区域53的两个大侧面和第一小侧面(在图3A的顶部处)。在该实施例中，在电极49和电极51的部分49B和51B中，较深绝缘插头73从衬底33的上表面向下穿透进入导电材料15至深度等于(优选地，大于)晶体管45，55，57和59的源极区域和漏极区域向下穿透进入衬底所到的深度。因此，当电极49的导电材料15被偏置时，由于这些区域41和43通过深绝缘插头73一直沿着其高度作为边界、并且不与涂覆有绝缘体17的导电材料15邻接的事实，因此没有电荷在晶体管45的区域41和区域43的水平处被导电材料15吸引。同理，当电极51的导电材料15被偏置时，由于半导体区域一直沿着其高度与绝缘插头73邻接的事实，因此没有电荷在晶体管55，57和59的半导体区域的水平处被导电材料吸引。在电极49和51的部分49A和51A中，当电极49和电极51的导电材料15被负偏置时，由于插头47是浅的事实，因此空穴沿着这些电极的壁、一直沿着阱35的高度、并且一直沿着阱39的高度进行累积。
作为示例，图3A至图3D的像素71的尺寸如下：
-侧面的长度的范围为1μm至6μm，例如，对于俯视图中的方形光敏区而言，3μm；
-长度为1μm至6μm之间，例如，2.5μm，并且宽度为0.2μm至1μm之间，例如，对于存储区而言，0.3μm；
-宽度为0.1μm至1μm，例如，对于开口52而言，0.2μm；
–从0.1μm至0.4μm，例如，在存储区和N+读取区41之间，0.275μm；
-厚度为0.2μm至1μm之间，例如，对于阱35而言，0.5μm；
-厚度为1μm至10μm之间，并且对于阱39而言，优选地，2μm至4μm之间；
-对于读取区41而言，厚度为0.1μm至0.5μm之间；
-对于绝缘插头73而言，厚度为0.1μm至0.6μm之间；
-厚度为100nm至300nm之间，例如，对于P+型掺杂薄层37而言，200nm；
-对于绝缘插头47而言，厚度为25nm至100nm之间，并且
-深度为1μm至10μm之间，优选地，2μm至5μm之间，并且对于绝缘壁而言，宽度为0.1μm至0.5μm之间。
作为示例，对于给定的制造技术，像素71的各种区域的掺杂水平如下：
–从1017at.cm-3至1019at.cm-3，例如，对于薄层37而言，1018at.cm-3，
-从1016at.cm-3至1018at.cm-3，例如，对于阱35而言，1017at.cm-3，
-从1016at.cm-3至1019at.cm-3，例如，对于阱39而言，1017at.cm-3，
-从1019at.cm-3至1022at.cm-3，例如，对于读取区41而言，1021at.cm-3，并且
-从1014at.cm-3至1019at.cm-3，例如，对于阱33而言，1015at.cm-3。
现在，将结合图4A至图4C、图5A至图5C、图6A至图6C、以及图7A至图7C对像素71的绝缘壁的制造方法的实施例进行描述。
图4A、图4B和图4C示意性地示出了中间制造步骤中的像素71，图4A、图4B和图4C的视图分别与图3A、图3B和图3C的视图相对应。
在该实施例中，在图4A至图4C的步骤中，已经通过微电子制造方法的常规步骤来形成像素71的各种半导体区域。
例如，已经在衬底33的上表面上形成由氧化硅和/或者氮化硅制成的硬掩模91，掩模91包括其中期望形成绝缘壁的部分或者电极49和电极51的位置处的开口。已经在沟槽的壁上形成包括一个或者多个绝缘层(例如，氧化硅层)的绝缘涂层17。然后，沟槽已经填充有导电材料，例如，掺杂的多晶硅或者金属(诸如铜或者钨)。然后，已经向下执行CMP平整步骤至掩模91的上表面。因此，获得由绝缘导体15(或者绝缘体17)制成的绝缘壁，该绝缘壁在该示例中包括两个分开部分、或者绝缘垂直电极49和51。
图5A、图5B和图5C示意性地示出了随后制造步骤中的图4A、图4B和图4C的像素71。在所示出的实施例中，已经向下蚀刻材料15至水平低于衬底33的上表面的水平，例如，向下至P+层37的中间水平。在备选实施例中，材料15被向下蚀刻至硬掩模91的中间水平。已经在绝缘体17上方选择性地蚀刻导电材料15。在备选实施例中，已经在衬底33和掩模91上方选择性地蚀刻导电材料15，并且在绝缘体17上方非选择性地蚀刻该导电材料15，由此，沿着与材料15一样的高度除去绝缘体17。例如，然后，已经形成由树脂制成的掩模93以覆盖其中期望形成浅绝缘插头47的绝缘壁的部分49A和51A，其中较深绝缘插头73的绝缘壁的部分49B和51B期望形成为保持暴露。
图6A、图6B和图6C示意性地示出了在部分蚀刻绝缘壁的部分49B和51B中的导电材料15之后的图5A、图5B和图5C的像素71。在该实施例中，在绝缘体17上方选择性蚀刻导电材料15。在绝缘壁的部分49B和51B中，向下蚀刻导电材料15至水平低于晶体管55，57和59的N+读取区41和/或源极区域和漏极区域的低水平。然后，掩模93已经被除去。
图7A、图7B和图7C示意性地示出了在沉积绝缘材料(例如，氧化硅)遍及像素71以填充沟槽的顶部至少直至掩模91的上部水平之后的图6A、图6B和图6C的像素71。跟随在沉积绝缘材料之后的是化学机械抛光(CMP)向下平整至硬掩模91的上表面的步骤，其具有除去掩模91的操作步骤、并且具有CMP向下平整至衬底33的上表面的可选步骤。因此，获得由绝缘导体制成的绝缘壁，其包括设有由绝缘材料制成的浅插头47的部分49A和51A、以及设有由绝缘材料制成的较深插头73的部分49B和51B。在某些情况下，期望插头47和插头73到达比衬底的上表面的水平更高的水平，并且可选CMP步骤可以在水平高于衬底33的上表面的水平处省略或者停止。进一步地，硬掩模91可以留在原位，特别地，在除去结合图5A至图5C所描述的导电材料15在硬掩模91的中间水平处停止的情况下。
在接下来的步骤中，形成像素71的各种晶体管44，55，57和59的栅极。然后，形成金属化件水平(未示出)和过孔61以电连接如结合图3A至图3D描述的像素71的不同区域。在这些步骤之后，获得诸如在图3A至图3D中所示的像素71。
有利的是，上文所描述的方法使得能够获得其边缘与绝缘壁的部分49和51的垂直壁对准的插头47和插头73，其可能不是通过形成与绝缘壁一致或者在绝缘壁的顶部上的浅沟槽绝缘结构(STI)的这种情况。
进一步地，在先前所描述的方法中，如在结合图3A至图3D所描述的像素31中一样，相对于可能形成仅包括具有浅插头47的部分的绝缘壁的情况，包括具有浅绝缘插头47的部分41A和51A还有具有较深绝缘插头73的部分49B和51B的绝缘壁的形成仅需要附加的非关键性掩膜和蚀刻步骤。
图8是示意性地示出了包括与图3A至图3D的像素71相似的两个像素100A和100B的设备的实施例的俯视图。
这两个像素100A和100B共享其中形成晶体管55，57和59的衬底33的同一N+读取区41和同一区域53。例如，晶体管55，57和59与两个像素100A和100B所共用的读取电路的晶体管相对应。在该设备中，划定像素100A的光敏区和衬底33的区域53的绝缘壁的部分51或者绝缘垂直电极51还划定了像素100B的光敏区。进一步地，绝缘壁的部分49或者绝缘垂直电极49被绝缘壁的两个分开部分101和103、或者绝缘垂直电极101和103替换。在像素100A和100B的光敏区的侧面上，电极101划定这些像素的存储区的第一大侧面。电极101也划定衬底的共享的N+读取区41和区域43(图8中未示出)的侧面，在其上形成像素100A和100B的晶体管45的栅极。在与光敏区相对的侧面上，电极103划定像素100A和100B的存储区的第二大侧面。电极103还划定共享的N+读取区41和区域43的侧面。电极103在其两端处延伸以与电极101的端一起限定像素100A和100B的开口52。
金属化件水平(未示出)和导电过孔61使得能够将电极101和电极103的导电材料15连接至节点CTRL1，将电极51的导电材料15连接至节点VPol，将像素100A的晶体管45的栅极连接至节点CTRL2A，将像素100B的晶体管45的栅极连接至节点CTRL2B，并且将读取区41的上表面连接至像素读取电路，例如，至晶体管57的栅极。像素100A和100B的操作与像素71的操作相似。特别地，节点CTRL1的电位使得能够控制在像素100A和100B的光敏区中累积的所光生的电子同时向对应的存储区的传递，节点CTRL2A的电位使得能够控制在像素100A的存储区中累积的电子向读取区41传递，节点CTRL2B的电位使得能够控制在像素100B存储区中累积的电子向读取区41传递。
在该设备中，与已经结合图3A至图3D所描述的相似，电极101和电极103包括设有浅绝缘插头47并且横向划定储存区的部分，分别为101A和103A；和设有较深插头73和横向划定晶体管45的沟道形成区域43(图8中未示出)和N+读取区的部分，分别为101B和103B。在图8中，部分101A，103A，以及部分101B，103B之间的界限由虚线75具体化。类似地，电极51包括设有浅绝缘插头47并且横向划定像素100A和100B的光敏区的侧面的部分51A，以及设有较深绝缘插头73并且横向划定与两个像素100A和100B所共用的区域53的部分51B。在图8中，部分51A和51B之间的界限由虚线77具体化。
已经对具体实施例进行了描述。本领域技术人员将想到各种变化、修改和改进。特别地，修改先前所描述的绝缘壁的形状和布置在本领域技术人员能力范围之内。例如，像素71的绝缘壁的部分49和部分51可以向下穿透进入衬底33至不同深度。为了实现这一点，例如，可以提供以适应掩模91的开口的宽度。
尽管已经对在绝缘壁穿透进入其中的半导体衬底的内部和顶部上形成的像素进行了描述，但是这些像素可以由SOI型半导体层形成，然后，绝缘壁穿透进入SOI层并且可能进入绝缘层和SOI层搁置其上的衬底。
先前所描述的实施例与所累积和所传递的电荷为电子的情况相对应。这些实施例可以通过反转所有导电类型和通过适配施加至节点Vpol、节点CTRL2、节点CTRL2A和节点CTRL2B的电位来适于电荷是空穴的情况。
可以在其它像素中(例如，在不包括存储区并且适于滚动快门控制的像素中)提供结合图3A至图3D和图8的像素所描述的绝缘壁。更一般地，只要该壁的第一部分使得能够绝缘并且在深度上划定电荷累积区域，并且只要该壁的第二部分划定MOS晶体管的所有或者部分半导体区域，就可以在微电子设备中而非在像素中提供旨在偏置其导电材料的这种绝缘壁，第一部分和第二部分是连续的。
可以修改结合图3A至图7C所描述的方法的步骤数目和顺序。例如，可以在形成绝缘壁之后形成像素晶体管的半导体区域。进一步地，在先前所描述方法的备选实施例中，可以在蚀刻导电材料15的步骤之后和在沉积掩模93之前除去掩模91。在这种情况下，可以在衬底33上方选择性地执行导电材料15的第二蚀刻。可以提供掺杂原子注入的附加步骤以沿着绝缘壁的部分49B，51B，101B和103B的较深插头73的壁形成重掺杂P+型层。这有利地使得能够避免所光生的电荷在较深插头73的壁的水平处重新组合。
这些改变、修改和改进旨在成为本公开内容的一部分，并且旨在落在本发明的精神和范围之内。因此，前文的描述仅作为示例并不旨在限制。本发明仅由以下所附权利要求及其等同权利要求所限定的内容来限制。

Claims (20)

1.一种像素，包括：
半导体层；
电荷累积区，所述电荷累积区在所述半导体层中延伸；
晶体管，所述晶体管具有从上表面向下穿透进入所述半导体层至第一深度的源极区域或者漏极区域；
绝缘壁，所述绝缘壁从所述上表面穿透进入所述半导体层，并且所述绝缘壁包括连接至电位施加节点的绝缘导体，所述绝缘壁至少包括设有从所述上表面向下穿透进入所述绝缘导体至第二深度的深绝缘插头的部分，所述第二深度大于所述第一深度；并且
其中，所述绝缘壁的连续部分至少部分地横向划定所述电荷累积区，并且所述绝缘壁的连续部分包括具有至少部分地横向划定所述晶体管的所述源极区域或者漏极区域的所述深绝缘插头的壁部分。
2.根据权利要求1所述的像素，进一步包括从所述电荷累积区延伸至所述晶体管的电荷储存区，所述电荷储存区至少部分地由所述绝缘壁的所述连续部分来划定，所述晶体管至少部分地由具有所述绝缘壁的所述连续部分的所述深绝缘插头的所述壁部分来横向划定。
3.根据权利要求2所述的像素，其中，所述晶体管的沟道形成区域至少部分地由具有所述绝缘壁的所述连续部分的所述深绝缘插头的所述壁部分来横向划定。
4.根据权利要求1所述的像素，其中，所述晶体管的所述漏极区域或者源极区域形成所述像素的读取区。
5.根据权利要求1所述的像素，其中，所述绝缘壁的所述连续部分进一步包括设有从所述上表面向下穿透进入所述绝缘导体至第三深度的浅绝缘插头的部分，所述第三深度小于所述第一深度。
6.根据权利要求1所述的像素，其中，所述绝缘壁包括另一连续部分，所述另一连续部分包括具有横向划定光敏区的浅绝缘插头的壁的部分。
7.根据权利要求6所述的像素，进一步包括在所述光敏区附近的所述半导体层的内部或者顶部上形成的另一晶体管，其中，所述另一连续部分进一步包括具有至少部分地横向划定所述另一晶体管的所述深绝缘插头的壁的部分。
8.一种制造在半导体层的内部和顶部上形成的像素的方法，所述方法包括连续步骤：
(a)在所述半导体层的上表面上形成设有开口的第一掩模；
(b)将沟槽从所述开口蚀刻到所述半导体层中，在所述沟槽的壁上形成绝缘涂层，并且使用导体向上填充所述沟槽至第一水平，所述第一水平低于所述第一掩模的上部水平；
(c)在所述沟槽的部分中，向下除去所述导体的部分至第二水平，所述第二水平低于所述第一水平并且低于所述半导体层的所述上表面的水平；和
(d)形成向上填充所述沟槽至第三水平的绝缘材料，所述第三水平高于或者等于所述第一掩模的所述上部水平。
9.根据权利要求8所述的方法，其中，步骤(b)包括：
(b1)在沉积所述绝缘涂层之后，使用所述导体向上填充所述沟槽至所述第一掩模的所述上部水平；以及
(b2)向下蚀刻所述导体至所述第一水平。
10.根据权利要求9所述的方法，其中，步骤(b1)包括连续步骤：
使用所述导体向上填充所述沟槽至所述第一掩模的第四上部水平；和
通过化学机械抛光向下平整所述导体至所述第一掩模的所述上部水平。
11.根据权利要求8所述的方法，其中，步骤(c)包括：
(c1)形成第二掩模，所述第二掩模覆盖除了所述沟槽的所述部分之外的所述沟槽；和
(c2)向下蚀刻所述导体至所述第二水平。
12.根据权利要求8所述的方法，其中，步骤(d)包括：
(d1)向上沉积所述绝缘材料至第五水平，所述第五水平高于所述第三水平；和
(d2)通过化学机械抛光来平整以向下除去所述绝缘材料至所述第三水平。
13.根据权利要求8所述的方法，其中，所述第一水平低于所述半导体层的所述上表面的水平。
14.根据权利要求13所述的方法，其中，所述第三水平等于所述第一掩模的所述上部水平，在步骤(d)之后，所述方法进一步包括除去所述第一掩模的步骤(e)。
15.根据权利要求14所述的方法，在步骤(e)之后，进一步包括通过化学机械抛光来平整以向下除去所述绝缘材料至所述半导体层的所述上表面的步骤(f)。
16.一种像素，包括：
半导体层；
所述半导体层的光敏区，所述光敏区至少部分地由从所述半导体层的上表面穿透进入所述半导体层的第一绝缘导体壁包围，其中，所述第一绝缘导体壁包括：在所述上表面处设有第一绝缘插头的第一部分，所述第一绝缘插头具有第一深度；和在所述上表面处设有第二绝缘插头的第二部分，所述第二绝缘插头具有大于所述第一深度的第二深度；
所述半导体层的存储区，所述存储区至少部分地由从所述半导体层的所述上表面穿透进入所述半导体层的第二绝缘导体壁包围，其中，所述第二绝缘导体壁包括在所述上表面处设有所述第一绝缘插头的第一部分、以及设有所述第二绝缘插头的第二部分；
晶体管，所述晶体管具有由所述存储区形成的第一导电区域、以及通过沟道区域与所述第一导电区域分开的第二导电区域，其中，所述第二绝缘导体壁的所述第二部分至少部分地包围所述第二导电区域和沟道区域。
17.根据权利要求16所述的像素，其中，所述第二导电区域形成所述像素的读取区。
18.根据权利要求16所述的像素，其中，所述晶体管进一步包括所述沟道区域上方的绝缘栅极区域，并且其中，邻近所述晶体管的所述第一导电区域提供具有所述第一绝缘插头的所述第二绝缘导体壁的所述第一部分，并且其中，邻近所述晶体管的所述沟道区域和第二导电区域提供具有所述第二绝缘插头的所述第二绝缘导体壁的所述第二部分。
19.一种像素，包括：
垂直钉扎二极管，包括由第一掺杂类型掺杂的表面区域和由第二掺杂类型掺杂的阱区域，所述表面区域具有距离由所述第一掺杂类型掺杂的半导体层的顶部表面的第一深度，所述阱区域被定位在所述表面区域下方的所述半导体层内；
晶体管，所述晶体管耦合到所述垂直钉扎二极管，并且包括由所述第二掺杂类型掺杂的漏极区域、由所述第一掺杂类型掺杂的所述半导体层的沟道区域、以及在所述沟道区域上方的绝缘栅极，所述漏极区域具有距离半导体层的顶部表面的第二深度；
其中所述第二深度大于所述第一深度；
沟槽，所述沟槽从所述顶部表面延伸到所述半导体层中，所述沟槽基本上完全地包围所述垂直钉扎二极管、以及所述晶体管的所述沟道区域和所述漏极区域；
在所述沟槽的壁和底部上的绝缘衬垫；
在所述沟槽内的导电材料；
在所述沟槽内的绝缘插头，其中所述绝缘插头具有距离邻近所述垂直钉扎二极管的所述沟槽的第一部分处的所述顶部表面的第三深度、并且具有距离邻近所述漏极区域的所述沟槽的第二部分处的所述顶部表面的第四深度；
其中所述第四深度大于所述第三深度，并且所述第四深度大于所述第二深度。
20.根据权利要求19所述的像素，还包括在所述第三深度的位置处的穿透通过所述绝缘插头的电导体，用于偏置所述导电材料。
CN201610730493.3A 2016-03-22 2016-08-25 绝缘壁及其制造方法 Active CN107221538B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1652441A FR3049389A1 (fr) 2016-03-22 2016-03-22 Mur d'isolement et son procede de fabrication
FR1652441 2016-03-22

Publications (2)

Publication Number Publication Date
CN107221538A CN107221538A (zh) 2017-09-29
CN107221538B true CN107221538B (zh) 2020-11-24

Family

ID=56263856

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201620947426.2U Withdrawn - After Issue CN206022365U (zh) 2016-03-22 2016-08-25 一种像素
CN201610730493.3A Active CN107221538B (zh) 2016-03-22 2016-08-25 绝缘壁及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201620947426.2U Withdrawn - After Issue CN206022365U (zh) 2016-03-22 2016-08-25 一种像素

Country Status (3)

Country Link
US (3) US9793312B1 (zh)
CN (2) CN206022365U (zh)
FR (1) FR3049389A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3049389A1 (fr) * 2016-03-22 2017-09-29 St Microelectronics Crolles 2 Sas Mur d'isolement et son procede de fabrication
JP2018181910A (ja) * 2017-04-04 2018-11-15 浜松ホトニクス株式会社 光半導体装置の製造方法
FR3065836B1 (fr) * 2017-04-28 2020-02-07 Commissariat A L'energie Atomique Et Aux Energies Alternatives Zone de stockage pour un pixel d'une matrice d'image
KR102624610B1 (ko) 2018-10-04 2024-01-15 삼성전자주식회사 이미지 센서
FR3094571B1 (fr) * 2019-03-27 2022-04-29 St Microelectronics Crolles 2 Sas Dispositif électronique à photodiode
FR3098988B1 (fr) * 2019-07-19 2022-08-26 St Microelectronics Crolles 2 Sas Capteur d'image
FR3105577B1 (fr) * 2019-12-18 2021-12-31 St Microelectronics Crolles 2 Sas Capteur d’image destiné à recevoir un éclairement par une face arrière, et procédé d’acquisition d’un flux lumineux correspondant
FR3105582A1 (fr) * 2019-12-19 2021-06-25 Stmicroelectronics (Crolles 2) Sas Photodiode comprenant une zone mémoire
FR3105581A1 (fr) * 2019-12-19 2021-06-25 Stmicroelectronics (Crolles 2) Sas Photodiode comprenant une zone mémoire
US11923465B2 (en) 2019-12-19 2024-03-05 Stmicroelectronics (Crolles 2) Sas Photodiode comprising a memory area
CN215680692U (zh) * 2020-04-30 2022-01-28 意法半导体(克洛尔2)公司 像素电路以及传感器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1124431A (zh) * 1994-08-08 1996-06-12 松下电子工业株式会社 固态摄像装置及其制造方法
CN101715076A (zh) * 2008-09-30 2010-05-26 东部高科股份有限公司 图像传感器和用于制造图像传感器的方法
EP2216817A1 (fr) * 2009-02-05 2010-08-11 STMicroelectronics (Crolles 2) SAS Capteur d'images à semiconducteur à éclairement par la face arrière
CN102867834A (zh) * 2011-07-05 2013-01-09 索尼公司 固体摄像装置、电子设备和固体摄像装置的制造方法
CN104347653A (zh) * 2013-08-01 2015-02-11 株式会社东芝 固体摄像装置及固体摄像装置的制造方法
CN206022365U (zh) * 2016-03-22 2017-03-15 意法半导体(克洛尔2)公司 一种像素

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127290A (ja) 1999-10-29 2001-05-11 Nec Corp 縦型電界効果トランジスタ及びその作製方法
JP2005050951A (ja) 2003-07-31 2005-02-24 Toshiba Corp 固体撮像装置および電荷転送装置
US7269072B2 (en) 2003-12-16 2007-09-11 Micron Technology, Inc. NROM memory cell, memory array, related devices and methods
US8035142B2 (en) * 2004-07-08 2011-10-11 Micron Technology, Inc. Deuterated structures for image sensors and methods for forming the same
JP2007242950A (ja) 2006-03-09 2007-09-20 Toshiba Corp 半導体記憶装置
US7759714B2 (en) 2007-06-26 2010-07-20 Hitachi, Ltd. Semiconductor device
US7705440B2 (en) * 2007-09-07 2010-04-27 Freescale Semiconductor, Inc. Substrate having through-wafer vias and method of forming
FR2930676B1 (fr) * 2008-04-24 2011-07-22 St Microelectronics Crolles 2 Capteur d'image de tres faibles dimensions
WO2010119789A1 (ja) 2009-04-13 2010-10-21 ローム株式会社 半導体装置および半導体装置の製造方法
US8531567B2 (en) * 2009-10-22 2013-09-10 Stmicroelectronics (Crolles 2) Sas Image sensor with vertical transfer gate
JP5115563B2 (ja) * 2010-01-07 2013-01-09 ソニー株式会社 固体撮像素子の製造方法
FR2963187A1 (fr) * 2010-07-21 2012-01-27 St Microelectronics Crolles 2 Dispositif d'imagerie a performances ameliorees et procede de commande.
US8912574B2 (en) * 2010-12-14 2014-12-16 International Business Machines Corporation Device isolation with improved thermal conductivity
FR2969821A1 (fr) * 2010-12-23 2012-06-29 St Microelectronics Sa Dispositif d'imagerie matriciel a photosites a commandes monocoup de transfert de charges
JP6299058B2 (ja) * 2011-03-02 2018-03-28 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法及び電子機器
FR2977978A1 (fr) * 2011-07-12 2013-01-18 St Microelectronics Grenoble 2 Dispositif de transfert de charges photogenerees haute frequence et applications
TWI467751B (zh) * 2011-12-12 2015-01-01 Sony Corp A solid-state imaging device, a driving method of a solid-state imaging device, and an electronic device
US8994085B2 (en) 2012-01-06 2015-03-31 International Business Machines Corporation Integrated circuit including DRAM and SRAM/logic
US9048214B2 (en) 2012-08-21 2015-06-02 Semiconductor Components Industries, Llc Bidirectional field effect transistor and method
JP2015228388A (ja) * 2012-09-25 2015-12-17 ソニー株式会社 固体撮像装置、電子機器
FR3000606B1 (fr) 2013-01-02 2015-01-30 Commissariat Energie Atomique Capteur d'image
US20150001623A1 (en) 2013-06-26 2015-01-01 Tsinghua University Field effect transistor and method for forming the same
JP2015012126A (ja) * 2013-06-28 2015-01-19 ソニー株式会社 固体撮像素子および駆動方法、並びに電子機器
JP6164951B2 (ja) * 2013-06-28 2017-07-19 キヤノン株式会社 光電変換装置の製造方法、光電変換装置、及び撮像システム
JP6076224B2 (ja) 2013-09-05 2017-02-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
FR3019378A1 (fr) * 2014-03-25 2015-10-02 St Microelectronics Crolles 2 Structure d'isolement entre des photodiodes
US9362394B2 (en) 2014-06-18 2016-06-07 Freescale Semiconductor, Inc. Power device termination structures and methods
KR102268714B1 (ko) * 2014-06-23 2021-06-28 삼성전자주식회사 이미지 센서 및 이의 제조 방법
KR102212138B1 (ko) * 2014-08-19 2021-02-04 삼성전자주식회사 이미지 센서의 단위 픽셀과 이를 포함하는 픽셀 어레이
FR3027732B1 (fr) * 2014-10-27 2016-12-23 Commissariat Energie Atomique Capteur d'image a electrodes verticales
JP2016092178A (ja) * 2014-11-04 2016-05-23 株式会社リコー 固体撮像素子
JP6478316B2 (ja) * 2014-11-10 2019-03-06 ローム株式会社 トレンチゲート構造を備えた半導体装置およびその製造方法
US9484339B2 (en) * 2014-11-26 2016-11-01 Infineon Technologies Ag Smart semiconductor switch
US9490223B2 (en) * 2014-12-11 2016-11-08 Globalfoundries Inc. Structure to prevent deep trench moat charging and moat isolation fails
JP2016152377A (ja) 2015-02-19 2016-08-22 株式会社リコー 半導体デバイス及びその製造方法並びに撮像装置
US9680003B2 (en) 2015-03-27 2017-06-13 Nxp Usa, Inc. Trench MOSFET shield poly contact
US9768218B2 (en) * 2015-08-26 2017-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned back side deep trench isolation structure
US10153213B2 (en) * 2015-08-27 2018-12-11 Semiconductor Components Industries, Llc Process of forming an electronic device including a drift region, a sinker region and a resurf region
US20180061875A1 (en) 2016-08-30 2018-03-01 Stmicroelectronics (Crolles 2) Sas Vertical transfer gate transistor and active cmos image sensor pixel including a vertical transfer gate transistor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1124431A (zh) * 1994-08-08 1996-06-12 松下电子工业株式会社 固态摄像装置及其制造方法
CN101715076A (zh) * 2008-09-30 2010-05-26 东部高科股份有限公司 图像传感器和用于制造图像传感器的方法
EP2216817A1 (fr) * 2009-02-05 2010-08-11 STMicroelectronics (Crolles 2) SAS Capteur d'images à semiconducteur à éclairement par la face arrière
CN102867834A (zh) * 2011-07-05 2013-01-09 索尼公司 固体摄像装置、电子设备和固体摄像装置的制造方法
CN104347653A (zh) * 2013-08-01 2015-02-11 株式会社东芝 固体摄像装置及固体摄像装置的制造方法
CN206022365U (zh) * 2016-03-22 2017-03-15 意法半导体(克洛尔2)公司 一种像素

Also Published As

Publication number Publication date
US9793312B1 (en) 2017-10-17
US10361238B2 (en) 2019-07-23
US20180012926A1 (en) 2018-01-11
FR3049389A1 (fr) 2017-09-29
US10355041B2 (en) 2019-07-16
US20180006075A1 (en) 2018-01-04
US20170278892A1 (en) 2017-09-28
CN206022365U (zh) 2017-03-15
CN107221538A (zh) 2017-09-29

Similar Documents

Publication Publication Date Title
CN107221538B (zh) 绝缘壁及其制造方法
TWI701853B (zh) 半導體裝置及其形成方法
CN106486413B (zh) 自对准背面深沟槽隔离结构
US10128295B2 (en) Metal shield trenches and metal substrate contacts supported within the premetallization dielectric (PMD) layer of an integrated circuit using a middle end of line (MEOL) process
KR102431682B1 (ko) 반도체 장치 구조체
US8470702B2 (en) Semiconductor device and method for forming the same
US9318604B2 (en) Semiconductor device including a gate electrode
CN117219568A (zh) 沟槽电容结构及其制作方法
KR101364285B1 (ko) 주입 격리된 디바이스 및 이의 형성 방법
US11973120B2 (en) Miniaturized transistor structure with controlled dimensions of source/drain and contact-opening and related manufacture method
KR100620442B1 (ko) 반도체 장치의 제조 방법
CN221041135U (zh) 集成电路器件
US20240153540A1 (en) Semiconductor device structure
KR101053743B1 (ko) 이미지 센서의 제조 방법
KR102720711B1 (ko) 치수가 제어된 소스/드레인을 구비한 소형화된 트랜지스터 구조체 및 관련 제조 방법
US20210407859A1 (en) Miniaturized transistor structure with controlled dimensions of source/drain and contact-opening and related manufacture method
EP4195291A1 (en) Miniaturized transistor structure with controlled dimensions of source/drain and contact-opening and related manufacture method
KR20210158760A (ko) 치수가 제어된 소스/드레인을 구비한 소형화된 트랜지스터 구조체 및 관련 제조 방법
KR20240156581A (ko) 치수가 제어된 소스/드레인을 구비한 소형화된 트랜지스터 구조체 및 관련 제조 방법
KR20240001842A (ko) 반도체 소자
KR20100078163A (ko) 이미지 센서 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant