KR101053743B1 - 이미지 센서의 제조 방법 - Google Patents

이미지 센서의 제조 방법 Download PDF

Info

Publication number
KR101053743B1
KR101053743B1 KR1020080111419A KR20080111419A KR101053743B1 KR 101053743 B1 KR101053743 B1 KR 101053743B1 KR 1020080111419 A KR1020080111419 A KR 1020080111419A KR 20080111419 A KR20080111419 A KR 20080111419A KR 101053743 B1 KR101053743 B1 KR 101053743B1
Authority
KR
South Korea
Prior art keywords
photodiode
forming
insulating layer
via hole
etching
Prior art date
Application number
KR1020080111419A
Other languages
English (en)
Other versions
KR20100052618A (ko
Inventor
황상일
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080111419A priority Critical patent/KR101053743B1/ko
Publication of KR20100052618A publication Critical patent/KR20100052618A/ko
Application granted granted Critical
Publication of KR101053743B1 publication Critical patent/KR101053743B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14636Interconnect structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685Process for coatings or optical elements

Abstract

실시예에 따른 이미지 센서의 제조 방법은 반도체 기판에 배선을 포함하는 회로를 형성하는 단계; 상기 배선 상에 포토 다이오드를 형성하는 단계; 및 상기 배선과 연결되는 제 1 컨택 플러그를 상기 포토 다이오드 내에 형성하는 단계;를 포함하고, 상기 제 1 컨택 플러그를 형성하는 단계는, 상기 포토 다이오드의 일부 영역을 식각함으로써, 상기 포토 다이오드 내에 식각홈을 형성하는 제 1 식각 공정과, 상기 식각홈 내부 및 상기 포토 다이오드 상에 절연층을 형성하는 공정과, 상기 절연층 및 포토 다이오드를 식각함으로써, 상기 배선의 일부면을 노출하는 제 2 식각 공정과, 상기 제 2 식각 공정에 의하여 형성되는 제 1 비아홀 내에 상기 제 1 컨택 플러그를 형성하는 공정을 포함한다.
이미지 센서

Description

이미지 센서의 제조 방법{Method for manufacturing an image sensor}
본 발명은 이미지 센서의 제조 방법에 대해서 개시한다.
종래기술에 따른 씨모스 이미지 센서는 포토다이오드가 트랜지스터와 수평으로 배치되는 구조이다.
물론, 종래기술에 의한 수평형의 씨모스 이미지 센서에 의해 CCD 이미지센서의 단점이 해결되기는 하였으나, 종래기술에 의한 수평형의 씨모스 이미지 센서에는 여전히 문제점들이 있다.
즉, 종래기술에 의한 수평형의 씨모스 이미지 센서에 의하면 포토 다이오드와 트랜지스터가 기판상에 상호 수평으로 인접하여 제조된다. 이에 따라, 포토 다이오드를 위한 추가적인 영역이 요구되며, 이에 의해 필팩터(fill factor) 영역을 감소시키고 또한 레졀류션(Resolution)의 가능성을 제한하는 문제가 있다.
또한, 종래기술에 의한 수평형의 씨모스 이미지센서에 의하면 포토 다이오드와 트랜지스터를 동시에 제조하는 공정에 대한 최적화를 달성하는 점이 매우 어려운 문제가 있다. 즉, 신속한 트랜지스터 공정에서는 작은 면저항(low sheet resistance)을 위해 샐로우 정션(shallow junction)이 요구되나, 포토 다이오드에 는 이러한 샐로우 정션(shallow junction)이 적절하지 않을 수 있다.
또한, 종래기술에 의한 수평형의 씨모스 이미지센서에 의하면 추가적인 온칩(on-chip) 기능들이 이미지센서에 부가되면서 단위화소의 크기가 이미지센서의 센서티버티(sensitivity)를 유지하기 위해 증가되거나 또는 포토다이오드를 위한 면적이 픽셀사이즈를 유지하기 위해 감소되야한다.
그런데, 픽셀사이즈가 증가되면 이미지센서의 레졸루션(Resolution)이 감소하게되며, 또한, 포토 다이오드의 면적이 감소되면 이미지 센서의 센서티버티(sensitivity)가 감소하는 문제가 발생한다.
포토 다이오드가 형성된 실리콘 기판에 대해서 플라즈마 식각을 여러차례 진행하게 되는 경우에, 도 8에 도시된 바와 같이, 포토 다이오드 상에 위치한 산화막(8a)의 개구부가 비아홀 개구부(8b)보다 더 크게 형성될 수 있다. 이러한 프로파일을 갖는 비아홀에 컨택 플러그를 형성하게 되면, 컨택 플러그는 그의 위치에 따라 사이즈가 다르게 형성되고, 특히 컨택 플러그의 상부면이 커져서 포토 다이오드의 수광률을 저감시키는 문제점이 있다.
그리고, 많은 수의 플라즈마 식각에 의해 포토 다이오드는 데미지를 받게 되고 수광능력을 손실할 가능성이 있고, 이로 인하여 다크 커런트(dark current) 문제를 일으킬 수 있다. 이러한 견지에서, 본 발명은 포토 다이오드가 형성된 기판에 대해서 식각 횟수를 줄여서 포토 다이오드로 가해지는 데미지를 절감시킬 수 있는 이미지 센서의 제조 방법을 제안한다.
또한, 포토 다이오드의 수광 능력을 증가시키기 위해서는 포토 다이오드 영역을 더 크게 형성하거나 상기 포토 다이오드를 관통하는 비아홀의 사이즈를 줄여야 할 것이다. 그러나, 상기 비아홀의 사이즈가 너무 작은 경우에는, 상기 포토 다이오드의 일부 도핑 영역에 대해서 배리어 패턴을 형성하는 과정에서 비아홀의 입구가 막혀버리게 되는 현상이 발생될 수 있다. 따라서, 본 발명은 비아홀의 사이즈를 줄일 수 있으면서도, 비아홀의 입구 개방성을 유지할 수 있도록 하는 제조 방법을 제안하는 것을 목적으로 한다.
본 발명의 실시예는 회로(circuitry)와 포토다이오드의 새로운 집적을 제공할 수 있는 이미지센서의 제조방법을 제공하고자 한다.
본 발명의 실시예는 두 개의 칩을 이용하여 포토 다이오드 형성후 칼라필터 어레이와 마이크로 렌즈를 형성시키는 이미지 칩과, 이를 구동하는 드라이버 IC 및 기타 부가기능을 부여할 수 있는 로직 어레이로 구성되는 로직 칩으로 분리하여 이미지 칩과 로직 칩을 하나의 패드를 이용하여 3차원 집적할 수 있는 이미지 센서의 제조방법을 제공하고자 한다.
그리고, 포토 다이오드 상부에서의 다수의 메탈 라인들이 생략되도록 함으로써, 포토 다이오드와 마이크로 렌즈 사이의 거리를 줄여 광경로를 획기적으로 감소시키고, 이로 인하여 광감도를 향상시킬 수 있는 이미지 센서의 제조 방법을 제안한다.
실시예에 따른 이미지 센서의 제조 방법은 반도체 기판에 배선을 포함하는 회로를 형성하는 단계; 상기 배선 상에 포토 다이오드를 형성하는 단계; 및 상기 배선과 연결되는 제 1 컨택 플러그를 상기 포토 다이오드 내에 형성하는 단계;를 포함하고, 상기 제 1 컨택 플러그를 형성하는 단계는, 상기 포토 다이오드의 일부 영역을 식각함으로써, 상기 포토 다이오드 내에 식각홈을 형성하는 제 1 식각 공정과, 상기 식각홈 내부 및 상기 포토 다이오드 상에 절연층을 형성하는 공정과, 상기 절연층 및 포토 다이오드를 식각함으로써, 상기 배선의 일부면을 노출하는 제 2 식각 공정과, 상기 제 2 식각 공정에 의하여 형성되는 제 1 비아홀 내에 상기 제 1 컨택 플러그를 형성하는 공정을 포함한다.
또한, 실시예의 이미지 센서의 제조 방법은 금속배선이 형성된 층간 절연막 상에 위치한 기판 내에, 이온주입공정을 통해서 제 1 불순물 영역과, 상기 제 1 불순물 영역 상에 제 2 불순물 영역을 갖는 포토 다이오를 형성하는 단계; 상기 포토 다이오드의 일부를 식각하여, 상기 포토 다이오드의 제 2 불순물 영역의 일 측면을 노출시키는 식각홈을 형성하는 단계; 상기 식각홈 내부영역 및 상기 포토 다이오드 상부면 상에 절연층을 증착 형성하는 단계; 상기 절연층 내에 상기 제 2 불순물 영역의 상부면 일부를 노출시키는 제 2 비아홀을 형성하는 단계; 상기 절연층 상에 감광 물질을 도포하고, 상기 감광 물질을 패터닝하는 단계; 상기 감광 물질의 패턴을 이용한 식각 공정을 진행하여, 상기 금속배선의 일부면을 노출시키는 제 1 비아홀을 형성하는 단계; 및 상기 감광 물질을 제거하고, 상기 제 1 비아홀 및 제 2 비아홀 각각에 제 1 컨택 플러그 및 제 2 컨택 플러그를 형성하는 단계;를 포함한다.
제안되는 바와 같은 실시예의 이미지 센서의 제조 방법에 의해서, 컨택 플러그의 사이즈를 균일화할 수 있으며, 이로 인하여 포토 다이오드의 수광효율을 향상시킬 수 있는 장점이 있다.
즉, 포토 다이오드 영역을 관통하는 비아홀의 형성과 상기 비아홀 내에 포토 다이오드의 일부 도핑영역을 절연하기 위한 배리어 패턴의 형성이 함께 수행될 수 있어 포토 다이오드의 식각 공정 횟수를 줄이고, 상기 비아홀의 상부 개구영역의 사이즈를 유지할 수 있는 장점이 있다.
이하에서는, 본 실시예에 대하여 첨부되는 도면을 참조하여 상세하게 살펴보도록 한다. 다만, 본 실시예가 개시하는 사항으로부터 본 실시예가 갖는 발명의 사상의 범위가 정해질 수 있을 것이며, 본 실시예가 갖는 발명의 사상은 제안되는 실시예에 대하여 구성요소의 추가, 삭제, 변경등의 실시변형을 포함한다고 할 것이다.
그리고, 이하의 설명에서, 단어 '포함하는'은 열거된 것과 다른 구성요소들 또는 단계들의 존재를 배제하지 않는다.
그리고, 본 발명의 실시예에 대한 상세한 설명을 위하여 이미지 센서를 구성하는 각 부분이 일부 확대되어 도시되니, 이 점 참조할 필요가 있다.
도 1 내지 도 7은 본 발명의 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위한 도면이다.
먼저, 도 1과 같이, 배선(150)과 회로(circuitry)(120)가 형성된 제 1 기판(100)을 준비한다. 예를 들어, 제 2 도전형 제 1 기판(100)에 소자 분리막(110)을 형성하여 액티브영역을 정의하고, 상기 액티브영역에 트랜지스터를 포함하는 회로(120)를 형성한다.
예를 들어, 상기 회로(120)는 트랜스퍼 트랜지스터(Tx)(121), 리셋 트랜지스터(Rx)(123), 드라이브 트랜지스터(Dx)(125), 실렉트 랜지스터(Sx)(127)를 포함하여 형성할 수 있다. 이후, 플로팅 디퓨젼영역(FD)(131), 소스/드레인영역(133, 135, 137)을 포함하는 이온주입영역(130)을 형성할 수 있다.
한편, 상기 제 1 기판(100)에 회로(120)를 형성하는 단계는 상기 제 1 기판(100)에 전기접합영역(140)을 형성하는 단계 및 상기 전기접합영역(140) 상부에 상기 배선(150)과 연결되는 고농도 제 1 도전형 영역(147)을 형성하는 단계를 포함할 수 있다. 예를 들어, 상기 전기접합영역(140)은 PN 졍션(junction)(140) 일 수 있으나 이에 한정되는 것은 아니다.
예를 들어, 실시예의 전기접합영역(140)은 제 2 도전형 웰(141) 또는 제 2 도전형 에피층 상에 형성된 제 1 도전형 이온주입층(143), 상기 제 1 도전형 이온주입층(143) 상에 형성된 제 2 도전형 이온주입층(145)을 포함할 수 있다.
예를 들어, 상기 PN 졍션(junction)(140)은, 도 1과 같이, P0(145)/N-(143)/P-(141) Junction 일 수 있으나 이에 한정되는 것은 아니다.
포토다이오드(Photodiode) 역할을 하는 P0/N-/P- Junction(140)을 제1 기판(Si Sub)(100)에 형성시킨 이유는 다음과 같다.
N+ Junction인 FD(131) Node와 달리, P0/N-/P- Junction(140)은 인가전압이 모두 전달되지 않고 일정 전압에서 핀치오프(Pinch-off) 된다. 이 전압을 피닝볼티지(Pinning Voltage)이라 부르며 피닝볼티지(Pinning Voltage)는 P0(145) 및 N-(143) 도핑(Doping) 농도에 의존한다.
구체적으로, 포토 다이오드(Photodiode)(200)에서 생성된 전자는 P0/N-/P- Junction(140)으로 이동하게 되며 Tx(121) On 시 FD(131) Node로 전달되어 전압으로 변환된다.
P0/N-/P- Junction(140)의 전압의 최대값은 피닝볼티지(Pinning Voltage)가 되고 FD(131) Node 전압의 최대값은 Vdd- Rx(123) Vth(문턱전압)이 되므로 Tx(131) 양단간 전위차로 인해 차지 쉐어링(Charge Sharing) 없이 칩(Chip) 상부의 포토다이오드(Photodiode)(200)에서 발생한 전자가 FD(131) Node로 덤핑(Dumping) 될 수 있다.
따라서 실시예에 의하면 N+ Junction으로 연결된 경우와 달리 Saturation Signal 및 감도 하락 등의 문제를 피할 수 있다.
또한, 실시예에 의하면 P0/N-/P- Junction(140)의 표면에 오미컨택(Ohmic Contact)을 위한 N+ 층(147)을 형성해야만 하는데 이때 N+ 층(147)은 리키지 소소스(Leakage Source)가 될 수 있다.
이를 최소화 하기 위한 방법으로 실시예는 제 1 메탈컨택(151a) 에치(Etch) 후 플러그 임플란트(Plug Implant)를 진행함으로써 N+ 층(147)의 면적을 최소화할 수 있다. 이는 수직형의 3 차원집적(3-D Integrated) CIS의 암전류(Dark Current) 감소에 기여할 수 있다.
그 다음으로, 상기 제 1 기판(100) 상에 층간 절연층(160)을 형성하고, 배선(150)을 형성할 수 있다. 상기 배선(150)은 제 1 메탈컨택(151a), 제 1 메탈(151), 제 2 메탈(152), 제 3 메탈(153), 제 4 메탈컨택(154a)을 포함할 수 있으나 이에 한정되는 것은 아니다.
그 다음, 도 2를 참조하면, 제 2 기판 상에 결정형 반도체층(crystalline semiconductor layer)을 형성한다. 이러한 결정형 반도체층에 포토 다이오드(200)가 형성됨으로써 포토 다이오드 내의 디펙트를 방지할 수 있다.
참고로, 도 2에 도시된 배선(150)의 제 3 메탈(153) 및 층간 절연층(160)은 도 1에 도시된 배선(150) 및 층간 절연층(160)의 일부를 나타내는 것으로 설명의 편의를 위하여 회로(120)와 배선(150)의 일부는 생략되었다.
상기 제 1 기판(100)의 층간 절연층(160) 상에 포토 다이오드(200)를 형성하기 위한 과정이 수행된다. 상기 포토 다이오드(200)는 제1 도핑층(N-)(210) 및 제2 도핑층(P+)(220)으로 이루어져 PN접합의 포토다이오드 구조를 가질 수 있다. 또한, 상기 제1 도핑층(210)의 하부에는 오믹컨택층(N+)(제 3 도핑층)(230)이 형성될 수 있다.
예를 들어, 상기 포토 다이오드(200)는 결정형 구조의 제 2 기판 내부에 제 1 불순물(예컨대, N형 불순물(N-))을 이온주입하켜 제 1 도핑층(210)을 형성하고, 제 2 불순물(예컨대, P형 불순물(P+))을 이온주입하여 제 2 도핑층(220)을 형성한다.
추가적으로, 상기 제 1 도핑층(210)의 하부로 제 1 불순물인 고농도의 N형 불순물(N+)을 이온주입하여 오믹컨택층(230)을 형성할 수 있다. 상기 오믹컨택층(230)은 상기 포토 다이오드(200)와 배선(150)의 접촉저항을 낮출 수 있다.
실시예에서 상기 제 1 도핑층(210)은 상기 제 2 도핑층(220)보다 넓은 영역을 가지도록 형성될 수 있다. 이 경우, 공핍영역이 확장되어 광전자의 생성을 증가시킬 수 있다.
다음으로, 상기 층간 절연층(160)의 상부로 상기 제 2 기판의 오믹컨택층(230)을 위치시킨 후 본딩공정을 진행하여 상기 제 1 기판(100)과 제 2 기판을 결합시킨다. 이후, 상기 층간 절연층(160) 상에 본딩된 상기 포토 다이오드(200)가 노출되도록 수소층이 형성된 제 2 기판을 클리빙 공정에 의하여 제거하여 상기 제2 도핑층(220)의 표면을 노출시킨다.
따라서, 상기 포토 다이오드(200)가 회로(120) 상측에 형성되어 필팩터를 높이고, 포토 다이오드(200)의 디펙트를 방지할 수 있다. 또한, 균일한 표면 프로파일을 가지는 상기 층간 절연층(160)의 상에 상기 포토 다이오드(200)가 본딩되므로 물리적으로 본딩력이 향상될 수 있다.
그 다음, 도 3을 참조하면, 상기 제 3 메탈(153)에 대응되는 영역에 대해서 상기 포토 다이오드(200)의 일부를 식각하는 공정을 수행한다. 여기서의 식각 공정은, 상기 포토 다이오드(200)의 제 2 도핑층(220)의 일측면이 노출되도록 하는 식각홈(201)을 형성시킨다. 후술되겠지만, 상기 식각홈(201)은 상기 제 3 메탈(153)의 일부면을 노출시키는 제 1 비아홀의 일부로서, 여기서의 제 1 식각 공정에 의해서는 상기 식각홈(201)이 형성되는 것으로 한다.
즉, 상기 포토 다이오드(200)의 제 1 식각 공정에서는, 상기 포토 다이오드(200)를 구성하는 제 2 도핑층(220)의 측면이 노출되도록 하고, 다만, 상기 포토 다이오드(200)의 제 2 도핑층(230)은 노출되지 않은 상태를 유지한다. 이를 위해서, 상기 포토 다이오드(200)를 식각하는 제 1 식각 공정에서는 그 식각비를 조절하여, 상기 하드 마스크(250), 제 2 도핑층(220) 및 제 1 도핑층(210)의 일부까지만 식각되도록 한다.
또한, 상기 포토 다이오드(200)의 제 1 식각 공정을 수행함에 앞서서, 상기 포토 다이오드(200) 상에 하드 마스크(미도시)를 먼저 증착시킬 수 있다. 여기서, 상기 하드 마스크는 후속되는 식각 공정에서 식각 마스크로 이용될 수 있으며, 산화막과 질화막의 적층구조로 이루어질 수 있다.
예컨대, 하드 마스크는 ONO 막으로 이루어져, 제 1 산화막과, 상기 제 1 산화막 상에 형성된 질화막과, 상기 질화막 상에 형성된 제 2 산화막으로 이루어 질 수 있다.
그 다음, 도 4를 참조하면, 상기 포토 다이오드(200)에 형성된 식각홈(201)과 상기 포토 다이오드(200)상에 절연층(250)을 증착형성한다. 즉, 상기 포토 다이오드(200)에서 제 2 도핑층(220)의 노출면이 산화막과 질화막같은 절연막에 의하여 덮여지도록 상기 식각홈(201)내에 상기 절연층(250)을 형성시킨다.
그리고, 상기 포토 다이오드(200) 상부면에도 상기 절연층(250)을 형성시킨다.
특히, 상기 포토 다이오드내에 형성된 절연층은 상기 제 2 도핑층(220)과 컨택 플러그간의 아이솔레이션이 이루어지도록 하고, 상기 포토 다이오드 상부면에 형성된 절연층은 층간 절연층으로서 역할을 수행한다.
그리고, 상기 포토 다이오드 상측에 형성된 절연층(250)에 제 2 비아홀(251)을 형성한다. 즉, 포토 레지스트의 패터닝과 포토 레지스트를 이용한 식각 공정을 통해서, 상기 절연층(250)에 제 2 비아홀(251)을 형성한다.
여기서, 상기 제 2 비아홀(251)에 의해서 상기 포토 다이오드(200)의 제 2 도핑층(220)을 일부면이 노출되도록 하여야 하고, 상기 제 2 비아홀(251) 내에 형 성될 제 2 컨택 플러그를 통해서 상기 제 2 도핑층(220)으로 그라운드 전압이 인가된다.
그 다음, 도 5를 참조하면, 상기 제 2 비아홀(251)이 형성된 절연층(250) 상에 감광 물질(260)을 도포하고, 상기 감광 물질(260)을 패터닝함으로써 상기 제 3 메탈(153)에 대응하는 부위의 절연층(250)이 노출되도록 한다.
특히, 상기 감광 물질(260)은 상기 절연층(250) 상부면 뿐만 아니라 상기 절연층(250)의 제 2 비아홀내에도 형성되며, 상기 감광 물질(260)을 패터닝하여 제 1 비아홀 또는 제 3 메탈(153)에 대응하는 부위의 절연층(250)이 노출되도록 하는 홀(261)이 형성되도록 한다.
그리고, 여기서의 감광 물질(260)은 novolac을 포함하는 에폭시 수지 또는 열경화성 수지를 사용하는 것으로서, 상기 제 2 비아홀(251) 부분까지 완전히 갭필될 수 있도록 한다.
그 다음, 도 6을 참조하면, 상기 절연층(250) 상에 패터닝된 감광 물질(260)을 식각 마스크로 이용하여, 상기 절연층(250), 포토 다이오드(200) 및 층간 절연층(160)을 식각하여 상기 제 3 메탈(153)의 일부면이 노출되도록 하는 제 1 비아홀(240)을 포토 다이오드(200)내에 형성시킨다.
즉, 상기 감광 물질(260)을 식각 마스크로 이용한 식각 공정은 상기 포토 다이오드(200)에 대하여 제 2 식각 공정이라 볼 수 있으며, 상기 제 2 식각 공정은 제 3 메탈(153)의 상부면 일부를 노출시키기 위한 제 1 비아홀(240) 형성공정이다.
상기 제 1 비아홀(240)을 형성하기 위한 식각 공정은 상기 포토 다이오 드(200) 내측에 형성되어 있는 절연층(250)의 일부를 제거하여, 상기 절연층(250)의 일부(252)가 상기 포토 다이오드(200)내에서 수직한 방향으로 형성된다. 이를 위하여, 상기 감광 물질(260)의 패터닝에 의해 형성된 홀(261) 사이즈는 포토 다이오드 내측에 형성되어 있는 절연층(250)의 사이즈 보다 작도록 한다.
결국, 상기 제 1 비아홀(240)의 형성을 위한 제 2 식각 공정에 의하여, 상기 절연층(250)은 포토 다이오드(200)의 제 2 도핑층(220)을 아이솔레이션하기 위한 배리어 패턴의 역할을 수행하는 제 1 절연층(252)과, 상기 포토 다이오드(200) 상부면에 형성되어 층간 절연이 수행되도록 하는 제 2 절연층(253)으로 구분될 수 있다.
즉, 상기 제 1 절연층(252)은 상기 포토 다이오드(200)의 제 3 도핑층(230)의 일부면이 노출될 수 있는 크기로 형성되기 때문에, 상기 포토 다이오드(200)의 제 3 도핑층(230)이 제 1 컨택 플러그(271, 도 7참조)와 연결될 수 있고, 상기 포토 다이오드(200)의 제 2 도핑층(220)은 상기 제 2 절연층(252)에 의하여 제 1 컨택 플러그로부터 아이솔레이션된다.
그 다음, 솔벤트(solvent)를 첨가한 애싱 공정 또는 리세스 공정등을 통하여 상기 감광 물질(260)을 제거한다. 이로 인하여, 도시된 바와 같이, 상기 절연층(250)에 형성되어 있는 제 2 비아홀(251)이 노출된다.
그 다음, 도 7을 참조하면, 상기 제 1 비아홀(240)내에 제 1 컨택 플러그(271)를 형성시키고, 상기 제 2 비아홀(251) 내에 제 2 컨택 플러그(272)를 형성시킨다.
특히, 상기 제 1 컨택 플러그와 제 2 컨택 플러그의 형성공정은 단일의 공정에 의하여 수행될 수 있으며, 상기 제 1 및 제 2 컨택 플러그(271,272)는 구리(Cu), 알루미늄(Al), 타이타늄(Ti), 탄탈륨(Ta) 타이타늄/타이타늄 나이트 라이드(Ti.TiN) 및 텅스텐(W)과 같은 금속재료 중 어느 하나로 형성될 수 있다.
상기 제 1 및 제 2 컨택 플러그(271,272)의 형성 공정은 금속재료의 증착과 함께 평탄화(CMP) 공정이 함께 진행될 수 있기 때문에, 금속배선(270)을 형성하기 위한 공정이 간소화된다.
이후, 상기 제 2 컨택 플러그(272)로 그라운드 전압을 인가하기 위한 상부전극의 형성 공정 및 컬러필터등의 공정을 진행한다.
전술한 바와 같은 실시예의 이미지 센서의 제조 방법에 의해서, 포토 다이오드 영역을 관통하는 비아홀의 형성과 상기 비아홀 내에 포토 다이오드의 일부 도핑영역을 절연하기 위한 배리어 패턴의 형성이 함께 수행될 수 있어 포토 다이오드의 식각 공정 횟수를 줄이고, 상기 비아홀의 상부 개구영역의 사이즈를 유지할 수 있다.
도 1 내지 도 7은 본 발명의 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위한 도면.
도 8은 하드 마스크가 오버 식각된 후 컨택 플러그를 형성한 결과의 이미지를 도시한 도면.

Claims (7)

  1. 반도체 기판에 배선을 포함하는 회로를 형성하는 단계;
    상기 배선 상에 포토 다이오드를 형성하는 단계; 및
    상기 배선과 연결되는 제 1 컨택 플러그를 상기 포토 다이오드 내에 형성하는 단계;를 포함하고,
    상기 제 1 컨택 플러그를 형성하는 단계는,
    상기 포토 다이오드의 상부 영역을 식각함으로써, 상기 포토 다이오드에 식각홈을 형성하는 제 1 식각 공정과,
    상기 식각홈 내부 및 상기 포토 다이오드 상에 절연층을 형성하는 공정과,
    상기 식각홈에서 상기 절연층 및 상기 포토 다이오드를 관통하여 상기 배선의 일부면을 노출하는 제 1 비아홀을 형성하는 제 2 식각 공정과,
    상기 제 1 비아홀 내에 상기 제 1 컨택 플러그를 형성하는 공정을 포함하는 이미지 센서의 제조 방법.
  2. 제 1 항에 있어서,
    상기 제 2 식각 공정은, 상기 포토 다이오드 상부면에 형성된 제 1 절연층과, 상기 식각홈 내부에 채워진 제 2 절연층 및 상기 포토 다이오드를 식각하고,
    상기 제 2 식각 공정에 의해 형성되는 제 1 비아홀은 상기 제 1 식각 공정에 의해 형성된 식각홈의 사이즈보다 작게 형성되도록 하는 것을 특징으로 하는 이미 지 센서의 제조 방법.
  3. 제 1 항에 있어서,
    상기 절연층을 형성한 다음에는, 상기 절연층 내에 상기 포토 다이오드의 상부면 일부를 노출하는 제 2 비아홀을 형성하는 단계를 더 포함하고,
    상기 제 1 비아홀 내에 제 1 컨택 플러그를 형성하는 단계는, 상기 제 2 비아홀 내에 제 2 컨택 플러그를 형성시키는 공정도 함께 수행하는 것을 특징으로 하는 이미지 센서의 제조 방법.
  4. 금속배선이 형성된 층간 절연막 상에 위치한 기판 내에, 이온주입공정을 통해서 제 1 불순물 영역과, 상기 제 1 불순물 영역 상에 제 2 불순물 영역을 갖는 포토 다이오드를 형성하는 단계;
    상기 포토 다이오드의 일부를 식각하여, 상기 포토 다이오드의 제 2 불순물 영역의 일 측면을 노출시키는 식각홈을 형성하는 단계;
    상기 식각홈 내부영역 및 상기 포토 다이오드 상부면 상에 절연층을 증착 형성하는 단계;
    상기 절연층을 패터닝하여 상기 제 2 불순물 영역의 상부면 일부를 노출시키는 제 2 비아홀을 형성하는 단계;
    상기 절연층 상에 감광 물질을 도포하고, 상기 감광 물질을 패터닝하는 단계;
    상기 감광 물질의 패턴을 이용한 식각 공정을 진행하여, 상기 식각홈에서 상기 절연층 및 상기 포토 다이오드를 관통하여 상기 금속배선의 일부면을 노출시키는 제 1 비아홀을 형성하는 단계; 및
    상기 감광 물질을 제거하고, 상기 제 1 비아홀 및 제 2 비아홀 각각에 제 1 컨택 플러그 및 제 2 컨택 플러그를 형성하는 단계;를 포함하는 이미지 센서의 제조 방법.
  5. 제 4 항에 있어서,
    상기 감광 물질을 패터닝하는 단계는, 후속되는 제 1 비아홀 형성공정에서 상기 식각홈 내에 형성된 절연층의 일부가 남아있도록 상기 감광 물질을 패터닝하는 것을 특징으로 하는 이미지 센서의 제조 방법.
  6. 제 4 항에 있어서,
    상기 감광 물질은 노보락(novolac)을 포함하는 에폭시 수지 혹은 열경화성 수지인 것을 특징으로 하는 이미지 센서의 제조 방법.
  7. 제 4 항에 있어서,
    상기 감광 물질은 솔벤트(solvent)를 첨가한 애싱 공정을 통하여 제거하는 것을 특징으로 하는 이미지 센서의 제조 방법.
KR1020080111419A 2008-11-11 2008-11-11 이미지 센서의 제조 방법 KR101053743B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080111419A KR101053743B1 (ko) 2008-11-11 2008-11-11 이미지 센서의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080111419A KR101053743B1 (ko) 2008-11-11 2008-11-11 이미지 센서의 제조 방법

Publications (2)

Publication Number Publication Date
KR20100052618A KR20100052618A (ko) 2010-05-20
KR101053743B1 true KR101053743B1 (ko) 2011-08-02

Family

ID=42277833

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080111419A KR101053743B1 (ko) 2008-11-11 2008-11-11 이미지 센서의 제조 방법

Country Status (1)

Country Link
KR (1) KR101053743B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11502123B2 (en) 2020-04-17 2022-11-15 Taiwan Semiconductor Manufacturing Company Limited Methods for forming image sensor devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060120260A (ko) * 2006-08-25 2006-11-24 에스.오.아이. 테크 실리콘 온 인슐레이터 테크놀로지스 광검출장치
KR20080050129A (ko) * 2006-12-01 2008-06-05 삼성전자주식회사 포토 다이오드 및 이를 채용한 이미지센서
KR20080093528A (ko) * 2007-04-17 2008-10-22 동부일렉트로닉스 주식회사 이미지 센서 및 그의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060120260A (ko) * 2006-08-25 2006-11-24 에스.오.아이. 테크 실리콘 온 인슐레이터 테크놀로지스 광검출장치
KR20080050129A (ko) * 2006-12-01 2008-06-05 삼성전자주식회사 포토 다이오드 및 이를 채용한 이미지센서
KR20080093528A (ko) * 2007-04-17 2008-10-22 동부일렉트로닉스 주식회사 이미지 센서 및 그의 제조방법

Also Published As

Publication number Publication date
KR20100052618A (ko) 2010-05-20

Similar Documents

Publication Publication Date Title
KR101016474B1 (ko) 이미지센서 및 그 제조방법
JP2009071310A (ja) イメージセンサー及びその製造方法
KR101053761B1 (ko) 이미지 센서의 제조 방법
KR100997343B1 (ko) 이미지센서 및 그 제조방법
KR101116574B1 (ko) 이미지 센서의 제조 방법
KR20100078112A (ko) 이미지센서 및 그 제조방법
US8154095B2 (en) Image sensor and method for manufacturing the same
KR20090072925A (ko) 이미지센서 및 그 제조방법
KR20100078111A (ko) 이미지센서 및 그 제조방법
KR101002158B1 (ko) 이미지센서 및 그 제조방법
US20100117174A1 (en) Method of manufacturing image sensor
KR101053743B1 (ko) 이미지 센서의 제조 방법
US20100079633A1 (en) Image sensor and manufacturing method of image sensor
US8153465B2 (en) Image sensor and method for manufacturing the same
KR101063651B1 (ko) 이미지센서 및 그 제조방법
KR20100036731A (ko) 이미지센서 및 그 제조방법
KR101024735B1 (ko) 이미지센서의 제조방법
KR20100078210A (ko) 이미지 센서 및 이의 제조 방법
KR20100078163A (ko) 이미지 센서 및 이의 제조 방법
US20100026864A1 (en) Image sensor and method for manufacturing the same
KR100882980B1 (ko) 이미지 센서 및 그 제조방법
KR101063728B1 (ko) 이미지센서 및 그 제조방법
KR20100078361A (ko) 이미지센서 및 그 제조방법
KR101016516B1 (ko) 이미지센서 제조방법
US20100120194A1 (en) Method of manufacturing image sensor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee