JP2018181910A - 光半導体装置の製造方法 - Google Patents

光半導体装置の製造方法 Download PDF

Info

Publication number
JP2018181910A
JP2018181910A JP2017074499A JP2017074499A JP2018181910A JP 2018181910 A JP2018181910 A JP 2018181910A JP 2017074499 A JP2017074499 A JP 2017074499A JP 2017074499 A JP2017074499 A JP 2017074499A JP 2018181910 A JP2018181910 A JP 2018181910A
Authority
JP
Japan
Prior art keywords
trench
layer
semiconductor substrate
semiconductor device
optical semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017074499A
Other languages
English (en)
Inventor
村松　雅治
Masaharu Muramatsu
雅治 村松
康人 宮▲崎▼
Yasuto Miyazaki
康人 宮▲崎▼
弘孝 高橋
Hirotaka Takahashi
弘孝 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP2017074499A priority Critical patent/JP2018181910A/ja
Priority to US15/942,759 priority patent/US20180286899A1/en
Priority to CN201810287582.4A priority patent/CN108695344A/zh
Publication of JP2018181910A publication Critical patent/JP2018181910A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1446—Devices controlled by radiation in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2225—Diffusion sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)

Abstract

【課題】開口の幅が狭く且つ深いトレンチであったとしても、トレンチの最深部にまでアキュムレーション層を確実に形成することができる光半導体装置の製造方法を提供する。
【解決手段】光半導体装置１の製造方法は、複数の光電変換部２を有する半導体基板３を準備する第１ステップと、第１ステップの後に、各光電変換部２を互いに隔てるように半導体基板３にトレンチ９を形成する第２ステップと、第２ステップの後に、気相成長法によってトレンチ９の内面９ａにボロン層１１を形成する第３ステップと、第３ステップの後に、ボロン層１１に熱拡散処理を施すことにより、トレンチ９の内面９ａに沿って半導体基板３にアキュムレーション層１２を形成する第４ステップと、を備える。
【選択図】図２

Description

本発明は、光半導体装置の製造方法に関する。
複数の光電変換部を有する半導体基板を備え、当該半導体基板に、各光電変換部を互いに隔てるようにトレンチが形成された光半導体装置が知られている（例えば、特許文献１参照）。
特開２００３−８６８２７号公報
上述したような光半導体装置においては、互いに隣り合う光電変換部の間隔を狭く維持しつつ、互いに隣り合う光電変換部間でのクロストークの発生をより確実に抑制するために、開口の幅が狭く且つ深いトレンチを形成することが望まれる場合がある。ただし、そのようなトレンチの形成時に、トレンチの内面に沿って半導体基板に欠陥が生じると、当該欠陥が暗電流を発生させる要因となるおそれがある。そこで、イオン注入によって、トレンチの内面に沿って半導体基板にアキュムレーション層を形成する場合がある。しかし、開口の幅が狭く且つ深いトレンチにおいては、イオン注入によってトレンチの最深部にまでアキュムレーション層を形成することは困難である。
本発明は、開口の幅が狭く且つ深いトレンチであったとしても、トレンチの最深部にまでアキュムレーション層を確実に形成することができる光半導体装置の製造方法を提供することを目的とする。
本発明の光半導体装置の製造方法は、複数の光電変換部を有する半導体基板を準備する第１ステップと、第１ステップの後に、複数の光電変換部のそれぞれを互いに隔てるように半導体基板にトレンチを形成する第２ステップと、第２ステップの後に、気相成長法によってトレンチの内面にボロン層を形成する第３ステップと、第３ステップの後に、ボロン層に熱拡散処理を施すことにより、トレンチの内面に沿って半導体基板にアキュムレーション層を形成する第４ステップと、を備える。
この光半導体装置の製造方法では、気相成長法によってトレンチの内面にボロン層を形成する。これにより、開口の幅が狭く且つ深いトレンチであったとしても、トレンチの内面にボロン層が等方的に形成される。したがって、当該ボロン層の熱拡散によって形成されたアキュムレーション層も、トレンチの内面に沿って半導体基板に均一に形成される。よって、この光半導体装置の製造方法によれば、開口の幅が狭く且つ深いトレンチであったとしても、トレンチの最深部にまでアキュムレーション層を確実に形成することができる。
本発明の光半導体装置の製造方法では、第２ステップにおいては、反応性イオンエッチングによって半導体基板にトレンチを形成してもよい。これによれば、開口の幅が狭く且つ深いトレンチを形成することができる。
本発明の光半導体装置の製造方法は、第４ステップの後に、トレンチ内に遮光層を形成する第５ステップを更に備えてもよい。これによれば、製造された光半導体装置において、互いに隣り合う光電変換部間でのクロストークの発生をより確実に抑制することができる。
本発明によれば、開口の幅が狭く且つ深いトレンチであったとしても、トレンチの最深部にまでアキュムレーション層を確実に形成することができる光半導体装置の製造方法を提供することが可能となる。
一実施形態の光半導体装置の平面図である。 図１に示されるII-II線に沿っての断面図である。 図１に示される光半導体装置の製造方法を説明するための断面図である。 図１に示される光半導体装置の製造方法を説明するための断面図である。 図１に示される光半導体装置の製造方法を説明するための断面図である。 図１に示される光半導体装置の製造方法を説明するための断面図である。 図１に示される光半導体装置の製造方法を説明するための断面図である。 図１に示される光半導体装置の製造方法を説明するための断面図である。
以下、本発明の実施形態について、図面を参照して詳細に説明する。なお、各図において同一又は相当部分には同一符号を付し、重複する部分を省略する。
図１及び図２に示されるように、光半導体装置１は、複数の光電変換部２を有する半導体基板３を備えている。複数の光電変換部２は、半導体基板３のうち表面３ａに沿った部分に複数の半導体層４がマトリックス状に形成されることにより、構成されている。各光電変換部２は、画素を構成している。つまり、光半導体装置１は、固体撮像装置である。半導体基板３は、例えばｐ型のシリコンからなる半導体基板（第１導電型の半導体基板）である。半導体層４は、例えばｎ型の不純物が添加された半導体層（第２導電型の半導体層）である。
半導体基板３の表面３ａには、複数の半導体層４を覆うように絶縁層５，６，７，８がこの順序で積層されている。絶縁層５，７，８は、例えばシリコン酸化膜である。絶縁層６は、例えばシリコン窒化膜である。絶縁層５，６，７は、例えばゲート絶縁膜等として機能する。絶縁層８は、例えば保護膜等として機能する。半導体基板３の表面３ａには、配線等（図示省略）も形成されている。
半導体基板３には、各光電変換部２を互いに隔てるようにトレンチ９が形成されている。トレンチ９は、半導体基板３の表面３ａに開口している。トレンチ９は、半導体基板３の表面３ａに垂直な方向から見た場合に、互いに隣り合う光電変換部２間を通るように格子状に形成されている。トレンチ９の開口の幅は、例えば０．５μｍ程度であり、トレンチ９の深さは、例えば１０μｍ程度である。
トレンチ９の内面（具体的には、側面及び底面）９ａには、ボロン層１１が形成されている。ボロン層１１は、トレンチ９の内面９ａの全体を連続的に覆うように形成されている。半導体基板３のうちトレンチ９の内面９ａに沿った部分には、アキュムレーション層１２が形成されている。アキュムレーション層１２は、半導体基板３のうちトレンチ９の内面９ａに沿った部分にボロン層１１の一部が拡散された層である。半導体基板３のうちトレンチ９の内面９ａに沿った部分にアキュムレーション層１２が形成されていることで、トレンチ９の内面９ａに沿って半導体基板３に生じた欠陥に起因する暗電流の発生が抑制される。
絶縁層７は、半導体基板３の表面３ａからトレンチ９内に至っており、トレンチ９内においてボロン層１１を覆っている。トレンチ９内において、絶縁層７上には、遮光層１３が形成されている。遮光層１３は、絶縁層８によって覆われている。遮光層１３は、例えばタングステン又はポリシリコン等の遮光性材料が絶縁層７を介してトレンチ９内に充填されることにより、構成されている。ボロン層１１と遮光層１３との間に絶縁層７が介在させられることで、遮光層１３がボロン層１１及び半導体基板３から電気的に絶縁されている。そのため、トレンチ９を挟んで互いに隣り合う光電変換部２において、遮光層１３を介して電気的なリークが生じるのを防止することができる。各光電変換部２を互いに隔てるように半導体基板３にトレンチ９が形成されていることに加え、トレンチ９内に遮光層１３が形成されていることで、互いに隣り合う光電変換部２間でのクロストークの発生がより確実に抑制される。なお、絶縁層７と遮光層１３との間に、遮光層１３の密着性を高めるためのバッファー層が設けられてもよい。当該バッファー層は、例えば、絶縁層７上にＴｉＮ及びＴｉをこの順序で積層することにより、構成される。
以上のように構成された光半導体装置１の製造方法について説明する。まず、図３に示されるように、複数の光電変換部２を有する半導体基板３を準備する（第１ステップ）。続いて、半導体基板３の表面３ａに絶縁層５，６を順次に積層する。続いて、図４に示されるように、絶縁層６上にレジスト層５０を形成し、フォトエッチングによって、トレンチ９の開口に対応するスリット状の開口５０ａをレジスト層５０に形成する。続いて、プラズマエッチングによって、開口５０ａに対応するスリット状の開口６ａ，５ａを絶縁層６，５にそれぞれ形成する。続いて（第１ステップの後に）、反応性イオンエッチング（ＲＩＥ）によって半導体基板３にトレンチ９を形成する（第２ステップ）。これにより、各光電変換部２を互いに隔てるように半導体基板３にトレンチ９が形成される。
続いて（第２ステップの後に）、レジスト層５０を除去し、図５に示されるように、気相成長法によってトレンチ９の内面９ａにボロン層１１を形成する（第３ステップ）。ボロン層１１は、例えばＣＶＤ（Chemical Vapor Deposition）エピタキシャル成長等の気相成長法によって、トレンチ９の内面９ａに数ｎｍ〜数十ｎｍの厚さで等方的に形成される。続いて（第３ステップの後に）、図６に示されるように、ボロン層１１に熱拡散処理を施すことにより、トレンチ９の内面９ａに沿って半導体基板３にアキュムレーション層１２を形成する（第４ステップ）。
続いて、図７に示されるように、絶縁層６上及びボロン層１１上に絶縁層７を積層する。続いて（第４ステップの後に）、図８に示されるように、例えばタングステン又はポリシリコン等の遮光性材料を、絶縁層７を介してトレンチ９内に充填することにより、トレンチ９内に遮光層１３を形成する（第５ステップ）。このとき、トレンチ９の開口の幅が絶縁層７によって制限されているため、遮光性材料のトレンチ９内への充填がムラ無く好適に行われる。続いて、エッチバックによって遮光層１３を平坦化し、図２に示されるように、遮光層１３を覆うように絶縁層７上に絶縁層８を積層する。以上により、光半導体装置１を得る。
上述した光半導体装置１の製造方法では、気相成長法によってトレンチ９の内面９ａにボロン層１１を形成する。これにより、開口の幅が狭く且つ深いトレンチ９であったとしても、トレンチ９の内面９ａにボロン層１１が等方的に形成される。したがって、当該ボロン層１１の熱拡散によって形成されたアキュムレーション層１２も、トレンチ９の内面９ａに沿って半導体基板３に均一に形成される。よって、光半導体装置１の製造方法によれば、開口の幅が狭く且つ深いトレンチ９であったとしても、トレンチ９の最深部にまでアキュムレーション層１２を確実に形成することができる。
また、上述した光半導体装置１の製造方法では、反応性イオンエッチングによって半導体基板３にトレンチ９を形成する。これにより、開口の幅が狭く且つ深いトレンチ９を形成することができる。なお、反応性イオンエッチングを実施すると、トレンチ９の内面９ａに沿って半導体基板３に欠陥が生じ易いため、トレンチ９の最深部にまでアキュムレーション層１２を確実に形成することができるこの製造方法は特に有効である。
また、上述した光半導体装置１の製造方法では、トレンチ９内に遮光層１３を形成する。これにより、製造された光半導体装置１において、互いに隣り合う光電変換部２間でのクロストークの発生をより確実に抑制することができる。
以上、本発明の一実施形態について説明したが、本発明は、上述した実施形態に限られない。例えば、半導体基板３の表面３ａに垂直な方向から見た場合に、各光電変換部２を囲むように複数のトレンチ９がそれぞれ環状に形成されていてもよい。また、トレンチ９内に遮光層１３を形成しなくてもよい。その場合にも、各光電変換部２を互いに隔てるように半導体基板３にトレンチ９を形成すれば、互いに隣り合う光電変換部２間でのクロストークの発生を抑制することができる。また、光半導体装置１が固体撮像装置である場合、表面入射型であってもよいし、裏面入射型であってもよい。
１…光半導体装置、２…光電変換部、３…半導体基板、９…トレンチ、９ａ…内面、１１…ボロン層、１２…アキュムレーション層、１３…遮光層。

Claims (3)

  1. 複数の光電変換部を有する半導体基板を準備する第１ステップと、
    前記第１ステップの後に、前記複数の光電変換部のそれぞれを互いに隔てるように前記半導体基板にトレンチを形成する第２ステップと、
    前記第２ステップの後に、気相成長法によって前記トレンチの内面にボロン層を形成する第３ステップと、
    前記第３ステップの後に、前記ボロン層に熱拡散処理を施すことにより、前記トレンチの前記内面に沿って前記半導体基板にアキュムレーション層を形成する第４ステップと、を備える、光半導体装置の製造方法。
  2. 前記第２ステップにおいては、反応性イオンエッチングによって前記半導体基板に前記トレンチを形成する、請求項１に記載の光半導体装置の製造方法。
  3. 前記第４ステップの後に、前記トレンチ内に遮光層を形成する第５ステップを更に備える、請求項１又は２に記載の光半導体装置の製造方法。
JP2017074499A 2017-04-04 2017-04-04 光半導体装置の製造方法 Pending JP2018181910A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017074499A JP2018181910A (ja) 2017-04-04 2017-04-04 光半導体装置の製造方法
US15/942,759 US20180286899A1 (en) 2017-04-04 2018-04-02 Method of manufacturing optical semiconductor device
CN201810287582.4A CN108695344A (zh) 2017-04-04 2018-04-03 光半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017074499A JP2018181910A (ja) 2017-04-04 2017-04-04 光半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2018181910A true JP2018181910A (ja) 2018-11-15

Family

ID=63670853

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017074499A Pending JP2018181910A (ja) 2017-04-04 2017-04-04 光半導体装置の製造方法

Country Status (3)

Country Link
US (1) US20180286899A1 (ja)
JP (1) JP2018181910A (ja)
CN (1) CN108695344A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6303803B2 (ja) 2013-07-03 2018-04-04 ソニー株式会社 固体撮像装置およびその製造方法
US10658410B2 (en) * 2018-08-27 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor having improved full well capacity and related method of formation

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07240534A (ja) * 1993-03-16 1995-09-12 Seiko Instr Inc 光電変換半導体装置及びその製造方法
JPH08172214A (ja) * 1994-08-24 1996-07-02 Seiko Instr Inc 光電変換半導体装置の製造方法
JP2002057318A (ja) * 2000-08-07 2002-02-22 Sony Corp 固体撮像素子及びその製造方法
JP2008300693A (ja) * 2007-05-31 2008-12-11 Sharp Corp Ｃｍｏｓ型固体撮像装置およびその製造方法、電子情報機器
JP2015088568A (ja) * 2013-10-29 2015-05-07 株式会社東芝 固体撮像装置および固体撮像装置の製造方法
JP2016082067A (ja) * 2014-10-16 2016-05-16 株式会社東芝 固体撮像装置および固体撮像装置の製造方法
JP2016100347A (ja) * 2014-11-18 2016-05-30 ソニー株式会社 固体撮像装置及びその製造方法、並びに電子機器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01132176A (ja) * 1987-11-18 1989-05-24 Canon Inc 光電変換装置
JP2003086827A (ja) * 2001-09-12 2003-03-20 Hamamatsu Photonics Kk ホトダイオードアレイ、固体撮像装置、及び、放射線検出器
ITTO20080046A1 (it) * 2008-01-18 2009-07-19 St Microelectronics Srl Schiera di fotodiodi operanti in modalita' geiger reciprocamente isolati e relativo procedimento di fabbricazione
JP5810551B2 (ja) * 2011-02-25 2015-11-11 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
JP2014130922A (ja) * 2012-12-28 2014-07-10 Toshiba Corp 半導体装置及びその製造方法
KR20150118638A (ko) * 2014-04-14 2015-10-23 에스케이하이닉스 주식회사 이미지 센서 및 그 제조 방법
US9559134B2 (en) * 2014-12-09 2017-01-31 Taiwan Semiconductor Manufacturing Co., Ltd. Deep trench spacing isolation for complementary metal-oxide-semiconductor (CMOS) image sensors
KR102367384B1 (ko) * 2015-01-13 2022-02-25 삼성전자주식회사 이미지 센서 및 그 형성 방법
FR3049389A1 (fr) * 2016-03-22 2017-09-29 St Microelectronics Crolles 2 Sas Mur d'isolement et son procede de fabrication
JP6808348B2 (ja) * 2016-04-28 2021-01-06 キヤノン株式会社 光電変換装置およびカメラ
JP2017224741A (ja) * 2016-06-16 2017-12-21 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2018181911A (ja) * 2017-04-04 2018-11-15 浜松ホトニクス株式会社 光半導体装置
KR102551489B1 (ko) * 2017-10-13 2023-07-04 삼성전자주식회사 이미지 센서
US10825853B2 (en) * 2017-11-09 2020-11-03 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor image sensor device with deep trench isolations and method for manufacturing the same
US10658409B2 (en) * 2017-11-17 2020-05-19 Taiwan Semiconductor Manufacturing Company Ltd. U. Semiconductor structure and method of manufacturing the same
JP6779929B2 (ja) * 2018-02-09 2020-11-04 キヤノン株式会社 光電変換装置および機器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07240534A (ja) * 1993-03-16 1995-09-12 Seiko Instr Inc 光電変換半導体装置及びその製造方法
JPH08172214A (ja) * 1994-08-24 1996-07-02 Seiko Instr Inc 光電変換半導体装置の製造方法
JP2002057318A (ja) * 2000-08-07 2002-02-22 Sony Corp 固体撮像素子及びその製造方法
JP2008300693A (ja) * 2007-05-31 2008-12-11 Sharp Corp Ｃｍｏｓ型固体撮像装置およびその製造方法、電子情報機器
JP2015088568A (ja) * 2013-10-29 2015-05-07 株式会社東芝 固体撮像装置および固体撮像装置の製造方法
JP2016082067A (ja) * 2014-10-16 2016-05-16 株式会社東芝 固体撮像装置および固体撮像装置の製造方法
JP2016100347A (ja) * 2014-11-18 2016-05-30 ソニー株式会社 固体撮像装置及びその製造方法、並びに電子機器

Also Published As

Publication number Publication date
CN108695344A (zh) 2018-10-23
US20180286899A1 (en) 2018-10-04

Similar Documents

Publication Publication Date Title
CN107017167B (zh) 具有屏蔽栅的沟槽栅器件的制造方法
JP6130755B2 (ja) 半導体装置およびその製造方法
US9240345B2 (en) Shallow trench isolation structure having air gap, CMOS image sensor using the same and method of manufacturing CMOS image sensor
TWI301328B (en) Semiconductor and manufacturing method of the same
US8659060B2 (en) Solid-state imaging device and manufacturing method thereof
TWI677082B (zh) 改善快門效率的影像感測器裝置及其製造方法
TWI531053B (zh) 半導體裝置與其形成方法與影像感測裝置
TWI278106B (en) Image sensor with improved charge transfer efficiency and method for fabricating the same
US8704282B2 (en) Method for forming a back-side illuminated image sensor
JP2013183161A (ja) 裏面照射型センサデバイスおよびその製造方法
US9520435B2 (en) Image sensor illuminated and connected on its back side
JP2017045776A (ja) 半導体装置およびその製造方法
KR20190124963A (ko) 후면 조사형 이미지 센서 및 그 제조 방법
US11088190B2 (en) Optical semiconductor device
JP2016063004A (ja) 半導体装置及びその製造方法
WO2019039304A1 (ja) 半導体装置およびその製造方法
JP2018181910A (ja) 光半導体装置の製造方法
JP6740982B2 (ja) 半導体装置
JP5199545B2 (ja) イメージセンサおよびその製造方法
JP2017107950A (ja) 光電変換装置およびその製造方法
JP2016174038A (ja) 固体撮像装置及びその製造方法
US20200152674A1 (en) Image sensor and method for manufacturing image sensor
JP2012069641A (ja) 固体撮像装置及びその製造方法
JP2009094113A (ja) 半導体装置
JP6740983B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201124

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210831

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20211027

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220301