JPH08172214A - 光電変換半導体装置の製造方法 - Google Patents
光電変換半導体装置の製造方法Info
- Publication number
- JPH08172214A JPH08172214A JP6199888A JP19988894A JPH08172214A JP H08172214 A JPH08172214 A JP H08172214A JP 6199888 A JP6199888 A JP 6199888A JP 19988894 A JP19988894 A JP 19988894A JP H08172214 A JPH08172214 A JP H08172214A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- type impurity
- boron
- film
- impurity region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【目的】 暗電流の小さなすぐれた光電変換半導体装置
を実現する。 【構成】 Ｎ- 型半導体基板１にＰ+ 型不純物領域２が
形成されアノード電極６とカソード電極７の間の部分あ
るいはカソード電極７の周辺部はコンタクト部以外のシ
リコンの上に酸化膜５とその上に窒化膜９が形成されて
いる。
を実現する。 【構成】 Ｎ- 型半導体基板１にＰ+ 型不純物領域２が
形成されアノード電極６とカソード電極７の間の部分あ
るいはカソード電極７の周辺部はコンタクト部以外のシ
リコンの上に酸化膜５とその上に窒化膜９が形成されて
いる。
Description
【０００５】
【産業上の利用分野】本発明は光電変換半導体装置とそ
の製造方法および応用に関するものである。
の製造方法および応用に関するものである。
【０００６】
【従来の技術】従来、このような分野の半導体装置とし
ては、図３に断面図として図示するごとく、第１導電型
半導体基板たるＮ- 型半導体基板１に第２導電型半導体
不純物領域たるＰ+ 型不純物領域２を持つものが知られ
ている。
ては、図３に断面図として図示するごとく、第１導電型
半導体基板たるＮ- 型半導体基板１に第２導電型半導体
不純物領域たるＰ+ 型不純物領域２を持つものが知られ
ている。
【０００７】Ｐ+ 型不純物領域２にはアノード電極６が
形成されカソード電極７としては図示するようにＰ+ 型
不純物領域２と同一の面に形成されたチャンネルストッ
パーとなるＮ+ 型不純物領域４で取ってもかまわない。
各電極のコンタクト部以外のアノード電極６とカソード
電極７の間には熱酸化により形成されたＳｉＯ2 を主と
する酸化膜５およびＰ+ 型不純物領域２の表面には反射
をできるだけ小さくなるようにＣＶＤなどで酸化膜８が
形成されている。
形成されカソード電極７としては図示するようにＰ+ 型
不純物領域２と同一の面に形成されたチャンネルストッ
パーとなるＮ+ 型不純物領域４で取ってもかまわない。
各電極のコンタクト部以外のアノード電極６とカソード
電極７の間には熱酸化により形成されたＳｉＯ2 を主と
する酸化膜５およびＰ+ 型不純物領域２の表面には反射
をできるだけ小さくなるようにＣＶＤなどで酸化膜８が
形成されている。
【０００８】図示するごとく、Ｐ+ 型不純物領域２の存
在する側（面）を表面と称するなら裏面には基板より高
い濃度のＮ型である裏面のＮ+ 型不純物領域３がありＰ
+ −Ｎ- Ｎ+ よりなるＰＮ接合を形成しＰＩＮダイオー
ドと称される半導体装置である。
在する側（面）を表面と称するなら裏面には基板より高
い濃度のＮ型である裏面のＮ+ 型不純物領域３がありＰ
+ −Ｎ- Ｎ+ よりなるＰＮ接合を形成しＰＩＮダイオー
ドと称される半導体装置である。
【０００９】Ｎ- 型半導体基板１の不純物濃度が１×１
０12ａｔｍｓ／ｃｍ3 から１×１０13ａｔｍｓ／ｃｍ3
程度のものをさしてイントリンシック（ｉｎｔｒｉｎｓ
ｉｃ、真性半導体）のｉをとってＰＩＮと称されるもの
である。ここで、Ｎ- ，Ｎ+ ，Ｐ+ などはそれぞれの導
電型不純物においてＮあるいはＰより−は不純物濃度が
低いことを、＋は高いことを意味している。
０12ａｔｍｓ／ｃｍ3 から１×１０13ａｔｍｓ／ｃｍ3
程度のものをさしてイントリンシック（ｉｎｔｒｉｎｓ
ｉｃ、真性半導体）のｉをとってＰＩＮと称されるもの
である。ここで、Ｎ- ，Ｎ+ ，Ｐ+ などはそれぞれの導
電型不純物においてＮあるいはＰより−は不純物濃度が
低いことを、＋は高いことを意味している。
【００１０】ｉ層は不純物濃度が低くまた厚さとしては
数１０〜数１００μｍであり、ＰＮ接合に逆バイアスを
加えた時の空乏層の伸びが大きく、検出する光や放射線
のエネルギーの範囲が大きく取れることや、比較的大き
なバイアスを加えることができ、その時の接合容量が少
ないという点から高速応答に適しており、広く使われて
いる。
数１０〜数１００μｍであり、ＰＮ接合に逆バイアスを
加えた時の空乏層の伸びが大きく、検出する光や放射線
のエネルギーの範囲が大きく取れることや、比較的大き
なバイアスを加えることができ、その時の接合容量が少
ないという点から高速応答に適しており、広く使われて
いる。
【００１１】
【発明が解決しようとする課題】従来のＰＩＮフォトダ
イオードは前述してきたような構造を取っているため暗
電流が大きいという課題があった。
イオードは前述してきたような構造を取っているため暗
電流が大きいという課題があった。
【００１２】
【課題を解決するための手段】前記課題を解決するた
め、本発明では以下の手段を取った。第１の手段とし
て、Ｐ+ 型不純物領域の形成工程でマスクとしてシリコ
ンの上に酸化膜を形成し、さらにその上に窒化膜を形成
する。
め、本発明では以下の手段を取った。第１の手段とし
て、Ｐ+ 型不純物領域の形成工程でマスクとしてシリコ
ンの上に酸化膜を形成し、さらにその上に窒化膜を形成
する。
【００１３】第２の手段として、マスクとして利用した
窒化膜をコンタクト部以外残しておく。第３の手段とし
て、Ｐ+ 型不純物領域形成を、半導体基板表面の自然酸
化膜を除去し化学的に活性な表面を露出させる工程と、
この活性な表面にガス状のボロン元素を含む化合物を供
給し、ボロン元素あるいはボロン化合物層を形成する工
程と、この層を不純物拡散源とした固相拡散および不純
物の活性化を行う工程とから成る製造方法を取る。
窒化膜をコンタクト部以外残しておく。第３の手段とし
て、Ｐ+ 型不純物領域形成を、半導体基板表面の自然酸
化膜を除去し化学的に活性な表面を露出させる工程と、
この活性な表面にガス状のボロン元素を含む化合物を供
給し、ボロン元素あるいはボロン化合物層を形成する工
程と、この層を不純物拡散源とした固相拡散および不純
物の活性化を行う工程とから成る製造方法を取る。
【００１４】
【作用】前記、手段を取ることで以下の作用が得られ
る。第１の手段により、高濃度の不純物をドーピングで
き、かつ欠陥の少ない接合層が形成でき、暗電流を減少
できる。
る。第１の手段により、高濃度の不純物をドーピングで
き、かつ欠陥の少ない接合層が形成でき、暗電流を減少
できる。
【００１５】第２の手段により、表面および酸化膜の欠
陥に起因する暗電流を減少できる。また、マスクとして
利用した窒化膜を利用することで工程が簡易になる。第
３の手段により欠陥の少ない接合層が形成でき、空乏層
が伸びやすくなる。
陥に起因する暗電流を減少できる。また、マスクとして
利用した窒化膜を利用することで工程が簡易になる。第
３の手段により欠陥の少ない接合層が形成でき、空乏層
が伸びやすくなる。
【００１６】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図１は、本発明にかかる光電変換半導体装
置の実施例のＰＩＮフォトダイオードを示す平面図であ
る。
に説明する。図１は、本発明にかかる光電変換半導体装
置の実施例のＰＩＮフォトダイオードを示す平面図であ
る。
【００１７】Ｎ- 型半導体基板１にＰ+ 型不純物領域２
が形成され周辺にはアノード電極６が形成されている。
さらにその外側にはチャンネルストッパーとなるＮ+ 型
不純物領域４にカソード電極７が形成されている。Ｐ+
型不純物領域２の上には無反射膜となるように厚みを制
御されたＣＶＤで形成されたＳｉＯ2 よりなる酸化膜８
がある。
が形成され周辺にはアノード電極６が形成されている。
さらにその外側にはチャンネルストッパーとなるＮ+ 型
不純物領域４にカソード電極７が形成されている。Ｐ+
型不純物領域２の上には無反射膜となるように厚みを制
御されたＣＶＤで形成されたＳｉＯ2 よりなる酸化膜８
がある。
【００１８】アノード電極６とカソード電極７の間の部
分あるいはカソード電極７の周辺部はコンタクト部以外
にシリコン（Ｎ- 型半導体基板あるいはＮ+ 型不純物領
域）の上には熱酸化により形成されたＳｉＯ2 を主とす
る（ＣＶＤによるＳｉＯ2 層も含む）酸化膜５とそのう
えＳｉ3 Ｎ4 を主とする窒化膜９が形成されている。
分あるいはカソード電極７の周辺部はコンタクト部以外
にシリコン（Ｎ- 型半導体基板あるいはＮ+ 型不純物領
域）の上には熱酸化により形成されたＳｉＯ2 を主とす
る（ＣＶＤによるＳｉＯ2 層も含む）酸化膜５とそのう
えＳｉ3 Ｎ4 を主とする窒化膜９が形成されている。
【００１９】カソード電極は裏面のＮ+ 型不純物領域３
からとってもかまわない。図３の（ａ）〜（ｄ）はこの
ような本発明にかかる光電変換半導体装置のＰ+型不純
物領域形成のための製造工程を示す工程順の断面図であ
る。まず図３（ａ）に示すように、Ｎ- 型半導体基板１
の表面に熱酸化により酸化膜３１をその上にＣＶＤでＳ
ｉ3 Ｎ4 を主とする窒化膜３２を形成しこれをパターニ
ングし、窒化膜３２（および酸化膜３１）をマスクにし
てＰ+ 型不純物領域形成する。
からとってもかまわない。図３の（ａ）〜（ｄ）はこの
ような本発明にかかる光電変換半導体装置のＰ+型不純
物領域形成のための製造工程を示す工程順の断面図であ
る。まず図３（ａ）に示すように、Ｎ- 型半導体基板１
の表面に熱酸化により酸化膜３１をその上にＣＶＤでＳ
ｉ3 Ｎ4 を主とする窒化膜３２を形成しこれをパターニ
ングし、窒化膜３２（および酸化膜３１）をマスクにし
てＰ+ 型不純物領域形成する。
【００２０】そのためには図３（ｂ）に示すように、ま
ず開口部の表面の自然酸化膜３３を除去してシリコンの
活性表面を露出する。それは例えば次の方法による。す
なわち、０．５％ＨＦ程度の希フッ酸に基板を浸漬し
て、表面に自然酸化膜が形成され難くした後、基板を真
空装置内におき、８００℃以上に加熱し、バックグラウ
ンド圧力１０-6Ｔｏｒｒ以下で１０分以上保持する。そ
の際水素ガスを導入するのが望ましい。
ず開口部の表面の自然酸化膜３３を除去してシリコンの
活性表面を露出する。それは例えば次の方法による。す
なわち、０．５％ＨＦ程度の希フッ酸に基板を浸漬し
て、表面に自然酸化膜が形成され難くした後、基板を真
空装置内におき、８００℃以上に加熱し、バックグラウ
ンド圧力１０-6Ｔｏｒｒ以下で１０分以上保持する。そ
の際水素ガスを導入するのが望ましい。
【００２１】次に図３（ｃ）に示すように、Ｎ- 型半導
体基板１の活性表面に対しＢ2 Ｈ6ガスなどのボロンの
化合物ガスを導入し、ボロンあるいはボロンシリサイド
膜３４を形成する。この工程では、Ｂ2 Ｈ6 ガスの導入
圧力と導入時間の積が３×１０-2Ｔｏｒｒ・ｓｅｃ以上
となるようにガスを導入すると制御性の高いドーピング
ができる。
体基板１の活性表面に対しＢ2 Ｈ6ガスなどのボロンの
化合物ガスを導入し、ボロンあるいはボロンシリサイド
膜３４を形成する。この工程では、Ｂ2 Ｈ6 ガスの導入
圧力と導入時間の積が３×１０-2Ｔｏｒｒ・ｓｅｃ以上
となるようにガスを導入すると制御性の高いドーピング
ができる。
【００２２】Ｂ2 Ｈ6 ガス導入時の基板温度が３００℃
〜７００℃の場合には、ボロンの膜が、７００℃以上で
はボロンシリサイドの膜が形成される。前記したＢ2 Ｈ
6 ガスの導入条件では、基板温度６００℃の場合、約１
０ｎｍのボロン膜が堆積され、基板温度８００℃の場合
には、ほぼ同じ膜厚のボロンシリサイド膜が形成され
る。ボロン膜、ボロンシリサイド膜ともに１０ｎｍ以上
形成すると、それらの拡散源からＳｉへの拡散は、拡散
温度での固溶限で決まる表面濃度一定の拡散となり、均
一で制御性の高いドーピングが可能になる。
〜７００℃の場合には、ボロンの膜が、７００℃以上で
はボロンシリサイドの膜が形成される。前記したＢ2 Ｈ
6 ガスの導入条件では、基板温度６００℃の場合、約１
０ｎｍのボロン膜が堆積され、基板温度８００℃の場合
には、ほぼ同じ膜厚のボロンシリサイド膜が形成され
る。ボロン膜、ボロンシリサイド膜ともに１０ｎｍ以上
形成すると、それらの拡散源からＳｉへの拡散は、拡散
温度での固溶限で決まる表面濃度一定の拡散となり、均
一で制御性の高いドーピングが可能になる。
【００２３】また、ボロンの堆積は熱ＣＶＤであるが、
ボロンシリサイドの形成はＢ2 Ｈ6ガス中のボロンとＳ
ｉとの反応によるものでＣＶＤとは全く異なる。ボロン
シリサイド膜はボロン膜より安定であり、ボロンシリサ
イド膜の方が、より制御性の高い拡散を行える。
ボロンシリサイドの形成はＢ2 Ｈ6ガス中のボロンとＳ
ｉとの反応によるものでＣＶＤとは全く異なる。ボロン
シリサイド膜はボロン膜より安定であり、ボロンシリサ
イド膜の方が、より制御性の高い拡散を行える。
【００２４】窒化膜３２は、Ｎ- 型半導体基板１表面に
ボロンがドーピングされるのを防止するために有効であ
り、酸化膜３１だけではマスクとして不十分である。以
上で述べた方法でボロンまたはボロンシリサイドの膜を
形成すると、溝の内壁のような立体的な構造がある場合
でも均一な厚さの膜となる。
ボロンがドーピングされるのを防止するために有効であ
り、酸化膜３１だけではマスクとして不十分である。以
上で述べた方法でボロンまたはボロンシリサイドの膜を
形成すると、溝の内壁のような立体的な構造がある場合
でも均一な厚さの膜となる。
【００２５】バッチ処理で一度に大量の基板にボロンま
たはボロンシリサイドの膜を均一に形成できる。その
後、ジボランの導入を停止し、真空中で８００℃〜８５
０℃で３０分程度のアニールを行う、もしくはＲＴＡに
て１０５０℃〜１１００℃で５〜１０秒アニールを行う
ことで不純物原子の活性化と図３（ｄ）に示すようにＰ
+ 型不純物領域２の形成が同時に行われ表面に残ったボ
ロンシリサイド層をエッチングや酸化によって除去され
る。
たはボロンシリサイドの膜を均一に形成できる。その
後、ジボランの導入を停止し、真空中で８００℃〜８５
０℃で３０分程度のアニールを行う、もしくはＲＴＡに
て１０５０℃〜１１００℃で５〜１０秒アニールを行う
ことで不純物原子の活性化と図３（ｄ）に示すようにＰ
+ 型不純物領域２の形成が同時に行われ表面に残ったボ
ロンシリサイド層をエッチングや酸化によって除去され
る。
【００２６】このようにして、比抵抗５〜７ｋΩ・ｃｍ
で厚み３００μｍのＮ- 型半導体基板に１ｃｍ×１ｃｍ
のＰ+ 型不純物領域を形成したチップ寸法１１ｃｍ×１
１ｃｍのＰＩＮフォトダイオードを製作し、室温（ほぼ
２５℃）で１００Ｖで暗電流を測定したことろ２ｎＡあ
った。
で厚み３００μｍのＮ- 型半導体基板に１ｃｍ×１ｃｍ
のＰ+ 型不純物領域を形成したチップ寸法１１ｃｍ×１
１ｃｍのＰＩＮフォトダイオードを製作し、室温（ほぼ
２５℃）で１００Ｖで暗電流を測定したことろ２ｎＡあ
った。
【００２７】この場合、Ｐ+ 型不純物領域形成後窒化膜
を除去し、従来のＰＩＮフォトダイオードと同じ構造に
し室温で１００Ｖで暗電流を測定したところ５ｎＡあっ
た。上記本発明のＰ+ 型不純物領域形成方法により窒化
膜を形成しないで同様のＰＩＮフォトダイオードを製作
し室温（ほぼ２５℃）で１００Ｖで暗電流を測定したと
ころ２５ｎＡあった。
を除去し、従来のＰＩＮフォトダイオードと同じ構造に
し室温で１００Ｖで暗電流を測定したところ５ｎＡあっ
た。上記本発明のＰ+ 型不純物領域形成方法により窒化
膜を形成しないで同様のＰＩＮフォトダイオードを製作
し室温（ほぼ２５℃）で１００Ｖで暗電流を測定したと
ころ２５ｎＡあった。
【００２８】また、窒化膜をマスクにイオン注入により
Ｐ+ 型不純物領域形成しコンタクト以外の窒化膜を残し
た本発明の別の実施例では、同じＮ- 型半導体基板を使
用し同じ寸法でＰＩＮフォトダイオードを製作し室温
（ほぼ２５℃）で１００Ｖで暗電流を測定したところ６
ｎＡであった。
Ｐ+ 型不純物領域形成しコンタクト以外の窒化膜を残し
た本発明の別の実施例では、同じＮ- 型半導体基板を使
用し同じ寸法でＰＩＮフォトダイオードを製作し室温
（ほぼ２５℃）で１００Ｖで暗電流を測定したところ６
ｎＡであった。
【００２９】一方、従来の構造のＰＩＮフォトダイオー
ドをマスクとして窒化膜を形成しないでイオン注入によ
りＰ+ 型不純物領域を形成した場合、同じＮ- 型半導体
基板を使用し同じ寸法で製作し室温（ほぼ２５℃）で１
００Ｖで暗電流を測定したところ１２ｎＡであった。
ドをマスクとして窒化膜を形成しないでイオン注入によ
りＰ+ 型不純物領域を形成した場合、同じＮ- 型半導体
基板を使用し同じ寸法で製作し室温（ほぼ２５℃）で１
００Ｖで暗電流を測定したところ１２ｎＡであった。
【００３０】このように、Ｐ+ 型不純物領域形成として
イオン注入やＢＮやモノシラン（ＳｉＨ4 ）とジボラン
（Ｂ2 Ｈ6 ）のＣＶＤによるボロンシリケートガラス
（ＢＳＧ）を利用しても窒化膜をマスクとすることおよ
びコンタクト以外の窒化膜を最終的に残しておくことの
効果はあるが、特に窒化膜をマスクとすることは本発明
のＰ+ 型不純物領域形成方法に大きな効果があり、また
本発明のＰ+ 型不純物領域形成方法は実施例のような比
抵抗が１ｋΩ・ｃｍをこえるような高抵抗基板でもプロ
セスの影響による比抵抗の低下がほとんどなく、空乏層
の伸びやすいＰＩＮフォトダイオードを得ることができ
る。
イオン注入やＢＮやモノシラン（ＳｉＨ4 ）とジボラン
（Ｂ2 Ｈ6 ）のＣＶＤによるボロンシリケートガラス
（ＢＳＧ）を利用しても窒化膜をマスクとすることおよ
びコンタクト以外の窒化膜を最終的に残しておくことの
効果はあるが、特に窒化膜をマスクとすることは本発明
のＰ+ 型不純物領域形成方法に大きな効果があり、また
本発明のＰ+ 型不純物領域形成方法は実施例のような比
抵抗が１ｋΩ・ｃｍをこえるような高抵抗基板でもプロ
セスの影響による比抵抗の低下がほとんどなく、空乏層
の伸びやすいＰＩＮフォトダイオードを得ることができ
る。
【００３１】本発明のＰ+ 型不純物領域形成では窒化膜
をマスクとして形成しない場合、暗電流は極めて大きく
なる。
をマスクとして形成しない場合、暗電流は極めて大きく
なる。
【００３２】
【発明の効果】以上説明してきたように、本発明の製造
方法によれば、暗電流を小さなすぐれた光電変換半導体
装置を実現できる。
方法によれば、暗電流を小さなすぐれた光電変換半導体
装置を実現できる。
【図１】本発明による光電変換半導体装置の実施例のＰ
ＩＮフォトダイオードを示す断面図である。
ＩＮフォトダイオードを示す断面図である。
【図２】本発明のＰ+ 型不純物領域形成工程の断面図で
ある。
ある。
【図３】従来のＰＩＮフォトダイオードの平面図であ
る。
る。
１ Ｎ- 型半導体基板 ２ Ｐ+ 型不純物領域 ３ 裏面のＮ+ 型不純物領域 ４ Ｎ+ 型不純物領域 ５，８，３１ 酸化膜 ６ アノード電極 ７ カソード電極 ９，３２ 窒化膜 ３３ 自然酸化膜 ３４ ボロンあるいはボロンシリサイド膜
Claims (3)
- 【請求項１】 第１導電型シリコン半導体基板と第２導
電型不純物領域と酸化膜と電極を有する光電変換半導体
装置において、 前記第１導電型シリコン半導体基板の前記第２導電型不
純物領域を有する面の前記酸化膜と前記電極を有しない
部分に酸化膜と前記酸化膜の上に窒化膜を有することを
特徴とする光電変換半導体装置。 【０００３】 - 【請求項２】 第１導電型シリコン半導体基板と第２導
電型不純物領域と酸化膜と電極を有する光電変換半導体
装置の製造方法において、 前記第１導電型シリコン半導体基板の前記第２導電型不
純物領域を形成しない部分に酸化膜を形成する工程と、 前記酸化膜の上に窒化膜を形成する工程と、 前記第２導電型不純物領域を形成する工程からなること
を特徴とする光電変換半導体装置の製造方法。 【０００４】 - 【請求項３】 請求項２記載の光電変換半導体装置の製
造方法において、前記第２導電型不純物領域の形成工程
が、 前記第１導電型シリコン半導体基板の自然酸化膜を除去
し化学的に活性な表面を露出する工程と、 ガス状のボロン元素を含む化合物を供給し、前記活性な
表面にボロン元素またはボロン化合物から選ばれる層を
形成する工程と、 前記ボロン元素またはボロン化合物から選ばれる層を不
純物拡散源とし固相拡散と不純物の活性化を行う工程か
らなることを特徴とする光電変換半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6199888A JPH08172214A (ja) | 1994-08-24 | 1994-08-24 | 光電変換半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6199888A JPH08172214A (ja) | 1994-08-24 | 1994-08-24 | 光電変換半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08172214A true JPH08172214A (ja) | 1996-07-02 |
Family
ID=16415283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6199888A Pending JPH08172214A (ja) | 1994-08-24 | 1994-08-24 | 光電変換半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08172214A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7547619B2 (en) | 2002-09-20 | 2009-06-16 | Panasonic Corporation | Method of introducing impurity, device and element |
| CN108695344A (zh) * | 2017-04-04 | 2018-10-23 | 浜松光子学株式会社 | 光半导体装置的制造方法 |
-
1994
- 1994-08-24 JP JP6199888A patent/JPH08172214A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7547619B2 (en) | 2002-09-20 | 2009-06-16 | Panasonic Corporation | Method of introducing impurity, device and element |
| CN108695344A (zh) * | 2017-04-04 | 2018-10-23 | 浜松光子学株式会社 | 光半导体装置的制造方法 |
| JP2018181910A (ja) * | 2017-04-04 | 2018-11-15 | 浜松ホトニクス株式会社 | 光半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10957809B2 (en) | Solar cell having an emitter region with wide bandgap semiconductor material | |
| US9537030B2 (en) | Method of fabricating a solar cell with a tunnel dielectric layer | |
| TWI591837B (zh) | 使用矽奈米粒子之太陽能電池射極區製造 | |
| TWI580058B (zh) | 太陽能電池 | |
| US9099579B2 (en) | Photoelectric conversion device and manufacturing method thereof | |
| JPH02159775A (ja) | 半導体受光素子及びその製造方法 | |
| GB2077996A (en) | Method of manufacturing solar cells | |
| JP3193287B2 (ja) | 太陽電池 | |
| JPH08172214A (ja) | 光電変換半導体装置の製造方法 | |
| JP3346907B2 (ja) | 太陽電池及びその製造方法 | |
| CN115377243A (zh) | 光敏二极管的制备方法及半导体器件 | |
| KR20110007517A (ko) | 후면접합 구조의 태양전지 | |
| KR20170057388A (ko) | 간소화 침착 공정으로 제조한 태양 전지 | |
| JPH04262537A (ja) | 光電変換デバイスの製造方法 | |
| EP4213179A1 (en) | Method for manufacturing soi wafer, and soi wafer | |
| JPH08306699A (ja) | 半導体装置の製造方法 | |
| JPH0249030B2 (ja) | ||
| JPS63269562A (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JPH10303210A (ja) | 半導体集積回路の製造方法 | |
| JPH01276754A (ja) | Ｃｍｏｓ半導体装置の製造方法 | |
| JPH01303718A (ja) | 半導体への不純物導入方法 | |
| JPH03256368A (ja) | 光電気変換半導体装置及びその製造方法 | |
| JPH03102882A (ja) | 受光素子の製造方法 | |
| JPH0548128A (ja) | 光起電力装置及びその製造方法 |