JPH01303718A

JPH01303718A - 半導体への不純物導入方法

Info

Publication number: JPH01303718A
Application number: JP13272588A
Authority: JP
Inventors: Shinichi Muramatsu; 信一村松; Sunao Matsubara; 松原　直; Haruo Ito; 晴夫伊藤; Juichi Shimada; 嶋田　寿一; Shoji Yadori; 章二宿利
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1988-06-01
Filing date: 1988-06-01
Publication date: 1989-12-07

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は半導体装置の製造方法に係り、特に浅い不純物
層の形成方法に関する。

〔従来の技術〕

近年、半導体プロセス技術はドライ化及び低温化の方向
に進んでいる。また素子の微細化にともない、不純物ド
ーピング層は薄くなる傾向にあり、１０００〜２０００
人の厚さが要求されている。

さらには、平坦部だけではなく、トレンチ構造のような
部分の壁面へのドーピングも求められている。このため
、従来の拡散法やイオン打込み法では対応できず、最近
では第３１回応用物理学関係連合講演会講演予稿集２９
　ａ　−Ｔ−８，９（１９８４年３月２９日）に見られ
るようにプラズマを用いた低温不純物ドーピングが提案
されている。この方法では、低温で不純物が導入でき、
かつ段差を有する部分、たとえば溝構造においても、均
一にドーピングされることが知られている（第１９回固
定素子コンフエレンス、エクステンプイド・アブストラ
クト（１９８７年）、３１９頁から３２２頁）。

〔発明が解決しようとする課題〕

しかし、上記プラズマを用いた低温不純物ドーピングで
はドーパントとともに水素が基板中に拡散するという問
題があった。水素は半導体素子、特にＭＯ８素子の安定
性に問題となることが知られている。また、この方式で
は表面状態、汚染やエツチング残り等の影響が強く現れ
ることになる。

本発明の目的は上記のような不都合を低減し、薄い不純
物層を安定に形成することにある。

〔課題を解決するための手段〕

上記目的は、ドーピング・ガスをプラズマ放電させて半
導体基板中にドーパントを導入する方法において、ドー
パント・ガスと成膜ガス種、たとえばモノシラン等を混
在させてプラズマ放電させることにより、薄膜を堆積し
ながら半導体基板にドーピングすることにより達成され
る。

〔作用〕

プラズマを用いた、ドーピング不純物を含む堆積膜形成
においても、堆積の初期にはドーピングがプラズマを用
いた低温不純物ドーピングと同じように進む、しかし、
ある程度の膜厚になるとドーピングが進行しなくなるた
め一定の深さのドーピング層が再現性良く形成できる。

また、この後、熱処理を行うと、今度は形成した膜厚に
従って深さの異なるドーピング層が制御性良く形成でき
る。

さらに堆積層を水素を含まない材料、たとえば５ｉＯｚ
とすることにより、水素の拡散を防ぐこともできる。

〔実施例〕

以下、本発明の実施例を図面により説明する。

実施例１第２図に示すように、ｐ形Ｓｉ基板１上に、通常のＭＯ
３ＬＳＩ形成法によりフィールド酸化膜２．ゲート酸化
膜３、および多結晶Ｓｉゲート４を形成した。多結晶Ｓ
ｉゲート４はモノシランの熱ＣＶＩ）法で形成したが、
このとき反応ガス中には窒素希釈のジボランを混入させ
、Ｂを５　Ｘ　１０２０／ａ＋？含む多結晶Ｓｉとした
。成膜後、周知の光食刻法により多結晶Ｓｉゲート４の
形状とし、その後、熱酸化法により多結晶Ｓｉゲート４
の表面に熱酸化膜５を形成した後、表面から、酸化膜を
わずかにエツチングし、ソース・ドレイン領域６で基板
表面を露出させた。

次いで、第３図に示すように、プラズマ・ドーピング層
６ａとプラズマ堆積層６ｂをマイクロ波プラズマＣＶＤ
法により形成した１反応は、１００％モノシラン、水素
希釈の１％ジボラン、および水素ガスを反応装置に導入
し、反応圧力２Ｘ１０−’Ｔｏｒｒになるように排気を
行い、２　、４５　Ｇ　Ｈｚ　　のマイクロ波を２００
Ｗで導入し、かつ反応室内にＥＣＲ（電子サイクロトロ
ン共鳴）条件を満たす磁界を発生させてプラズマ放電を
生起せしめて行った。また、基板は２００℃に保った。

これによりボロンドープＳｉから成るプラズマ堆積層６
ｂを堆積速度０．２人／Ｓで１００人形成した。このと
き、ソース・ドレイン領域６のＳｉ基板側には、プラズ
マドーピング層６ａが３００人形成された。ドーピング
層表面のボロン濃度は１０２２／ｄ以上であり深さ方向
に減少するプロファイルを示した。また、プラズマ堆積
層６ｂ中でのボロン濃度は約１％であり、かつこの層は
結晶性を有し、比抵抗は０．１Ω・０ｍ以下であった。

Ｓｉのライトエツチングによりプラズマ堆積層６ｂを除
去した後、低温常圧ＣＶＤ法によりガラス膜７をリンガ
ラスで５００人形成し、光食刻法により、ソース・ドレ
イン領域６にコンタクトの穴あけを行った０次にＡｌｌ
電極８をスパッタ蒸着法により１μｍ厚さに形成し、光
食刻法により電極形状とした。

以上のプロセスにより、第１図に示した、３００人とい
う極薄のソース・ドレインを有するｎＭＯ５トランジス
タが形成できた。

このプロセスのドーピング特性を第４図に示す。

ドーピング時間が短く、ドーピング層＋堆積層の厚さが
薄い場合には、抵抗の低いドーピング層の厚さの増加に
よりシート抵抗は急激に低下する。

一方、ドーピング時間が長く、ドーピング層＋堆積層の
厚さが厚い場合には、堆積層が厚いため、ドーピング層
厚さは増加せず、シート抵抗の低下は堆積層厚さの増加
で定まった。

実施例２第５図、第６図に本発明のドーピング法を用いてトレン
チ構造のＭＯＳキャパシタを形成した実施例を示す。簡
略化のため、ＭＯＳキャパシタ作製プロセスのみを示す
。第５図に示すようｐ形Ｓｉ基板１１上に、ＳｉＯ２膜
をマスクとして用い、フッ素系の反応ガスによるドライ
エツチングで横幅１．５μｍ、深さ１．５μｍの溝１２
を形成した。マスクとして用いた５ｉＯｚ膜を除去した
後、マイクロ波プラズマＣＶＤ法により、１００％モノ
シランと水素希釈の１％ホスフィンおよび水素ガスを反
応圧力２　Ｘ　１０−’Ｔｏｒｒ、放電電力２００Ｗで
反応装置に導入し、リンドープＳｉ膜１３を形成した。

このとき堆積速度は０．２人／Ｓとし、形成膜厚は１０
０人であった。このときにＳｉ基板１中に初期ドーピン
グ層１４が２００人形成された。

次に、第６図に示すように９００℃で熱酸化を行うこと
により、キャパシタ酸化膜１５を１００人形成した。こ
れによりＳｉ基板中のドーピング層１６は拡散が進み、
不純物濃度は約ＩＸｌＸ１０１８ａ’で厚さは１５００
人であった。次にＣＶＤ法でｐｏｌｙ　Ｓｉ層１７を堆
積し、光食刻法によりｐｏｌｙＳｉ層１７とキャパシタ
酸化膜１５をエツチングし微小領域のＭＯＳキャパシタ
を形成した１本実施例では、Ｓｉ溝の幅を１．５μｍと
したが、０．５μｍまで小さくした場合にも、同様に良
好なＭＯＳキャパシタ特性が得られた。

実施例３第７図に示すように、ｐ形Ｓｉ基板２１上に、従来のＭ
ＯＳトランジスタ作製プロセスに従い、ゲート酸化膜２
２およびポリ（ｐｏｌｙ）　Ｓ　ｉゲート２３を形成し
た。次に、１３．５６ＭＨｚ　のＲＦ電源を用いるプラ
ズマＣＶＤ装置に入れ、１００％ＳｉＨ４，１％Ａ　Ｓ
　ＣＱ　ａ（Ｈｅ希釈）、１００％Ｎ　ｚ　ＯをＩ　Ｔ
ｏｒｒ圧力に導入し、基板に一５００ＶのＤＣバイアス
を印加し、プラズマＣＶＤ法で５００人のリンガラス膜
２４を形成した。このとき、初期ドーピング層はリンガ
ラス膜直下に１００人厚さに形成された。次に窒素中９
００℃で熱処理を行い、ドーピング層２５を濃度３Ｘ１
０”Ｃ鳳−８で２０００人厚さに形成した。リンガラス
膜２４をウェットエツチング法により除去した後、通常
のＭＯ８素子作製プロセスに従い、素子を完成した。そ
の結果、浅くかつ高濃度ソース・ドレインが制御性よく
形成できた。

実施例４第８図に本発明の第４の実施例を示す、アイソレーショ
ン層を形成するために、ｐ形Ｓｉ基板３１上に、５１ｇ
Ｎａ膜３２を熱ＣＶＤ法により形成し、光食刻法により
その一部分を除去し、ｐ形ドーパシトを本発明のドーピ
ング方法により導入した。すなわち、はじめに、１００
％５ｉＦａとＢＦａをＨｅで希釈し、マイクロ波プラズ
マ放電で分解し、３０人のＢドープＳｉ層を形成した。

次にＢＦａとＨｅのみを流し続け、マイクロ波プラズマ
放電により分解するとともに、同時に基板にＲＦ雷電圧
印加し、−５００Ｖのセルフバイアスを生じさせてドー
ピングをさらに進めた。これにより１５０人の均一なプ
ラズマ・ドーピング層３３を形成した。この後、熱酸化
法によりフィールド酸化膜３４を３０００人形成した。

このとき、プラズマドーピング層３３は拡散が進み、濃
度ＩＸ　１０１７ｃｍ”−８，５０００人のドーピング
層３３が形成された。

実施例５第９図、第１０図に多結晶シリコン薄膜トランジスタの
ソース・ドレイン層に本発明のドーピング方法を適用し
た実施例を示す。第９図に示すように石英基板４１上に
、超高真空蒸着法により多結晶シリコン薄膜４２を６０
０人厚さに形成した。

これを光食刻法により島状形状にし、熱ＣＶＤ法により
、ゲート酸化膜４３を８００人＋Ａｓドープ多結晶シリ
コンのゲート電極４４を形成し、光食刻法によりゲート
形状に成形した。次にヘリウム希釈の４％モノシランと
ヘリウム希釈の１％ホスフィンおよび酸素とヘリウムを
反応圧力１×１０　’Ｔｏｒｒ、放電電力２００Ｗとし
た反応装置に導入し、第１０図のように１００人の１０
％リンガラス層４５を堆積速度０　、３　Ａ　／　ｓ　
　で形成した。

このとき多結晶シリコン薄膜４２の表面露出部分には２
００人の初期リンドープ層が形成された。

引き続き１反応装置内で、モノシラン、酸素、ホスフィ
ンの濃度を上げ１反応圧力をＩ　Ｘ　１０’Ｔｏｒｒ、
放電電力３００Ｗとして４％のリンガラス層４６を堆積
速度５人／Ｓで３０００人形成した。４％リンガラス層
４６のソース・ドレイン電極引出し用コンタクトホール
部分を光食刻法によりエツチング除去した後、ルビーレ
ーザー光をパルス照射して、初期リンドープ層から多結
晶シリコン薄膜全体にリンを拡散させ、ソース・ドレイ
ン４７を形成した。最後にＡＭを電子ビーム蒸着法によ
り堆積し、光食刻法によりソース・ドレイン電極４８を
形成した。

以上の実施例では、ＰＨｓ、Ｂ２Ｈｅ、　Ａ　ｓ　ＣＱ
ｓｔＢＦδ、を用いた場合のみについて示したが、これ
ら不純物源は、プラズマ放電分解の特徴として、適当な
蒸気圧を有する化合物であれば、他のドーピング物質で
あってもまったく問題はない―たとえば、ボロンについ
ては、Ｂ　（ＣＨａ）　ｓ　ｖ　Ｂ（（、ｚＨ５）　３
のようなアルキル化合物、Ｂ（ＯＣＨ３）δ。

Ｂ（ｉ−〇ＣＩＩＨ７）δのようなアルコキシド化合物
。

ＢＣＱｓ、ＢＢｒ３のようなハロゲン化物、等も同様に
用いることができる。このことは、リン、ヒ素の化合物
についても同様であり、Ｐ　（ＣＨ３）　ｓ　ｒＡ　ｓ
　（ＣＨｌｌ）３、やＰ○（ＧｅＨ３）３．Ｐ（○Ｃｚ
Ｈ！、）　ｓ　ｒＡ　ｓ　（ＧｅＨ３）ｓ、あるいは、
ＰＦａ、ＡｓＢｒａ、なども用いることができる。さら
に、他のドーピング材料、アンチモン、ガリウム、アル
ミニウムなどにライても、Ｓ　ｂ　（ＣＨＡ）３．　Ｃ
ａ　（Ｃ２Ｈ１１）３゜Ａ　Ｑ　（ｉ　−Ｃ４Ｈ９）３
　、あるいは、ＡＱＦｓ。

ＧａＣＱｓ、ＳｂＦ６、などが用いられる。

また、Ｓｉ源としてはＳｉＨ４のみでなく５ｉｚＨｅ等
の高次シランや５ｉＦｔ、５ｉＨＣＱａのようなハロゲ
ン化物、Ｓ　ｉ　（ＣＨ２１）２Ｈ２１Ｓ　１（Ｃ２Ｈ
Ｉ５）３Ｈのようなアルキル化合物でも良い。さらにＳ
ｉ以外の■族元素であるＣ、Ｇｅを主元素とする堆積膜
を、ＧｅＨ４，ＣＨ４，Ｃ２Ｈ２などから形成しても良
いことは明らかである。さらに、本実施例においては、
ＬＳＩ中の薄膜半導体層へのドーピングについては示さ
なかったが、これは薄膜トランジスタの薄膜半導体層へ
のドーピングと全く同一のプロセスであり、これらの半
導体装置に関しても本発明を実施できることは言うまで
もない。

本実施例においては、Ｓｉ半導体素子に適用した例のみ
を示したが、本発明はＧ　ａ　Ａ　ｓやＩｎＳｂ基板等
の■−ｖ族、あるいはＩＩ　−ＶＩ族半導体への不純物
導入についても同様に実施することができる。

〔発明の効果〕

本発明によれば、低温で拡散型のドーピングができる。

かつ、プラズマドーピングと異り、堆積が進むと急速に
ドーピング量が減少する。すなわち、堆積速度、膜厚の
制御により、１０　”ｃｍ−”程度の低濃度のドーピン
グ層が非常に制御性良く形成できるという効果がある。

さらに、堆積後に熱処理を行えば、Ｓｉ中にドーパント
が拡散するが、その濃度と深さは、堆積膜厚を変えるこ
とによっても制御できる。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す半８体装置の縦断
面図、第２図、第３図は本発明の第１の実施例の第１及
び第２の工程を示す縦断面図、第４図は本発明のドーピ
ング特性を示すドーピング層＋堆積層厚さとシート抵抗
の相関図、第５図。第６図は本発明の第２の実施例の作製工程を示す縦断面
図、第７図は本発明の第３の実施例を示す縦断面図、第
８図は本発明の第４の実施例を示す縦断面図、第９図、
第１０図は本発明の第５の実施例の作製工程を示す縦断
面図である。１・・・Ｓｉ基板、２・・・フィールド酸化膜、３・・
・ゲート酸化膜、４・・・多結晶Ｓｉゲート、５・・・
熱酸化膜。６・・・ソース・ドレイン領域、６ａ・・・プラズマ・
ドーピング層、６ｂ・・・プラズマ・堆積層、７・・・
ガラス膜、８・・・Ａｎ電極、１１・・・Ｓｉ基板、１
２・・・５ｉＯｚ膜、１３・・・リンドープＳｉ膜、１
４・・・初期ドーピング層、１５・・・キャパシタ酸化
膜、１６・・・ドーピング層、１７・・・ｐｏｌｙ　Ｓ
ｉ層、２１・・・Ｓｉ基板、２２・・・ゲート酸化膜、
２３・・・ｐｏｌｙ　Ｓｉゲート、２４・・・リンガラ
ス膜、２５・・・ドーピング層、３１・・・Ｓｉ基板、
３２・・・５ｉａＮ４膜、３３・・・ドーピング層、３
４・・・フィールド酸化膜、４１−°゛石英基板、４２
・・・多結晶シリコン薄膜、４３・・・ゲート酸化膜、
４４・・・ゲート電極、４５・・・リンガラス膜、４６
・・・リンガラス層、４７・・・ソース・ドレイン。４８・・・ソース・ドレイン電極。代理人　弁理士　小川勝男　ｊ””　”　’＋（、；゛・＼−２．′拳署　ｌ　囚弄　２　図茅　５図茅　Ｉ弄　６　図芽　ａ　図芽　ｑ　図弄１０図

Claims

【特許請求の範囲】１、表面の少なくとも一部分が半導体である基板上に、
プラズマを用いて半導体膜もしくは絶縁膜の形成を行い
、このとき該プラズマ雰囲気中に不純物を混入させ、該
半導体膜もしくは絶縁膜のみでなく半導体中に不純物を
含有させることを特徴とする半導体への不純物導入方法
。２、半導体膜、もしくは絶縁膜の形成後に熱処理を行う
ことを特徴とする請求項第１項記載の半導体への不純物
導入方法。３、半導体膜、もしくは絶縁膜の形成後にレーザー照射
によるアニールを行うことを特徴とする請求項第１項記
載の半導体への不純物導入方法。４、不純物導入の際に堆積した半導体膜もしくは絶縁膜
の少なくとも一部分を除去することを特徴とする請求項
第１、２、もしくは３項記載の半導体への不純物導入方
法。５、請求項第１、２、３、もしくは４項記載の不純物導
入方法により半導体基板に不純物を導入したことを特徴
とするバルク半導体装置。６、請求項第１、２、３、もしくは４項記載の不純物導
入方法により半導体薄膜に不純物を導入したことを特徴
とする薄膜半導体利用装置。７、表面の少なくとも一部分が半導体である基板上に、
半導体原料ガスとドーピング・ガスを少なくとも含むガ
スのプラズマ放電により、半導体中には拡散層と、半導
体上には導電性堆積膜を同時に形成することを特徴とす
る半導体装置の製造方法。８、表面の少なくとも一部分が半導体である基板中の不
純物拡散層上に、該不純物拡散層中の不純物を含む、プ
ラズマ放電を用いて堆積したプラズマＣＶＤ膜を有する
半導体装置。