JP2016063004A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2016063004A
JP2016063004A JP2014188292A JP2014188292A JP2016063004A JP 2016063004 A JP2016063004 A JP 2016063004A JP 2014188292 A JP2014188292 A JP 2014188292A JP 2014188292 A JP2014188292 A JP 2014188292A JP 2016063004 A JP2016063004 A JP 2016063004A
Authority
JP
Japan
Prior art keywords
insulating film
electrode
trench
semiconductor device
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014188292A
Other languages
English (en)
Inventor
奥村　秀樹
Hideki Okumura
秀樹 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014188292A priority Critical patent/JP2016063004A/ja
Priority to US14/624,492 priority patent/US20160079374A1/en
Publication of JP2016063004A publication Critical patent/JP2016063004A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】実施形態は、ゲート電極の寄生容量を低減できる半導体装置及びその製造方法を提供する。
【解決手段】実施形態に係る半導体装置の製造方法は、半導体層に形成されたトレンチの下部に第１絶縁膜を介して第１電極を形成する工程と、前記トレンチの上部の内面を覆う第２絶縁膜を形成する工程と、前記トレンチの上部を埋め込むレジスト膜を前記第２絶縁膜上に形成する工程と、前記レジスト膜と前記トレンチの側壁との間の第２絶縁膜を除去し、前記第１電極の上に前記第２絶縁膜の一部を残す工程と、前記トレンチの上部の側壁に第３絶縁膜を形成する工程と、前記トレンチの内部において、前記第２絶縁膜の一部を介して、前記第１電極の上に第２電極を形成する工程と、を備える。
【選択図】図１

Description

実施形態は、半導体装置及びその製造方法に関する。
電力制御などの用途に用いられる半導体装置として、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）がある。電力制御用のＭＯＳＦＥＴには、ゲート電極と、フィールドプレート電極（ＦＰ電極）と、を含むトレンチゲート構造を有するものがある。トレンチゲート構造は、半導体層に設けられたトレンチの内部に絶縁膜を介してゲート電極とＦＰ電極とを配置する。ＦＰ電極は、例えば、ゲート電極の下、トレンチの下部に配置される。このような半導体装置では、ゲート電極と、ＦＰ電極と、の間の絶縁膜を厚くして寄生容量を小さくすることが望まれる。しかしながら、例えば、ゲート電極と、ＦＰ電極と、の間の絶縁膜を、ゲート酸化膜と同時に形成すれば、その厚さはゲート酸化膜の形成条件により制限される。また、ゲート酸化膜とは別に形成すると、工程が複雑化し製造コストが増える。
特開２０１３−６５７７４号公報
実施形態は、ゲート電極の寄生容量を低減できる半導体装置及びその製造方法を提供する。
実施形態に係る半導体装置の製造方法は、半導体層に形成されたトレンチの下部に第１絶縁膜を介して第１電極を形成する工程と、前記トレンチの上部の内面を覆う第２絶縁膜を形成する工程と、前記トレンチの上部を埋め込むレジスト膜を前記第２絶縁膜上に形成する工程と、前記レジスト膜と前記トレンチの側壁との間の第２絶縁膜を除去し、前記第１電極の上に前記第２絶縁膜の一部を残す工程と、前記トレンチの上部の側壁に第３絶縁膜を形成する工程と、前記トレンチの内部において、前記第２絶縁膜の一部を介して、前記第１電極の上に第２電極を形成する工程と、を備える。
実施形態に係る半導体装置を例示する模式断面図である。 実施形態に係る半導体装置の製造過程を例示する模式断面図である。 図２に続く製造過程を例示する模式断面図である。 図３に続く製造過程を例示する模式断面図である。 図４に続く製造過程を例示する模式断面図である。 実施形態の変形例に係る半導体装置の製造過程を例示する模式断面図である。
以下、実施の形態について図面を参照しながら説明する。図面中の同一部分には、同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
さらに、各図中に示すＸ軸、Ｙ軸およびＺ軸を用いて各部分の配置および構成を説明する。Ｘ軸、Ｙ軸、Ｚ軸は、相互に直交し、それぞれＸ方向、Ｙ方向、Ｚ方向を表す。また、Ｚ方向を上方、その反対方向を下方として説明する場合がある。
図１は、実施形態に係る半導体装置１を例示する模式断面図である。半導体装置１は、例えば、トレンチゲート構造を有するパワーＭＯＳＦＥＴである。
図１に示すように、半導体装置１は、半導体層１０と、第１電極（以下、ＦＰ電極２０）と、第２電極（以下、ゲート電極３０）と、を備える。半導体層１０は、例えば、シリコン基板上に設けられたシリコン層である。また、半導体層１０は、シリコン基板であっても良い。
半導体層１０は、例えば、ｎ形ドレイン層１２と、ｎ形ドリフト層１４、ｐ形ベース層１６と、ｎ形ソース層１８と、を含む。ｎ形ドリフト層１４は、ｎ形ドレイン層１２の上に設けられる。ｐ形ベース層１６は、ｎ形ドリフト層１４の上に設けられる。ｎ形ソース層１８は、ｐ形ベース層１６の上に選択的に設けられる。
ＦＰ電極２０およびゲート電極３０は、半導体層１０内に設けられたトレンチ２１の内部に配置される。トレンチ２１は、ｎ形ソース層１８の上面からｎ形ドリフト層１４に達する深さに設けられる。トレンチ２１は、例えば、Ｙ方向に延在する。
ＦＰ電極２０は、トレンチ２１の下部に配置され、ゲート電極３０は、ＦＰ電極２０の上に設けられる。ＦＰ電極２０およびゲート電極３０は、トレンチ２１の内部においてそれぞれＹ方向に延在する。ゲート電極３０の下面には、ＦＰ電極２０に対面する凸部３０ａを有する。
半導体装置１は、第１絶縁膜４０と、第２絶縁膜５０と、第３絶縁膜６０と、をさらに備える。
第１絶縁膜４０は、半導体層１０と、ＦＰ電極２０と、の間に設けられる。すなわち、第１絶縁膜４０は、ＦＰ電極２０の下面、および、その側面を覆う。ＦＰ電極２０は、第１絶縁膜４０を介してｎ形ドリフト層１４に対面する。
第２絶縁膜５０は、ＦＰ電極２０と、ゲート電極３０と、の間に設けられる。第２絶縁膜５０は、ＦＰ電極２０の上面を覆っており、ＦＰ電極２０とゲート電極３０を電気的に絶縁する。
第３絶縁膜６０は、ゲート電極３０と、半導体層１０と、の間に設けられる。ゲート電極３０は、第３絶縁膜６０を介して、ｎ形ドリフト層１４の一部、ｐ形ベース層１６およびｎ形ソース層１８に対面する。すなわち、第３絶縁膜６０は、ゲート絶縁膜として機能する。
例えば、第１絶縁膜４０は、第３絶縁膜６０よりも厚い。第２絶縁膜５０は、Ｚ方向において、第３絶縁膜６０のＸ方向の厚さよりも厚く設けられる。また、第２絶縁膜５０は、Ｚ方向において、第１絶縁膜４０のＸ方向の厚さよりも厚く設けても良い。
半導体装置１は、ｐ形コンタクト層２５と、層間絶縁膜７０と、ソース電極８０と、ドレイン電極９０と、をさらに備える。
ｐ形コンタクト層２５は、ｐ形ベース層１６上に選択的に設けられる。ｐ形コンタクト層２５は、例えば、Ｘ方向において隣り合うｎ形ソース層１８の間に設けられたトレンチ２７の底部に設けられる。層間絶縁膜７０は、ゲート電極３０の上に設けられる。ｐ形コンタクト層２５は、ｐ形ベース層１６よりも高濃度のｐ形不純物を含み、ソース電極８０とのコンタクト抵抗を低減する。層間絶縁膜７０は、ゲート電極３０と、ソース電極８０と、を電気的に絶縁する。ソース電極８０は、層間絶縁膜７０を覆い、ｎ形ソース層１８と、ｐ形コンタクト層２５に接する。ソース電極８０は、例えば、図示しない部分においてＦＰ電極２０に電気的に接続される。ソース電極８０は、例えば、バリアメタル８１と、金属膜８３と、を含む２層構造を有する。バリアメタル８１は、層間絶縁膜７０、ｎ形ソース層１８およびｐ形コンタクト層２５の上に設けられる。金属膜８３は、バリアメタル８１の上に設けられる。ソース電極８０の上には、保護膜８５が設けられる。
ドレイン電極９０は、ｎ形ドレイン層１２に電気的に接続される。ドレイン電極９０は、例えば、ｎ形ドレイン層１２の下面側に接する。すなわち、ｎ形ドレイン層１２は、ドレイン電極９０と、ｎ形ドリフト層１４と、の間に位置する。
次に、図２〜図５を参照して、半導体装置１の製造方法を説明する。図２〜図５は、半導体装置１の製造過程を説明する模式断面図である。
図２（ａ）に示すように、半導体層１０の上面１０ａから下面１０ｂの方向にトレンチ２１を形成する。半導体層１０は、例えば、ｎ形ドレイン層１２およびｎ形ドリフト層１４を含む。トレンチ２１は、例えば、Ｙ方向に延在する。続いて、トレンチ２１の内面、および、半導体層１０の上面を覆う第１絶縁膜４０を形成する。第１絶縁膜４０は、例えば、ＣＶＤ（Chemical Vapor Depositon）を用いて形成されるシリコン酸化膜である。
図２（ｂ）に示すように、トレンチ２１の下部にＦＰ電極２０を形成する。例えば、第１絶縁膜４０の上に導電性のポリシリコン膜（図示せず）を形成し、トレンチ２１の内部を埋め込む。続いて、ポリシリコン膜をエッチバックし、トレンチ２１の下部にＦＰ電極２０となる部分を残す。
図２（ｃ）示すように、第１絶縁膜４０をエッチングし、トレンチ２１の上部の側壁２１ａ、および、半導体層１０の上面１０ａを露出させる。第１絶縁膜４０は、ＦＰ電極２０と、半導体層１０と、の間の部分を残してエッチングされる。第１絶縁膜４０は、例えば、等方性のドライエッチングを用いて除去することができる。
図３（ａ）に示すように、トレンチ２１の上部の内面を覆う第２絶縁膜５０を形成する。第２絶縁膜５０は、ＦＰ電極２０の上面２０ａ、トレンチ２１の側壁２１ａおよび半導体層１０の上面１０ａを覆う。第２絶縁膜５０は、例えば、ＣＶＤを用いて形成されるシリコン酸化膜である。
図３（ｂ）に示すように、第２絶縁膜５０の上にレジスト膜５３を形成する。レジスト膜５３は、トレンチ２１の内部を埋め込み、且つトレンチ２１の上部を覆うように形成される。
図３（ｃ）に示すように、レジスト膜５３をマスクとして、第２絶縁膜５０をエッチバックする。すなわち、第２絶縁膜５０の半導体層１０の上面に形成された部分を除去し、さらに、トレンチ２１の側壁２１ａと、レジスト膜５３と、の間に形成された部分をエッチングする。これにより、第２絶縁膜５０のＦＰ電極２０の上に形成された部分を残し、トレンチの側壁２１ａ、および、半導体層１０の上面１０ａを露出させる。例えば、ＦＰ電極２０の上に残された第２絶縁膜５０の上端５０ａは、Ｚ方向において、レジスト膜５３の下端５３ａよりも上方に位置する。
図４（ａ）に示すように、レジスト膜５３を除去した後、第２絶縁膜５０は、ＦＰ電極２０の上に凹部５０ｂを有する。続いて、トレンチ２１の側壁２１ａおよび半導体層１０の上面１０ａに第３絶縁膜６０を形成する。第３絶縁膜６０は、例えば、シリコン酸化膜である。第３絶縁膜６０は、例えば、半導体層１０ａを熱酸化することにより、選択的に形成することができる。
図４（ｂ）に示すように、トレンチ２１の上部にゲート電極３０を形成する。ゲート電極３０は、例えば、第２絶縁膜５０および第３絶縁膜６０の上に導電性のポリシリコン膜（図示せず）を形成し、トレンチ２１の上部を埋め込む。続いて、ポリシリコン膜をエッチバックし、トレンチ２１の上部にゲート電極３０となる部分を残す。ゲート電極３０は、第２絶縁膜５０の凹部を埋め込むように形成される。その結果、ゲート電極３０は、ＦＰ電極２０に対向する凸部３０ａをその下面３０ｂに有する。
図４（ｃ）に示すように、ゲート電極３０の上に層間絶縁膜７０を形成する。層間絶縁膜７０は、例えば、シリコン酸化膜である。続いて、ｎ形ドリフト層１４の上にｐ形ベース層１６を形成する。ｐ形ベース層１６は、例えば、ｐ形不純物であるボロン（Ｂ）を半導体層１０の上面１０ａにイオン注入し、熱処理を施すことにより形成する。ｐ形ベース層１６の下面１６ａは、ゲート電極３０の下面３０ｂよりも上方に位置するように形成される。
図５（ａ）に示すように、ｐ形ベース層１６の上面にリセス部２３を形成し、その後、ｐ形ベース層１６の上にｎ形ソース層１８を形成する。ｎ形ソース層１８は、例えば、リセス部２３の表面にｎ形不純物である砒素（Ａｓ）をイオン注入し、熱処理を施すことにより形成する。
図５（ｂ）に示すように、ｐ形ベース層１６の上に選択的にｐ形コンタクト層２５を形成する。例えば、ｎ形ソース層１８にトレンチ２７を形成し、その底部にｐ形不純物であるボロンをイオン注入する。その後、熱処理を施すことにより、ｐ形コンタクト層２５を形成する。トレンチ２７は、例えば、隣り合うゲート電極３０の中央において、ｎ形ソース層１８の上面からｐ形ベース層１６に達する深さに設けられる。
図５（ｃ）に表したように、ソース電極８０を形成する。ソース電極８０は、例えば、バリアメタル８１と、金属膜８３と、を含む。バリアメタル８１は、層間絶縁膜７０を覆い、ｎ形ソース層１８およびｐ形コンタクト層２５に接する。金属膜８３は、バリアメタル８１を覆う。バリアメタル８１は、例えば、窒化チタニウム（ＴｉＮ）である。金属膜８３は、例えば、アルミニウム膜である。
さらに、ソース電極８０を覆う保護膜８５と、ドレイン電極９０と、を形成し、半導体装置１を完成させる。保護膜８５は、例えば、シリコン酸化膜である。ドレイン電極９０は、例えば、ｎ形ドレイン層１２の下面に接するように形成される。ドレイン電極９０は、例えば、金属シリサイドであっても良い。
上記のように、半導体装置１は、ＦＰ電極２０と、ゲート電極３０と、の間に第２絶縁膜５０を備える。第２絶縁膜５０は、ＦＰ電極２０の上方に凹部を有し、ゲート電極３０の下面には、ＦＰ電極２０に対面する凸部が形成される。
第２絶縁膜５０は、ＦＰ電極２０と、ゲート電極３０と、の間を電気的に絶縁するために形成され、他の機能を有しない。したがって、第２絶縁膜５０のＺ方向の厚さは、独立に最適化することができる。例えば、ＦＰ電極２０と、ゲート電極３０と、の間の寄生容量を小さくするために、第２絶縁膜のＺ方向の厚さを、ゲート絶縁膜（第３絶縁膜６０）のＸ方向の厚さよりも厚く形成することができる。また、第２絶縁膜のＺ方向の厚さを、第１絶縁膜４０のＸ方向の厚さよりも厚く形成しても良い。
第２絶縁膜５０は、例えば、第１絶縁膜４０もしくは第３絶縁膜６０とは異なる膜質を有する。例えば、ＣＶＤを用いて形成された第２絶縁膜５０は、熱酸化を用いて形成された第３絶縁膜６０よりも高い密度の水素原子を含む。例えば、ＣＶＤ法を用いて成膜された絶縁膜には、原料ガスの水素原子が取り込まれる。そのため、膜中の水素原子の密度が、熱酸化により成膜された絶縁膜よりも高くなる。ＣＶＤ法では、熱酸化法よりも低温で成膜できるため膜中の応力を低減できる。これにより、例えば、ウエハの反り抑え、製造歩留りを向上させることができる。また、ＣＶＤ法を用いた場合、熱酸化法に比べて厚膜を容易に形成できる。
第２絶縁膜５０には、第１絶縁膜４０もしくは第３絶縁膜６０とは異なる材料を用いることも可能である。
実施形態に係る半導体装置１では、例えば、ＦＰ電極２０が熱酸化されない。このため、ＦＰ電極２０の上端の位置の制御性が向上する。また、ＦＰ電極２０と、ゲート電極３０と、の間の第２絶縁膜５０を厚膜化することが可能であり、その絶縁耐圧を高くすることができる。これにより、半導体装置１の信頼性向上させることができる。また、ＦＰ電極２０と、ゲート電極３０と、の間の絶縁膜の形成プロセスが簡略化され、大幅な工程短縮を達成することができる。
次に、図６を参照して、実施形態に変形例に係る半導体装置１の製造方法を説明する。図６（ａ）〜（ｃ）は、変形例に係る製造過程を表す模式断面図である。
図６（ａ）に示すように、トレンチ２１の下部にＦＰ電極２０を形成する。ＦＰ電極２０は、第１絶縁膜４０を介して半導体層１０に対向する。第１絶縁膜４０は、ＦＰ電極２０の側面および下面を覆う。ＦＰ電極２０の上面２０ａは、トレンチ２１の上部の内面に露出する。
図６（ｂ）に示すように、ＦＰ電極２０の上面、および、半導体層１０の表面を熱酸化する。これにより、ＦＰ電極２０の上に、絶縁膜３１が形成される。絶縁膜３１は、例えば、ＦＰ電極２０の上端が熱酸化されたシリコン酸化膜である。また、トレンチ２１の側壁２１ａ、および、半導体層１０の上面１０ａには、絶縁膜３３が形成される。絶縁膜３３は、例えば、シリコン層が熱酸化されたシリコン酸化膜である。
図６（ｃ）に示すように、絶縁膜３１および３３の上に第２絶縁膜５０を形成する。第２絶縁膜５０は、例えば、ＣＶＤ法を用いて形成される。第２絶縁膜５０は、トレンチ２１の上部の内面、および、半導体層１０の上面を覆う。
さらに、図３（ｂ）以降の工程を実施して、半導体装置１を完成させる。この例では、第２絶縁膜５０と、ＦＰ電極２０と、の間に絶縁膜３１（熱酸化膜）を介在させることができる。これにより、ＦＰ電極２０と、ゲート電極３０と、の間の絶縁膜をさらに厚くすることが可能となり、その間の寄生容量をさらに小さくすることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１・・・半導体装置、 １０・・・半導体層、 １０ａ、２０ａ・・・上面、 １０ｂ、１６ａ、３０ｂ・・・下面、 １２・・・ｎ形ドレイン層、 １４・・・ｎ形ドリフト層、 １６・・・ｐ形ベース層、 １８・・・ｎ形ソース層、 ２０・・・ＦＰ電極、 ２１、２７・・・トレンチ、 ２１ａ・・・側壁、 ２１ｂ・・・開口、 ２３・・・リセス部、 ２５・・・ｐ形コンタクト層、 ３０・・・ゲート電極、 ３０ａ・・・凸部、 ３１、３３・・・絶縁膜、 ４０・・・第１絶縁膜、 ５０・・・第２絶縁膜、 ５０ａ・・・上端、 ５０ｂ・・・凹部、 ５３・・・レジスト膜、 ５３ａ・・・下端、 ６０・・・第３絶縁膜、 ７０・・・層間絶縁膜、 ８０・・・ソース電極、 ８１・・・バリアメタル、 ８３・・・金属膜、 ８５・・・保護膜、 ９０・・・ドレイン電極

Claims (6)

  1. 半導体層に形成されたトレンチの下部に第１絶縁膜を介して第１電極を形成する工程と、
    前記トレンチの上部の内面を覆う第２絶縁膜を形成する工程と、
    前記トレンチの上部を埋め込むレジスト膜を前記第２絶縁膜上に形成する工程と、
    前記レジスト膜と、前記トレンチの側壁と、の間の第２絶縁膜を除去し、前記第１電極の上に前記第２絶縁膜の一部を残す工程と、
    前記トレンチの上部の側壁に第３絶縁膜を形成する工程と、
    前記トレンチの内部において、前記第２絶縁膜の一部を介して、前記第１電極の上に第２電極を形成する工程と、
    を備えた半導体装置の製造方法。
  2. 前記第１電極の上端を熱酸化する工程をさらに備えた請求項１記載の半導体装置の製造方法。
  3. 前記第２絶縁膜の一部の上端が、前記トレンチの内部に埋め込まれた前記レジスト膜の下端よりも上方に位置するように前記第２絶縁膜を選択的に除去する請求項１または２に記載の半導体装置の製造方法。
  4. 前記第２絶縁膜は、前記第１電極の上方に凹部を有し、
    前記第２電極は、その一部が前記凹部を埋め込むように形成される請求項１〜３のいずれか１つに記載の半導体装置の製造方法。
  5. 半導体層に形成されたトレンチの下部に第１絶縁膜を介して第１電極を形成する工程と、
    前記トレンチの上部の内面を覆う第２絶縁膜を形成する工程と、
    前記第１電極の上に前記第２絶縁膜の一部を残すように、前記トレンチの上部の側壁の前記第２絶縁膜を除去する工程と、
    前記トレンチの上部の側壁に第３絶縁膜を形成する工程と、
    前記トレンチの内部において、前記第２絶縁膜の一部を介して、前記第１電極の上に第２電極を形成する工程と、
    を備えた半導体装置の製造方法。
  6. 半導体層と、
    前記半導体層中に設けられた第１電極と、
    前記半導体層中において、前記第１電極の上に設けられ、前記第１電極に対面する凸部を有する第２電極と、
    前記第１電極と、前記半導体層と、の間に設けられた第１絶縁膜と、
    前記第１電極と、前記凸部と、の間に設けられた第２絶縁膜と、
    前記第２電極と、前記半導体層と、の間に設けられた第３絶縁膜と、
    を備え、
    前記第２絶縁膜は、前記第３絶縁膜よりも高い密度の水素原子を含む半導体装置。
JP2014188292A 2014-09-16 2014-09-16 半導体装置及びその製造方法 Pending JP2016063004A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014188292A JP2016063004A (ja) 2014-09-16 2014-09-16 半導体装置及びその製造方法
US14/624,492 US20160079374A1 (en) 2014-09-16 2015-02-17 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014188292A JP2016063004A (ja) 2014-09-16 2014-09-16 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2016063004A true JP2016063004A (ja) 2016-04-25

Family

ID=55455584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014188292A Pending JP2016063004A (ja) 2014-09-16 2014-09-16 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US20160079374A1 (ja)
JP (1) JP2016063004A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108780809A (zh) * 2016-09-14 2018-11-09 富士电机株式会社 Rc-igbt及其制造方法
JP2021150375A (ja) * 2020-03-17 2021-09-27 株式会社東芝 半導体装置
JP2023515135A (ja) * 2020-11-12 2023-04-12 蘇州東微半導体股▲ふん▼有限公司 半導体パワーデバイスの製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6649216B2 (ja) 2016-09-16 2020-02-19 株式会社東芝 半導体装置およびその製造方法
CN109872950A (zh) * 2019-02-28 2019-06-11 北京燕东微电子科技有限公司 一种沟槽分离栅mos器件的制造方法
JP7106476B2 (ja) * 2019-03-19 2022-07-26 株式会社東芝 半導体装置およびその製造方法
JP7354035B2 (ja) * 2020-03-19 2023-10-02 株式会社東芝 半導体装置
CN111403289B (zh) * 2020-03-30 2022-08-09 捷捷微电(上海)科技有限公司 一种分离栅mosfet的制作方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108780809A (zh) * 2016-09-14 2018-11-09 富士电机株式会社 Rc-igbt及其制造方法
JPWO2018052099A1 (ja) * 2016-09-14 2018-12-27 富士電機株式会社 Ｒｃ−ｉｇｂｔおよびその製造方法
JP2021150375A (ja) * 2020-03-17 2021-09-27 株式会社東芝 半導体装置
JP7319496B2 (ja) 2020-03-17 2023-08-02 株式会社東芝 半導体装置
JP2023515135A (ja) * 2020-11-12 2023-04-12 蘇州東微半導体股▲ふん▼有限公司 半導体パワーデバイスの製造方法

Also Published As

Publication number Publication date
US20160079374A1 (en) 2016-03-17

Similar Documents

Publication Publication Date Title
JP2016063004A (ja) 半導体装置及びその製造方法
JP6426642B2 (ja) 半導体装置
JP6744270B2 (ja) 半導体装置及びその製造方法
JP6666671B2 (ja) 半導体装置
TWI545753B (zh) 半導體裝置及其製造方法
JP2009130357A (ja) トレンチｍｏｓｆｅｔ及びその製造方法
JP6866792B2 (ja) 半導体装置およびその製造方法
WO2019039304A1 (ja) 半導体装置およびその製造方法
JP2021108322A (ja) 半導体装置およびその製造方法
JP6740982B2 (ja) 半導体装置
US11688803B2 (en) Semiconductor device
JP2017034156A (ja) 半導体装置およびその製造方法
JP7157719B2 (ja) 半導体装置の製造方法
JP2016058485A (ja) 半導体装置
US11107898B2 (en) Semiconductor device and method for manufacturing same
JP5479671B2 (ja) 半導体装置
JP6740983B2 (ja) 半導体装置
US8823138B1 (en) Semiconductor resistor including a dielectric layer including a species creating fixed charges and method for the formation thereof
JP2014049481A (ja) 半導体装置
JP6286010B2 (ja) 半導体装置
TWI631705B (zh) 半導體元件與其製造方法
JP2009117412A (ja) 絶縁ゲート型半導体装置およびその製造方法
JP6061979B2 (ja) 半導体装置
JP2023132722A (ja) 半導体装置
JP5735668B2 (ja) 半導体装置