JP2002057318A

JP2002057318A - 固体撮像素子及びその製造方法

Info

Publication number: JP2002057318A
Application number: JP2000238679A
Authority: JP
Inventors: Takashi Fukusho; 孝福所
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2000-08-07
Filing date: 2000-08-07
Publication date: 2002-02-22

Abstract

(57)【要約】【課題】微細化を図ることができると共に、混色を防
止することができる固体撮像素子及びその製造方法を提
供する。また、無効領域を低減して感度の向上を図るこ
とができる固体撮像素子を提供する。【解決手段】半導体基体１の内部をトレンチ加工し
て、絶縁膜を埋め込むことにより素子分離層２０が形成
された固体撮像素子３０を構成する。そして、この固体
撮像素子３０の製造において、トレンチ加工した溝の周
囲にＰ型不純物をイオン注入するか、或いはＰ型不純物
が導入された絶縁膜を埋め込み素子分離層２０を形成
し、この素子分離層２０からＰ型不純物を拡散させる。
また、センサ部と垂直転送レジスタを有して成り、垂直
転送レジスタの下方に混色防止のための不純物領域がこ
の垂直転送レジスタより狭い幅に形成されている固体撮
像素子を構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えばＣＣＤ固体
撮像素子等の固体撮像素子及びその製造方法に係わる。

【０００２】

【従来の技術】ＣＣＤ固体撮像素子において、感度向上
を図る目的で、例えば半導体基体の内部の深い位置にオ
ーバーフローバリアを形成する構造が考えられている。
この構造は、例えばＮ型シリコン基板等の半導体基体の
内部の深い位置に、オーバーフローバリアとなる不純物
領域例えばＰ型半導体ウエル領域を形成して構成されて
いる。

【０００３】

【発明が解決しようとする課題】近年、ＣＣＤ固体撮像
素子の多画素化や小型化の要求に伴い、画素を微細化す
る必要が生じている。

【０００４】しかしながら、上述のオーバーフローバリ
アを深い位置に形成した構造では、以下の問題点があ
り、微細化に対応するのが難しくなってきている。１）オーバーフローバリアとなる例えばＰ型ウエル領域
は、高エネルギーのイオン注入により半導体基体の深い
位置に形成している。このオーバーフローバリアが深い
構造においては、画素分離のための例えばＰ型のチャネ
ルストップ領域も、混色を防止するためには深く形成す
る必要があるため、同様に高エネルギーのイオン注入に
より形成される。この高エネルギーのイオン注入をフォ
トレジストマスクを用いて行う場合には、現状ではフォ
トレジストの厚さが数μｍ必要であるため、チャネルス
トップ領域の幅は１．０μｍ弱程度に微細化することが
ほぼ限界となっている。従って、さらにチャネルストッ
プ領域の幅を例えば０．５μｍ以下にすることや、イオ
ン注入のエネルギーを増やすことが困難になっており、
固体撮像素子の微細化に追随できなくなっている。２）センサ部の形成とセンサ部の下部のＮ型半導体ウエ
ル領域の形成においても、高エネルギーイオン注入で形
成するため、同様の理由で微細化に追従できない。３）固体撮像素子の外部にあるカメラレンズのＦ値が開
放側（Ｆ値が小さい側）等となっている状態では、セン
サ部への入射光に斜め光成分が多くなっている。このと
き、画素分離をＰ型のイオン注入のみで形成する構成で
は、長波長光がシリコン内部の深い所まで透過するため
に、特に微細化が進むに伴って、光が画素の分離層を超
えて隣接画素へ漏れ込みやすくなり、混色を発生させて
しまうことになる。４）垂直ＣＣＤ転送レジスタの下部が光電変換に寄与し
ない無効領域となっている。ＣＣＤ固体撮像素子の微細
化が進み画素のサイズが小さくなっても、垂直ＣＣＤ転
送レジスタの微細化は比較的難しいため、微細化に伴い
垂直ＣＣＤ転送レジスタの面積比が増えてセンサ部の面
積比が相対的に減少する。このため感度が減少してしま
う。

【０００５】上述した問題の解決のために、本発明にお
いては、微細化を図ることができると共に、混色を防止
することができる固体撮像素子及びその製造方法を提供
し、また無効領域を低減して感度の向上を図ることがで
きる固体撮像素子を提供するものである。

【０００６】

【課題を解決するための手段】本発明の固体撮像素子
は、半導体基体の内部をトレンチ加工して、絶縁膜を埋
め込むことにより素子分離層が形成されたものである。

【０００７】上述の本発明の固体撮像素子の構成によれ
ば、半導体基体の内部をトレンチ加工して、絶縁膜を埋
め込むことにより素子分離層が形成されたことにより、
隣接する画素間が絶縁膜により絶縁されて、隣接する画
素へ電荷が漏れ込むことを防止することができる。ま
た、埋め込まれた絶縁膜との界面に入射した光が反射す
るため、隣接する画素へ光が漏れ込むことを防止するこ
とができる。さらに、トレンチ加工して素子分離層を形
成しているため、不純物のイオン注入による素子分離層
のような拡散を生じないため、素子分離層の幅を制御性
良く形成することができる。

【０００８】本発明の固体撮像素子は、半導体基体の内
部をトレンチ加工して、凹部の下にセンサ部が形成され
たものである。

【０００９】上述の本発明の固体撮像素子の構成によれ
ば、半導体基体の内部をトレンチ加工して、凹部の下に
センサ部が形成されたことにより、センサ部に対して凹
部の外の他部が高い位置に形成され、センサ部の周囲の
他部（例えば転送レジスタ）の下方の領域も光電変換に
寄与する領域として利用することが可能になる。

【００１０】本発明の固体撮像素子は、センサ部と垂直
転送レジスタを有して成り、垂直転送レジスタの下方に
混色防止のための不純物領域がこの垂直転送レジスタよ
り狭い幅に形成されているものである。

【００１１】上述の本発明の固体撮像素子の構成によれ
ば、垂直転送レジスタの下方に混色防止のための不純物
領域が垂直転送レジスタより狭い幅に形成されているこ
とにより、この不純物領域により、垂直転送レジスタを
挟む両側の画素において互いに電荷が漏れ込んで混色が
生じることを防止することができる。

【００１２】本発明の固体撮像素子の製造方法は、半導
体基体の内部をトレンチ加工して溝を形成する工程と、
溝の側壁部付近にＰ型不純物をイオン注入する工程と、
溝内に絶縁膜を埋め込み素子分離層を形成する工程と、
素子分離層により分離された領域にセンサ部を形成する
工程とを有するものである。

【００１３】上述の本発明製法によれば、溝の側壁部付
近にＰ型不純物をイオン注入する工程と、溝内に絶縁膜
を埋め込み素子分離層を形成する工程により、素子分離
層の周囲にＰ型不純物領域を形成することができる。

【００１４】本発明の固体撮像素子の製造方法は、半導
体基体の内部をトレンチ加工して溝を形成する工程と、
溝内にＰ型不純物が導入された絶縁膜を埋め込み素子分
離層を形成する工程と、絶縁膜に導入されたＰ型不純物
を素子分離層の周囲に拡散させる工程と、素子分離層に
より分離された領域にセンサ部を形成する工程とを有す
るものである。

【００１５】上述の本発明製法によれば、溝内にＰ型不
純物が導入された絶縁膜を埋め込み素子分離層を形成す
る工程と、絶縁膜に導入されたＰ型不純物を素子分離層
の周囲に拡散させる工程により、素子分離層の周囲にＰ
型不純物領域を形成することができる。

【００１６】本発明の固体撮像素子の製造方法は、半導
体基板の内部をトレンチ加工して溝を形成する工程と、
半導体基板の溝内に絶縁膜を埋め込み第１の素子分離層
を形成する工程と、半導体基板上に半導体エピタキシャ
ル層を選択成長させる工程と、半導体エピタキシャル層
が形成されていない部分に絶縁膜を埋め込み第２の素子
分離層を形成する工程とを有するものである。

【００１７】上述の本発明製法によれば、半導体基板の
溝内に絶縁膜を埋め込み第１の素子分離層を形成し、こ
の半導体基板上に半導体エピタキシャル層を選択成長さ
せることにより、絶縁膜により形成された第１の素子分
離層上にはエピタキシャル層が成長しないので溝状に残
る。そして、この溝状の半導体エピタキシャル層が形成
されていない部分に絶縁膜を埋め込み第２の素子分離層
を形成することにより、半導体基板及び半導体エピタキ
シャル層のそれぞれに素子分離層を同じ平面位置に連続
して形成することができる。

【００１８】

【発明の実施の形態】本発明は、半導体基体の内部をト
レンチ加工して、絶縁膜を埋め込むことにより素子分離
層が形成された固体撮像素子である。

【００１９】また本発明は、上記固体撮像素子におい
て、素子分離層の側壁部の周囲に、Ｐ型不純物が導入さ
れた領域が形成されている構成とする。

【００２０】また本発明は、上記固体撮像素子におい
て、半導体基体が半導体基板及びその上の半導体エピタ
キシャル層から成り、半導体基板の内部の素子分離層と
半導体エピタキシャル層の内部の素子分離層とが同じ平
面位置に連続して形成されている構成とする。

【００２１】また本発明は、上記固体撮像素子におい
て、半導体基板の内部の上記素子分離層と、上記半導体
エピタキシャル層の内部の上記素子分離層とにおいて、
各素子分離層の側壁部の周囲にＰ型不純物が導入された
領域が形成されている構成とする。

【００２２】本発明は、半導体基体の内部をトレンチ加
工して、凹部の下にセンサ部が形成された固体撮像素子
である。

【００２３】また本発明は、上記固体撮像素子におい
て、センサ部に対応して、凹部の外に垂直転送レジスタ
が設けられ、センサ部の下部の領域に加えて垂直転送レ
ジスタの下部の領域を光電変換領域として利用する構成
とする。

【００２４】また本発明は、上記固体撮像素子におい
て、センサ部に対応して、凹部の外に垂直転送レジスタ
が設けられ、垂直転送レジスタの下方に、混色防止のた
めの不純物領域が垂直転送レジスタより狭い幅に形成さ
れている構成とする。

【００２５】本発明は、センサ部と垂直転送レジスタを
有して成り、垂直転送レジスタの下方に混色防止のため
の不純物領域が垂直転送レジスタより狭い幅に形成され
ている固体撮像素子である。

【００２６】本発明は、半導体基体の内部をトレンチ加
工して溝を形成する工程と、溝の側壁部付近にＰ型不純
物をイオン注入する工程と、溝内に絶縁膜を埋め込み素
子分離層を形成する工程と、素子分離層により分離され
た領域にセンサ部を形成する工程とを有する固体撮像素
子の製造方法である。

【００２７】本発明は、半導体基体の内部をトレンチ加
工して溝を形成する工程と、溝内にＰ型不純物が導入さ
れた絶縁膜を埋め込み素子分離層を形成する工程と、絶
縁膜に導入されたＰ型不純物を素子分離層の周囲に拡散
させる工程と、素子分離層により分離された領域にセン
サ部を形成する工程とを有する固体撮像素子の製造方法
である。

【００２８】また本発明は、上記固体撮像素子の製造方
法において、溝内にＰ型不純物が導入された絶縁膜を埋
め込み素子分離層を形成する工程は、不純物が導入され
ていない絶縁膜とＰ型不純物が導入された絶縁膜とを順
次溝内に埋め込む工程とする。

【００２９】本発明は、半導体基板の内部をトレンチ加
工して溝を形成する工程と、半導体基板の溝内に絶縁膜
を埋め込み第１の素子分離層を形成する工程と、半導体
基板上に半導体エピタキシャル層を選択成長させる工程
と、半導体エピタキシャル層が形成されていない部分に
絶縁膜を埋め込み第２の素子分離層を形成する工程とを
有する固体撮像素子の製造方法である。

【００３０】図１及び図２は本発明の一実施の形態とし
て、ＣＣＤ固体撮像素子の概略構成図を示す。図１は要
部の平面図を示し、図２は図１のＸ−Ｘ´における断面
図を示す。図１に示すように、このＣＣＤ固体撮像素子
３０は、画素となるセンサ部１１がマトリックス状に配
置され、これらセンサ部１１の各列毎に垂直転送レジス
タ１３が形成され、この垂直転送レジスタ１３には、２
層構造の転送電極１２（１２Ａ，１２Ｂ）が配置されて
いる。２層の転送電極１２Ａ，１２Ｂは一部重なりを有
し、特に上下のセンサ部１１の間においては、第１層の
転送電極１２Ａ上に第２層の転送電極１２Ｂが配置され
ている。

【００３１】また、図２に示すように、このＣＣＤ固体
撮像素子３０の内部構造は、半導体基板１の内部深くに
前述のオーバーフローバリアとなる第１のＰ型半導体ウ
エル領域２が形成され、この第１のＰ型半導体ウエル領
域２の上方にＮ型半導体ウエル領域３が形成されてい
る。Ｎ型半導体ウエル領域３内に、Ｎ型の不純物拡散領
域４が形成され、その上にＰ型の正電荷蓄積領域５が形
成されている。

【００３２】センサ部１１以外の領域上には、例えば多
結晶シリコンから成る転送電極１２Ａ，１２Ｂが薄い絶
縁膜を介して形成され、これら転送電極１２Ａ，１２Ｂ
を覆って層間絶縁膜１４が形成されている。層間絶縁膜
１４上には、センサ部１１上に開口を有してＡｌ膜やタ
ングステン膜等の遮光膜１５が形成され、さらに全体を
覆ってリフロー膜１６が形成されている。リフロー膜１
６は下地の各層による段差に応じて凹凸を有しており、
このリフロー膜１６の上の絶縁層１７を例えば高屈折率
の材料により形成することによりセンサ部１１上に層内
レンズ１８を構成することができる。この層内レンズ１
８により、光を集光して感度を向上させることも可能と
なる。絶縁層１７の表面は平坦化され、フィルタ層１９
や図示しないオンチップレンズ等が形成される。

【００３３】そして、Ｎ型の不純物拡散領域４の形成さ
れている部分がセンサ部１１となっており、空乏層はオ
ーバーフローバリアである第１のＰ型半導体ウエル領域
２の上まで広がり、広い領域を光電変換に寄与させるこ
とができる。従って、長波長の光に対しても高い感度を
有するものである。

【００３４】本実施の形態では、図１及び図２に示すよ
うに、特にセンサ部１１間にある転送電極１２Ａ，１２
Ｂの下方の半導体基板１の内部に、素子分離層２０が第
１のＰ型半導体ウエル領域２に達するように形成されて
いる。素子分離層２０の内部には絶縁膜例えばＳｉＯ₂
膜等の酸化膜が埋め込まれており、この素子分離層２０
は、半導体基板１の内部を溝状にトレンチ加工すること
によって形成される。この素子分離層２０は、図１に示
すように、平面的には同列の上下のセンサ部１１間に配
置されている。

【００３５】この絶縁膜による素子分離層２０が形成さ
れていることにより、従来のＰ型のチャネルストップ領
域による素子分離層と同様に、隣接する画素間が絶縁さ
れるため、電荷が隣接する画素に流れ込むのを防止する
ことができる。そして、この素子分離層２０は、絶縁膜
（ＳｉＯ₂膜）であるために屈折率が周囲のシリコンよ
り低くなっているため、素子分離層２０の界面に入射し
た光はほとんど反射される。これにより、光が隣接する
画素に漏れ込むことも防止することができる。

【００３６】この素子分離層２０は、半導体基板１に対
してトレンチ加工を行って溝を形成し、溝の内部に絶縁
膜を埋め込むことにより形成する。

【００３７】また、素子分離層２０の周囲のシリコン界
面には、素子分離層２０の絶縁膜を全て囲うように、高
濃度のＰ⁺領域２１が形成されている。

【００３８】トレンチ加工した素子分離層２０の界面に
は結晶欠陥が存在するため、もし空乏層がこの結晶欠陥
まで広がると、暗電流や白点の発生の原因となる。高濃
度のＰ⁺領域２１が形成されていることにより、この高
濃度のＰ⁺領域２１がホール蓄積層となって、ホールを
蓄積させるため、空乏層が素子分離層２０の界面まで広
がらない。従って、暗電流や白点の発生を抑制すること
ができる。

【００３９】この高濃度のＰ⁺領域２１は、半導体基板
１の内部をトレンチ加工して溝を形成した後、斜めイオ
ン注入を行って溝の側壁にＰ型不純物を導入することに
より形成することができる。斜めイオン注入の具体的な
手法は、例えば左右前後の４方向に斜めに注入する方法
や、基板を回転させながら注入する方法を採用すること
ができる。この場合には、Ｐ⁺領域２１を形成した後に
溝の内部に絶縁膜を埋め込む。

【００４０】また、高濃度のＰ⁺領域２１は、素子分離
層２０のＳｉＯ₂膜を埋め込む際に、Ｐ型不純物例えば
ボロンをドープしたＳｉＯ₂膜（ＢＳＧ膜）を埋め込
み、その後のウエハの熱処理によりＢＳＧ膜からＰ型不
純物を拡散させて形成することも可能である。

【００４１】さらに、図３に示すように、素子分離層２
０のＳｉＯ₂膜を埋め込む際に、溝内の外側（外壁部及
び底部）の不純物が導入されていないＳｉＯ₂膜（ＮＳ
Ｇ膜）２０ＮとＰ型不純物例えばボロンをドープしたＳ
ｉＯ₂膜（ＢＳＧ膜）２０Ｂとの積層構造を形成しても
よい。この場合、ＮＳＧ膜２０Ｎの膜厚やＢＳＧ膜２０
Ｂの不純物濃度を制御することにより、ＢＳＧ膜２０Ｂ
からのＰ型不純物の横方向の拡散の程度を制御して、例
えば必要最小限の拡散量にすることができる。

【００４２】本実施の形態のＣＣＤ固体撮像素子３０
は、例えば次のようにして製造することができる。ま
ず、例えばＣＺ（チョクラルスキー）法やＭＣＺ（ Mag
netic field ＣＺ）法により形成されたシリコン基板等
の半導体基板１に対して、異方性エッチングによりトレ
ンチ加工を行って溝を形成する。

【００４３】次に、例えば高密度プラズマＣＶＤ法によ
りＳｉＯ₂膜を全面的に形成して、溝の内部を埋め込
む。さらに、ＣＭＰ（化学的機械的研磨）法等により表
面を平坦化して、素子分離層２０を形成する。

【００４４】尚、トレンチ加工の工程の前後において、
素子分離以外に必要な不純物拡散層を形成する。

【００４５】その後、フィールド部の絶縁層を形成した
後、半導体基板１の表面に転送電極１２の下のゲート絶
縁膜を形成する。ゲート絶縁膜は、例えばＳｉＯ₂膜或
いはＳｉＯ₂膜とＳｉＮ膜との積層膜により形成する。

【００４６】続いて、第１層の多結晶シリコン膜を堆積
し、その後所望のパターンに加工して第１層の転送電極
１２Ａを形成する。さらに層間絶縁膜を介して、第２層
の多結晶シリコン膜を堆積し、その後所望のパターンに
加工して第２層の転送電極１２Ｂを形成する。これら転
送電極１２Ａ，１２Ｂを同時に撮像領域外の周辺部のト
ランジスタのゲート電極の加工も行うようにする。続い
て、必要な拡散層例えばセンサ部１１のＮ型不純物拡散
領域４や正電荷蓄積領域５等を形成し、さらに転送電極
１２上の層間絶縁膜１４を形成する。

【００４７】その後、遮光膜１５やその上層のリフロー
膜１６等を堆積させ、センサ部１１上の層内レンズ１８
やフィルタ層（カラーフィルタ）１９やパッシベーショ
ン膜等を堆積加工して、ウエハ工程を終了する。このよ
うにして、図１及び図２に示したＣＣＤ固体撮像素子３
０を製造することができる。

【００４８】上述の本実施の形態のＣＣＤ固体撮像素子
３０によれば、同列のセンサ部１１間にトレンチ加工さ
れて絶縁膜が埋め込まれた素子分離層２０が形成されて
いることにより、絶縁膜により画素間を絶縁することが
できる。これにより、垂直方向（図１の上下方向）にお
いて、隣接する画素への電荷の流れ込みを防止すること
ができる。

【００４９】また、素子分離層２０の絶縁膜の方が、セ
ンサ部１１のシリコンよりも屈折率が低いため、入射光
は素子分離層２０の界面でほとんど反射してセンサ部１
１側に向かうようになる。これにより、素子分離層２０
で光を反射させて、垂直方向において隣接画素への光の
漏れ込みを防止することができる。さらに、従来は素子
分離層に入ってしまって光電変換に寄与しなかった光に
ついても、受光して電荷に変換することが可能になる。

【００５０】従って、ＣＣＤ固体撮像素子３０の感度を
向上させることができる。特に、波長の長い近赤外領域
の光において、感度の向上が計れる効果が大きい。ま
た、素子分離層２０により確実に画素間の分離がなさ
れ、ＣＣＤ固体撮像素子３０を微細化しても画素間の電
荷の流れ込みや光の漏れ込みを防止することができるた
め、ＣＣＤ固体撮像素子３０の微細化、多画素化を図る
ことができる。

【００５１】さらに、トレンチ加工して素子分離層２０
を形成しているため、不純物のイオン注入による素子分
離層のような拡散を生じないため、素子分離層２０の幅
を制御性良く形成することができる。従って、微細な素
子分離層２０を形成することが可能であり、この点にお
いてもＣＣＤ固体撮像素子３０の微細化を図ることが可
能になる。

【００５２】また、トレンチ加工により形成された素子
分離層２０の側壁部に高濃度のＰ⁺領域２１を形成して
いることにより、センサ部１１の空乏層の伸びが素子分
離層２０の界面付近に達することが防止される。従っ
て、トレンチ加工された界面付近の結晶欠陥に起因する
暗電流や白点の発生を抑制することができる。

【００５３】次に、本発明の他の実施の形態のＣＣＤ固
体撮像素子の概略構成図を図４及び図５に示す。図４は
要部の平面図を示し、図５は図４のＹ−Ｙ´における断
面図を示す。先の実施の形態では、トレンチ加工された
素子分離層２０を同列のセンサ部１１間に設けた。本実
施の形態のＣＣＤ固体撮像素子３１は、同列のセンサ部
１１間だけでなく、センサ部１１と隣の列の垂直転送レ
ジスタ１３との間にもトレンチ加工された素子分離層２
０を設けている。

【００５４】素子分離層２０は、平面的には、図４に示
すように、垂直転送レジスタ１３の左端部に上下に連続
する長い溝から、横方向にセンサ部１１間に櫛状に溝が
延長されたパターンとなっている。内部構造は、図５に
示すように、センサ部１１を構成するＮ型の不純物導入
領域４及びＰ⁺の正電荷蓄積領域５と、垂直転送レジス
タ１３を構成する転送チャネル領域８との間に、従来の
Ｐ⁺のチャネルストップ領域に代えて、図２に示したと
同様のトレンチ加工して絶縁膜を埋め込んだ素子分離層
２０が形成されている。素子分離層２０の周囲は、図２
と同様にＰ⁺領域２１により囲われている。また、転送
チャネル領域８の下には、第２のＰ型半導体ウエル領域
７が形成されている。尚、図４のＸ−Ｘ´における断面
図は、図２の断面図と同様になる。

【００５５】本実施の形態によれば、隣接する画素列の
垂直転送レジスタ１３とセンサ部１１にも、トレンチ加
工された素子分離層２０が形成されていることにより、
垂直方向だけでなく、水平方向（図４の横方向）におい
ても隣接する画素への電荷の流れ込み及び光の漏れ込み
を防止することができる。これにより、さらにＣＣＤ固
体撮像素子の感度向上を図ることができる。

【００５６】尚、図４では、素子分離層２０のパターン
を櫛状にしているが、センサ部間のパターンとセンサ部
−垂直転送レジスタ間のパターンとをそれぞれ独立させ
たパターンとしてもよい。

【００５７】上述の各実施の形態のＣＣＤ固体撮像素子
３０，３１では、半導体基板１の内部にセンサ部１１を
形成した構成であったが、例えば半導体基板上にエピタ
キシャル層を形成して半導体基体を構成し、この半導体
基体内にセンサ部を形成する構成とすることも可能であ
る。

【００５８】ここで、半導体基体を半導体基板及びその
上のエピタキシャル層により形成した場合の図１のＸ−
Ｘ´における断面図を図６に示す。このＣＣＤ固体撮像
素子３２においては、先のＣＣＤ固体撮像素子３０，３
１と同様に、半導体基板１の内部に第１のＰ型半導体ウ
エル領域２が形成され、Ｐ型半導体ウエル領域２の上に
Ｎ型半導体ウエル領域３が形成されている。さらに、こ
のＣＣＤ固体撮像素子３２においては、半導体基板１上
にエピタキシャル層１０が形成されており、このエピタ
キシャル層１０の表面付近に、Ｎ型不純物拡散領域４や
正電荷蓄積領域５が形成されている。

【００５９】そして、このＣＣＤ固体撮像素子３２にお
いて、素子分離層２０は、半導体基板１内にトレンチ加
工により形成された素子分離層２０Ｃと、エピタキシャ
ル層１０内にトレンチ加工により形成された素子分離層
２０Ｄとが、同じ平面位置に積層されて成る。素子分離
層２０（２０Ｃ，２０Ｄ）の周囲には、先の実施の形態
と同様のＰ⁺領域２１が形成されている。

【００６０】この場合にも、先の実施の形態と同様に、
隣接する画素への電荷の流れ込み及び光の漏れ込みを防
止することができ、感度の向上を図ることができる。

【００６１】このＣＣＤ固体撮像素子３２の素子分離層
２０（２０Ｃ，２０Ｄ）は、例えば次のようにして形成
する。まず、半導体基板１の内部にトレンチ加工により
絶縁膜を埋め込んで素子分離層２０Ｃを形成する。その
後、半導体基板１上にエピタキシャル層１０を選択的に
成長させる。このとき、素子分離層２０Ｃの上には単結
晶シリコンが成長しないので、エピタキシャル層１０の
形成後に、溝状にエピタキシャル層１０のない部分が残
る。次に、エピタキシャル層１０のない溝状の部分に絶
縁膜を埋め込んで素子分離層２０Ｄを形成する。これに
より、同じ平面位置に連続して素子分離層２０Ｃ及び２
０Ｄを形成することができる。エピタキシャル層１０が
厚い場合には、エピタキシャル層１０を成長させた後に
トレンチ加工して微細な溝を形成することが困難になる
が、上述の製造方法によれば、選択成長によりエピタキ
シャル層１０内に溝が自動的に形成されるため、容易に
微細な溝を深く形成することができる。これにより、微
細で深い素子分離層２０を形成することができる。

【００６２】この場合も、素子分離層２０Ｃ及び２０Ｄ
の酸化膜を前述のＢＳＧ膜単層或いはＮＳＧ膜及びＢＳ
Ｇ膜の積層構造により形成することができる。

【００６３】続いて、本発明のさらに他の実施の形態を
説明する。本実施の形態は、センサ部をトレンチ加工し
た凹部に形成するものである。

【００６４】本発明のさらに他の実施の形態として、Ｃ
ＣＤ固体撮像素子の概略構成図を図７Ａ及び図７Ｂに示
す。図７Ａは要部の平面図を示し、図７Ｂは図７ＡのＰ
−Ｐ´における断面図を示す。このＣＣＤ固体撮像素子
４０は、半導体基板１をトレンチ加工した凹部４５の下
にセンサ部１１を構成するＮ型不純物拡散領域４及び正
電荷蓄積領域５が形成されている。垂直転送レジスタ１
３を構成するＮ型の転送チャネル領域４２は、凹部４５
の外のトレンチ加工されていない部分に形成されてい
る。転送チャネル領域４２の左側にはＰ⁺のチャネルス
トップ領域４３が形成され、転送チャネル領域の右側は
読み出しゲート領域４４となっている。転送チャネル領
域４２の下には第２のＰ型半導体ウエル領域４１が形成
されている。

【００６５】転送チャネル領域４２のある部分は、セン
サ部１１より高い位置にあり、センサ部１１側の部分は
斜面となっている。転送電極１２Ａ、１２Ｂは、読み出
しゲート領域４４上では、この斜面に沿って形成されて
いる。これにより、センサ部１１から信号電荷を転送チ
ャネル領域４２へ読み出すことが可能になる。尚、図７
Ｂにおいて、層間絶縁膜及び遮光膜より上層の各層は省
略している。

【００６６】本実施の形態のＣＣＤ固体撮像素子４０に
よれば、半導体基板１をトレンチ加工した凹部４５の下
にセンサ部１１が形成され、転送チャネル領域４２が凹
部４５の外のセンサ部１１より高い位置に形成されてい
るため、転送チャネル領域４２の下方の領域を光電変換
に利用することが可能になる。これにより、例えば図７
中破線で示すように広い空乏層４６を形成して、感度を
向上させることができる。この構成においても、特に長
波長の近赤外領域の光に対して感度を向上させる効果が
大きい。そして、従来より感度を向上させることができ
るため、ＣＣＤ固体撮像素子を微細化や多画素化しても
充分な感度を確保することができる。

【００６７】尚、このＣＣＤ固体撮像素子４０におい
て、図示しない同列のセンサ部１１間において、図１及
び図２に示した素子分離層２０を形成した構成を採用し
て、水平方向の画素分離を行うことも可能である。ま
た、同列のセンサ部１１間に、Ｐ型拡散層によりチャネ
ルストップ領域を形成して、水平方向の画素分離を行う
ことも可能である。

【００６８】また、この場合も、半導体基板１の代わり
に、半導体基板上にエピタキシャル層を形成して成る半
導体基体を用いた構成とすることができる。

【００６９】また、センサ部１１と転送チャネル領域４
２との間を斜面とする代わりに、垂直な面とする構成も
可能である。その場合も転送電極は垂直な側壁に被るよ
うに形成し、側壁付近に読み出しゲート領域を形成す
る。この面の傾きは、良好な特性が得られるように設定
する。

【００７０】このＣＣＤ固体撮像素子４０は、例えば次
のようにして形成することができる。まず、図８Ａに示
すように、内部に第１のＰ型半導体ウエル領域２を形成
した半導体基板１の表面付近に、必要な不純物拡散層即
ち第２のＰ型半導体ウエル領域４１、Ｎ型の転送チャネ
ル領域４２、Ｐ⁺のチャネルストップ領域４３を形成す
る。そして、フィールド部の絶縁層を形成した後、セン
サ部１１となる領域の半導体基板１の表面にトレンチ加
工を行う。これにより、図８Ｂに示すようにセンサ部１
１となる領域に凹部４５を形成する。このとき、例えば
センサ部１１となる凹部４５の深さを０．１〜１．０μ
ｍ程度とする。その後は、読み出しゲート領域４４や所
定のパターンの転送電極１２Ａ，１２Ｂを形成し、セン
サ部１１を構成するＮ型不純物拡散領域４と正電荷蓄積
領域５を形成し、さらに上層の各層を形成してＣＣＤ固
体撮像素子４０を形成することができる。尚、チャネル
ストップ領域４３は、図８Ａのようにトレンチ加工の前
にイオン注入して形成する代わりに、トレンチ加工によ
り凹部４５を形成した後にイオン注入して形成してもよ
い。

【００７１】続いて、本発明の別の実施の形態を説明す
る。本実施の形態は、垂直転送レジスタの下方に、混色
防止のための不純物領域が形成されているものである。

【００７２】本発明の別の実施の形態として、ＣＣＤ固
体撮像素子の概略構成図を図９Ａ及び図９Ｂに示す。図
９Ａは要部の平面図を示し、図９Ｂは図９ＡのＱ−Ｑ´
における断面図を示す。このＣＣＤ固体撮像素子５０
は、従来のオーバーフローバリアが形成された固体撮像
素子と同様の構成となっているが、垂直転送レジスタ１
３とセンサ部１１との間にＰ⁺のチャネルストップ領域
を設ける代わりに、垂直転送チャネル８下の第２のＰ型
半導体ウエル領域７よりさらに下方に、第３のＰ型半導
体ウエル領域５１を深く形成して混色防止を行う構成と
なっている。この第３のＰ型半導体ウエル領域５１は、
例えば主としてボロンをイオン注入することにより形成
される。

【００７３】そして、この第３のＰ型半導体ウエル領域
５１は、垂直転送レジスタ１３の中央部の下方に、垂直
転送レジスタ１３の幅より狭い幅に形成されている。

【００７４】本実施の形態のＣＣＤ固体撮像素子５０に
よれば、第３のＰ型半導体ウエル領域５１により、垂直
転送レジスタ１３を挟む水平方向の画素間の電荷の漏れ
込みを防いで、水平方向の画素分離を行うことができ
る。

【００７５】また、第３のＰ型半導体ウエル領域５１は
垂直転送レジスタ１３より狭い幅に形成されており、第
３のＰ型半導体ウエル領域５１の手前まで横方向に広く
空乏層を形成することができるため、光電変換に寄与す
る領域を広くとって、感度を向上させることができる。
これにより、ＣＣＤ固体撮像素子５０を微細化・多画素
化しても、充分な感度を確保することが可能になる。ま
た、この構成においても、特に長波長の近赤外領域の光
に対して感度を向上させる効果が大きい。

【００７６】尚、先の図７に示したセンサ部１１をトレ
ンチ加工した凹部４５に形成したＣＣＤ固体撮像素子４
０においても、第２のＰ型半導体ウエル領域４１の下方
に深く（垂直転送レジスタ１３の幅より狭い幅の）第３
のＰ型半導体ウエル領域を形成することにより、同様に
水平方向の画素分離を行うことができる。

【００７７】上述の各実施の形態では、ＣＣＤ固体撮像
素子に本発明を適用した場合であったが、その他の構成
の固体撮像素子においても、同様に本発明を適用するこ
とができる。例えばＭＯＳ型やＣＭＯＳ型の固体撮像素
子においても、トレンチ加工した素子分離層を形成して
混色を防止したり感度向上を図ることができる。また、
素子分離層の周囲にＰ型不純物領域を形成して暗電流や
白点の発生を抑制することができる。また、センサ部を
トレンチ加工により形成することにより、光電変換領域
を広げて感度の向上を図ることが可能である。

【００７８】本発明は、上述の実施の形態に限定される
ものではなく、本発明の要旨を逸脱しない範囲でその他
様々な構成が取り得る。

【００７９】

【発明の効果】上述の本発明によれば、半導体基体の内
部をトレンチ加工して、絶縁膜を埋め込むことにより素
子分離層が形成されたことにより、隣接する画素への電
荷の漏れ込みや隣接する画素へ光が漏れ込むことを防止
することができる。また、素子分離層の幅を制御性良く
形成することができる。

【００８０】従って、素子分離層を形成したことによ
り、固体撮像素子の微細化に伴い増加する隣接画素への
光漏れ込みや電荷漏れ込みが抑制され、その分感度の向
上、特に近赤外領域の感度を図ることができる。また、
固体撮像素子を微細化・多画素化しても、画素間を確実
に分離し、かつ充分な感度を確保することが可能にな
る。

【００８１】また、上述の本発明によれば、半導体基体
の内部をトレンチ加工して、凹部の下にセンサ部が形成
されたことにより、センサ部に対して凹部の外の他部が
高い位置に形成され、センサ部の周囲の他部も光電変換
に寄与する領域として利用することが可能になる。従っ
て、光電変換に寄与する領域を広げて、その分感度の向
上、特に近赤外領域の感度の向上を図ることができる。

【００８２】また、上述の本発明によれば、垂直転送レ
ジスタの下方に混色防止のための不純物領域が垂直転送
レジスタより狭い幅に形成されていることにより、垂直
転送レジスタを挟む両側の画素において互いに電荷が漏
れ込んで混色が生じることを防止することができる。ま
た、この不純物領域付近まで光電変換に寄与する領域と
することが可能であり、光電変換に寄与する領域を広げ
て、その分感度の向上、特に近赤外領域の感度の向上を
図ることができる。

【００８３】また、上述の本発明によれば、素子分離層
の絶縁膜を埋め込む溝の側壁部付近にＰ型不純物をイオ
ン注入することにより、或いはＰ型不純物が導入された
素子分離層の絶縁膜からＰ型不純物を拡散させることに
より、素子分離層の周囲にＰ型不純物が導入された領域
を形成することができる。このＰ型不純物が導入された
領域により、結晶欠陥を有する素子分離層の界面に空乏
層が達するのを防いで、暗電流・白点の発生を抑制させ
ることができる。

【００８４】また、上述の本発明によれば、半導体基板
の内部に第１の素子分離層を形成した後、半導体エピタ
キシャル層を選択成長させることにより、深いエピタキ
シャル層においても微細で深い溝を形成することができ
る。そして、この溝を絶縁膜で埋めて第２の素子分離層
を形成することにより、第１の素子分離層と連続して合
わせて微細で深い素子分離層を形成することができる。

【図面の簡単な説明】

【図１】本発明の一実施の形態のＣＣＤ固体撮像素子の
概略構成図（要部の平面図）である。

【図２】図１のＸ−Ｘ´における断面図である。

【図３】図２の素子分離層を積層構造とした場合の断面
図である。

【図４】本発明の他の実施の形態のＣＣＤ固体撮像素子
の概略構成図（要部の平面図）である。

【図５】図４のＹ−Ｙ´における断面図である。

【図６】半導体基体を半導体基板及びその上のエピタキ
シャル層により形成した場合の図１のＸ−Ｘ´における
断面図である。

【図７】本発明のさらに他の実施の形態のＣＣＤ固体撮
像素子の概略構成図である。Ａ要部の平面図である。
Ｂ図７ＡのＰ−Ｐ´における断面図である。

【図８】Ａ，Ｂ図７のＣＣＤ固体撮像素子の製造工程
を示す断面図である。

【図９】本発明の別の実施の形態のＣＣＤ固体撮像素子
の概略構成図である。Ａ要部の平面図である。Ｂ図９ＡのＱ−Ｑ´における断面図である。

【符号の説明】

１半導体基板、２第１のＰ型半導体ウエル領域、３
Ｎ型半導体ウエル領域、４Ｎ型不純物拡散領域、５
正電荷蓄積領域、６読み出しゲート部、７，４１
第２のＰ型半導体ウエル領域、８，４２転送チャネル
領域、１０エピタキシャル層、１１センサ部、１
２，１２Ａ，１２Ｂ転送電極、１３垂直転送レジス
タ、１４層間絶縁膜、１５遮光膜、１６リフロー
膜、１８層内レンズ、１９フィルタ層、２０，２０
Ｂ，２０Ｎ，２０Ｃ，２０Ｄ素子分離層、２１Ｐ⁺
領域、３０，３１，３２，４０，５０ＣＣＤ固体撮像
素子、４３チャネルストップ領域、４４読み出しゲ
ート領域、４５凹部、５１第３のＰ型半導体ウエル領
域

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 4M118 AA03 AA05 AA06 AB01 BA08 CA03 DA02 DA03 DA33 DA40 FA28 5C024 CX32 CX41 CY47 EX43 EX51 GX03 GY01 GZ01 GZ36 JX21 5F049 NA01 NA04 NA17 NB05 PA08 PA10 QA14 QA15 RA03 RA06

Claims

【特許請求の範囲】

【請求項１】半導体基体の内部をトレンチ加工して、
絶縁膜を埋め込むことにより素子分離層が形成されたこ
とを特徴とする固体撮像素子。
【請求項２】上記素子分離層の側壁部の周囲に、Ｐ型
不純物が導入された領域が形成されていることを特徴と
する請求項１に記載の固体撮像素子。
【請求項３】上記半導体基体が、半導体基板及びその
上の半導体エピタキシャル層から成り、該半導体基板の
内部の上記素子分離層と、該半導体エピタキシャル層の
内部の上記素子分離層とが同じ平面位置に連続して形成
されていることを特徴とする請求項１に記載の固体撮像
素子。
【請求項４】上記半導体基板の内部の上記素子分離層
と、上記半導体エピタキシャル層の内部の上記素子分離
層とにおいて、各素子分離層の側壁部の周囲にＰ型不純
物が導入された領域が形成されていることを特徴とする
請求項３に記載の固体撮像素子。
【請求項５】半導体基体の内部をトレンチ加工して、
凹部の下にセンサ部が形成されたことを特徴とする固体
撮像素子。
【請求項６】上記センサ部に対応して、上記凹部の外
に垂直転送レジスタが設けられ、上記センサ部の下部の
領域に加えて該垂直転送レジスタの下部の領域を光電変
換領域として利用することを特徴とする請求項５に記載
の固体撮像素子。
【請求項７】上記センサ部に対応して、上記凹部の外
に垂直転送レジスタが設けられ、該垂直転送レジスタの
下方に、混色防止のための不純物領域が該垂直転送レジ
スタより狭い幅に形成されていることを特徴とする請求
項５に記載の固体撮像素子。
【請求項８】センサ部と垂直転送レジスタを有して成
り、上記垂直転送レジスタの下方に、混色防止のための
不純物領域が該垂直転送レジスタより狭い幅に形成され
ていることを特徴とする固体撮像素子。
【請求項９】半導体基体の内部をトレンチ加工して溝
を形成する工程と、上記溝の側壁部付近にＰ型不純物をイオン注入する工程
と、上記溝内に絶縁膜を埋め込み素子分離層を形成する工程
と、上記素子分離層により分離された領域にセンサ部を形成
する工程とを有することを特徴とする固体撮像素子の製
造方法。
【請求項１０】半導体基体の内部をトレンチ加工して
溝を形成する工程と、上記溝内にＰ型不純物が導入された絶縁膜を埋め込み素
子分離層を形成する工程と、上記絶縁膜に導入されたＰ型不純物を上記素子分離層の
周囲に拡散させる工程と、上記素子分離層により分離された領域にセンサ部を形成
する工程とを有することを特徴とする固体撮像素子の製
造方法。
【請求項１１】上記溝内にＰ型不純物が導入された絶
縁膜を埋め込み素子分離層を形成する工程は、不純物が
導入されていない絶縁膜とＰ型不純物が導入された絶縁
膜とを順次上記溝内に埋め込む工程とすることを特徴と
する請求項１０に記載の固体撮像素子の製造方法。
【請求項１２】半導体基板の内部をトレンチ加工して
溝を形成する工程と、上記半導体基板の上記溝内に絶縁膜を埋め込み第１の素
子分離層を形成する工程と、上記半導体基板上に、半導体エピタキシャル層を選択成
長させる工程と、上記半導体エピタキシャル層が形成されていない部分
に、絶縁膜を埋め込み第２の素子分離層を形成する工程
とを有することを特徴とする固体撮像素子の製造方法。