KR20110060802A - 고체 촬상 장치와 그 제조 방법, 및 전자 기기 - Google Patents

고체 촬상 장치와 그 제조 방법, 및 전자 기기 Download PDF

Info

Publication number
KR20110060802A
KR20110060802A KR1020100110831A KR20100110831A KR20110060802A KR 20110060802 A KR20110060802 A KR 20110060802A KR 1020100110831 A KR1020100110831 A KR 1020100110831A KR 20100110831 A KR20100110831 A KR 20100110831A KR 20110060802 A KR20110060802 A KR 20110060802A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
region
layer
film
forming
Prior art date
Application number
KR1020100110831A
Other languages
English (en)
Other versions
KR101683300B1 (ko
Inventor
유히 요리카도
신지 미야자와
타케시 야나기타
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20110060802A publication Critical patent/KR20110060802A/ko
Application granted granted Critical
Publication of KR101683300B1 publication Critical patent/KR101683300B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/10—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths
    • H04N23/12—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths with one sensor only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본원 발명의 고체 촬상 장치는 반도체층과, 상기 반도체층의 표면을 관통하는 개구 내의 절연 재료와, 상기 반도체층의 내부측상의 상기 절연 재료의 한쪽 단을 피복하고 내에칭성을 갖는 보호막을 포함하는 것을 특징으로 한다.

Description

고체 촬상 장치와 그 제조 방법, 및 전자 기기{SOLID-STATE IMAGING DEVICE, METHOD OF MANUFACTURING THE SAME, AND ELECTRONIC APPARATUS}
본 발명은 고체 촬상 장치, 및 고체 촬상 장치의 제조 방법에 관한 것이다. 또한, 그 고체 촬상 장치를 이용한 전자 기기에 관한 것이다.
고체 촬상 장치는 CCD(Charge Coupled Device)형 고체 촬상 장치와, CMOS(Complementary Metal Oxide Semiconductor)형 고체 촬상 장치로 대별된다.
이러한 고체 촬상 장치에서는 화소마다 포토다이오드로 이루어지는 수광부가 형성되어 있고, 수광부에서는 수광부에 입사한 광에 의한 광전 변환에 의해 신호 전하가 생성된다. CCD형의 고체 촬상 장치에서는 수광부에서 생성된 신호 전하는 CCD 구조를 갖는 전하 전송부 내를 전송되고, 출력부에서 화소 신호로 변환되어 출력된다. 한편, CMOS형의 고체 촬상 장치에서는 수광부에서 생성된 신호 전하는 화소마다 증폭되고, 증폭된 신호가 화소 신호로서 신호선에 의해 출력된다.
기판에 형성된 포토다이오드와 광입사면과의 거리를 단축하고, 집광 효율을 향상시키기 위해, 기판의 배선층이 형성된 측과는 반대측인 이면측부터 광을 입사시키는 이면 조사형의 고체 촬상 장치가 제안되어 있다. 이러한 이면 조사형의 고체 촬상 장치에서는 포토다이오드나 화소 트랜지스터가 형성된 기판 표면측에, 배선층을 형성한 후, 기판을 반전시켜서, 기판의 이면측에 컬러 필터층, 및 온 칩 렌즈를 형성한다. 이와 같이, 이면 조사형의 고체 촬상 장치에서는 기판을 반전시키고 나서 기판 이면측에 컬러 필터층이나 온 칩 렌즈를 형성하기 위해, 컬러 필터층이나 온 칩 렌즈의 위치 결정에 필요한 얼라인먼트 마크를 기판 이면측에 형성할 필요가 있다. 또한, 이면 조사형의 고체 촬상 장치에서는 기판 표면측의 배선층에 형성된 전극 패드 형성 영역을, 기판 이면측에 도출하기 위해, 기판 이면측부터 전극 패드 형성 영역이 면하는 개구부를 형성할 필요가 있다. 기판 이면측부터 외부 배선을 접속하기 위해 전극 패드 형성 영역이 노출된 개구부를 형성할 필요가 있다.
일본국 특개2005-150463호 공보에는 이면 조사형의 고체 촬상 장치에서의 얼라인먼트 마크의 형성 방법 및, 전극 패드에 접속된 패드 콘택트의 형성 방법이 기재되어 있다. 상기 일본국 특개2005-150463호 공보에서는 얼라인먼트 마크의 형성이나, 패드 콘택트와 기판과의 절연성 확보를 위해, 기판에 개구부를 형성한 후에 SiO 등의 절연 재료를 매입하여, 절연층을 형성하는 구성이 기재되어 있다.
도 25A 내지 C를 이용하여, 종래예에서의 이면 조사형의 고체 촬상 장치의 제조 공정을 설명한다. 도 25A 내지 C는 이면 조사형의 고체 촬상 장치에 있어서, 얼라인먼트 마크 및 전극 패드부 주위의 절연층을 SiO로 구성하는 경우의 제조 공정이다.
우선, 도 25A에 도시하는 바와 같이, 실리콘 기판(100)상에, 매입 산화막(BOX층(101)) 및 실리콘층(102)이 차례로 형성된 SOI 기판(103)을 이용하여, 실리콘층(102)의 화소 영역(108)의 소정의 위치에, 포토다이오드(PD)를 포함하는 화소를 형성한다. 그 후 실리콘층(102) 표면측에 산화막(104)을 형성한 후, 얼라인먼트 마크 형성 영역(107) 및 전극 패드 형성 영역(106)에, 실리콘층(102)을 관통하여 BOX층(101)에 달하는 개구부를 형성한다. 그리고, 그 개구부에 SiO로 이루어지는 절연 재료를 매입하여, 절연층(105)을 형성한다.
다음에, 실리콘층(102) 표면측에, 층간 절연막(110)을 통하여 복수층의 배선(109)을 형성함으로써, 다층 배선층(111)을 형성한다.
그 후, 다층 배선층(111) 상부에 도시하지 않은 지지 기판을 형성하고 소자를 반전시켜서, SOI 기판(103)의 실리콘 기판(100) 및 BOX층(101)을 연마한다. 그리고, 전극 패드(112)가 면하도록 전극 패드 형성 영역(106)에 형성된 절연층(105)에 둘러싸인 영역에 개구부를 형성한다. 또한, 얼라인먼트 마크 형성 영역(107)에 형성된 절연층(105)을 얼라인먼트 마크로 하여, 화소 영역(108)의 실리콘층(102) 상부에 컬러 필터층(114) 및 온 칩 렌즈(113)를 형성한다. 이와 같이 하여, 이면 조사형의 고체 촬상 장치가 완성된다.
그런데, 이와 같은 종래의 제조 방법에서는 실리콘 기판(100) 및 BOX층(101)을 에칭 제거할 때에, SiO로 구성된 얼라인먼트 마크(105a)나 절연층(105)까지도 에칭되어 버린다는 문제가 있다. 그러면, 도 25C에 도시한 바와 같이, 얼라인먼트 마크(105a)나 전극 패드 형성 영역의 절연층(105)이 실리콘층(102)의 면보다도 깊은 위치까지 과잉으로 제거되어 버린다. 이와 같이, 얼라인먼트 마크(105a)가 과잉으로 에칭 제거됨에 의해, 시인성의 저하가 일어난다. 이 때문에, 얼라인먼트 마크(105a)를 실리콘층(102)의 이면측에 돌출시켜서 형성함으로써 시인성의 향상을 도모하는 경우에는 SiO 이외의 절연 재료를 얼라인먼트 마크(105a)에 사용할 것이 필요해진다.
또한, 얼라인먼트 마크(105a)나 전극 패드 형성 영역(106)의 절연층(105)을 위해 형성되는 개구부는 비교적 애스펙트비가 높다. 이 때문에, 개구부에의 매입 재료로서 SiO를 사용하는 경우에는 개구부의 매입이 곤란하고, 도 26에 도시하는 바와 같이 보이드(120)가 발생한다는 문제가 있다.
얼라인먼트 마크(105a)에 SiO를 사용한 경우에 발생한 상기의 문제를 해결하기 위해, 개구부에 매입하는 절연 재료로서는 질화 실리콘(SiN)이 생각된다. 이 경우에는 도 25A의 공정에서, 도 27A에 도시하는 바와 같이, 얼라인먼트 마크용의 개구부가 형성된 후, 개구부에, SiN으로 이루어지는 절연 재료(116)를 매입한다.
고체 촬상 장치의 제조 공정에서는 얼라인먼트 마크(105a)가 되는 절연 재료(116)을 매입하는 공정의 후, 예를 들면 산화막(104) 상부의 절연 재료(116)을 제거하는 공정이 나온다. 예를 들면, 핫 인산을 사용하여, 산화막(104) 상부의 불필요한 SiN으로 이루어지는 절연 재료(116)을 제거하는 경우, 도 27B에 도시하는 바와 같이, 얼라인먼트 마크(105a)나 전극 패드 형성 영역(106)의 절연층(105)으로서 형성된 SiN의 상부도 에칭 제거된다. 그러면, 절연층 상부에, 영역(a)으로 도시하는 바와 같은 요철이 형성되어 버린다는 문제가 있다.
이와 같이 요철이 형성된 경우, 도 28A에 도시하는 바와 같이, 에칭 제거된 절연층(105)의 상부에, 예를 들면 폴리실리콘(118)이 퇴적되어 버린다는 문제가 있고, 그 경우에는 폴리실리콘(118)과 실리콘층(102)과의 단락이 일어난다는 문제가 있다. 그러면, 전극 패드 형성 영역(106)에서는 실리콘층(102)과 전극 패드(112)에 접속된 콘택트 배선(도시 생략)과의 절연이 확보되지 않는다. 또한, 도 28B에 도시하는 바와 같이, 에칭 제거된 절연층(105) 상부에, 후의 공정에서 실리콘 산화막(117)이 형성된 경우에는 요철 상태가 된 절연층(105) 상부의 실리콘 산화막(117)이 벗겨저 버린다는 문제가 있다. 이 경우에는 웨이퍼 오염이나 장치 오염이 발생할 우려가 있다.
또한, 절연층(105)이 산화 실리콘으로 형성되는 경우에도, 후의 공정에서, 불필요한 산화 실리콘을 제거할 때에, 절연층 상부를 구성하는 산화 실리콘이 제거되어 버리는 일이 있다. 이와 같은 경우에도, 도 28A나 도 28B에서 도시한 문제가 발생한다.
본 발명은 상술한 점을 감안하여, 본 발명은 공정수를 증가하는 일 없이, 신뢰성이 높은 절연층을 갖는 고체 촬상 장치를 제공한다. 또한, 그 고체 촬상 장치를 이용한 전자 기기를 제공한다.
본 발명의 고체 촬상 장치는 반도체층과, 상기 반도체층의 표면을 관통하는 개구 내의 절연 재료와, 상기 반도체층의 내부측상의 상기 절연 재료의 한쪽 단을 피복하고 내에칭성을 갖는 보호막을 포함하는 것을 특징으로 한다.
상기 고체 촬상 장치에 있어서, 상기 반도체층은 화소 형성 영역을 포함하는 것을 특징으로 한다.
상기 고체 촬상 장치에 있어서, 상기 개구는 상기 반도체층의 얼라인먼트 영역 내에 있고, 상기 반도체층은 상기 얼라인먼트 영역과 상기 화소 형성 영역 사이에 소자 분리 영역을 포함하는 것을 특징으로 한다.
상기 고체 촬상 장치에 있어서, 상기 보호막은, 상기 개구의 단에서의 반도체층 내의 홈에 있는 것을 특징으로 한다.
상기 고체 촬상 장치에 있어서, 상기 소자 분리 영역 내의 불순불 확산층과,
상기 불순물 확산층상에 형성된 절연막을 더 포함하는 것을 특징으로 한다.
상기 고체 촬상 장치에 있어서, 상기 반도체층상에 형성된 다층 배선층과, 상기 반도체층의 화소 영역 외측의 상기 다층 배선층 내의 전극 패드와, 상기 반도체층 및 다층 배선층을 통해 상기 전극 패드를 노출하는 전극 패드 개구를 더 포함하는 것을 특징으로 한다.
상기 고체 촬상 장치에 있어서, 상기 화소 영역에 상기 반도체층 내의 복수의 포토다이오드를 더 포함하는 것을 특징으로 한다.
상기 고체 촬상 장치에 있어서, 상기 화소 영역에 각각의 상기 포토다이오드 상부에 온칩 렌즈를 더 포함하는 것을 특징으로 한다.
상기 고체 촬상 장치에 있어서, 각각의 상기 포토다이오드 및 각각의 상기 온칩 렌즈 사이에 컬러 필더를 더 포함하는 것을 특징으로 한다.
상기 고체 촬상 장치에 있어서, 상기 절연 재료 및 상기 보호막 양쪽 모두는 동일 재료로 이루어지는 것을 특징으로 한다.
상기 고체 촬상 장치에 있어서, 상기 절연 재료는 질화 실리콘을 포함하는 것을 특징으로 한다.
본 발명의 반도체 장치의 구동 방법은 반도체층을 관통하는 개구를 형성하는 스텝과, 절연 재료로 상기 개구를 매입하는 스텝과, 상기 반도체층의 내부측상의 상기 개구의 한쪽 단에 내에칭성의 보호막을 형성하는 스텝을 포함하는 것을 특징으로 한다.
상기 반도체 장치의 제조 방법에 있어서, 상기 반도체층은 화소 영역을 포함하는 것을 특징으로 한다.
상기 반도체 장치의 제조 방법에 있어서, 상기 개구는 상기 반도체층의 얼라인먼트 영역에 형성되고, 상기 반도체층은 상기 얼라인먼트 영역과 화소 영역 사이에 소자 분리 영역을 포함하는 것을 특징으로 한다.
상기 반도체 장치의 제조 방법에 있어서, 절연막 형성 스텝 이전에, 상기 반도체층의 내부측상의 상기 개구의 상기 단에서의 반도체층 내에 홈을 형성하는 스텝을 더 포함하고, 상기 보호막 형성 스텝은 상기 홈 내에 절연막을 형성하는 것을 포함하는 것을 특징으로 한다.
상기 반도체 장치의 제조 방법에 있어서, 상기 소자 분리 영역에 불순물 확산층을 형성하는 스텝과, 상기 불순물 확산층상에 절연막을 형성하는 스텝을 더 포함하는 것을 특징으로 한다.
상기 반도체 장치의 제조 방법에 있어서, 상기 반도체층상에 다층 배선층을 형성하는 스텝과, 상기 반도체층의 상기 화소 영역 외측의 상기 복수의 배선층 내에 전극 패드를 형성하는 스텝과, 상기 전극 패드를 노출하기 위해 상기 반도체층 내에 전극 패드 개구를 형성하는 스텝을 더 포함하는 것을 특징으로 한다.
상기 반도체 장치의 제조 방법에 있어서, 상기 화소 영역 내의 상기 반도체층에 복수의 포토다이오드를 형성하는 스텝을 더 포함하는 것을 특징으로 한다.
상기 반도체 장치의 제조 방법에 있어서, 상기 화소 영역 내에 각각의 포토다이오드 상부에 온칩 렌즈를 형성하는 스텝을 더 포함하는 것을 특징으로 한다.
상기 반도체 장치의 제조 방법에 있어서, 각각의 상기 온칩 렌즈와 각각의 상기 포토다이오드 사이에 컬러 필터를 형성하는 스텝을 더 포함하는 것을 특징으로 한다.
상기 반도체 장치의 제조 방법에 있어서, 상기 절연 재료 및 상기 보호막 양쪽 모두는 동일 재료로 이루어지는 것을 특징으로 한다.
상기 반도체 장치의 제조 방법에 있어서, 상기 절연 재료가 에칭 이후에 잔류하도록, 상기 보호막이 상기 절연 재료상에 형성되는 것을 특징으로 한다.
본 발명의 전자 장치는, 광학 렌즈와, 상기 광학 렌즈의 앞에 위치하고, 반도체층과, 상기 반도체 층을 관통하는 개구 내의 절연 물질과, 상기 반도체층의 내부측상의 상기 절연 재료의 한쪽 단을 피복하는 내에칭성의 보호막을 포함하는 반도체 장치를 포함한다.
상기 전자 장치에 있어서, 상기 반도체층은 화소 영역을 포함하는 것을 특징으로 한다.
상기 전자 장치에 있어서, 상기 개구는 상기 반도체층의 얼라인먼트 영역 내에 있고, 상기 반도체층은 상기 얼라인먼트 영역과 상기 화소 영역 사이에 소자 분리 영역을 포함하는 것을 특징으로 한다.
상기 전자 장치에 있어서, 상기 보호막은 상기 반도체층의 내부측상의 절연 재료의 한쪽 단에서 상기 반도체층 내의 홈 내에 있는 것을 특징으로 한다.
상기 전자 장치에 있어서, 상기 소자 분리 영역 내에 불순물 확산층과, 상기 불순물 확산층상의 절연막을 더 포함하는 것을 특징으로 한다.
상기 전자 장치에 있어서, 상기 반도체층상에 복수의 배선층과, 상기 반도체 층의 화소 영역의 외측의 상기 복수의 배선층 내의 전극 패드와, 전극 패드를 노출하기 위한, 상기 반도체층과 상기 복수의 배선층을 통하는 전극 패드 개구를 더 포함하는 것을 특징으로 한다.
상기 전자 장치에 있어서, 상기 화소 영역 내의 상기 반도체층 내의 복수의 포토다이오드를 더 포함하는 것을 특징으로 한다.
상기 전자 장치에 있어서, 상기 화소 영역 내의 각각의 포토다이오드상의 온칩 렌즈를 더 포함하는 것을 특징으로 한다.
상기 전자 장치에 있어서, 각각의 상기 온칩 렌즈와 각각의 상기 포토다이오드 사이에 컬러 필터를 더 포함하는 것을 특징으로 한다.
상기 전자 장치에 있어서, 상기 절연 재료와 상기 절연막 양쪽 모두는 동일 재료로 이루어지는 것을 특징으로 한다.
상기 전자 장치에 있어서, 상기 절연 재료는 질화 실리콘을 포함하는 것을 특징으로 한다.
상기 전자 장치에 있어서, 상기 광학 렌즈와 상기 고체 촬상 장치 사이에 위치한 셔터 장치를 더 포함하는 것을 특징으로 한다.
본 발명에 의하면, 공정수를 늘리는 일 없이, 신뢰성이 높은 고체 촬상 장치를 얻을 수 있다. 또한, 그 고체 촬상 장치를 이용한 전자 기기를 얻을 수 있다.
도 1은 본 발명의 한 실시의 형태에 관한 고체 촬상 장치의 개략 구성도.
도 2는 본 발명의 한 실시의 형태에 관한 고체 촬상 장치의 개략 단면 구성도.
도 3의 A 내지 C는 본 발명의 제 1의 실시 형태에 관한 고체 촬상 장치의 제조 방법을 도시하는 공정도.
도 4의 D 내지 F는 본 발명의 제 1의 실시 형태에 관한 고체 촬상 장치의 제조 방법을 도시하는 공정도.
도 5의 G 내지 I는 본 발명의 제 1의 실시 형태에 관한 고체 촬상 장치의 제조 방법을 도시하는 공정도.
도 6의 A 내지 C는 비교예에 관한 고체 촬상 장치의 제조 방법을 도시하는 공정도.
도 7의 D, E는 비교예에 관한 고체 촬상 장치의 제조 방법을 도시하는 공정도.
도 8은 본 발명의 제 1의 실시 형태에 관한 고체 촬상 장치의 전극 패드 형성 영역에서의 개략 단면 구성도.
도 9의 A 내지 C는 본 발명의 제 1의 실시 형태에 관한 고체 촬상 장치의 제조 방법을 도시하는 공정도.
도 10의 A 내지 C는 본 발명의 제 2의 실시 형태에 관한 고체 촬상 장치의 제조 방법을 도시하는 공정도.
도 11의 D, E는 본 발명의 제 2의 실시 형태에 관한 고체 촬상 장치의 제조 방법을 도시하는 공정도.
도 12는 본 발명의 제 2의 실시 형태에 관한 고체 촬상 장치의 전극 패드 형성 영역에서의 개략 단면 구성도.
도 13의 A 내지 C는 본 발명의 제 3의 실시 형태에 관한 고체 촬상 장치의 제조 방법을 도시하는 공정도.
도 14의 D 내지 F는 본 발명의 제 3의 실시 형태에 관한 고체 촬상 장치의 제조 방법을 도시하는 공정도.
도 15의 G 내지 I는 본 발명의 제 3의 실시 형태에 관한 고체 촬상 장치의 제조 방법을 도시하는 공정도.
도 16의 J, K는 본 발명의 제 3의 실시 형태에 관한 고체 촬상 장치의 제조 방법을 도시하는 공정도.
도 17의 A 내지 C는 비교예에 관한 고체 촬상 장치의 제조 방법을 도시하는 공정도.
도 18의 D, E는 비교예에 관한 고체 촬상 장치의 제조 방법을 도시하는 공정도.
도 19는 본 발명의 제 3의 실시 형태에 관한 고체 촬상 장치의 전극 패드 형성 영역에서의 개략 단면 구성도.
도 20의 A 내지 C는 본 발명의 제 3의 실시 형태에 관한 고체 촬상 장치의 제조 방법을 도시하는 공정도.
도 21의 A 내지 C는 본 발명의 제 4의 실시 형태에 관한 고체 촬상 장치의 제조 방법을 도시하는 공정도.
도 22의 D, E는 본 발명의 제 4의 실시 형태에 관한 고체 촬상 장치의 제조 방법을 도시하는 공정도.
도 23은 본 발명의 제 4의 실시 형태에 관한 고체 촬상 장치의 전극 패드 형성 영역에서의 개략 단면 구성도.
도 24는 본 발명의 제 5의 실시 형태에 관한 전자 기기의 개략 구성도.
도 25의 A 내지 C는 종래예의 고체 촬상 장치의 제조 방법을 도시하는 공정도.
도 26은 종래예의 고체 촬상 장치의 제조 방법에 있어서, 절연층을 SiO로 형성한 경우의 개략 구성도.
도 27의 A, B는 종래예의 고체 촬상 장치의 제조 방법에 있어서, 절연층을 SiN으로 형성한 경우의 개략 구성도.
도 28의 A, B는 종래의 고체 촬상 장치의 제조 방법으로 형성된 절연층에서 일어나는 문제를 개략적으로 도시한 도면.
이하, 본 발명의 여러 실시예가 설명될 것이지만, 본 발명은 상기 실시예의 구성에만 한정되는 것이 아니고, 특허청구의 범위의 각 청구항의 발명의 범위 내에서 당업자라면 행할 수 있는 각종 변형, 수정을 포함하는 것은 물론이다.
우선, 본 발명의 한 실시의 형태에 관한 CMOS형의 고체 촬상 장치(1)에 관해 도 1 및 도 2를 이용하여 설명한다. 도 1 및 도 2의 구성은 하기에 설명하는 제 1 내지 제 4의 실시 형태에 관한 고체 촬상 장치에 공통의 구성이다. 또한, 본 실시 형태예에서는 고체 촬상 장치를, 이면 조사형의 CMOS형 고체 촬상 장치로 하여 설명한다.
도 1은 본 발명의 한 실시의 형태에 관한 CMOS형의 고체 촬상 장치(1)의 전체를 도시하는 개략 구성도이다.
본 실시 형태예의 고체 촬상 장치(1)는 실리콘으로 이루어지는 기판(11)상에 배열된 복수의 화소(2)로 구성되는 화소 영역(3)과, 수직 구동 회로(4)와, 칼럼 신호 처리 회로(5)와, 수평 구동 회로(6)와, 출력 회로(7)와, 제어 회로(8) 등을 가지고 구성된다.
각각의 화소(2)는 포토다이오드로 이루어지는 수광부와, 복수의 화소 트랜지스터로 구성되고, 기판(11)상에, 2차원 어레이형상으로 규칙적으로 복수 배열된다. 화소(2)를 구성하는 화소 트랜지스터는 전송 트랜지스터, 리셋 트랜지스터, 선택 트랜지스터, 앰프 트랜지스터로 구성되는 4개의 화소 트랜지스터라도 좋고, 또한, 선택 트랜지스터를 제외한 3개의 트랜지스터라도 좋다.
화소 영역(3)은 2차원 어레이형상으로 규칙적으로 복수 배열된 화소(2)로 구성된다. 화소 영역(3)은 실제로 광을 수광하고 광전 변환에 의해 생성된 신호 전하를 증폭하여 칼럼 신호 처리 회로(5)에 판독하는 유효 화소 영역과, 흑레벨의 기준이 되는 광학적 흑을 출력하기 위한 흑 기준 화소 영역(도시 생략)으로 구성되어 있다. 흑 기준 화소 영역은 통상은 유효 화소 영역의 외주부에 형성되는 것이다.
제어 회로(8)는 수직 동기 신호, 수평 동기 신호 및 마스터 클록에 의거하여, 수직 구동 회로(4), 칼럼 신호 처리 회로(5), 및 수평 구동 회로(6) 등의 동작의 기준이 되는 클록 신호나 제어 신호 등을 생성한다. 그리고, 제어 회로(8)에서 생성된 클록 신호나 제어 신호 등은 수직 구동 회로(4), 칼럼 신호 처리 회로(5) 및 수평 구동 회로(6) 등에 입력된다.
수직 구동 회로(4)는 예를 들면 시프트 레지스터에 의해 구성되고, 화소 영역(3)의 각 화소(2)를 행 단위로 순차적으로 수직 방향으로 선택 주사한다. 그리고, 각 화소(2)의 포토다이오드에서 수광량에 응하여 생성한 신호 전하에 의거한 화소 신호를, 수직 신호선을 통하여 칼럼 신호 처리 회로(5)에 공급한다.
칼럼 신호 처리 회로(5)는 예를 들면, 화소(2)의 열마다 배치되어 있고, 1행분의 화소(2)로부터 출력되는 신호를 화소열마다 흑 기준 화소 영역(도시하지 않지만, 유효 화소 영역의 주위에 형성된다)으로부터의 신호에 의해, 노이즈 제거나 신호 증폭 등의 신호 처리를 행한다. 칼럼 신호 처리 회로(5)의 출력단에는 수평 선택 스위치(도시 생략)가 수평 신호선(10)과의 사이에 마련되어 있다.
수평 구동 회로(6)는 예를 들면 시프트 레지스터에 의해 구성되고, 수평 주사 펄스를 순차적으로 출력함에 의해, 칼럼 신호 처리 회로(5)의 각각을 순번대로 선택하고, 칼럼 신호 처리 회로(5)의 각각으로부터 화소 신호를 수평 신호선(10)에 출력시킨다.
출력 회로(7)는 칼럼 신호 처리 회로(5)의 각각으로부터 수평 신호선(10)을 통하여, 순차적으로에 공급되는 신호에 대해 신호 처리를 행하여 출력한다.
도 2는 본 실시 형태예의 고체 촬상 장치의 주요부의 개략 단면 구성이다. 도 2에 도시하는 바와 같이, 본 실시 형태예의 고체 촬상 장치(1)는 화소 영역(3)의 주변 영역에, 제조시에 있어서 위치 결정에 이용되는 얼라인먼트 마크(27)와, 외부 배선과의 접속에 이용되는 전극 패드(25)가 형성된 전극 패드 형성 영역(34)을 가지고 구성되어 있다.
이면 조사형의 고체 촬상 장치(1)는 광전 변환 소자가 되는 포토다이오드(PD)가 형성된 반도체층(20)과, 반도체층(20)의 표면측에 형성된 다층 배선층(21)과, 반도체층(20)의 이면측에 형성된 컬러 필터층(32)과 온 칩 렌즈(33)로 구성되어 있다. 또한, 다층 배선층(21)의 반도체층(20)에 접하는 면과는 반대측의 면에는 지지 기판(22)이 형성되어 있다.
반도체층(20)의 화소 영역(3)에는 각 화소를 구성하는 복수의 포토다이오드(PD)가 형성되어 있고, 도시하지 않지만, 화소(2)를 구동하는 화소 트랜지스터가 각 화소에 인접하여 형성되어 있다.
다층 배선층(21)은 알루미늄 또는 구리로 이루어지는 배선(23)이 층간 절연막(24)을 통하여 복수층(도 2에서는 2층) 적층된 구성이 되고, 각 배선(23) 사이 또는 배선(23)과 화소 트랜지스터 사이는 도시하지 않은 콘택트부에 의해 전기적으로 접속되어 있다. 또한, 주변 영역에서는 알루미늄으로 이루어지는 배선(23)의 일부에 의해, 전극 패드(25)가 구성되어 있다.
각각의 컬러 필터층(32)은 반도체층(20)의 광조사측이 되는 이면측의 각 화소에 대응하는 영역에 형성되어 있고, 예를 들면, 적색(R), 녹색(G), 청색(B)의 색소를 포함하는 유기 재료로 구성되어 있다. 온 칩 렌즈(33)는 각 화소에 대응하여 컬러 필터층(32) 상부에 유기 재료에 의해 형성되어 있다. 온 칩 렌즈(33)에서는 입사하여 온 광이 대응하는 화소(2)를 구성하는 포토다이오드(PD)에 효율적으로 입사하도록 집광된다.
얼라인먼트 마크(27)는 반도체층(20)의 주변 영역(이하, 얼라인먼트 마크 형성 영역(35)이라고 한다)에 형성되어 있고, 반도체층(20)을 관통하는 개구부에 절연 재료가 매입되어 형성된 절연층(29)으로 구성되어 있다. 그리고, 얼라인먼트 마크(27)가 되는 절연층(29)은 반도체층(20) 표면측에서 보호막(30)에 피복되어 있다. 얼라인먼트 마크(27)는 반도체층(20) 이면측에, 컬러 필터층(32)이나 온 칩 렌즈(33)를 형성할 때의 위치 결정에 이용되는 것이다.
또한, 반도체층(20)의 주변 영역에 형성된 전극 패드 형성 영역(34)에서는 배선(23)의 일부로 형성된 전극 패드(25)가, 반도체층(20)의 이면측에 면하도록, 반도체층(20) 및 층간 절연막(24)에 개구부(26)가 형성되어 있다. 그리고, 이 개구부(26)의 반도체층(20)측의 주위에는 절연층(28)이 형성되어 있고, 이 절연층(28)은 반도체층(20) 표면측에서 보호막(31)에 피복되어 있다.
즉, 본 실시 형태예의 고체 촬상 장치(1)에서는 얼라인먼트 마크(27)가 되는 절연층(29)과, 전극 패드 형성 영역(34)의 개구부(26) 주위에 형성된 절연층(28)이 반도체층(20) 표면측에서 마찬가지로 보호막(30, 31)으로 피복된 구성으로 되어 있다.
이하의 실시 형태예에서는 상술한 이면 조사형의 고체 촬상 장치(1)에서의 절연층(28, 29) 및 절연층(28, 29)을 피복하는 보호막(30, 31)의 구성에 관해 상세히 기술한다.
도 3 내지 도 9를 이용하여, 본 발명의 제 1의 실시 형태에 관한 고체 촬상 장치의 제조 방법에 관해 설명한다. 도 3 내지 도 5의 제조 공정은 얼라인먼트 마크(27)를 형성하는 공정이고, 화소 영역(3)에서의 소자 분리부의 형성 공정과, 주변 회로 영역에서의 소자 분리부의 형성 공정과 병렬로 설명한다. 본 실시 형태예에서는 화소 영역(3)에서의 소자 분리부로서, 반도체층에 형성하는 불순물 확산층과, 반도체층 상부에 소정의 두께로 형성한 절연막(산화막)으로 이루어지는 소자 분리부(이하, EDI(Expanding photodiod earea Designed for Isolation)라고 한다)를 구성하는 예로 한다. 또한, 주변 회로 영역에서의 소자 분리부로서, 반도체층에 형성한 홈에 절연막을 형성한 소자 분리부(이하, STI(Shallow Trench Isolation)라고 한다)를 구성하는 예로 한다. EDI에 관해서는 EDI에 관해서는 참고 문헌 「K. Itonaga, IEDM Tech, Dig, p33-1, 2005」에 그 상세가 기재되어 있다. 또한, 이하의 설명에서는 STI가 형성되는 영역을 STI 형성 영역(36)으로 하고, EDI가 형성되는 영역을 EDI 형성 영역(37)으로 하여 설명한다.
도 3A에 도시하는 바와 같이, 실리콘으로 이루어지는 기판(39)상에, 매입 산화막(이하, BOX층(38)) 및 실리콘으로 이루어지는 반도체층(20)이 차례로 형성된 SOI 기판(40)을 준비한다. 그리고, 반도체층(20) 상부에 실리콘 산화막(43), 포토레지스트막(44)을 차례로 형성한다. 그리고, 도 3A에 도시하는 바와 같이, 얼라인먼트 마크 형성 영역(35)에서의 포토레지스트막(44)에 개구를 형성한다.
다음에, 도 3B에 도시하는 바와 같이, 포토레지스트막(44)을 마스크로 하여, 실리콘 산화막(43)을 에칭하여, 반도체층(20)이 노출하는 개구를 형성한다. 개구가 형성된 실리콘 산화막(43)은 반도체층(20)의 에칭을 위한 하드 마스크로서 이용되는 것이다.
다음에, 도 3C에 도시하는 바와 같이, 실리콘 산화막(43)으로 형성된 하드 마스크를 통하여 반도체층(20)을 에칭함에 의해, 얼라인먼트 마크 형성 영역(35)에, 개구부(45)를 형성한다. 이 때, 실리콘 산화막(43)도 박막화된다. 이 개구부(45)는 반도체층(20)을 관통하도록 형성한다. 예를 들면, 이 개구부(45)는 폭 70㎚, 깊이 3㎛ 정도로 형성되는 것이다.
다음에, 도 4D에 도시하는 바와 같이 질화 실리콘(SiN)으로 이루어지는 절연층(46)을 개구부(45)에 매입하도록 형성함과 함께, 절연층(46)을 반도체층(20) 상부 전면에 형성한다. 이에 의해, 얼라인먼트 마크 형성 영역(35)에서는 개구부(45)에 절연층(29)이 형성되고, 얼라인먼트 마크(27)가 형성된다.
본 실시 형태예에서는 반도체층(20) 상부에 실리콘 산화막(43)과 절연층(46)이 형성된 상태에서 다음 공정으로 이전되지만, 반도체층(20) 상부의 절연층(46) 및 실리콘 산화막(43)을 한번 제거하는 예로 하여도 좋다. 이 경우에는 절연층(46) 및 실리콘 산화막(43)이 제거된 반도체층(20) 상부에, 새로운 실리콘 산화막 및 질화 실리콘으로 이루어지는 절연층을 형성하고, 다음 공정에 진행된다.
다음에, 도 4E에 도시하는 바와 같이, 반도체층(20) 상부에 형성된 절연층(46) 상부에, 얼라인먼트 마크 형성 영역(35), STI 형성 영역(36), EDI 형성 영역(37)의 소망하는 위치에 개구(48)가 형성된 포토레지스트막(47)을 형성한다. 그리고, 이 포토레지스트막(47)을 마스크로 하여 반도체층(20) 상부의 절연층(46), 및 실리콘 산화막(43)을 에칭 제거한다. 이 경우, 얼라인먼트 마크 형성 영역(35)에서의 포토레지스트막(47)의 개구(48)는 절연층(29)이 형성된 영역을 포함하고, 또한 절연층(29)이 형성된 영역보다도 넓은 영역이 개구되도록 형성한다. 이에 의해, 절연층(29)의 상부 영역이 노출된다.
다음에, 앞의 공정에서 이용한 포토레지스트막(47)을 제거하고, 도 4F에 도시하는 바와 같이, 새로운 포토레지스트막(49)을 형성한다. 이 포토레지스트막(49)은 얼라인먼트 마크 형성 영역(35) 및 STI 형성 영역(36)에서는 개구되어 있고, EDI 형성 영역(37)에서는 개구는 형성되어 있지 않다. 즉, EDI 형성 영역(37)에서는 노출된 반도체층(20)을 포함하는 절연층(46) 상부 전면에 포토레지스트막(49)이 형성되어 있다. 그 후, 포토레지스트막(49)을 마스크로 하여, 및 절연층(46)을 하드 마스크로 하여, 반도체층(20)을 소정의 깊이까지 에칭 제거함에 의해, 홈(50a, 50b)을 형성한다. STI 형성 영역(36)에서의 홈(50b)은 STI를 구성하는 트렌치부가 되는 홈이다. 또한, 얼라인먼트 마크 형성 영역(35)에서의 홈(50a)은 후의 공정에서 보호막(30)이 형성되는 홈이다. 여기서, 얼라인먼트 마크 형성 영역(35)에서는 절연층(29)의 주위의 반도체층(20)은 STI 형성 영역(36)의 홈(50b)과 같은 깊이(예를 들면, 300㎚ 정도의 깊이)까지 에칭 제거되고, 동시에 절연층(29)도 에칭 제거된다. 그러나, 에칭 레이트의 차이로부터 절연층(29)은 반도체층(20)의 저부보다도 상측에 유지된다. 즉, 절연층(29)이 반도체층(20)보다도 하측까지 에칭되지 않는다.
홈(50a, 50b)이 형성된 후, EDI 형성 영역(37)의 반도체층(20) 표면에 소망하는 불순물을 이온 주입함에 의해, EDI를 구성하는 불순물 확산층을 형성한다.
다음에, 절연층(46) 상부에 형성된 포토레지스트막(49)을 제거하고, 도 5G에 도시하는 바와 같이, 반도체층(20)의 홈(50a, 50b)을 포함하는 절연층(46) 상부에 SiO로 이루어지는 절연막(51)을 성막한다. 이에 의해, 얼라인먼트 마크 형성 영역(35)에서는 절연층(29)으로 이루어지는 얼라인먼트 마크(27) 상부가 절연막(51)으로 덮혀진다. 또한, STI 형성 영역(36)에서는 트렌치부가 되는 홈(50b)에 절연막(51)이 형성된다. 또한, EDI 형성 영역(37)에서는 불순물 확산층이 형성된 반도체층(20) 상부에 절연막(51)이 형성된다.
다음에, 도 5H에 도시하는 바와 같이, 예를 들면 CMP(Chemical Mechanical Polishing)법을 이용하여 SiO로 이루어지는 절연막(51)을 반도체층(20) 상부의 SiN으로 이루어지는 절연층(46)이 노출할 때까지 제거한다. 즉, 이 절연막(51)을 연마하는 공정에서는 SiN으로 이루어지는 절연층(46)이 스토퍼로서 이용된다.
그 후, 도 5I에 도시하는 바와 같이, 노출된 절연층(46)을, 핫 인산을 사용하여 제거한다. 이에 의해, 얼라인먼트 마크 형성 영역(35)에서는 얼라인먼트 마크(27)가 되는 절연층(29) 상부는 절연막(51)으로 이루어지는 보호막(30)으로 덮이여진 상태가 된다. 또한, STI 형성 영역(36)에서는 소자 분리부가 되는 STI(52)가 형성되고, EDI 형성 영역(37)에서는 소자 분리부가 되는 EDI(53)가 형성된다. 여기서, 형성되는 보호막(30)의 두께나, EDI(53)를 구성하는 절연막(51)의 두께는 실리콘 산화막(43)상에 형성된 절연층(46)의 두께를 답습한다. 보호막(30)이나, EDI(53)의 절연막(51)의 두께를 100㎚ 정도로 유지하기 위해, 실리콘 산화막(43)상에 형성된 절연층(46)도 100㎚ 정도로 형성되는 것이 바람직하다.
본 실시 형태예의 고체 촬상 장치에서는 얼라인먼트 마크(27)가 되는 절연층(29) 상부를 포함하는 반도체층(20)에, STI(52)를 구성하는 홈(50b)과 동시에 형성된 홈(50a)이 형성되고, STI(52)를 구성하는 절연막(51)과 같은 공정에서 형성된 보호막(30)이 형성된다. 그리고, 절연층(29)이 보호막(30)에 피복됨에 의해, SiN으로 이루어지는 절연층(46)의 에칭 제거 공정에서, 얼라인먼트 마크(27)를 구성하는 절연층(29)이 불필요하게 에칭되는 것을 막을 수 있다.
비교예로서, 도 6 및 도 7을 이용하여, 종래의 방법으로 SiN으로 이루어지는 절연층(29)으로 얼라인먼트 마크(68)를 형성한 경우에 관해 설명한다. 비교예에서도, 얼라인먼트 마크 형성 영역(35)에서 얼라인먼트 마크(68)를 형성하는 공정과, STI 형성 영역(36)에서 STI를 형성하는 공정과, EDI 형성 영역(37)에서 EDI를 형성하는 공정을 병렬하여 설명한다. 도 6 및 도 7에서, 도 3 내지 도 5에 대응하는 부분에는 동일 부호를 붙이고 중복 설명을 생략한다.
도 6A는 본 실시 형태예의 도 4D의 후의 공정에 대응하는 도면이고, 도 6A의 앞의 공정은 도 3A 내지 C, 도 4D와 마찬가지이기 때문에 중복 설명을 생략한다.
종래에서는 도 6A에 도시하는 바와 같이, 절연층(46)이 형성된 후, 반도체층(20) 상부에 형성된 절연층(46) 상부에, STI 형성 영역(36), EDI 형성 영역(37)의 소망하는 위치에 개구(55)가 형성된 포토레지스트막(54)을 형성한다. 즉, 얼라인먼트 마크 형성 영역(35)에서는 개구는 형성되어 있지 않다. 그리고, 이 포토레지스트막(54)을 마스크로 하여 반도체층(20) 상부의 절연층(46) 및 실리콘 산화막(43)을 에칭 제거한다.
다음에, 앞의 공정에서 이용한 포토레지스트막(54)을 제거하고, 도 6B에 도시하는 바와 같이, 새로운 포토레지스트막(57)을 형성한다. 이 포토레지스트막(57)은 STI 형성 영역(36)에서는 개구되어 있고, 얼라인먼트 형성 영역(35), EDI 형성 영역(37)에서는 개구는 형성되어 있지 않다. 즉, 얼라인먼트 형성 영역(35) 및 EDI 형성 영역(37)에서는 노출된 반도체층(20)을 포함하는 절연층(46) 상부 전면에 포토레지스트막(49)이 형성되어 있다. 그 후, 포토레지스트막(57)을 마스크로 하여, 및 절연층(46)을 하드 마스크로 하여, 반도체층(20)을 소정의 깊이까지 에칭 제거함에 의해, 홈(58)을 형성한다. 이 홈(58)은 STI 형성 영역(36)에서, STI를 구성하는 트렌치부가 되는 홈이다.
홈(58)이 형성된 후, EDI 형성 영역(37)의 반도체층(20) 표면에 소망하는 불순물을 이온 주입함에 의해, EDI를 구성하는 불순물 확산층(56)을 형성한다.
다음에, 절연층(46) 상부에 형성된 포토레지스트막(57)을 제거하고, 도 6C에 도시하는 바와 같이, 반도체층(20)의 홈(58)을 포함하는 절연층(46) 상부에, SiO로 이루어지는 절연막(59)을 성막한다.
다음에, 도 7D에 도시하는 바와 같이, 예를 들면 CMP법을 이용하여 SiO로 이루어지는 절연막(59)을 반도체층(20) 상부의 SiN으로 이루어지는 절연층(46)이 노출할 때까지 제거한다.
다음에, 도 7E에 도시하는 바와 같이, 절연층(46)을 핫 인산으로 제거한다. 이에 의해, STI 형성 영역(36)에서는 홈(58)에 절연막(59)이 매입됨에 의해, 소자 분리부가 되는 STI(52)가 형성된다. 또한, EDI 형성 영역(37)에서는 불순물 확산층(56)이 형성된 반도체층(20) 상부에 절연막(59)이 형성됨에 의해, 소자 분리부가 되는 EDI(53)가 형성된다.
그러나, 이와 같은 비교예에서는 SiN으로 이루어지는 절연층(46)을 제거할 때, 얼라인먼트 마크 형성 영역(35)에서는 얼라인먼트 마크(68)를 구성하는 절연층(29)이 노출된 상태가 된다. 이 때문에, 반도체층(20) 상부의 절연층(46)을 제거할 때에, 얼라인먼트 마크(68)를 구성하는 절연층(29)도, 도 7E의 영역(z)으로 도시하는 상부측이 동시에 에칭되어 버린다. 그러면, 도 28A, B를 이용하여 설명한 바와 같은 문제가 일어난다.
본 실시 형태예의 고체 촬상 장치에서는 상술한 바와 같이, 얼라인먼트 마크(27)가 되는 절연층(29)이 보호막(30)으로 덮여짐에 의해, 얼라인먼트 마크(27) 상부의 절연층(29)이 불필요하게 제거되어 버리는 것을 막을 수 있다. 이에 의해, 도 28A, B에 도시하는 바와 같은 문제의 발생을 막을 수 있다.
또한, 본 실시 형태예의 고체 촬상 장치에서는 보호막(30)은 STI(52)의 제조 공정과 동시에 형성할 수 있기 때문에 공정수가 늘어나는 일도 없다.
도 3A 내지 도 5I의 설명에서는 얼라인먼트 마크(27)의 형성 방법에 관해 기술하였지만, 이 얼라인먼트 마크(27)의 형성 방법과 같은 방법으로, 전극 패드 형성 영역(34)에서의 반도체층(20)의 소망하는 위치에 절연층(28)을 형성하는 것도 가능하다.
도 8은 본 실시 형태예에서, 전극 패드 형성 영역(34)의 반도체층(20)에 얼라인먼트 마크 형성 영역(35)과 같은 절연층(28)을 형성하는 도면이다. 전극 패드 형성 영역(34)에서는 다층 배선층(21)에 형성된 전극 패드(25)를 둘러싸는 영역에 대응하는 반도체층(20)에, 도 3A 내지 도 5I의 얼라인먼트 마크(27)의 형성 방법과 마찬가지로 하여 절연층(28)을 형성한다. 전극 패드 형성 영역(34)에서의 절연층(28)은 후의 공정에서, 전극 패드(25)가 반도체층(20) 표면측에 면하도록 형성되는 개구부(26)의 주위를 둘러싸는 층이다. 그리고, 전극 패드 형성 영역(34)에서도, 얼라인먼트 마크(27) 상부의 보호막(30)의 형성 방법과 마찬가지로 하여 절연층(28)의 상부에 보호막(31)을 형성한다.
도 9A 내지 C에, 본 실시 형태예의 고체 촬상 장치의 제조 방법에 있어서, 반도체층(20)에서의 포토다이오드(PD), 화소 트랜지스터(도시 생략), 절연층(28, 29)의 형성이 종료된 후의 제조 공정을 도시한다.
도 9A에 도시하는 바와 같이, 얼라인먼트 마크(27)나, 전극 패드 형성 영역(34)에서의 절연층(29) 외에, 포토다이오드(PD)를 형성하고, 반도체층(20) 표면에 도시하지 않은 화소 트랜지스터를 형성한 후, 반도체층(20) 상부에 다층 배선층(21)을 형성한다. 다층 배선층(21)은 층간 절연막(24)과 소망하는 배선(23)을 교대로 형성함에 의해 형성한다. 또한, 전극 패드 형성 영역(34)에서는 배선(23)의 일부에서 전극 패드(25)를 형성한다.
반도체층(20) 표면측에 다층 배선층(21)을 형성한 후는 다층 배선층(21) 상부에 지지 기판(22)을 접착하고, 도 9B에 도시하는 바와 같이 소자 전체를 반전시킨다. 그 후, 반도체층(20) 이면측의 기판(39) 및 BOX층(38)을 반도체층(20)이 노출할 때까지 제거한다.
그 후, 도 9C에 도시하는 바와 같이, 전극 패드 형성 영역(34)에서의 절연층(28)으로 둘러싸인 영역 내에 개구부(26)를 형성하고, 다층 배선층(21)에 형성된 전극 패드(25)를 노출시킨다. 또한, 반도체층(20) 이면에는 소망하는 컬러 필터층(32) 및 온 칩 렌즈(33)를 얼라인먼트 마크(27)에 의해 위치 결정함에 의해 형성한다.
이와 같이 하여, 본 실시 형태예의 고체 촬상 장치는 완성된다.
본 실시 형태예의 고체 촬상 장치에서는 얼라인먼트 마크(27)가 되는 절연층(29)이나, 전극 패드 형성 영역(34)에 형성된 절연층(28)이 제조 공정중에 에칭 제거되어 버리는 일이 없다. 이에 의해, 수율의 향상이 도모됨과 함께, 전극 패드 형성 영역(34)에서는 개구부(26)에, 전극 패드(25)에 접속되는 본딩 와이어 등이 형성되는 경우에도, 본딩 와이어와 반도체층(20)의 절연이 유지된다.
또한, 얼라인먼트 마크(27)가 되는 절연층(29)이나, 전극 패드 형성 영역(34)에 형성되는 절연층(28)은 반도체층(20)을 관통하는 애스펙트비가 높은 개구부에 형성된다. 그와 같은 경우에도, 절연층(28, 29)으로서 매입성이 좋은 질화 실리콘을 사용함에 의해, 보이드의 발생을 막을 수 있다.
또한, 절연층(28, 29)을 질화 실리콘으로 형성함에 의해, 소자를 반전시켜서 SOI 기판(40)을 구성하는 기판(39) 및 매입 산화막으로 이루어지는 BOX층(38)을 제거할 때에, 절연층(28, 29)이 과잉으로 제거되는 것을 막을 수 있다. 이에 의해, 예를 들면, 절연층(28, 29)을 반도체층(20)의 이면측에 돌출하여 형성하는 것도 가능하고, 얼라인먼트 마크(27)의 시인성의 향상을 도모할 수 있다.
이상의 제조 방법에서는 얼라인먼트 마크(27) 및 전극 패드 형성 영역(34)에 형성되는 절연층(28)의 보호막(30, 31)이 주변 회로 영역의 소자 분리부로서 이용되는 STI(52)와 세공이 같은 공정에서 형성하는 예를 나타냈다. 그 밖에, 얼라인먼트 마크(27) 및 전극 패드 형성 영역(34)에 형성되는 절연층(28, 29)은 화소 영역의 소자 분리부로서 이용되는 EDI(53)와 같은 공정에서 형성하는 것도 가능하다. 이하에, EDI(53)와 동시에 형성하는 예를 나타낸다.
도 10 내지 도 12를 이용하여, 본 발명의 제 2의 실시 형태에 관한 고체 촬상 장치의 제조 방법에 관해 설명한다. 도 10 내지 도 12의 제조 공정은 제 1의 실시 형태와 마찬가지로 얼라인먼트 마크(27)를 형성하는 공정이고, 화소 영역에서의 소자 분리부(EDI)의 형성 공정과, 주변 회로 영역에서의 소자 분리부(STI)의 형성 공정과 병렬로 설명한다. 또한, 도 10 내지 12에서, 도 3A 내지 도 5I 및 도 8에 대응하는 부분에는 동일 부호를 붙이고 중복 설명을 생략한다.
도 10A는 제 1의 실시 형태에서의 도 4E에 대응하는 도면이다. 도 10A에 이르기까지의 공정은 도 3A 내지 도 4E에서 도시한 공정과 마찬가지이기 때문에 중복 설명을 생략한다.
도 10A에 도시한 바와 같이, 포토레지스트막(47)을 이용하여, 얼라인먼트 마크 형성 영역(35), STI 형성 영역(36), EDI 형성 영역(37)의 소망하는 위치의 절연층(46) 및 실리콘 산화막(43)을 에칭한 후, 포토레지스트막(47)을 제거한다.
다음에, 도 10B에 도시하는 바와 같이, 새로운 포토레지스트막(49)을 형성한다. 이 포토레지스트막(49)은 STI 형성 영역(36)에서는 개구되어 있고, 얼라인먼트 마크 형성 영역(35) 및 EDI 형성 영역(37)에서는 개구는 형성되어 있지 않다. 즉, 얼라인먼트 마크 형성 영역(35), 및 EDI 형성 영역(37)에서는 노출된 반도체층(20)을 포함하는 절연층(46) 상부 전면에 포토레지스트막(49)이 형성되어 있다. 그 후, 포토레지스트막(49)을 마스크로 하여, 및 절연층(46)을 하드 마스크로 하여, 반도체층(20)을 소정의 깊이까지 에칭 제거함에 의해, STI 형성 영역(36)에서 홈(50b)을 형성한다. 이 홈(50b)은 STI를 구성하는 트렌치부가 되는 홈이다.
홈(50b)이 형성된 후, EDI 형성 영역(37)의 반도체층(20) 표면에 소망하는 불순물을 이온 주입함에 의해, EDI를 구성하는 불순물 확산층(56)을 형성한다.
다음에, 절연층(46) 상부에 형성된 포토레지스트막(49)을 제거하고, 도 10C에 도시하는 바와 같이, 홈(50b)을 포함하는 절연층(46) 상부 전면에, SiO로 이루어지는 절연막(51)을 성막한다. 이에 의해, 얼라인먼트 마크 형성 영역(35)에서는 절연층(29)으로 이루어지는 얼라인먼트 마크(27) 상부가 절연막(51)으로 덮이여진다. 또한, STI 형성 영역(36)에서는 트렌치부가 되는 홈(50b)에 절연막(51)이 형성된다. 또한, EDI 형성 영역(37)에서는 불순물 확산층(56)이 형성된 반도체층(20) 상부에 절연막(51)이 형성된다.
다음에, 도 11D에 도시하는 바와 같이, 예를 들면 CMP법을 이용하여 산화 실리콘으로 이루어지는 절연막(51)을 반도체층(20) 상부의 SiN으로 이루어지는 절연층(46)이 노출할 때까지 제거한다.
다음에, 도 11E에 도시하는 바와 같이, 노출된 절연층(46)을 핫 인산에 의해 에칭 제거한다. 이에 의해, 얼라인먼트 마크 형성 영역(35)에서는 얼라인먼트 마크(27)가 되는 절연층(29) 상부가 절연막(51)으로 이루어지는 보호막(30)으로 덮이여진 상태가 된다. 또한, STI 형성 영역(36)에서는 소자 분리부가 되는 STI(52)가 형성되고, EDI 형성 영역(37)에서는 소자 분리부가 되는 EDI(53)가 형성된다.
본 실시 형태예의 고체 촬상 장치에서는 얼라인먼트 마크 형성 영역(35)에서, 얼라인먼트 마크(27)가 되는 절연층(28) 상부가, EDI(53)를 구성하는 절연막(51)과 같은 공정에서 형성된 절연막(51)으로 이루어지는 보호막(30)으로 덮이여 있다. 이에 의해, SiN으로 이루어지는 절연층(46)의 에칭 제거 공정에서, 얼라인먼트 마크(27)를 구성하는 절연층(29)이 불필요하게 에칭되는 것을 막을 수 있다.
도 10A 내지 도 11E의 설명에서는 얼라인먼트 마크(27)의 형성 방법에 관해 기술하였지만, 본 실시 형태예에서도, 얼라인먼트 마크(27)의 형성 방법과 같은 방법으로, 전극 패드 형성 영역(34)에서의 개구부(26) 주위의 절연층(28)을 형성하는 것도 가능하다.
도 12는 전극 패드 형성 영역(34)에서, 소망하는 영역에, 얼라인먼트 마크 형성 영역(35)과 같은 절연층(28)을 형성한 도면이다. 전극 패드 형성 영역(34)에서는 다층 배선층(21)에 형성된 전극 패드(25)를 둘러싸는 영역에 대응하는 반도체층(20)에, 도 10A 내지 도 11E에서 설명한 얼라인먼트 마크(27)를 형성하는 공정과 마찬가지로 절연층(28)을 형성한다. 전극 패드 형성 영역(34)에서의 절연층(28)은 후의 공정에서, 전극 패드(25)가 반도체층(20) 표면측에 면하도록 형성되는 개구부(26)의 주위를 둘러싸는 층이다. 그리고, 전극 패드 형성 영역(34)에서도, 얼라인먼트 마크(27)에서의 보호막(30)의 형성 방법과 마찬가지로 하여 절연층(28)의 상부에 보호막(31)을 형성한다.
본 실시 형태예에서도, 도 9A 내지 도 9C와 마찬가지 공정에서 고체 촬상 장치가 완성된다. 그 공정은 제 1의 실시 형태예와 마찬가지이기 때문에 중복 설명을 생략한다.
본 실시 형태예에서도, 제 1의 실시 형태와 같은 효과를 얻을 수 있다. 또한, 본 실시 형태예에서는 얼라인먼트 마크(27)가 되는 절연층(29)이나, 전극 패드 형성 영역(34)에 형성되는 절연층(28)의 상부에 형성되는 보호막(30, 31)이, EDI(53)를 구성하는 절연막(51)과 동시에 형성할 수 있다. 이 때문에, 제조 공정수를 늘리는 일 없이, 보호막(30, 31)을 형성하는 것이 가능하다.
상술한 제 1의 실시 형태 및 제 2의 실시 형태에서는 얼라인먼트 마크(27)가 되는 절연층(29)이나, 전극 패드 형성 영역(34)에서의 절연층(29)은 질화 실리콘으로 구성하는 예로 하였지만, 이것으로 한정되는 것이 아니다. 다음에, 얼라인먼트 마크(27)가 되는 절연층(29) 및 전극 패드 형성 영역(34)에서의 절연층(28)의 구성이 제 1 및 제 2의 실시 형태와 다른 예에 관해 설명한다.
도 13 내지 도 20을 이용하여, 본 발명의 제 3의 실시 형태에 관한 고체 촬상 장치의 제조 방법에 관해 설명한다. 도 13A 내지 도 15I의 제조 공정은 제 1의 실시 형태와 마찬가지로 얼라인먼트 마크(27)를 형성하는 공정이고, 화소 영역에서의 소자 분리부(EDI)의 형성 공정과, 주변 회로 영역에서의 소자 분리부(STI)의 형성 공정과 병렬로 설명한다. 또한, 도 13 내지 20에서, 도 3 내지 도 9에 대응하는 부분에는 동일 부호를 붙이고 중복 설명을 생략한다.
도 13A에 도시하는 바와 같이, 실리콘으로 이루어지는 기판(39)상에, 매입 산화막(이하, BOX층(38)) 및 실리콘으로 이루어지는 반도체층(20)이 차례로 형성된 SOI 기판(40)을 준비한다. 그리고, 반도체층(20) 상부에 실리콘 산화막(43), 포토레지스트막(44)을 차례로 형성한다. 그리고, 도 3A에 도시하는 바와 같이, 얼라인먼트 마크 형성 영역(35)에서의 포토레지스트막(44)에 개구를 형성한다.
다음에, 도 13B에 도시하는 바와 같이, 포토레지스트막(44)을 마스크로 하여 실리콘 산화막(43)을 에칭하여, 반도체층(20)이 노출하는 개구를 형성한다. 개구가 형성된 실리콘 산화막(43)은 반도체층(20)의 에칭을 위한 하드 마스크로서 이용되는 것이다.
다음에, 도 13C에 도시하는 바와 같이, 실리콘 산화막(43)으로 형성된 하드 마스크를 통하여 반도체층(20)을 에칭함에 의해, 얼라인먼트 마크 형성 영역(35)에, 개구부(45)를 형성한다. 이 개구부(45)는 반도체층(20)을 관통하도록 형성한다. 이 때, 실리콘 산화막(43)도 박막화된다.
다음에, 도 14D에 도시하는 바와 같이 질화 실리콘(SiN)으로 이루어지는 제 1의 매입막(60)을 개구부(45)의 측벽 및 저부에 형성함과 함께, 반도체층(20) 상부 전면에 형성한다. 도 14D에서는 앞의 공정에서 형성되어 있던 실리콘 질화막(42)과, 도 14D에서 형성된 질화 실리콘으로 이루어지는 제 1의 매입막(60)을 동일한 층으로서 기재한다. 그 후, 측벽 및 저부에 제 1의 매입막(60)이 형성된 개구부(45) 내을 매입하도록 폴리실리콘으로 이루어지는 제 2의 매입막(69)을 형성함과 함께, 반도체층(20) 상부에 형성된 제 1의 매입막(60) 상부 전면에 제 2의 매입막(69)을 형성한다.
다음에, 도 14E에 도시하는 바와 같이, 반도체층(20) 상부의 제 1의 매입막(60)상에 형성된 제 2의 매입막(69)을, 제 1의 매입막(60)이 노출할 때까지 에칭 제거한다.
얼라인먼트 마크 형성 영역(35)에서는 개구부(45)의 측벽 및 저부에 절연 재료인 질화 실리콘으로 이루어지는 제 1의 매입막(60)이 형성되기 때문에, 반도체층(20)과의 절연이 유지된다. 즉, 개구부(45)에 형성된 제 1의 매입막(60) 및 제 2의 매입막(69)은 절연층(29)으로서 기능한다.
이에 의해, 얼라인먼트 마크 형성 영역(35)에서는 개구부(45)에 절연 재료인 질화 실리콘으로 이루어지는 제 1의 매입막(60)과, 폴리실리콘으로 이루어지는 제 2의 매입막(69)으로 이루어지는 절연층(29)이 형성되고, 이 절연층(29)은 얼라인먼트 마크(27)가 된다.
다음에, 도 14F에 도시하는 바와 같이, 반도체층(20)상에 형성된 제 1의 매입막(60) 및 얼라인먼트 마크(27)를 포함하는 전면에, SiN으로 이루어지는 스토퍼막(61)을 성막한다. 이 스토퍼막(61)은 후의 공정에서 이용되는 CMP에서의 연마시에 있어서의 스토퍼로서 이용되는 막이다.
다음에, 도 15G에 도시하는 바와 같이, 반도체층(20) 상부에 형성된 스토퍼막(61) 상부에, 얼라인먼트 마크 형성 영역(35), STI 형성 영역(36), EDI 형성 영역(37)의 소망하는 위치에 개구(63)가 형성된 포토레지스트막(62)을 형성한다. 그리고, 이 포토레지스트막(62)을 마스크로 하여 반도체층(20) 상부의 스토퍼막(61), 제 1의 매입막(60), 및 실리콘 산화막(43)을 에칭 제거한다. 이 경우, 얼라인먼트 마크 형성 영역(35)에서의 포토레지스트막(62)의 개구(63)는 얼라인먼트 마크(27)가 되는 절연층(29)이 형성된 영역을 포함하고, 또한 절연층(29)이 형성된 영역보다도 넓은 영역이 개구되도록 형성한다. 이에 의해, 절연층(29)의 상부 영역이 노출된다.
다음에, 앞의 공정에서 이용한 포토레지스트막(62)을 제거하고, 도 15H에 도시하는 바와 같이, 새로운 포토레지스트막(64)을 형성한다. 이 포토레지스트막(64)은 얼라인먼트 마크 형성 영역(35) 및 STI 형성 영역(36)에서는 개구되어 있고, EDI 형성 영역(37)에서는 개구는 형성되어 있지 않다. 즉, EDI 형성 영역(37)에서는 노출된 반도체층(20)을 포함하는 스토퍼막(61) 상부 전면에 포토레지스트막(64)이 형성되어 있다. 그 후, 포토레지스트막(64)을 마스크로 하고, 제 1의 매입막(60) 및 스토퍼막(61)을 하드 마스크로 하여, 반도체층(20)을 소정의 깊이까지 에칭 제거함에 의해, 홈(65, 66)을 형성한다. STI 형성 영역(36)에 형성된 홈(66)은 STI를 구성하는 트렌치부가 되는 홈이다. 또한, 얼라인먼트 마크 형성 영역(35)에서의 홈(65)은 후의 공정에서 보호막(30)이 형성되는 홈이다. 여기서, 얼라인먼트 마크 형성 영역(35)에서는 절연층(29)의 주위의 반도체층(20)은 STI 형성 영역(36)의 홈(66)과 같은 깊이까지 에칭 제거되고, 동시에 절연층(29)도 에칭 제거된다. 그러나, 에칭 레이트의 차이로부터 절연층(29)은 반도체층(20)의 저부보다도 상측에 유지된다. 즉, 절연층(29)이 반도체층(20)보다도 하측까지 에칭되지 않는다.
홈(65, 66)이 형성된 후, EDI 형성 영역(37)의 반도체층(20) 표면에 소망하는 불순물을 이온 주입함에 의해, EDI를 구성하는 불순물 확산층(56)을 형성한다.
다음에, 스토퍼막(61) 상부에 형성된 포토레지스트막(64)을 제거하고, 도 15I에 도시하는 바와 같이, 반도체층(20)의 홈(65, 66)을 포함하는 스토퍼막(61) 상부에, SiO로 이루어지는 절연막(67)을 성막한다. 이에 의해, 얼라인먼트 마크 형성 영역(35)에서는 절연층(29)으로 이루어지는 얼라인먼트 마크(27) 상부가 절연막(67)으로 덮이여진다. 또한, STI 형성 영역(36)에서는 트렌치부가 되는 홈(66)에 절연막(67)이 형성된다. 또한, EDI 형성 영역(37)에서는 불순물 확산층(56)이 형성된 반도체층(20) 상부에 절연막(67)이 형성된다.
다음에, 도 16J에 도시하는 바와 같이, 예를 들면 CMP법을 이용하여 SiO로 이루어지는 절연막(67)을 반도체층(20) 상부의 SiN으로 이루어지는 스토퍼막(61)이 노출할 때까지 제거한다.
다음에, 도 16K에 도시하는 바와 같이, 스토퍼막(61) 및, 제 1의 매입막(60)을 핫 인산으로 제거한다. 이에 의해, 얼라인먼트 마크 형성 영역(35)에서는 얼라인먼트 마크(27)가 되는 절연층(29) 상부가 절연막(67)으로 이루어지는 보호막(30)으로 덮이여진 상태가 된다. 또한, STI 형성 영역(36)에서는 소자 분리부가 되는 STI(52)가 형성되고, EDI 형성 영역(37)에서는 소자 분리부가 되는 EDI(53)가 형성된다. 여기서, 형성되어 보호막(30)의 두께나, EDI(53)를 구성하는 절연막(67)의 두께는 실리콘 산화막(43)상에 형성된 제 1의 매입막(60) 및 스토퍼막(61)의 두께를 답습한다. 보호막(30)이나, EDI(53)의 절연막(67)의 두께를 100㎚ 정도로 유지하기 위해, 실리콘 산화막(43)상에 형성되는 제 1의 매입막(60)과 스토퍼막(61)의 두께도 100㎚ 정도로 형성되는 것이 바람직하다.
본 실시 형태예의 고체 촬상 장치에서는 얼라인먼트 마크 형성 영역(35)에서, 절연층(29) 상부에 STI(52)를 구성하는 홈(66)과 동시에 형성된 홈(65)이 형성되고, 그 홈(65)에는 STI(52)를 구성하는 절연막(67)과 동시에 형성된 보호막(30)이 형성된다. 이에 의해, SiN으로 이루어지는 스토퍼막(61) 및 제 1의 매입막(60)의 에칭 제거 공정에서, 얼라인먼트 마크(27)를 구성하는 절연층(29)의 제 1의 매입막(60)이 불필요하게 에칭되는 것을 막을 수 있다.
비교예로서, 도 17A 내지 도 18D를 이용하여, 종래의 방법으로, 제 1의 매입막(60), 및 제 2의 매입막(69)으로 이루어지는 절연층(29)으로 얼라인먼트 마크(27)를 형성한 경우에 관해 설명한다. 비교예에서도, 얼라인먼트 마크 형성 영역(35)에서 얼라인먼트 마크(27)를 형성하는 공정과, STI 형성 영역(36)에서 STI(52)를 형성하는 공정과, EDI 형성 영역(37)에서 EDI(53)를 형성하는 공정을 병렬하여 설명한다. 도 17A 내지 도 18D에서, 도 13A 내지 도 16K에 대응하는 부분에는 동일 부호를 붙이고 중복 설명을 생략한다.
비교예에서는 도 17A에 도시하는 바와 같이, 스토퍼막(61)이 형성된 후, 스토퍼막(61) 상부에 STI 형성 영역(36), EDI 형성 영역(37)의 소망하는 위치에 개구(71)가 형성된 포토레지스트막(70)을 형성한다. 즉, 얼라인먼트 마크 형성 영역(35)에서는 개구는 형성되어 있지 않다. 그리고, 이 포토레지스트막(70)을 마스크로 하여 반도체층(20) 상부의 제 1의 매입막(60) 및 스토퍼막(61), 및 실리콘 산화막(43)을 에칭 제거한다.
다음에, 앞의 공정에서 이용한 포토레지스트막(70)을 제거하고, 도 17B에 도시하는 바와 같이, 새로운 포토레지스트막(73)을 형성한다. 이 포토레지스트막(73)은 STI 형성 영역(36)에서는 개구되어 있고, 얼라인먼트 마크 형성 영역(35) 및 EDI 형성 영역(37)에서는 개구는 형성되어 있지 않다. 즉, 얼라인먼트 마크 형성 영역(35), 및 EDI 형성 영역(37)에서는 노출된 반도체층(20)을 포함하는 스토퍼막(61) 상부 전면에 포토레지스트막(73)이 형성되어 있다. 그 후, 포토레지스트막(73)을 마스크로 하고, 또한, 매입막(60), 스토퍼막(61)을 하드 마스크로 하여 반도체층(20)을 소정의 깊이까지 에칭 제거함에 의해, STI 형성 영역(36)에서 홈(66)을 형성한다. 이 홈(66)은 STI를 구성하는 트렌치부가 되는 홈이다. 그 후, EDI 형성 영역(37)의 반도체층(20)의 표면측에, EDI를 구성하는 불순물 확산층(56)을 형성한다.
다음에, 스토퍼막(61) 상부에 형성된 포토레지스트막(73)을 제거하고, 도 17C에 도시하는 바와 같이, 반도체층(20)에 형성된 홈(66)을 포함하는 스토퍼막(61) 상부에, SiO로 이루어지는 절연막(67)을 성막한다.
다음에, 도 18D에 도시하는 바와 같이, 예를 들면 CMP법을 이용하여 SiO로 이루어지는 절연막(67)을 반도체층(20) 상부의 SiN으로 이루어지는 스토퍼막(61)이 노출할 때까지 제거한다.
다음에, 도 18D에 도시하는 바와 같이, 질화 실리콘으로 이루어지는 스토퍼막(61) 및, 제 1의 매입막(60)을 핫 인산으로 제거한다. 이에 의해, STI 형성 영역(36)에서는 홈(66)에 절연막(67)이 매입됨에 의해, 소자 분리부가 되는 STI(52)가 형성된다. 또한, EDI 형성 영역(37)에서는 불순물 확산층(56)이 형성된 반도체층(20) 상부에 절연막(67)이 형성됨에 의해, 소자 분리부가 되는 EDI(53)가 형성된다.
그러나, 이상에 도시한 비교예에서는 스토퍼막(61) 및 제 1의 매입막(60)을 핫 인산으로 제거할 때, 얼라인먼트 마크 형성 영역(35)에서는 얼라인먼트 마크(27)를 구성하는 제 1의 매입막(60)이 노출된 상태가 된다. 이 때문에, 반도체층(20) 상부의 스토퍼막(61) 및 제 1의 매입막(60)을 제거할 때에, 얼라인먼트 마크(27)를 구성하는 제 1의 매입막(60)도, 영역(z)로 도시하는 상부측이 동시에 에칭되어 버린다. 그러면, 도 28A, B를 이용하여 설명한 바와 같은 문제가 일어난다.
본 실시 형태예의 고체 촬상 장치에서는 상술한 바와 같이, 얼라인먼트 마크(27)가 되는 절연층(29)이 보호막(30)으로 덮여짐에 의해, 얼라인먼트 마크(27) 상부의 절연층(29)이 불필요하게 제거되어 버리는 것을 막을 수 있다. 이에 의해, 도 28A, B에 도시한 문제의 발생을 막을 수 있다.
또한, 본 실시 형태예의 고체 촬상 장치에서는 보호막(30)은 STI(52)의 제조 공정과 동시에 형성할 수 있기 때문에 공정수가 늘어나는 일도 없다.
도 13A 내지 도 16K의 설명에서는 얼라인먼트 마크(27)의 형성 방법에 관해 기술하였지만, 이 얼라인먼트 마크(27)의 형성 방법과 같은 방법으로, 전극 패드 형성 영역(34)에서의 개구부(26) 주위의 절연층(28)을 형성하는 것도 가능하다.
도 19는 전극 패드 형성 영역(34)에서, 소망하는 영역에, 얼라인먼트 마크 형성 영역(35)에 형성한 절연층(29)과 같은 절연층(28)을 형성한 도면이다. 전극 패드 형성 영역(34)에서는 다층 배선층(21)에 형성된 전극 패드(25)를 둘러싸는 영역에 상당하는 반도체층(20)에, 도 13A 내지 도 16K의 얼라인먼트 마크(27)의 형성 방법과 마찬가지로 하여 절연층(28)을 형성한다. 전극 패드 형성 영역(34)에서의 절연층(28)은 후의 공정에서, 전극 패드(25)가 반도체층(20) 표면측에 면하도록 형성되는 개구부(26)의 주위를 둘러싸는 층이다. 그리고, 전극 패드 형성 영역(34)에서도, 얼라인먼트 마크(27) 상부에 형성된 보호막(30)의 형성 방법과 마찬가지로 하여 절연층(28)의 상부에 보호막(31)을 형성한다.
도 20A 내지 C에, 본 실시 형태예의 고체 촬상 장치의 제조 방법에 있어서, 반도체층(20)에서의 포토다이오드(PD), 화소 트랜지스터(도시 생략), 절연층(28, 29)의 형성이 종료된 후의 제조 공정을 도시한다.
도 20A에 도시하는 바와 같이, 얼라인먼트 마크(27)나, 전극 패드 형성 영역(34)에서의 절연층(28) 외에, 포토다이오드(PD)를 형성하고, 반도체층(20) 표면에 도시하지 않은 화소 트랜지스터를 형성한 후, 반도체층(20) 상부에 다층 배선층(21)을 형성한다. 다층 배선층(21)은 층간 절연막(24)과 소망하는 배선(23)을 교대로 형성함에 의해 형성한다. 또한, 전극 패드 형성 영역(34)에서는 배선(23)의 일부에서 전극 패드(25)를 형성한다.
반도체층(20) 표면측에 다층 배선층(21)을 형성한 후는 다층 배선층(21) 상부에 지지 기판(22)을 접착하고, 도 20B에 도시하는 바와 같이 소자 전체를 반전시킨다. 그 후, 반도체층(20) 이면측의 기판(39) 및 BOX층(38)을 반도체층(20)이 노출할 때까지 제거한다.
그 후, 도 20C에 도시하는 바와 같이, 전극 패드 형성 영역(34)에서의 절연층(28)으로 둘러싸인 영역 내에 개구부(26)를 형성하고, 다층 배선층(21)에 형성된 전극 패드(25)를 노출시킨다. 또한, 반도체층(20) 이면에는 소망하는 컬러 필터층(32) 및 온 칩 렌즈(33)를 얼라인먼트 마크(27)에 의해 위치 결정함에 의해 형성한다.
이와 같이 하여, 본 실시 형태예의 고체 촬상 장치는 완성된다.
본 실시 형태예의 고체 촬상 장치에서는 보호막(30, 31)이 형성되기 때문에, 얼라인먼트 마크(27)가 되는 절연층(29)이나, 전극 패드 형성 영역(34)에 형성되는 절연층(28)이 제조 공정중에 에칭 제거되어 버리는 일이 없다. 이 때문에, 절연층(28, 29)과 반도체층(20)과의 사이의 절연이 유지된다. 이에 의해, 전극 패드 형성 영역(34)에서, 개구부(26)에, 예를 들면 외부 배선이 되는 본딩 와이어 등을 형성한 경우에는 외부 배선과 반도체층(20)이 단락하는 일이 없다.
또한, 본 실시 형태예에서는 개구부(26)에 매입되는 제 1의 매입막(60)으로서 매입성이 좋은 질화 실리콘을 사용함에 의해, 보이드의 발생을 막을 수 있다. 또한, 제 2의 매입막(69)으로서 사용한 폴리실리콘의 성막 속도는 SiN보다도 크기 때문에 스루풋의 향상도 도모된다. 또한, 제 1의 매입막(60)을 질화 실리콘으로 형성함에 의해, 소자를 반전시켜서 SOI 기판(40)을 구성하는 기판(39) 및 BOX층(38)을 제거할 때에, 절연층(28, 29)이 과잉으로 제거되는 것을 막을 수 있다.
이상의 제조 방법에서는 얼라인먼트 마크(27) 및 전극 패드 형성 영역(34)에 형성되는 절연층(28)의 보호막(30, 31)이 주변 회로 영역의 소자 분리로서 이용되는 STI(52)와 세공이 같은 공정에서 형성하는 예를 나타냈다. 그 밖에, 얼라인먼트 마크(27) 및 전극 패드 형성 영역(34)에 형성되는 절연층(28, 29)은 화소 영역의 소자 분리로서 이용되는 EDI와 같은 공정에서 형성하는 것도 가능하다. 이하에, EDI와 동시에 형성하는 예를 나타낸다.
도 21 내지 도 23을 이용하여, 본 발명의 제 4의 실시 형태에 관한 고체 촬상 장치의 제조 방법에 관해 설명한다. 도 21 내지 도 23의 제조 공정은 제 1 내지 제 3의 실시 형태와 마찬가지로 얼라인먼트 마크(27)를 형성하는 공정이고, 화소 영역에서의 소자 분리부(EDI)의 형성 공정과, 주변 회로 영역에서의 소자 분리부(STI)의 형성 공정과 병렬로 설명한다. 또한, 도 21 내지 도 23에서, 도 13A 내지 도 16K에 대응하는 부분에는 동일 부호를 붙이고 중복 설명을 생략한다.
도 21A에 도시하는 공정까지는 제 3의 실시 형태에서의 도 13A 내지 도 15G에 도시하는 공정과 마찬가지이기 때문에 중복 설명을 생략한다.
도 21A에 도시하는 바와 같이, 포토레지스트막(62)을 이용하여, 소정의 위치의 실리콘 산화막(43), 제 1의 매입막(60), 스토퍼막(61)을 제거한 후, 포토레지스트막(62)을 제거한다.
다음에, 도 21B에 도시하는 바와 같이, 새로운 포토레지스트막(77)을 형성한다. 이 포토레지스트막(77)은 STI 형성 영역(36)에서는 개구되어 있고, 얼라인먼트 마크 형성 영역(35) 및 EDI 형성 영역(37)에서는 개구는 형성되어 있지 않다. 즉, 얼라인먼트 마크 형성 영역(35), 및 EDI 형성 영역(37)에서는 노출된 반도체층(20)을 포함하는 스토퍼막(61) 상부 전면에 포토레지스트막(77)이 형성되어 있다. 그 후, 포토레지스트막(77)을 마스크로 하고, 또한, 매입막(60), 스토퍼막(61)을 하드 마스크로 하여 반도체층(20)을 소정의 깊이까지 에칭 제거함에 의해, STI 형성 영역(36)에 홈(66)을 형성한다. 이 홈(66)은 STI를 구성하는 트렌치부가 되는 홈이다.
홈(66)이 형성된 후, EDI 형성 영역(37)의 반도체층 표면에 소망하는 불순물을 이온 주입함에 의해, EDI를 구성하는 불순물 확산층(56)을 형성한다.
다음에, 스토퍼막(61) 상부에 형성된 포토레지스트막(77)을 제거하고, 도 21C에 도시하는 바와 같이, 반도체층(20)의 홈(66)이나, 반도체층(20)을 포함하는 스토퍼막(61) 상부에, SiO로 이루어지는 절연막(67)을 성막한다. 이에 의해, 얼라인먼트 마크 형성 영역(35)에서는 절연층(29)으로 이루어지는 얼라인먼트 마크(27) 상부가 절연막(67)으로 이루어지는 보호막(30)으로 덮이여진다. 또한, STI 형성 영역(36)에서는 트렌치부가 되는 홈(66)에 절연막(67)이 형성된다. 또한, EDI 형성 영역(37)에서는 불순물 확산층(56)이 형성된 반도체층(20) 상부에 절연막(67)이 형성된다.
다음에, 도 22D에 도시하는 바와 같이, 예를 들면 CMP법을 이용하여 SiO로 이루어지는 절연막(67)을 반도체층(20) 상부의 SiN으로 이루어지는 스토퍼막(61)이 노출할 때까지 제거한다.
다음에, 도 22E에 도시하는 바와 같이, 질화 실리콘으로 이루어지는 스토퍼막(61) 및, 제 1의 매입막(60)을 핫 인산으로 제거한다. 이에 의해, 얼라인먼트 마크(27) 형성 영역에서는 얼라인먼트 마크(27)가 되는 절연층(29) 상부가 보호막(30)으로 덮이여진 상태가 된다. 또한, STI 형성 영역(36)에서는 소자 분리부가 되는 STI(52)가 형성되고, EDI 형성 영역(37)에서는 소자 분리부가 되는 EDI(53)가 형성된다.
본 실시 형태예의 고체 촬상 장치에서는 얼라인먼트 마크 형성 영역(35)에서, 얼라인먼트 마크(27)가 되는 절연층(29) 상부가, EDI(53)를 구성하는 절연막(67)과 같은 공정에서 형성된 절연막(67)으로 이루어지는 보호막(30)으로 덮이여 있다. 이에 의해, SiN으로 이루어지는 스토퍼막(61), 및 제 1의 매입막(60)의 에칭 제거 공정에서, 얼라인먼트 마크(27)를 구성하는 절연층(29)이 불필요하게 에칭되는 것을 막을 수 있다.
도 21A 내지 도 22E의 설명에서는 얼라인먼트 마크(27)의 형성 방법에 관해 기술하였지만, 본 실시 형태예에서도, 얼라인먼트 마크(27)의 형성 방법과 같은 방법으로, 전극 패드 형성 영역(34)에 절연층(28)을 형성하는 것도 가능하다.
도 23은 전극 패드 형성 영역(34)에서, 소망하는 영역에, 얼라인먼트 마크 형성 영역(35)에 형성한 절연층(29)과 같은 절연층(28)을 형성한 도면이다. 전극 패드 형성 영역(34)에서는 다층 배선층(21)에 형성된 전극 패드(25)를 둘러싸는 영역에 대응하는 반도체층(20)에, 도 21A 내지 도 22E의 얼라인먼트 마크(27)를 형성하는 공정과 동시에 절연층(28)을 형성한다. 전극 패드 형성 영역(34)에서의 절연층(28)은 후의 공정에서, 전극 패드(25)가 반도체층(20) 표면측에 면하도록 형성되는 개구부(26)의 주위를 둘러싸는 층이다.
그리고, 전극 패드 형성 영역(34)에서도, 얼라인먼트 마크(27) 상부의 보호막(30)의 형성 방법과 마찬가지로 하여 절연층(28)의 상부에 보호막(31)을 형성한다.
본 실시 형태예에서도, 도 20A 내지 도 20C와 마찬가지 공정에서 고체 촬상 장치가 완성된다. 그 공정은 제 3의 실시 형태예와 마찬가지이기 때문에 중복 설명을 생략한다.
본 실시 형태예에서도, 제 1 내지 제 3의 실시 형태와 같은 효과를 얻을 수 있다. 또한, 본 실시 형태예에서는 얼라인먼트 마크(27)가 되는 절연층(29)이나, 전극 패드 형성 영역(34)에 형성되는 절연층(28)의 상부에 형성되는 보호막(30, 31)이, EDI(53)를 구성하는 절연막(67)과 동시에 형성할 수 있다. 이 때문에, 제조 공정수를 늘리는 일 없이, 보호막(30, 31)을 형성하는 것이 가능하다.
상술한 제 1 및 제 2의 실시 형태에서는 SiN으로 이루어지는 절연층을 SiO로 이루어지는 보호막으로 피복하는 구성으로 하고, 제 3 및 제 4의 실시 형태에서는 SiN 및 폴리실리콘으로 이루어지는 절연층을 SiO로 이루어지는 보호막으로 피복하는 구성으로 하였다. 본 발명은 이들의 재료로 한정되는 것이 아니라, 여러가지의 재료로 구성할 수 있다. 즉, 반도체층에 형성된 절연층이, 후의 공정에서 에칭 제거되지 않도록 보호막으로 덮는 구성으로 하면 좋다. 또한, 제 1 내지 제 4의 실시 형태에서는 보호막은 STI, 또는 EDI의 형성과 동시에 형성하는 예로 하였지만, 이것으로 한정되는 것이 아니다. 예를 들면, 보호막은 Si를 수㎚ 트렌치하는 소자 분리의 형성과 동시에 형성할 수도 있다.
예를 들면, 얼라인먼트 마크가 되는 절연층, 또는 전극 패드 형성 영역에 형성된 절연층을 SiO로 형성한 경우에는 보호막으로서 폴리실리콘을 이용할 수 있다. 이 폴리실리콘은 반도체층 상부에 SiO로 이루어지는 게이트 산화막을 통하여 형성되는 게이트 전극과 동시에 형성하면 좋다. 이에 의해, 예를 들면, SiO로 이루어지는 절연층이 형성된 반도체층 상부 부근에서 게이트 산화막을 제거하는 공정이 있던 경우에도, 절연층은 폴리실리콘으로 이루어지는 보호막에 피복되어 있기 때문에, 불필요하게 제거되는 일이 없다.
이와 같이, 보호막으로서는 반도체층의 절연층의 형성 공정의 후에 반도체층 표면측에 성막되는 막을 이용할 수 있다. 예를 들면, SiON, SiC, SiOC, TiN, 실리사이드, 코발트 실리사이드, 티탄 실리사이드, 니켈 실리사이드, 텅스텐 등, 여러가지의 선택이 가능하다. 또한, 절연층으로서는 SiO, SiN, SiON 등을 사용할 수 있다.
또한, 상술한 제 1 내지 제 4의 실시 형태에서는 SOI 기판을 이용하여 고체 촬상 장치를 제조하는 방법을 나타냈지만, 본 발명은 이것으로 한정되는 것이 아니고, 벌크 기판 등을 이용하는 구성에도 적응 가능하다.
상술한 제 1 내지 제 4의 실시 형태에서는 이면 조사형의 CMOS 고체 촬상 장치를 예로 하여 설명하였지만, 본 발명은 이면 조사형의 CMOS 고체 촬상 장치로 한정되는 것이 아니고, 표면 조사형의 고체 촬상 장치에도 적응 가능하다.
또한, 상술한 제 1 내지 제 4의 실시 형태에서는 입사광량에 응한 신호 전하를 물리량으로서 검지하는 단위 화소가 행렬형상으로 배치되어 이루어지는 CMOS형 고체 촬상 장치에 적용한 경우를 예로 들어서 설명하였다. 그러나, 본 발명은 CMOS형 고체 촬상 장치에의 적용에 한정되는 것이 아니다. 또한 화소이 2차원 매트릭스형상으로 형성된 화소부의 화소열마다 칼럼 회로를 배치하여 이루어지는 칼럼 방식의 고체 촬상 장치 전반에 한정하는 것도 아니다.
또한, 본 발명은 가시광의 입사광량의 분포를 검지하여 화상으로서 촬상하는 고체 촬상 장치에의 적용에 한하지 않고, 적외선이나 X선, 또는 입자 등의 입사량의 분포를 화상으로서 촬상하는 고체 촬상 장치에도 적용 가능하다. 또한, 광의의 의미로서, 압력이나 정전용량 등, 다른 물리량의 분포를 검지하여 화상으로서 촬상하는 지문 검출 센서 등의 고체 촬상 장치(물리량 분포 검지 장치) 전반에 대해 적용 가능하다.
또한, 본 발명은 화소부의 각 단위 화소를 행 단위로 차례로 주사하여 각 단위 화소로부터 화소 신호를 판독하는 고체 촬상 장치에 한정되는 것이 아니다. 화소 단위로 임의의 화소를 선택하고, 해당 선택 화소로부터 화소 단위로 신호를 판독하는 X-Y 어드레스 형의 고체 촬상 장치에 대해서도 적용 가능하다.
또한, 고체 촬상 장치는 원칩으로서 형성된 형태라도 좋고, 화소부와, 신호 처리부 또는 광학계가 통합하여 팩키징된 촬상 기능을 갖는 모듈형상의 형태라도 좋다.
또한, 본 발명은 고체 촬상 장치에의 적용에 한정되는 것이 아니고, 촬상 장치에도 적용 가능하다. 여기서, 촬상 장치란, 디지털 스틸 카메라나 비디오 카메라 등의 카메라 시스템이나, 휴대 전화기 등의 촬상 기능을 갖는 전자 기기인 것을 말한다. 또한, 전자 기기에 탑재되는 상기 모듈형상의 형태, 즉 카메라 모듈을 촬상 장치로 하는 경우도 있다.
다음에, 본 발명의 제 5의 실시 형태에 관한 전자 기기에 관해 설명한다. 도 24는 본 발명의 제 5의 실시 형태에 관한 전자 기기(200)의 개략 구성도이다.
본 실시 형태예의 전자 기기(200)는 상술한 본 발명의 제 1의 실시 형태에서의 고체 촬상 장치(1)를 전자 기기(카메라)에 이용하는 경우의 실시 형태를 나타낸다.
본 실시 형태에 관한 전자 기기(200)는 고체 촬상 장치(1)와, 광학 렌즈(210)와, 셔터 장치(211)와, 구동 회로(212)와, 신호 처리 회로(213)를 갖는다.
광학 렌즈(210)는 피사체로부터의 상광(입사광)을 고체 촬상 장치(1)의 촬상면상에 결상시킨다. 이에 의해 고체 촬상 장치(1) 내에 일정 기간 당해 신호 전하가 축적된다.
셔터 장치(211)는 고체 촬상 장치(1)에의 광조사 기간 및 차광 기간을 제어한다.
구동 회로(212)는 고체 촬상 장치(1)의 전송 동작 및 셔터 장치(211)의 셔터 동작을 제어하는 구동 신호를 공급한다. 구동 회로(212)로부터 공급되는 구동 신호(타이밍 신호)에 의해, 고체 촬상 장치(1)의 신호 전송을 행한다. 신호 처리 회로(213)는 각종의 신호 처리를 행한다. 신호 처리가 행하여진 영상 신호는 메모리 등의 기억 매체에 기억되고, 또는 모니터에 출력된다.
본 실시 형태예의 전자 기기(200)에서는 고체 촬상 장치(1)에서, 반도체층(20)에 형성된 절연층(28, 29)의 신뢰성의 향상이 도모되기 때문에, 신뢰성의 향상이 도모된 전자 기기(200)를 얻을 수 있다.
고체 촬상 장치(1)를 적용할 수 있는 전자 기기(200)로서는 카메라로 한정되는 것이 아니고, 디지털 스틸 카메라, 나아가서는 휴대 전화기 등의 모바일 기기용 카메라 모듈 등의 촬상 장치에 적용 가능하다.
본 실시 형태예에서는 고체 촬상 장치(1)를 전자 기기에 이용하는 구성으로 하였지만, 전술한 제 2 내지 제 4의 실시 형태에서 제조한 고체 촬상 장치를 이용할 수도 있다.
이상과 같이, 본 발명의 여러 실시예가 설명되었지만, 본 발명은 상기 실시예의 구성에만 한정되는 것이 아니고, 특허청구의 범위의 각 청구항의 발명의 범위 내에서 당업자라면 행할 수 있는 각종 변형, 수정을 포함하는 것은 물론이다.

Claims (34)

  1. 고체 촬상 장치에 있어서,
    반도체층과,
    상기 반도체층의 표면을 관통하는 개구 내의 절연 재료와,
    상기 반도체층의 내부측상의 상기 절연 재료의 한쪽 단을 피복하고 내에칭성을 갖는 보호막을 포함하는 것을 특징으로 하는 고체 촬상 장치.
  2. 제1항에 있어서,
    상기 반도체층은 화소 형성 영역을 포함하는 것을 특징으로 하는 고체 촬상 장치.
  3. 제2항에 있어서,
    상기 개구는 상기 반도체층의 얼라인먼트 영역 내에 있고,
    상기 반도체층은 상기 얼라인먼트 영역과 상기 화소 형성 영역 사이에 소자 분리 영역을 갖는 것을 특징으로 하는 고체 촬상 소자.
  4. 제3항에 있어서,
    상기 보호막은, 상기 개구의 단에서의 반도체층 내의 홈에 있는 것을 특징으로 하는 고체 촬상 장치.
  5. 제3항에 있어서,
    상기 소자 분리 영역 내의 불순불 확산층과,
    상기 불순물 확산층상에 형성된 절연막을 더 포함하는 것을 특징으로 하는 고체 촬상 장치.
  6. 제2항에 있어서,
    상기 반도체층상에 형성된 다층 배선층과,
    상기 반도체층의 화소 영역 외측의 상기 다층 배선층 내의 전극 패드와,
    상기 반도체층 및 다층 배선층을 통해 상기 전극 패드를 노출하는 전극 패드 개구를 더 포함하는 것을 특징으로 하는 고체 촬상 장치.
  7. 제3항에 있어서,
    상기 화소 영역에 상기 반도체층 내의 복수의 포토다이오드를 더 포함하는 것을 특징으로 하는 고체 촬상 장치.
  8. 제7항에 있어서,
    상기 화소 영역에 각각의 상기 포토다이오드 상부에 온칩 렌즈를 더 포함하는 것을 특징으로 하는 고체 촬상 장치.
  9. 제8항에 있어서,
    각각의 상기 포토다이오드 및 각각의 상기 온칩 렌즈 사이에 컬러 필더를 더 포함하는 것을 특징으로 하는 고체 촬상 장치.
  10. 제4항에 있어서,
    상기 절연 재료 및 상기 보호막 양쪽 모두는 동일 재료로 이루어지는 것을 특징으로 하는 고체 촬상 장치.
  11. 제1항에 있어서,
    상기 절연 재료는 질화 실리콘을 포함하는 것을 특징으로 하는 고체 촬상 장치.
  12. 반도체 장치의 구동 방법에 있어서,
    반도체층을 관통하는 개구를 형성하는 스텝과,
    절연 재료로 상기 개구를 매입하는 스텝과,
    상기 반도체층의 내부측상의 상기 개구의 한쪽 단에 내에칭성의 보호막을 형성하는 스텝을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제12항에 있어서,
    상기 반도체층은 화소 영역을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제12항에 있어서,
    상기 개구는 상기 반도체층의 얼라인먼트 영역에 형성되고,
    상기 반도체층은 상기 얼라인먼트 영역과 화소 영역 사이에 소자 분리 영역을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 제14항에 있어서,
    절연막 형성 스텝 이전에, 상기 반도체층의 내부측상의 상기 개구의 상기 단에서의 반도체층 내에 홈을 형성하는 스텝을 더 포함하고,
    상기 보호막 형성 스텝은 상기 홈 내에 절연막을 형성하는 것을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 제14항에 있어서,
    상기 소자 분리 영역에 불순물 확산층을 형성하는 스텝과,
    상기 불순물 확산층상에 절연막을 형성하는 스텝을 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  17. 제13항에 있어서,
    상기 반도체층상에 다층 배선층을 형성하는 스텝과,
    상기 반도체층의 상기 화소 영역 외측의 상기 복수의 배선층 내에 전극 패드를 형성하는 스텝과,
    상기 전극 패드를 노출하기 위해 상기 반도체층 내에 전극 패드 개구를 형성하는 스텝을 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  18. 제14항에 있어서,
    상기 화소 영역 내의 상기 반도체층에 복수의 포토다이오드를 형성하는 스텝을 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  19. 제18항에 있어서,
    상기 화소 영역 내에 각각의 포토다이오드 상부에 온칩 렌즈를 형성하는 스텝을 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  20. 제19항에 있어서,
    각각의 상기 온칩 렌즈와 각각의 상기 포토다이오드 사이에 컬러 필터를 형성하는 스텝을 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  21. 제15항에 있어서,
    상기 절연 재료 및 상기 보호막 양쪽 모두는 동일 재료로 이루어지는 것을 특징으로 하는 반도체 장치의 제조 방법.
  22. 제15항에 있어서,
    상기 절연 재료가 에칭 이후에 잔류하도록, 상기 보호막이 상기 절연 재료상에 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  23. 전자 장치에 있어서,
    광학 렌즈와,
    상기 광학 렌즈의 앞에 위치하고, 반도체층과, 상기 반도체 층을 관통하는 개구 내의 절연 물질과, 상기 반도체층의 내부측상의 상기 절연 재료의 한쪽 단을 피복하는 내에칭성의 보호막을 포함하는 반도체 장치를 포함하는 전자 장치.
  24. 제23항에 있어서,
    상기 반도체층은 화소 영역을 포함하는 것을 특징으로 하는 전자 장치.
  25. 제24항에 있어서,
    상기 개구는 상기 반도체층의 얼라인먼트 영역 내에 있고,
    상기 반도체층은 상기 얼라인먼트 영역과 상기 화소 영역 사이에 소자 분리 영역을 포함하는 것을 특징으로 하는 전자 장치.
  26. 제25항에 있어서,
    상기 보호막은 상기 반도체층 내의 홈 내에서 상기 반도체층의 내부측상의 절연 재료의 한쪽 단에 있는 것을 특징으로 하는 전자 장치.
  27. 제25항에 있어서,
    상기 소자 분리 영역 내에 불순물 확산층과,
    상기 불순물 확산층상의 절연막을 더 포함하는 것을 특징으로 하는 전자 장치.
  28. 제25항에 있어서,
    상기 반도체층상에 복수의 배선층과,
    상기 반도체층의 화소 영역의 외측의 상기 복수의 배선층 내의 전극 패드와,
    전극 패드를 노출하기 위한, 상기 반도체층과 상기 복수의 배선층을 통하는 전극 패드 개구를 더 포함하는 것을 특징으로 하는 전자 장치.
  29. 제25항에 있어서,
    상기 화소 영역 내의 상기 반도체층 내의 복수의 포토다이오드를 더 포함하는 것을 특징으로 하는 전자 장치.
  30. 제25항에 있어서,
    상기 화소 영역 내의 각각의 포토다이오드상의 온칩 렌즈를 더 포함하는 것을 특징으로 하는 전자 장치.
  31. 제25항에 있어서,
    각각의 상기 온칩 렌즈와 각각의 상기 포토다이오드 사이에 컬러 필터를 더 포함하는 것을 특징으로 하는 전자 장치.
  32. 제26항에 있어서,
    상기 절연 재료와 상기 절연막 양쪽 모두는 동일 재료로 이루어지는 것을 특징으로 하는 전자 장치.
  33. 제23항에 있어서,
    상기 절연 재료는 질화 실리콘을 포함하는 것을 특징으로 하는 전자 장치.
  34. 제23항에 있어서,
    상기 광학 렌즈와 상기 고체 촬상 장치 사이에 위치한 셔터 장치를 더 포함하는 것을 특징으로 하는 전자 장치.
KR1020100110831A 2009-11-30 2010-11-09 고체 촬상 장치와 그 제조 방법, 및 전자 기기 KR101683300B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009272442A JP5568969B2 (ja) 2009-11-30 2009-11-30 固体撮像装置とその製造方法、及び電子機器
JPJP-P-2009-272442 2009-11-30

Publications (2)

Publication Number Publication Date
KR20110060802A true KR20110060802A (ko) 2011-06-08
KR101683300B1 KR101683300B1 (ko) 2016-12-06

Family

ID=44068219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100110831A KR101683300B1 (ko) 2009-11-30 2010-11-09 고체 촬상 장치와 그 제조 방법, 및 전자 기기

Country Status (5)

Country Link
US (1) US9059062B2 (ko)
JP (1) JP5568969B2 (ko)
KR (1) KR101683300B1 (ko)
CN (1) CN102082156B (ko)
TW (1) TWI445167B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190054039A (ko) * 2011-06-09 2019-05-21 소니 주식회사 반도체 장치 및 반도체 장치의 제조 방법

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5950514B2 (ja) * 2011-08-12 2016-07-13 キヤノン株式会社 光電変換装置の製造方法
JP6055598B2 (ja) 2012-02-17 2016-12-27 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR101932662B1 (ko) 2012-03-16 2018-12-26 삼성전자 주식회사 이미지 센서
JP2014027123A (ja) * 2012-07-27 2014-02-06 Renesas Electronics Corp 半導体装置およびその製造方法
JP6007694B2 (ja) * 2012-09-14 2016-10-12 ソニー株式会社 固体撮像装置及び電子機器
JP2014099582A (ja) * 2012-10-18 2014-05-29 Sony Corp 固体撮像装置
JP2014216377A (ja) * 2013-04-23 2014-11-17 イビデン株式会社 電子部品とその製造方法及び多層プリント配線板の製造方法
JP6120094B2 (ja) * 2013-07-05 2017-04-26 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
JP2015076569A (ja) * 2013-10-11 2015-04-20 ソニー株式会社 撮像装置およびその製造方法ならびに電子機器
JP6200835B2 (ja) * 2014-02-28 2017-09-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN106610742B (zh) * 2015-10-21 2023-08-29 宸鸿科技(厦门)有限公司 触控面板及其制造方法
JP6907944B2 (ja) * 2016-01-18 2021-07-21 ソニーグループ株式会社 固体撮像素子及び電子機器
CN108121933B (zh) * 2016-11-28 2022-02-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
JP6855287B2 (ja) * 2017-03-08 2021-04-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、および電子機器
JP6236181B2 (ja) * 2017-04-05 2017-11-22 キヤノン株式会社 固体撮像装置およびその製造方法
WO2019111373A1 (ja) * 2017-12-07 2019-06-13 オリンパス株式会社 固体撮像装置および固体撮像装置の製造方法
KR102523851B1 (ko) * 2018-07-31 2023-04-21 에스케이하이닉스 주식회사 더미 픽셀들을 포함하는 이미지 센싱 장치
KR102542621B1 (ko) 2018-08-17 2023-06-15 삼성전자주식회사 반도체 장치
JP7366531B2 (ja) * 2018-10-29 2023-10-23 キヤノン株式会社 光電変換装置および機器
WO2020158710A1 (ja) * 2019-02-01 2020-08-06 ソニーセミコンダクタソリューションズ株式会社 表示装置および表示装置の製造方法、並びに、電子機器
US11430909B2 (en) * 2019-07-31 2022-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. BSI chip with backside alignment mark
KR20210097849A (ko) 2020-01-30 2021-08-10 삼성전자주식회사 이미지 센서 및 그 제조 방법
KR20230159401A (ko) * 2021-03-25 2023-11-21 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 장치 및 고체 촬상 장치의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002057318A (ja) * 2000-08-07 2002-02-22 Sony Corp 固体撮像素子及びその製造方法
JP2002208629A (ja) * 2000-11-09 2002-07-26 Toshiba Corp 半導体装置、及び、半導体装置の製造方法
US20050104148A1 (en) * 2003-11-17 2005-05-19 Sony Corporation Solid-state imaging device and method of manufacturing solid-state imaging device background of the invention
JP2005268738A (ja) * 2004-02-17 2005-09-29 Sony Corp 固体撮像素子とその製造方法、及び半導体集積回路装置とその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6195542A (ja) * 1984-10-17 1986-05-14 Fujitsu Ltd 半導体装置の製造方法
US6746966B1 (en) * 2003-01-28 2004-06-08 Taiwan Semiconductor Manufacturing Company Method to solve alignment mark blinded issues and a technology for application of semiconductor etching at a tiny area
US20060134881A1 (en) * 2004-12-17 2006-06-22 Been-Jon Woo Method of forming trench isolation device capable of reducing corner recess
US8049293B2 (en) * 2005-03-07 2011-11-01 Sony Corporation Solid-state image pickup device, electronic apparatus using such solid-state image pickup device and method of manufacturing solid-state image pickup device
JP5116264B2 (ja) * 2006-07-10 2013-01-09 キヤノン株式会社 光電変換装置、光電変換装置の製造方法および光電変換装置を用いた撮像システム
JP2008085118A (ja) * 2006-09-28 2008-04-10 Toshiba Corp 半導体装置の製造方法
JP2008182142A (ja) * 2007-01-26 2008-08-07 Sony Corp 固体撮像装置およびその製造方法、および撮像装置
JP4659783B2 (ja) * 2007-06-14 2011-03-30 富士フイルム株式会社 裏面照射型撮像素子の製造方法
KR20090035262A (ko) * 2007-10-05 2009-04-09 삼성전자주식회사 이미지 센서 및 그의 제조 방법
US7588993B2 (en) * 2007-12-06 2009-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment for backside illumination sensor
JP4609497B2 (ja) * 2008-01-21 2011-01-12 ソニー株式会社 固体撮像装置とその製造方法、及びカメラ
JP2009272596A (ja) * 2008-04-09 2009-11-19 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP5422914B2 (ja) * 2008-05-12 2014-02-19 ソニー株式会社 固体撮像装置の製造方法
JP2010003928A (ja) * 2008-06-20 2010-01-07 Toshiba Corp 固体撮像装置及びその製造方法
JP5268618B2 (ja) * 2008-12-18 2013-08-21 株式会社東芝 半導体装置
JP2010171038A (ja) * 2009-01-20 2010-08-05 Toshiba Corp 固体撮像装置およびその製造方法
JP5470928B2 (ja) * 2009-03-11 2014-04-16 ソニー株式会社 固体撮像装置の製造方法
JP2010225818A (ja) * 2009-03-23 2010-10-07 Toshiba Corp 固体撮像装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002057318A (ja) * 2000-08-07 2002-02-22 Sony Corp 固体撮像素子及びその製造方法
JP2002208629A (ja) * 2000-11-09 2002-07-26 Toshiba Corp 半導体装置、及び、半導体装置の製造方法
US20050104148A1 (en) * 2003-11-17 2005-05-19 Sony Corporation Solid-state imaging device and method of manufacturing solid-state imaging device background of the invention
JP2005268738A (ja) * 2004-02-17 2005-09-29 Sony Corp 固体撮像素子とその製造方法、及び半導体集積回路装置とその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190054039A (ko) * 2011-06-09 2019-05-21 소니 주식회사 반도체 장치 및 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
JP5568969B2 (ja) 2014-08-13
CN102082156A (zh) 2011-06-01
US9059062B2 (en) 2015-06-16
US20110127629A1 (en) 2011-06-02
KR101683300B1 (ko) 2016-12-06
TW201138083A (en) 2011-11-01
JP2011114325A (ja) 2011-06-09
TWI445167B (zh) 2014-07-11
CN102082156B (zh) 2013-11-06

Similar Documents

Publication Publication Date Title
KR101683300B1 (ko) 고체 촬상 장치와 그 제조 방법, 및 전자 기기
US11637141B2 (en) Solid-state image pickup apparatus and image pickup system
US11689070B2 (en) Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
JP5489705B2 (ja) 固体撮像装置および撮像システム
JP5640630B2 (ja) 固体撮像装置、固体撮像装置の製造方法、及び電子機器
TWI390721B (zh) 具有延伸穿過基板之接觸栓的成像器以及成像器製造方法
EP2226843A1 (en) Solid-state image pickup element, method of manufacturing the same, and electronic apparatus using the same
TWI389330B (zh) 背側照明成像器以及製造其之方法
JP4987749B2 (ja) 固体撮像素子の製造方法
JP4124190B2 (ja) Ｘ−ｙアドレス型固体撮像素子
JP2014053431A (ja) 固体撮像装置の製造方法
US20240162263A1 (en) Imaging device
US20220013562A1 (en) Image sensing device
US8003505B2 (en) Image sensor and method of fabricating the same
JP2009158957A (ja) イメージセンサーの製造方法
JP6390759B2 (ja) 固体撮像装置、及び電子機器
JP2006351788A (ja) 固体撮像素子およびその製造方法
CN117673102A (zh) 图像感测装置及其制造方法
JP2008177587A (ja) Ｘ−ｙアドレス型固体撮像素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right