JP7366531B2 - 光電変換装置および機器 - Google Patents

光電変換装置および機器 Download PDF

Info

Publication number
JP7366531B2
JP7366531B2 JP2018202787A JP2018202787A JP7366531B2 JP 7366531 B2 JP7366531 B2 JP 7366531B2 JP 2018202787 A JP2018202787 A JP 2018202787A JP 2018202787 A JP2018202787 A JP 2018202787A JP 7366531 B2 JP7366531 B2 JP 7366531B2
Authority
JP
Japan
Prior art keywords
insulator
photoelectric conversion
conversion device
alignment mark
alignment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018202787A
Other languages
English (en)
Other versions
JP2020072111A (ja
Inventor
慶大 鳥居
秀樹 稲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2018202787A priority Critical patent/JP7366531B2/ja
Priority to US16/659,765 priority patent/US11682688B2/en
Publication of JP2020072111A publication Critical patent/JP2020072111A/ja
Application granted granted Critical
Publication of JP7366531B2 publication Critical patent/JP7366531B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、光電変換装置に関する。
光電変換装置は、画素毎に形成されたフォトダイオードを含む受光部を有しており、受光部は、光電変換により入射した光に応じた信号電荷を生成する。CCD（Charge Coupled Device）センサでは、受光部において生成された信号電荷はCCD構造を有する電荷転送部
内を転送され、出力部において画素信号に変換されて出力される。一方、CMOS（Complementary Metal Oxide Semiconductor）センサでは、受光部において生成された信号電荷は
画素毎に増幅され、増幅された信号が画素信号として信号線により出力される。また、集光効率向上のために、BSI（Back Side Illumination：裏面照射）型のセンサが提案され
ている。BSI型のセンサは、基板に形成されたフォトダイオードと光入射面との距離を短
くし、基板の配線構造が形成される側とは反対側（裏面側）から光を入射させる。
このBSI型のセンサは、以下のように製造される。まず、フォトダイオードや画素トラ
ンジスタが形成された基板表面側に、配線構造を形成する。次に、基板を反転させて、反転した基板を、配線構造やASIC（Application Specific Integrated Circuit）等の電子
回路を形成した別のウエハに貼り付ける。そして、この貼り付けたウエハの裏面側のシリコン層を削って薄くした後、基板裏面側にカラーフィルタ層、及びマイクロレンズを形成する。このように、BSI型のセンサでは、基板を反転させてから基板裏面側にカラーフィ
ルタ層やマイクロレンズを形成するため、カラーフィルタ層やマイクロレンズの位置決めに必要なアライメントマークを基板裏面側に形成する必要がある。
このアライメントマークに関して、特許文献１にて提案されており、その一例についての断面図を図９に示す。
特許文献１のアライメントマークＡＭは、図９に示す通り、シリコンを貫通した形状に絶縁特性のある材料が埋め込まれた絶縁体部ＡＩＬＤ１（上部の絶縁体部ＡＩＬＤ1）と
その下部の絶縁体部ＡＩＬＤ２（下部の絶縁体部ＡＩＬＤ２）から構成される。これらの絶縁体部ＡＩＬＤ１，ＡＩＬＤ２の幅の寸法は図示している通り、下部の絶縁体部ＡＩＬＤ２の方が大きい。これにより、下部の絶縁体部ＡＩＬＤ２が保護膜として機能し、ポリシリコンの堆積による短絡（電気的なショート）の防止や、シリコン酸化膜が剥がれてしまった場合の、ウエハ汚染や装置汚染の防止を可能としている。
また、BSI型のセンサでは、基板表面側の配線構造に形成された電極パッドＰＡＤを、
基板裏面側に導出するために、基板裏面側から電極パッド形成領域が臨む開口部を形成する必要がある。開口部により電極パッド形成領域を露出することで、外部配線となるボンディングワイヤ等を形成して電極パッドＰＡＤを基板裏面側に導出できる。電極パッドＰＡＤにワイヤーボンディングする際や検査工程において電極パッドＰＡＤにプローブする際に、誤って側壁に接触した場合でもリークやダメージを抑制するために、このボンディングワイヤと半導体部とを絶縁する必要がある。そのため開口部に周囲に二層の絶縁体部ＩＬＤ１，ＩＬＤ２を配置する。この二層の絶縁体部の構成は前述のアライメントマークＡＭ（ＡＩＬＤ１，ＡＩＬＤ２）と同じく、下部の絶縁体部ＩＬＤ２が上部の絶縁体部ＩＬＤ１を保護する構成となっている。
また、特許文献１では、アライメントマークと電極パッド開口部周囲の二層の絶縁体部を同時に形成するとしている。
特開２０１１－１１４３２５号公報
特許文献１に示される縦構造のアライメントマークを使用すると、固体撮像装置の製造歩留まりや固体撮像装置の品質が低下してしまうことが我々の検討により判明した。
そこで、本発明は、従来よりも光電変換装置の製造歩留まりや光電変換装置の品質を向上するうえで有利な技術を提供する。
本発明の一態様に係る光電変換装置は、
光電変換部を有し、表面および裏面を有する半導体層と、
前記半導体層の前記表面の上に配置された、絶縁膜を含む配線構造と、
アライメントマークと、
を備える光電変換装置であって、
前記アライメントマークは、
前記半導体層に設けられた溝の内に配置された第一の絶縁体部と、
前記第一の絶縁体部と前記絶縁膜との間に配置された第二の絶縁体部と、
を備え、
前記第一の絶縁体部の幅の最大値が、前記第二の絶縁体部の幅の最大値よりも大きく、
上面透視したときに、前記第一の絶縁体部の外縁が前記第二の絶縁体部の外縁を内包する、
ことを特徴とする。
本発明の他の一態様に係る光電変換装置は、
光電変換部を有し、表面および裏面を有する半導体層と、
前記半導体層の前記表面の上に配置された、絶縁膜を含む配線構造と、
アライメントマークと、
を備える光電変換装置であって、
前記アライメントマークは、
前記半導体層に設けられた溝の内に配置された第一の絶縁体部と、
前記第一の絶縁体部と前記絶縁膜との間に配置された第二の絶縁体部と、
を備え、
前記第一の絶縁体部および前記第二の絶縁体部は、平面視において矩形形状であり、
上面透視したときに、前記第二の絶縁体部の長手方向に延びる端部の両方が、前記第一の絶縁体部の長手方向に延びる２つの端部の間に位置する、
ことを特徴とする。
本発明によれば、光電変換装置の製造歩留まりや光電変換装置の品質を向上するうえで有利な技術が提供される。
第一実施形態に係る光電変換装置の概略構成図（断面図） ウエハアライメント検出用のアライメントマーク形状を示す図 半導体露光装置のウエハアライメント検出系の光学の構成を示す図 第一実施形態においてアライメント誤差が生じない理由を説明する図 第一実施形態の効果を説明する図 第一実施形態のアライメントマークを形成する工程を説明する図 第二実施形態のアライメントマークの構造を示す図 第二の実施形態にかかる重ね合わせ検査用計測マークを説明する図 従来技術に係る光電変換装置の概略構成図（断面図） BSIの縦構造を観察したときの観察象を示す図 従来技術のアライメントマークを形成する工程を説明する図 従来技術においてアライメント誤差が生じる理由を説明する図
＜従来のアライメントマークの問題点＞
特許文献１に示される縦構造のアライメントマークを使用すると、アライメント精度が劣化してしまうことが我々の検討により判明した。
精度劣化の理由は、アライメントマークＡＭを構成している二層の絶縁膜ＡＩＬＤ１，ＡＩＬＤ２のうち、下部の絶縁体部ＡＩＬＤ２もアライメント計測時に観察できてしまうためである。したがって、上部の絶縁体部ＡＩＬＤ１と下部の絶縁体部ＡＩＬＤ２とのアライメント状態に誤差があり二層の相対関係がズレていると、その影響を受けてアライメ
ントマークＡＭの位置を正しく検出できず、アライメント精度が劣化する。
上記の検討に用いたアライメントマークＡＭを図１０に示す。アライメント検出系（図３参照）は画像処理によりアライメントマークの検出を行う。具体的には、波長550nm～700nmの光でウエハ上のアライメントマーク（図２に詳細図を示す）を照明し、ウエハから反射する光をCCDカメラ上に光学倍率100倍以上で結像させ、アライメントマークの光学像を光電変換して画像信号を得る。そして、画像信号に画像処理を施すことでアライメントマークの位置をサブナノメートル精度で検出する。
図１０は、検討に用いたアライメントマークＡＭの上面図１０１０と、ＡＡ断面における断面図１０２０を示す。図１０に示す構造は、BSIの構造を模した縦構造であり、シリ
コン酸化膜SiO (2500Å)の高さのパターン１０２１を、３μmの厚さのシリコン１０２２
を通して観察できることが判る。この像のコントラストが十分高いものであれば、特許文献１で提案する様に貫通した形状のアライメントマークを使う必要がない。しかしながら、図１０の様にパターン１０２１の観察はできるが、コントラストが低くサブナノメートルの計測ができる信号レベルではない。
図９に示したアライメントマークを使う場合には、低コントラストの像が、アライメント精度の劣化の原因となる。この説明をするために、アライメントマークをどう形成するかを、図１１Ａ～図１１Ｅを使って説明する。
まず、図１１Ａに示すように、シリコンウエハ１１１上にトレンチ（溝）をリソグラフィの露光・現像・エッチングで形成し、その溝にシリコン窒化膜（SiN）１１２を埋め込
む。このトレンチが、後の「上部の絶縁体部ＡＩＬＤ１」となる（ただし、図１１Ａ～図１１Ｃは基板の上下反転前なのでシリコン窒化膜（SiN）１１２は下部にある）。
次に、図１１Ｂに示すように、図１１Ａで同時に形成したアライメントマーク（不図示）を使って、「上部の絶縁体部ＡＩＬＤ１」上に「下部の絶縁体部ＡＩＬＤ２」となるパターンを、リソグラフィのアライメント・露光・現像・エッチングで形成する。図１１Ｃは、図１１Ｂで形成したパターンに絶縁材であるシリコン酸化膜（SiO）１１３を埋め込
み、「下部の絶縁体部ＡＩＬＤ２」が形成された状態を示す図である。
図１１Ｄは、図１１Ｃに示す基板を上下反転させた状態を示す図である。なお、図１１Ａ～図１１Ｄにおいて、シリコン（Si）の厚さは強調して示されている。最後に、図１１Ｅに示すように、図１１Ｄの基板に対して、BSIプロセスで行う研削を行い、シリコン（Si）の厚さを３μmとする。図１１Ｄに示す状態は、図１０で示した縦構造と同一のものである。
上記の手順で作成されるアライメントマークにおいて、「上部の絶縁体部ＡＩＬＤ１」と「下部の絶縁体部ＡＩＬＤ２」の中心は同じに配置されるべきだが、実際にはアライメント精度（許容範囲）内で位置ずれが生じる。このような状態を「位置ずれが生じている」と呼ぶことにする。また、位置ずれ量がΔである場合には、「位置ずれ量Δの位置ずれが生じている」あるいは「Δの位置ずれが生じている」などと呼ぶことにする。
図１１Ｅで示したアライメントマークに位置ずれが生じるとどのように観測されるかを、図１２Ａ～図１２Ｃを参照して説明する。図１２Ａは、位置ずれが生じていない理想的な状態１２１と、状態１２１をアライメント検出系によって計測したときに検出される信号１２２を示す。信号１２２は歪の無い対称なものとなり、アライメント誤差は生じない。
一方、図１２Ｂでは＋Δの位置ずれが生じている状態１２３と、状態１２３を計測したときに検出される信号１２４を示す。なおここでは、「下部の絶縁体部ＡＩＬＤ２」が「上部の絶縁体部ＡＩＬＤ１」に対して左にずれている場合の位置ずれ量を、正と定義している。＋Δの位置ずれに起因して、信号１２４に歪が発生して非対称となり、アライメント誤差が発生する。信号１２４に歪みがあると、上部の絶縁体部ＡＩＬＤ１の中心からずれた位置がアライメントマークの位置として検出され、アライメント誤差が生じる。図１２Ｂの例では、上部の絶縁体部ＡＩＬＤ１の中心から左（正方向）にずれた位置がアライメントマークの位置として検出されることになる。
図１２Ｃは、図１２Ｂとは逆の方向にずれた状態、すなわち－Δの位置ずれが生じている状態１２５と、状態１２５を計測したときに検出される信号１２６を示す。図１２Ｂに示す場合と同様に、信号１２６に歪が発生して非対称となりアライメント誤差が発生する。ただし、アライメント誤差は、図１２Ｂの場合とは逆方向に発生する。
このように、上部の絶縁体部ＡＩＬＤ１と下部の絶縁体部ＡＩＬＤ２のあいだの位置ずれにより発生するアライメントマークの検出位置の誤差が、アライメント精度を劣化させる問題となる。
またBSI型のセンサでは、重ね合わせ精度が劣化する問題が知られている。重ね合わせ
精度の劣化は、前述のBSI型のセンサを形成するプロセス中の、一つのウエハ基板を反転
させて別のウエハ基板に貼り付ける工程で生じるウエハ基板全体の歪に起因する。
ウエハ基板の貼り付けは、銅と銅を貼り合わせるハイブリッド・ボンディングという方法が一般に使用されている。図９は、上側のボンディング用マークＵＨＢと下側のボンディング用マークＬＨＢを使って、二枚のウエハ基板を貼り合わされた状態を示している。この貼り合わせを行う時にウエハ基板全面で均一に行うことができず、ある特定の部分から貼り合わされることでウエハ基板の平面方向に歪を発生させる。レーザー干渉計を使うことでサブナノメーター制御するウエハステージを使った半導体露光装置で各ショットを露光した時に形成した各ショットの格子形状を歪ませてしまい、重ね合わせ精度を劣化させてしまう。
全ショットを露光装置で計測することや重ね合わせ検査装置を使った複数の計測結果を反映した非線形補正も提案され使用されているが、著しいスループットの低下を発生させている。
そのため、BSI型のセンサでは、重ね合わせ精度の向上が今後の微細化と高生産性には
重要な事項である。
＜実施形態１＞
本実施形態では、ウエハアライメント用のマークを形成する「下部の絶縁体部ＡＩＬＤ２」と「上部の絶縁体部ＡＩＬＤ１」の間に位置ずれが生じている場合でも、アライメント精度を劣化させないアライメントマークを提案する。本実施形態で提案するアライメントマークを用いることで、BSI型の光電変換装置を、高精度かつ効率的に製造できるよう
になる。
［構成］
図１は、本実施形態の光電変換装置の概略構成図を示す。図１に示すように、本実施形態の光電変換装置は、画素領域ＰｉＡの周辺領域に、製造時において位置決めに用いられるアライメントマークＡＭと、外部配線との接続に用いられる電極パッドＰＡＤが形成された電極パッド形成領域ＰａＡを有して構成される。
裏面照射型の光電変換装置１は、光電変換を行うフォトダイオードＰＤが形成された半導体層（シリコン層）１１と、半導体層の表面側に形成された配線構造１２と、半導体層の裏面側に形成されたカラーフィルタＣＦやマイクロレンズＭＬから構成される。また、配線構造１２の半導体層１１に接する面とは反対側の面には、支持基板１３が形成されている。
半導体層１１の画素領域ＰｉＡには、受光センサ部となるフォトダイオードＰＤが形成され、受光センサ部は受光した光の光量に応じた信号電荷を生成する光電変換を行う。画素領域ＰｉＡには、図示はしていないが、画素を駆動する画素トランジスタが各画素に隣接して形成されている。
配線構造１２は、アルミニウムまたは銅からなる配線および層間絶縁膜を含み、配線が層間絶縁膜を介して複数層（図１では２層）積層された構成を有する。各配線間または配線と画素トランジスタの間は、図示しないコンタクト部によって電気的に接続されている。また、周辺領域では、アルミニウムからなる配線の一部により、電極パッドＰＡＤが形成されている。
カラーフィルタＣＦは半導体層１１の光照射側となる裏面側の各画素に対応する領域に形成されており、例えば、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の色素を含む有機材料で構成されている。マイクロレンズＭＬは、各画素に対応してカラーフィルタＣＦ上部に有機材料によって形成されている。マイクロレンズＭＬは、入射した光が対応する画素のフォトダイオードＰＤに効率良く入射するように集光する。
アライメントマークＡＭは、半導体層１１のスクライブ領域ＳＡに形成されており、半導体層内に上部の絶縁体部ＡＴＩＬＤ１（第一の絶縁体部）と下部の絶縁体部ＡＩＬＤ２（第二の絶縁体部）が積層されている。ここでは、フォトダイオードＰＤが受光する光の入射側を上側としているので、上部の絶縁体部ＡＴＩＬＤ１は、下部の絶縁体部ＡＩＬＤ２に対して、受光する光の側に配置される。上部の絶縁体部ＡＴＩＬＤ１は、半導体層１１の下側において、下部の絶縁体部ＡＩＬＤ２と接続している。下部の絶縁体部ＡＩＬＤ２は、上部の絶縁体部ＡＴＩＬＤ１を被覆しており、保護膜として機能する。アライメントマークＡＭ（上部の絶縁体部ＡＴＩＬＤ１）は、半導体層１１の裏面側においてカラーフィルタＣＦやマイクロレンズＭＬを形成する際の位置決めに用いられる。
本実施形態におけるアライメントマークは、平面視において矩形形状である（図２参照）。ここで、図４Ａにも示すように、上部の絶縁体部ＡＴＩＬＤ１は、光が入射する上部側ほど幅が大きいテーパー形状を有する。なお、本開示におけるアライメントマークの「幅」は、平面視における矩形の短手方向（図２にしめすｘ方向）の寸法を意味する。なお、上部の絶縁体部ＡＴＩＬＤ１の長手方向の寸法も上部側ほど長くてもよい。下部の絶縁体部ＡＩＬＤ２の形状は、図９と同様であり、高さによらずに略一定の幅を有する。スクライブ領域ＳＡには、図２に示すように、アライメントマークが複数併置される。横方向の位置を検知するためには、縦長のアライメントマークが横方向に複数併置される。
なお、アライメントマークはスクライブ領域ＳＡ以外、すなわちチップ内に配置されてもよい。
本実施形態において、上部の絶縁体部ＡＴＩＬＤ１の上端における幅Ｗｕｄ（言い換えると幅の最大値）は、下部の絶縁体部ＡＩＬＤ２の幅Ｗ２よりも、絶縁体部ＡＴＩＬＤ１，ＡＩＬＤ２を形成するときのアライメント誤差（許容誤差）Δｃの二倍以上である。言い換えると上部の絶縁体部ＡＴＩＬＤ１の上端における幅Ｗｕｄは、下部の絶縁体部ＡＩ
ＬＤ２の幅と、アライメント誤差Δｃの二倍との和以上（Ｗｕｄ≧Ｗ２＋２×Δｃ）である。このような構成なので、２つの絶縁体部の位置ずれ量Δがアライメント誤差Δｃ以下である限り、アライメントマークを上面透視したときに、下部の絶縁体部ＡＩＬＤ２の幅は、上部の絶縁体部ＡＴＩＬＤ１の幅の範囲内に収まる。すなわち、アライメントマークを上面透視したときに、下部の絶縁体部ＡＩＬＤ２の幅方向の端部Ｅ２ａ，Ｅ２ｂの両方が、上部の絶縁体部ＡＴＩＬＤ１の端部Ｅ１ａ，Ｅ１ｂの間に位置する。
また、上部の絶縁体部ＡＴＩＬＤ１の下端（下部の絶縁体部ＡＩＬＤ２と接続する部分）の幅は、下部の絶縁体部ＡＩＬＤ２の幅よりも小さい。これにより、下部の絶縁体部ＡＩＬＤ２が保護膜として機能する。
なお、上部の絶縁体部ＡＴＩＬＤ１の縦方向の寸法も、光が入射する上部側ほど長くてもよい。この場合、アライメントマークを上面から見たとき、すなわち、シリコン層の表面と垂直な方向からの上面透視において、下部の絶縁体部ＡＩＬＤ２は、上部の絶縁体部ＡＴＩＬＤ１の内部に位置する。
また、電極パッド配置領域ＰａＡ内の電極パッドＰＡＤの周囲に配置される絶縁体部も、アライメントマークと同様に二層構造であり、上部の絶縁体部ＴＩＬＤ１は光が入射する上部側の幅が大きいテーパー形状を有する。下部の絶縁体部ＩＬＤ２の形状は、図９と同様で有り、高さによらずに略一定の幅を有する。半導体基板は、電極パッドＰＡＤを基板裏面側に導出するために、開口部を設けて電極パッドＰＡＤを露出する。絶縁体部ＴＩＬＤ１，ＩＬＤ２が設けられることで、ワイヤーボンディングする際や検査工程などにおいて誤って側壁に接触した場合でもリークやダメージを抑制できる。また、下部の絶縁体部ＩＬＤ２の幅が小さいので、配置領域ＰａＡの近傍で生じる、応力を低減できる。そのため、光電変換装置の製造歩留まりや光電変換装置の品質を向上することができる。
［効果］
図４Ａ～図４Ｃを参照して、アライメントマークを構成する上部の絶縁体部ＡＴＩＬＤ１と下部の絶縁体部ＡＩＬＤ２のあいだに位置ずれがあっても、カラーフィルタやマイクロレンズ形成時のアライメント精度の劣化が生じないことを説明する。
なお、アライメントマークの検出に用いられるアライメント検出系３０の構成を図３に示す。図３に示したアライメント検出系３０の計測方法は画像処理である。光源３１から波長550nm～700nmの光が発せられ、反射板３２、ビームスプリッタ３３、レンズ３４を介して、ウエハ上のアライメントマークＡＭを照明する。アライメントマークＡＭからの回折光は、レンズ３４，ビームスプリッタ３３，レンズ３５，３６により１００倍程度の結像倍率で拡大されて、ＣＣＤカメラ３７に結像される。ＣＣＤカメラ３７は、アライメントマークＡＭの光学像を光電変換した撮像信号を信号処理部に送出し、信号処理部が撮像信号に基づいてアライメントマークの位置情報を算出する。
図４Ａ～図４Ｃは、図１２Ａ～図１２Ｃと同様に、位置ずれが生じていない場合、＋Δの位置ずれが生じている場合、－Δの位置ずれが生じている場合の、アライメントマークの状態および検出されるアライメント信号をそれぞれ示す。
図４Ａは、図１２Ａと同じように、位置ずれが発生していない、理想的に合った状態４１と、検出されるアライメント信号４２を示す。アライメント検出系３０により検出される検出信号４２は歪の無い対称なものとなり、アライメント誤差は生じない。
一方、図４Ｂは、図１２Ｂと同じように、＋Δの位置ずれが生じている状態４３と、状態４３を計測したときに検出される信号４４を示す。なおここでは、「下部の絶縁体部Ａ
ＩＬＤ２」が「上部の絶縁体部ＡＴＩＬＤ１」に対して左にずれている場合の位置ずれ量を、正と定義している。
上述したように、テーパー形状の絶縁体部ＡＴＩＬＤ１の上部の幅Ｗｕｄの大きさは、下部の絶縁体部ＡＩＬＤ２の幅Ｗ２と二倍のΔ（＜Δｃ）より大きな寸法である。したがって、アライメント検出系により上部からアライメントマークを観察する際に、下部の絶縁体部ＡＩＬＤ２は、絶縁体部ＡＴＩＬＤ１の上部の陰になり観察されない。この結果、検出されるアライメント信号（の少なくとも両端）の部分は非対称にならない。非対称にならないことはアライメント精度が劣化しないことになり、上述した課題を解決できる。
材質の透過率や吸収率、あるいは検出に使用する光の波長によっては、「下部の絶縁体部ＡＩＬＤ２」の影響が、（量としては僅かであるものの）アライメント信号に現れることは考えられる。しかしながら、上部の絶縁体部ＡＴＩＬＤ１をテーパー形状とすることで、影響が現れる位置を、図４Ｂ中の信号位置Sibの部分の様に、アライメント信号の両
端とならない様にできる。信号処理で実際に使用する部分の処理ウインドウはエッジ部分、すなわちアライメント信号の両端部であるため、信号位置Sibの部分は、アライメント
マークの位置検出に影響を与えない。したがって、上部と下部の絶縁体部の間に位置ずれが生じていても、アライメントマークの位置を正確に検出できる。
図４Ｃは、図４Ｂとは逆方向の位置ずれが生じている状態４５と、状態４５を計測したときに検出される信号４６を示す。図４Ｃの場合も、図４Ｂと同様の理由によりアライメント精度が劣化しないので、詳細な説明は省略する。
図５Ａ，図５Ｂを参照して、本実施形態の効果をさらに説明する。図５Ａおよび図５Ｂはそれぞれ、従来技術および本実施形態において位置ずれが生じているアライメントマーク（図１２Ｂおよび図４Ｂ）を、半導体露光装置のアライメント検出系で観察した場合のアライメントマークの一部を拡大した図である。
図５Ａは、従来技術（特許文献１）で提案するアライメントマークの一部を拡大したものである。位置ずれが生じていることにより、下部の絶縁体部ＡＩＬＤ２のズレの影響が左側に現れている。これにより、上部の絶縁体部ＡＩＬＤ１の端部を誤検出し、アライメントマーク（上部の絶縁体部ＡＩＬＤ１）の検出位置に誤差が生じる。
一方、図５Ｂに示す本実施形態のアライメントマークの一部を拡大したものである。位置ずれによる下部の絶縁体部の影響を受けたとしても、その影響を受ける位置を、マーク端部とならない構成とすることで、アライメントマークの位置を正確に検出できる。つまり、アライメント精度劣化の発生を防ぐことができる。
このように、「下部の絶縁体部ＡＩＬＤ２」は保護膜としては機能するが、アライメントマークとしては機能しない。
［製造方法］
図６Ａ～図６Ｆを参照して、本実施形態におけるアライメントマークを構成する、テーパー形状の絶縁体部ＡＴＩＬＤ１の形成する工程を説明する。
まず、図６Ａに示すように、シリコンウエハ６０１上に逆テーパーの形状のトレンチ６０２をリソグラフィの露光・現像・エッチングで形成する。なお、図６Ａ～図６Ｃは、基板の上下反転前を示しており、最終的には図面下側が「上部」となる。
使用するドライエッチング装置は、いずれのドライエッチング装置を用いても実施する
ことができ、特に制限されるものではない。そのようなドライエッチング装置として、ＩＣＰ型エッチング装置、マグネトロンＲＩＥ型エッチング装置、２周波平行平板型エッチング装置等を例示することができる。
例えば、以下のエッチング条件を用いて二酸化シリコンSiO2をエッチングマスクとしてシリコン６０１をエッチングすることで図６Ａに示した逆テーパーの形状のトレンチ１００２を形成することが出来る。
・プロセスガスの圧力：１０～２００ｍＴｏｒｒ
・上部ＲＦパワー：１００～２０００Ｗ
・下部ＲＦパワー：１００～２０００Ｗ
・ＨＢｒガスの流量：２０～３００ｓｃｃｍ
・ＮＦ３ガスの流量：０～２００ｓｃｃｍ
・Ｏ２ガスの流量：０～５０ｓｃｃｍ
次に、図６Ｂに示すように、トレンチ６０２にシリコン窒化膜（SiN）６０３を埋め込
む。このシリコン窒化膜６０３が、最終的に上部の絶縁体部ＡＴＩＬＤ１となる。
次に、図６Ｃに示すように、シリコン窒化膜６０３（上部の絶縁体部ＡＴＩＬＤ１）の上に、「下部の絶縁体部ＡＩＬＤ２」となるパターン６０４を、リソグラフィのアライメント・露光・現像・エッチングで形成する。この工程でのアライメントには、図６Ａにおいてトレンチ６０２と同時に形成したアライメントマーク（不図示）を使う。
次に、図６Ｄに示すように、図６Ｃにおいて形成したパターン６０４に絶縁材であるシリコン酸化膜（SiO）６０５を埋め込む。シリコン酸化膜６０５が、最終的に下部の絶縁
体部ＡＩＬＤ２となる。
次に、図６Ｅに示すように、図６Ｄに示す基板の上下を反転する。なお、図６Ａ～図６Ｅにおいて、シリコン（Si）６０１の厚さは強調して示されている。
次に、図６Ｆに示すように、図６Ｅの基板に対して、BSIプロセスで行う研削を行い、
シリコン（Si）６０１の厚さを３μmとする。
この様にして、BSIプロセスでカラーフィルタ及びにマイクロレンズを形成するリソグ
ラフィに使用するアライメントマークを形成できる。
なお、電極パッドＰＡＤの周囲の絶縁体部ＴＩＬＤ１，ＩＬＤ２も、上記のプロセスによってアライメントマーク同時に形成される。
［本実施形態の有利な効果］
本実施形態によれば、撮像領域の周辺のテーパー形状の溝に埋め込まれた絶縁体部を、位置合わせマークとして利用して、受光センサ部（フォトダイオードＰＤ等）とカラーフィルタＣＦやマイクロレンズＭＬとの位置合わせを高精度に行うことが可能になる。従って、本実施形態により、BSI構造の光電変換装置を高精度かつ効率的に生産可能となる。
そして、光電変換装置の製造歩留まりや光電変換装置の品質を向上することができる。BSI構造の光電変換装置は、斜め入射光の実効開口率１００％を達成可能であり、感度を大
幅に向上し、またシェーディングレスを実現可能である。
＜第２の実施形態＞
アライメントマークの形状は、第１の実施形態で示される構造（図１、図４Ａ）に限定されない。本実施形態は、第１の実施形態とは異なる形状のアライメントマークを採用し
た光電変換装置である。
図７は、本実施形態におけるアライメントマークの構造を示す図である。本実施形態におけるアライメントマークは、上部の絶縁体部ＡＳＩＬＤ１と下部の絶縁体部ＡＩＬＤ２から構成される。上部の絶縁体部ＡＳＩＬＤ１は、上下方向の中間部において、幅が最大である形状を有する。絶縁体部ＡＳＩＬＤ１の最大幅Ｗ１は、第１の実施形態と同様に、絶縁体部ＡＩＬＤ２の幅Ｗ２よりも、絶縁体部のアライメント誤差Δｃの２倍あるいはそれ以上である。すなわち、上部の絶縁体部ＡＳＩＬＤ１の幅の最大値Ｗ１は、下部の絶縁体部ＡＩＬＤ２の幅と、アライメント誤差Δｃの２倍との和以上（Ｗ１≧Ｗ２＋２×Δｃ）である。このような形状であっても、第１の実施形態と同様の効果が得られる。
本実施形態におけるアライメントマークの製造方法は、基本的に第１の実施形態と同様である。ただし、シリコンウエハにトレンチを形成するエッチング処理は、本実施形態では次のように行う。具体的には、以下のエッチングステップ１とエッチングステップ２を複数回繰り返す。これにより、二酸化シリコンSiO2をエッチングマスクとしてシリコンをエッチングすることで図７に示した形状のトレンチを形成することが出来る。
エッチングステップ１
・プロセスガス圧力：２０～１５０ｍＴｏｒｒ
・高周波ソースパワー：４００～１８００Ｗ
・ＲＦバイアスパワー：１５０～１０００Ｗ
・Ｃｌ２流量：３０～３００ｓｃｃｍ
・Ｏ２流量：０～３０ｓｃｃｍ
・Ｎ２流量：０～１００ｓｃｃｍ
・Ｈｅ流量：０～５００ｓｃｃｍ
エッチングステップ２
・プロセスガス圧力：３～５０ｍＴｏｒｒ
・高周波ソースパワー：２００～１５００Ｗ
・ＲＦバイアスパワー：０～５００Ｗ
・ＳＦ６流量：１０～３００ｓｃｃｍ
＜第３の実施形態＞
第１および第２の実施形態は、本発明を半導体露光装置のアライメントマークに適用した例を説明してきたが、本実施形態では本発明を重ね合わせ検査用のマークに適用する。これにより、二層のアライメント精度の影響を受けない高精度な重ね合わせ検査を可能とする。
図８Ａおよび図８Ｂは、本発明を重ね合わせ検査用計測マークに適用した一実施例を示す。図８Ａは上面図で有り、図８Ｂは図８Ａの破線部分の断面図である。
市販されている重ね合わせ検査装置の計測原理は画像処理であり、第１の実施形態における半導体露光装置のウエハアライメント検出系の光学の構成に類似している。したがって、重ね合わせ検査用のマークの位置ずれに基づくアライメント精度の低下が同様に発生しうる。
重ね合わせ検査では、露光装置でアライメント・露光・現像されたレジストパターンの重ね合わせ検査用マークPRPと、事前に形成された重ね合わせ検査用マークOLX1,OLX2,OLY1,OLY2との相対位置関係が計測される。
検査用マークOLX1,OLX2,OLY1,OLY2はいずれも、上部の絶縁体部ＴＯＩＬＤ１と下部の
絶縁体部ＯＩＬＤ２から構成される。露光装置のアライメントマークと同様に図８Ｂに示すように、下部の絶縁体部で形成したマークＯＬＩＬＤ２の幅の寸法より、上部の絶縁体部で形成したマークＯＬＩＬＤ１の幅の寸法を大きい。これにより、下部の絶縁体部のマークＯＬＩＬＤ２の影響を受けないようにすることで、高精度な重ね合わせ検査が可能となる。
なお、図８Ａ，図８Ｂでは第１の実施形態と同様に、上部の絶縁体部ＴＯＩＬＤ１がテーパー形状を有しているが、第２の実施形態と同様に中間部で最大の幅を取る形状であっても構わない。
＜その他の実施形態＞
更にここまでの説明では二層の絶縁体部をそれぞれシリコン窒化膜SiNとシリコン酸化
膜SiOで形成しているが、本発明はそれに限定するものではない。例えば二層の絶縁体部
の両方を、シリコン窒化膜SiNで形成したり、シリコン酸化膜SiOで形成したりしても同様に効果がある。二回のリソグラフィでアライメントマークを構成することが無いようにすれば良いためである。
各実施の形態では、光電変換部を有する半導体層１１の表面の上に配置された、絶縁膜を含む配線構造１２と、絶縁体部ＡＴＩＬＤ１、ＴＩＬＤ１と、絶縁体部ＡＩＬＤ２、ＩＬＤ２と、を備える。絶縁体部ＡＴＩＬＤ１、ＴＩＬＤ１が、半導体層１１に設けられた溝の内に配置されている。絶縁体部ＡＩＬＤ２、ＩＬＤ２が、絶縁体部ＡＴＩＬＤ１、ＴＩＬＤ１と配線構造１２の絶縁膜との間に配置されている。そして絶縁体部ＡＴＩＬＤ１、ＴＩＬＤ１の幅の最大値が、絶縁体部ＡＩＬＤ２、ＩＬＤ２の幅の最大値よりも大きい。これにより、絶縁体部ＡＴＩＬＤ１、ＴＩＬＤ１の幅の最大値が、絶縁体部ＡＩＬＤ２、ＩＬＤ２の幅の最大値よりも小さい場合に比べて、配線構造１２と半導体層１１の間に生じうる応力を小さくすることができうる。そのため、光電変換装置の製造歩留まりや光電変換装置の品質を向上することができる。このような絶縁体部ＡＴＩＬＤ１、ＴＩＬＤ１と絶縁体部ＡＩＬＤ２、ＩＬＤ２は、上述のように、アライメントマークや検査用マーク、電極パッド部周囲の絶縁部材として用いることができる。絶縁体部ＡＩＬＤ２、ＩＬＤ２は半導体層１１に設けられた溝の内に配置されてもよい。上述のアライメントマークや検査用マークは、スクライブライン内に配置されてもよいが、チップ内に配置されてもよい。
本実施形態の光電変換装置は、カメラや情報端末のような電子機器、自動車等の車両、船舶、飛行機、人工衛星等の輸送機器、医療機器、分析機器に搭載することができる。これらの機器は、光電変換装置の他に、光学系、制御装置、処理装置、表示装置、記憶装置機、および、械装置の少なくともいずれかを備えることができる。光学系は光電変換装置に結像する。制御装置は光電変換装置を制御する。処理装置は光電変換装置から出力された信号を処理する。表示装置は光電変換装置で得られた情報を表示する。記憶装置は光電変換装置で得られた情報を記憶する。機械装置は光電変換装置で得られた情報に基づいて動作する。本実施形態の光電変換装置を各種の機器に搭載することで、機器の価値を向上することができる。
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
たとえば、絶縁体部ＡＴＩＬＤ１、ＴＩＬＤ１および絶縁体部ＡＩＬＤ２、ＩＬＤ２と同様に積層された絶縁体部を、半導体層の複数の部分を絶縁する絶縁部材として用いることもでき、例えば、画素間を分離部するための絶縁部材として用いることもできる。
１１：半導体層
ＡＴＩＬＤ１：アライメントマークの上部のテーパー形状の絶縁体部
ＡＩＬＤ２：アライメントマークの下部の絶縁体部（保護膜）
ＴＩＬＤ１：電極パッド部周囲の上部のテーパー形状の絶縁体部
ＩＬＤ２：下部の絶縁体部（保護膜）

Claims (9)

  1. 光電変換部を有し、表面および裏面を有する半導体層と、
    前記半導体層の前記表面の上に配置された、絶縁膜を含む配線構造と、
    アライメントマークと、
    を備える光電変換装置であって、
    前記アライメントマークは、
    前記半導体層に設けられた溝の内に配置された第一の絶縁体部と、
    前記第一の絶縁体部と前記絶縁膜との間に配置された第二の絶縁体部と、
    を備え、
    前記第一の絶縁体部の幅の最大値が、前記第二の絶縁体部の幅の最大値よりも大きく、
    上面透視したときに、前記第一の絶縁体部の外縁が前記第二の絶縁体部の外縁を内包する、
    光電変換装置。
  2. 光電変換部を有し、表面および裏面を有する半導体層と、
    前記半導体層の前記表面の上に配置された、絶縁膜を含む配線構造と、
    アライメントマークと、
    を備える光電変換装置であって、
    前記アライメントマークは、
    前記半導体層に設けられた溝の内に配置された第一の絶縁体部と、
    前記第一の絶縁体部と前記絶縁膜との間に配置された第二の絶縁体部と、
    を備え、
    前記第一の絶縁体部および前記第二の絶縁体部は、平面視において矩形形状であり、
    上面透視したときに、前記第二の絶縁体部の長手方向に延びる端部の両方が、前記第一の絶縁体部の長手方向に延びる２つの端部の間に位置する、
    光電変換装置。
  3. 前記第一の絶縁体部の前記第二の絶縁体部と接続する部分の幅は、前記第二の絶縁体部の幅よりも小さい、
    請求項１または２に記載の光電変換装置。
  4. 前記半導体層の表面と垂直な方向からの上面透視において、前記第二の絶縁体部は、前記第一の絶縁体部の内部に位置する、
    請求項１から３のいずれか１項に記載の光電変換装置。
  5. 前記第一の絶縁体部は、前記表面側よりも前記裏面側の方が幅が大きい、
    請求項１から４のいずれか１項に記載の光電変換装置。
  6. 前記第一の絶縁体部は、中間部において幅が最大である、
    請求項１から４のいずれか１項に記載の光電変換装置。
  7. 前記アライメントマークは、ウエハアライメント用のマークである、
    請求項１から６のいずれか１項に記載の光電変換装置。
  8. 前記半導体層は、電極パッドを含む配線構造に積層されており、前記電極パッドを露出する開口部を有し、
    前記第一の絶縁体部および前記第二の絶縁体部は、前記開口部の周囲に配置される、
    請求項１から６のいずれか１項に記載の光電変換装置。
  9. 請求項１乃至８のいずれか１項に記載の光電変換装置と、
    前記光電変換装置に結像する光学系、
    前記光電変換装置を制御する制御装置、
    前記光電変換装置から出力された信号を処理する処理装置、
    前記光電変換装置で得られた情報を表示する表示装置、
    前記光電変換装置で得られた情報を記憶する記憶装置、および、
    前記光電変換装置で得られた情報に基づいて動作する機械装置、の少なくと
    もいずれかと、を備えることを特徴とする機器。
JP2018202787A 2018-10-29 2018-10-29 光電変換装置および機器 Active JP7366531B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018202787A JP7366531B2 (ja) 2018-10-29 2018-10-29 光電変換装置および機器
US16/659,765 US11682688B2 (en) 2018-10-29 2019-10-22 Photoelectric converting device and apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018202787A JP7366531B2 (ja) 2018-10-29 2018-10-29 光電変換装置および機器

Publications (2)

Publication Number Publication Date
JP2020072111A JP2020072111A (ja) 2020-05-07
JP7366531B2 true JP7366531B2 (ja) 2023-10-23

Family

ID=70327347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018202787A Active JP7366531B2 (ja) 2018-10-29 2018-10-29 光電変換装置および機器

Country Status (2)

Country Link
US (1) US11682688B2 (ja)
JP (1) JP7366531B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11430909B2 (en) * 2019-07-31 2022-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. BSI chip with backside alignment mark
JP2021068788A (ja) 2019-10-21 2021-04-30 キヤノン株式会社 光電変換装置、光電変換装置の製造方法、および撮像システム
KR20220036093A (ko) * 2020-09-15 2022-03-22 에스케이하이닉스 주식회사 이미지 센싱 장치

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101150A (ja) 2003-09-24 2005-04-14 Renesas Technology Corp アライメントマークの形成方法
JP2005150463A (ja) 2003-11-17 2005-06-09 Sony Corp 固体撮像素子及び固体撮像素子の製造方法
JP2005268738A (ja) 2004-02-17 2005-09-29 Sony Corp 固体撮像素子とその製造方法、及び半導体集積回路装置とその製造方法
JP2010021293A (ja) 2008-07-09 2010-01-28 Nec Electronics Corp 半導体装置および半導体装置の製造方法
US20100164035A1 (en) 2008-12-29 2010-07-01 Mun Hwan Kim Back side illuminaton image sensor and method for manufacturing the same
JP2010212471A (ja) 2009-03-11 2010-09-24 Sony Corp 固体撮像装置およびその製造方法
JP2011114325A (ja) 2009-11-30 2011-06-09 Sony Corp 固体撮像装置とその製造方法、及び電子機器
US20130069190A1 (en) 2011-09-21 2013-03-21 United Microelectronics Corporation Image sensor and method for fabricating the same
US20130285181A1 (en) 2012-04-27 2013-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and Method for Reducing Cross Talk in Image Sensors
US20130320479A1 (en) 2012-05-30 2013-12-05 Samsung Electronics Co., Ltd. Image sensor, image processing system including the image sensor, and method of manufacturing the image sensor
JP2014033107A (ja) 2012-08-03 2014-02-20 Sony Corp 固体撮像装置、固体撮像装置の製造方法及び電子機器
US20150372031A1 (en) 2014-06-23 2015-12-24 Junho YOON Image sensor and method of fabricating the same
JP2016025255A (ja) 2014-07-22 2016-02-08 株式会社東芝 半導体装置とその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3572555B2 (ja) * 1996-02-23 2004-10-06 富士通株式会社 アライメント・マークの形成方法
JP2011086709A (ja) 2009-10-14 2011-04-28 Toshiba Corp 固体撮像装置及びその製造方法
JP2012124280A (ja) 2010-12-07 2012-06-28 Seiko Epson Corp 半導体ウエハー及び固体撮像素子の製造方法
KR102467845B1 (ko) * 2017-10-24 2022-11-16 삼성전자주식회사 적층형 씨모스 이미지 센서

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101150A (ja) 2003-09-24 2005-04-14 Renesas Technology Corp アライメントマークの形成方法
JP2005150463A (ja) 2003-11-17 2005-06-09 Sony Corp 固体撮像素子及び固体撮像素子の製造方法
JP2005268738A (ja) 2004-02-17 2005-09-29 Sony Corp 固体撮像素子とその製造方法、及び半導体集積回路装置とその製造方法
JP2010021293A (ja) 2008-07-09 2010-01-28 Nec Electronics Corp 半導体装置および半導体装置の製造方法
US20100164035A1 (en) 2008-12-29 2010-07-01 Mun Hwan Kim Back side illuminaton image sensor and method for manufacturing the same
JP2010212471A (ja) 2009-03-11 2010-09-24 Sony Corp 固体撮像装置およびその製造方法
JP2011114325A (ja) 2009-11-30 2011-06-09 Sony Corp 固体撮像装置とその製造方法、及び電子機器
US20130069190A1 (en) 2011-09-21 2013-03-21 United Microelectronics Corporation Image sensor and method for fabricating the same
US20130285181A1 (en) 2012-04-27 2013-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and Method for Reducing Cross Talk in Image Sensors
US20130320479A1 (en) 2012-05-30 2013-12-05 Samsung Electronics Co., Ltd. Image sensor, image processing system including the image sensor, and method of manufacturing the image sensor
JP2014033107A (ja) 2012-08-03 2014-02-20 Sony Corp 固体撮像装置、固体撮像装置の製造方法及び電子機器
US20150372031A1 (en) 2014-06-23 2015-12-24 Junho YOON Image sensor and method of fabricating the same
JP2016025255A (ja) 2014-07-22 2016-02-08 株式会社東芝 半導体装置とその製造方法

Also Published As

Publication number Publication date
JP2020072111A (ja) 2020-05-07
US20200135793A1 (en) 2020-04-30
US11682688B2 (en) 2023-06-20

Similar Documents

Publication Publication Date Title
JP5950514B2 (ja) 光電変換装置の製造方法
US8216873B2 (en) Back-illuminated type imaging device and fabrication method thereof
JP7366531B2 (ja) 光電変換装置および機器
US8736006B1 (en) Backside structure for a BSI image sensor device
KR101653834B1 (ko) 반도체 장치
US6379992B2 (en) Method for fabricating an image sensor
US7709969B2 (en) Solid-state imaging device and method of manufacturing solid-state imaging device
KR20120024402A (ko) 반도체 장치, 그 제조 방법, 및, 전자 기기
JP6362478B2 (ja) 半導体装置の製造方法および半導体装置
JP2018029170A (ja) 撮像装置およびその製造方法ならびにカメラ
KR20000041461A (ko) 개선된 이미지센서 제조방법
US20160372509A1 (en) Semiconductor device and manufacturing method of the same
JP2006351775A (ja) カラーフィルタの製造方法、固体撮像素子の製造方法およびこれを用いた固体撮像素子
US20230420472A1 (en) Image sensor
JP2005347708A (ja) 固体撮像素子及びその製造方法
KR20010061308A (ko) 박막 이미지센서의 제조 방법
JP6222989B2 (ja) 電子装置の製造方法
JP2005353996A (ja) 固体撮像素子とその製造方法、並びに半導体装置とその製造方法
JP2006351786A (ja) カラーフィルタの製造方法、固体撮像素子の製造方法およびこれを用いた固体撮像素子
US10121808B1 (en) Semiconductor devices and image sensors
US8318579B1 (en) Method for fabricating semiconductor device
KR20030054781A (ko) 오버레이 측정 장치 및 이를 이용한 오버레이 측정 방법
KR100640982B1 (ko) 씨모스 이미지 센서의 테스트 패턴 및 이를 이용한공정관리 측정방법
KR20080079490A (ko) 배면 조명 이미지 센서 및 그 제조방법
JP4449298B2 (ja) 固体撮像素子の製造方法および固体撮像素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231011

R151 Written notification of patent or utility model registration

Ref document number: 7366531

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151