JP2008085118A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2008085118A
JP2008085118A JP2006264186A JP2006264186A JP2008085118A JP 2008085118 A JP2008085118 A JP 2008085118A JP 2006264186 A JP2006264186 A JP 2006264186A JP 2006264186 A JP2006264186 A JP 2006264186A JP 2008085118 A JP2008085118 A JP 2008085118A
Authority
JP
Japan
Prior art keywords
film
alignment mark
etching
sio
alignment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006264186A
Other languages
English (en)
Inventor
Mie Matsuo
美恵 松尾
Hisafumi Kaneko
尚史 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006264186A priority Critical patent/JP2008085118A/ja
Priority to US11/861,087 priority patent/US7608537B2/en
Publication of JP2008085118A publication Critical patent/JP2008085118A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/708—Mark formation
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【目的】高精度なアライメントマークを形成する半導体装置の製造方法を提供することを目的とする。
【構成】本発明の一態様の半導体装置の製造方法は、ＳｉＯ２膜２１０に開口部を形成する開口部形成工程（Ｓ１０４）と、開口部にアライメントマーク用のＷを埋め込む埋め込み工程（Ｓ１０８）と、Ｗが埋め込まれた基板上にＡｌ膜２６０を形成する膜形成工程（Ｓ１１６）と、Ｗが埋め込まれた位置を含む所定の領域上に形成されているＡｌ膜２６０に加工光１６０を照射して、所定の領域上にＡｌ膜２６０の一部が残留膜３２０として残る程度にＡｌ膜２６０を除去する除去工程（Ｓ１２２）と、残留膜３２０をエッチングするエッチング工程（Ｓ１２６）と、を備えたことを特徴とする。
【選択図】 図１

Description

本発明は、半導体装置の製造方法に係り、例えば、上層との位置合わせ用のアライメントマーク上に形成された不透明膜をアブレーション技術により除去する工程を含む半導体装置の製造方法に関する。
半導体素子の微細化に伴い、半導体装置の製造工程の中のリソグラフィー工程では下層との位置合わせ（アライメント）技術の高精度化が求められている。しかしながら、レジスト下層に形成された膜がアライメント光に対して反射や吸収が大きい場合、アライメントマークからの位置情報を検出することが困難になる。例えば、アルミニウム（Ａｌ）等の金属配線を形成するリソグラフィー工程では、Ａｌ膜がアライメント光に対して反射や吸収が大きい、すなわち不透明であるためにＡｌ膜の下層に形成されたアライメントマークの位置を直接検出することはできないといった問題がある。そのため、従来は、予めアライメントマーク自身に段差を設け、その後にＡｌ膜を形成することで、Ａｌ膜の表面においてアライメントマーク上の位置に凹凸形状を生じさせていた。そして、このＡｌ膜表面の凹凸形状を検出することでアライメントを行なっていた。しかしながら、半導体装置の高性能化、高精度化に伴い、アライメントマーク上に生じるＡｌ膜の凹凸形状の段差が小さくなるに伴い、アライメント誤差が大きくなり、歩留まりが低下するといった問題が生じた。
ここで、アライメントマークの検出感度を高くするためには、アライメントマークが見えるようにアライメントマーク上のＡｌ膜を除去すればよい。そのための１つの方法として、Ａｌ膜を除去する領域のリソグラフィー工程とＡｌ膜のドライエッチング工程、アッシャー工程等を追加する方法がある。しかしながら、この方法では、プロセスが複雑となり、製造コストの増大、製造工期の長期化、設備投資コストの増大を招くといった問題がある。
そこで、アライメントマーク上のＡｌ膜を除去する別の方法として、Ａｌ膜等アライメント光に対して不透明な膜をアブレーション技術によって選択的に除去する方法が提案されている（例えば、特許文献１，２参照）。アブレーション技術はレーザー等の光を用いた加工技術のひとつであり、リソグラフィー技術を用いることなく微細パターンの形成が可能となることから、近年、半導体装置の加工技術として注目されてきている。アブレーションとは被加工膜に光を照射した際、照射強度がある閾値以上に達すると、被加工膜が溶融、気化する反応である。この反応を用いることで、穴あけや切断などの微細加工ができる。しかしながら、多層膜における配線層は高性能化に伴って厚膜化する傾向に有り、アブレーションによって被加工膜の周辺や下地にダメージを与えることなく加工することが難しくなってきた。
例えば、タングステン（Ｗ）プラグ層にＷの埋め込み構造でアライメントマークを形成し、その上に配線材料となるＡｌ膜やバリアメタル膜を形成した場合、従来はアブレーション技術を用いてアライメントマークを含む周辺の領域内のＡｌ膜やＡｌ膜の下層のバリアメタル膜を全て除去していた。ここで、Ａｌ膜のように反射率の大きな膜をすべて除去しようとすれば加工光となるレーザーのレーザーエネルギーを上げるか、複数パルスのレーザーを照射する必要がある。しかし、Ａｌ膜の下の反射率がより小さいＷプラグや基板のシリコン（Ｓｉ）はアブレーションの閾値がＡｌよりも小さく、それらに損傷を与えずにＡｌ膜だけをすべて除去することは難しい。その結果、Ａｌ膜と共にマークとなるＷプラグも一緒に除去されてしまうことがある。これでは、アライメントマークが無くなってしまうので高精度なパターニングができない。さらには、アブレーションによる飛散物が多量に発生し、周辺への飛散物が多くなり、ダストの原因になるといった問題があった。
その他、アブレーション技術に関連して、上述した特許文献２には、アブレーションによる飛散物を除去するための技術として、Ａｌ膜上に水溶性の保護膜を形成してからアブレーションを行い、保護膜を水洗することで、保護膜の除去と共に飛散物も一緒に除去するという技術が開示されている。
特開２００３−３３２２１５号公報 特開２００５−５９０６４号公報
本発明は、上述した問題点を克服し、加工光を照射した際に不透明膜等と共にアライメントマーク材料が除去されることを防止して高精度なアライメントマークを得ることが可能な半導体装置の製造方法を提供することを目的とする。
本発明の一態様の半導体装置の製造方法は、
第１の膜に開口部を形成する開口部形成工程と、
前記開口部に上層とのアライメントのためのアライメントマーク材料を埋め込む埋め込み工程と、
前記アライメントマーク材料が埋め込まれた前記第１の膜上に第２の膜を形成する膜形成工程と、
前記アライメントマーク材料が埋め込まれた位置を含む所定の領域に形成されている前記第２の膜に加工光を照射して、前記所定の領域に前記第２の膜の一部が残る程度に前記第２の膜を除去する除去工程と、
前記第２の膜をエッチングするためのエッチング環境に前記所定の領域に残った前記第２の膜の一部を晒すエッチング工程と、
を備えたことを特徴とする。
本発明によれば、加工光を照射した際に不透明膜等と共にアライメントマーク材料が除去されることを防止することができる。その結果、高精度なアライメントマークを得ることができる。
実施の形態１．
以下、図面を用いて、実施の形態１について説明する。
図１は、実施の形態１における半導体装置の製造方法の要部を表すフローチャートである。
図１において、本実施の形態では、ＳｉＯ２膜の薄膜を形成するＳｉＯ２膜形成工程（Ｓ１０２）、開口部を形成する開口部形成工程（Ｓ１０４）、バリアメタル膜形成工程（Ｓ１０６）、タングステン（Ｗ）膜の薄膜を形成するＷ膜形成工程（Ｓ１０８）、研磨工程（Ｓ１１０）、バリアメタル膜形成工程（Ｓ１１４）、アルミニウム（Ａｌ）膜の薄膜を形成するＡｌ膜形成工程（Ｓ１１６）、バリアメタル膜形成工程（Ｓ１１８）、保護膜を形成する保護膜形成工程（Ｓ１２０）、照射工程（Ｓ１２２）、水洗工程（Ｓ１２４）、ウェットエッチング工程（Ｓ１２６）、レジスト膜塗布工程（Ｓ１２８）、露光・現像工程（Ｓ１３０）、エッチング工程（Ｓ１３２）という一連の工程を実施する。
図２は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図２では、図１のＳｉＯ２膜形成工程（Ｓ１０２）からＷ膜形成工程（Ｓ１０８）までを示している。それ以降の工程は後述する。
図２（ａ）において、ＳｉＯ２膜形成工程として、半導体基板となる基板２００の表面にＣＶＤ（化学気相成長）法によって、例えば、膜厚５００ｎｍのＳｉＯ２膜の薄膜を堆積し、絶縁膜となるＳｉＯ２膜２１０（第１の膜）を形成する。ここでは、ＣＶＤ法によって成膜しているが、その他の方法を用いても構わない。また、基板２００として、例えば、直径３００ミリのシリコンウェハを用いる。ここでは、デバイス部分の図示を省略している。そして、基板２００上には、金属配線またはコンタクトプラグ等、図示しない各種の半導体素子あるいは構造を有する層が形成されているものとしても構わない。或いは、その他の層が形成されていても構わない。
図２（ｂ）において、開口部形成工程として、リソグラフィー工程とドライエッチング工程でプラグを作製するためのプラグ孔（ホール）構造である開口部１５０と上層とのアライメントを行なうためのアライメントマークを作成するためのマーク孔（ホール）構造である開口部１６０とをＳｉＯ２膜２１０内に形成する。図示していないレジスト塗布工程、露光工程等のリソグラフィー工程を経てＳｉＯ２膜２１０の上にレジスト膜が形成された基板２００に対し、露出したＳｉＯ２膜２１０を異方性エッチング法により除去して開口部１５０及び開口部１６０を形成すればよい。異方性エッチング法を用いることで、基板２００の表面に対し、略垂直に開口部１５０及び開口部１６０を形成することができる。例えば、一例として、反応性イオンエッチング法により開口部１５０及び開口部１６０を形成すればよい。
図２（ｃ）において、埋め込み工程の一例となるバリアメタル膜形成工程として、上述した開口部形成工程により形成された開口部１５０、開口部１６０及びＳｉＯ２膜２１０表面にバリアメタル材料を用いたバリアメタル膜となる窒化チタン（ＴｉＮ）膜２１４を形成する。物理気相成長法（ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：ＰＶＤ）法の１つであるスパッタ法を用いるスパッタリング装置内でＴｉＮ膜２１４の薄膜を形成する。バリアメタル材料の堆積方法としては、ＰＶＤ法に限らず、原子層気相成長（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ：ＡＬＤ法、あるいは、ａｔｏｍｉｃ ｌａｙｅｒ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：ＡＬＣＶＤ法）やＣＶＤ法などを用いることができる。ＰＶＤ法を用いる場合より被覆率を良くすることができる。また、バリアメタル膜の材料としては、ＴｉＮの他、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、チタン（Ｔｉ）もしくはＴａとＴａＮ等これらを組合せて用いた積層膜であっても構わない。
図２（ｄ）において、埋め込み工程の一例となるＷ膜形成工程として、ＣＶＤ法により、ＴｉＮ膜２１４が形成された開口部１５０内壁、開口部１６０内壁及びＳｉＯ２膜２１０表面にアライメントマーク材料及びプラグ材料となるＷによるＷ膜２１６の薄膜を堆積（形成）させる。
図３は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図３では、図１の研磨工程（Ｓ１１０）からバリアメタル膜形成工程（Ｓ１１８）までを示している。それ以降の工程は後述する。
図３（ａ）において、研磨工程として、化学機械研磨（ＣＭＰ）法によって、基板２００の表面を研磨して、開口部１５０及び開口部１６０以外にＳｉＯ２膜２１０の表面に堆積したＷ膜２１６及びＴｉＮ膜２１４を研磨除去することにより、平坦化し、図３（ａ）に示すようなＷプラグ層に埋め込み構造のアライメントマーク３００及びＷプラグ３１０を形成する。
図３（ｂ）において、バリアメタル膜形成工程として、研磨工程で平坦化されたＳｉＯ２膜２１０の表面、開口部１５０，１６０に堆積したＷ膜２１６及びＴｉＮ膜２１４の表面にバリアメタル材料を用いたバリアメタル膜２４０を形成する。ここでは、バリアメタル膜の材料としてＴｉＮを用いるが、ＴｉＮの他、Ｔａ、ＴａＮ、ＴｉもしくはＴａとＴａＮ等これらを組合せて用いた積層膜であっても構わない。また、形成方法は、ＰＶＤ法の他、ＡＬＤ法、ＡＬＣＶＤ法、あるいはＣＶＤ法などを用いることができる。
図３（ｃ）において、Ａｌ膜形成工程として、バリアメタル膜２４０上にＷプラグ３１０の上層配線となるＡｌ膜２６０（第２の膜の一例）を形成する。形成方法は、スパッタ法或いはＣＶＤ法等を用いればよい。
図３（ｄ）において、バリアメタル膜形成工程として、Ａｌ膜２６０表面にバリアメタル材料を用いたバリアメタル膜２４２を形成する。ここでは、バリアメタル膜の材料としてＴｉＮを用いるが、ＴｉＮの他、Ｔａ、ＴａＮ、ＴｉもしくはＴａとＴａＮ等これらを組合せて用いた積層膜であっても構わない。また、形成方法は、ＰＶＤ法の他、ＡＬＤ法、ＡＬＣＶＤ法、あるいはＣＶＤ法などを用いることができる。
このような配線材料である金属膜の積層膜（第２の膜の一例）を形成する。かかる金属膜は、不透明膜であるため、このままでは、Ａｌ配線のパターニングを行なう場合に下層のＷプラグ３１０と位置合わせを行なうためのアライメントマーク３００の位置を検出することが困難となる。よって、このままでは、高精度なパターニングを行なうことができない。
図４は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図４では、図１の保護膜形成工程（Ｓ１２０）から水洗工程（Ｓ１２４）までを示している。それ以降の工程は後述する。
図４（ａ）において、保護膜形成工程として、バリアメタル膜２４２表面に水溶性の保護膜２７０を形成する。保護膜２７０を形成することで、後述する照射工程（アブレーション）で発生した図４（ｂ）に示すような飛散物３４０が基板表面に付着することによる欠陥発生を抑制することができる。水溶性の保護膜２７０として、例えばポリアクリル酸等を含む有機膜を用いることができる。保護膜２７０としてその他必要な条件としては、後述する照射工程における照射する光の波長に対して、吸収が少なく、下地に対して反応が少ない材料が望ましい。例えば、水酸基、カルボキシル基やアミノ基等の親水基を有する有機材料、若しくは水溶性の無機材料でも構わない。保護膜２７０は、例えば、バリアメタル膜２４２表面に上述した有機膜を回転塗布法にて塗布した後に溶剤を揮発させて形成させればよい。水溶性の保護膜２７０を用いることで、ポリイミドやポリアミド等の耐熱性有機材料を用いる場合に比べて後の保護膜除去を容易にすることができる。
図４（ｂ）において、除去工程の一例となる照射工程として、アブレーション技術を用いて、アライメントマーク３００を含む領域に加工光１６０を照射してＡｌを含む積層膜を除去する。すなわち、アライメントマーク材料となるＷが埋め込まれたアライメントマーク３００の位置を含む所定の領域に形成されているＡｌ膜２６０及びバリアメタル膜２４０，２４２に保護膜２７０の上方から加工光１６０を照射して、かかる所定の領域にＡｌ膜２６０及びバリアメタル膜２４０，２４２の一部である残留膜３２０が残る程度にＡｌ膜２６０及びバリアメタル膜２４０，２４２の積層膜を除去する。その際、照射領域内の保護膜２７０も一緒に除去される。残留膜３２０の厚さｔ１は、例えば１０ｎｍ以内に形成されると良い。
図５は、実施の形態１におけるアブレーション装置の構成の一例を示す概念図である。
図５において、レーザー光源４２０から照射された図４（ｂ）に示す加工光１６０となるレーザー光４０１は、光学系４３０を通ってスリット４４０に照射される。スリット４４０（或いはアパーチャとも言う）を通過することで基板４００上の照射領域に合うようにレーザー光４０１の波形が成形される。そして、成形されたレーザー光４０１はハーフミラー４３４及び光学系４３２を介して移動可能なステージ４１０上の基板４００の所望する照射領域に照射される。また、ＣＣＤカメラ４５０等の観察系によりハーフミラー４３４を介してステージ４１０を移動させることで光軸を調整して照射位置を制御することができる。
加工光１６０となるレーザー光４０１としては、ここでは、ＹＡＧレーザーの３倍高調波である３５５ｎｍの波長のレーザーを用いた。レーザー波長については、この波長に限定するものではない。例えば、ＹＡＧレーザーの４倍高調波（波長２６６ｎｍ）、ＫｒＦエキシマレーザー、ＡｒＦエキシマレーザー等の５００ｎｍ以下の紫外領域の波長のレーザーを用いて好適である。また、本実施の形態ではレーザー光４０１のパルス幅として５ｎｓｅｃを用い、照射エネルギー密度が１．５Ｊ／ｃｍ２で一発のレーザーを照射した。本実施の形態では、所謂、薄皮１枚を残すように残留膜３２０をアライメントマーク３００の上面を含むＳｉＯ２膜２１０表面の所定の範囲領域に残すためにも一発のレーザー照射が望ましい。但し、エネルギー密度、パルス幅、パルス数、及び繰り返し周波数等については、これに限定するものではなく、除去する材料と下地材料によって、適宜、選択すればよい。
図６は、実施の形態１におけるアライメントマークの位置の一例を示す図である。
図６に示すように、アライメントマーク３００は、１つではなく複数形成されることが通常である。そこで、これら複数のアライメントマーク３００の配置位置を含む所定の領域、すなわちマークが形成された領域よりも大きいサイズとなる領域を照射領域３０２として加工光１６０を照射する。そのため、領域内のレーザー強度が加工領域内で１０％以内のトップハット波形となるようにすると望ましい。この照射領域３０２に合うように加工光１６０が上述したスリット４４０によって成形される。
図７は、実施の形態１における加工光の強度分布の一例を示す図である。
通常、光学系を介して照射される光の強度分布は、例えば、ガウシアン分布のように位置によって強度が異なっている。このままでは、照射領域３０２内でのアブレーション効果が均一にならず、高精度なアライメントマーク３００を得ることができない。そこで、これをトップハット波形となるように加工光１６０を広げて強度を略均一にした状態でスリット４４０により成形することでアブレーション効果を照射領域３０２内で略均一にすることができる。ここでは、例えば、膜の許容ばらつき精度を１０％と想定して１０％以内のトップハット波形としたが、膜の許容ばらつき精度に応じて波形も適宜調整しても構わない。
以上のように加工光１６０を照射することで、照射領域３０２内の保護膜２７０と共に金属積層膜（ＴｉＮ膜２４０／Ａｌ膜２６０／ＴｉＮ膜２４２）をアブレーションする。この時、上述したように、従来技術とは異なり、下地のＷのアライメントマーク３００上と絶縁膜となるＳｉＯ２膜２１０上に、アブレーションされる材料である金属の内の少なくとも一つ、本実施の形態ではＴｉおよびＡｌを残置させる。その結果、ＳｉＯ２膜２１０上にはＡｌとＴｉが溶融後、ポーラス状の膜となった残留膜３２０が、アライメントマーク材料である下地金属のＷの上には、アブレーションされなかったＡｌとＴｉが溶融後、略球面をもった形状或いは略球状になった残留物である残留膜３３０が残置される。
ここで、残留物３２０，３３０によりＷへの加工光１６０の照射が遮断されている限り、アブレーションされるＡｌやＴｉＮに比べてＷは高融点であるため、アブレーション時にＡｌやＴｉＮに比べ溶けにくく、また、Ａｌ等の積層膜材料に加えられた熱をＷを経由して外部に逃がすことができる。よって、ＳｉＯ２膜２１０上に残る残留膜３２０の厚さｔ１に比べ厚いｔ２の厚さの略球面を持った残留膜３３０をＷの上に形成することができる。言い換えればＡｌ膜２６０を含む積層膜を加工光１６０の照射により除去する際に、アライメントマーク３００上に残留する残留膜３３０の厚さｔ２よりも照射領域３０２上に残る残留膜３２０の厚さｔ１の方が薄くなるように積層膜を除去する。例えば、残留膜３２０の厚さｔ１が１０ｎｍ以内の値になるのに対して、残留膜３３０の厚さｔ２が１００ｎｍ程度になる。そして、この残留膜３３０によって、アライメントマーク３００がアブレーションによって抜けてしまうことを防止することができる。さらに、ＳｉＯ２膜２１０上に残留膜３２０を残すようにアブレーションを行なうことによって、全て金属積層膜（ＴｉＮ膜２４０／Ａｌ膜２６０／ＴｉＮ膜２４２）を除去する場合に比べて周囲に飛び散る飛散物３４０の量を低減させることができる。
図４（ｃ）において、水洗工程として、水洗を行って水溶性保護膜２７０を除去する。その際、アブレーションにより飛び散った、照射領域以外の飛散物３４０を一緒に除去することができる。水溶性の保護膜２７０を用いることで、ポリイミドやポリアミド等の耐熱性有機材料を用いる場合に比べて保護膜除去を容易にすることができる。
図８は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図８では、図１のウェットエッチング工程（Ｓ１２６）から露光・現像工程（Ｓ１３０）までを示している。それ以降の工程は後述する。
図８（ａ）において、エッチング工程の一例となるウェットエッチング工程として、Ａｌ膜２６０を含む積層膜の残留物をエッチングするためのエッチング環境に照射領域３０２上に残った残留膜３２０を晒すことで、残留膜３２０をエッチングする。ここでは、硫酸を含む有機酸のエッチング液に基板表面を接液させることで、残留膜３２０をウェットエッチングする。上述した照射工程（アブレーション工程）にて、Ａｌ膜２６０を含む積層膜を加工光１６０の照射により除去する際に、アライメントマーク３００上に残留する残留膜３３０の厚さｔ２よりもその他の照射領域３０２に残る残留膜３２０の厚さｔ１が薄くなるように積層膜を除去している。また、残留膜３２０は、ＴｉＮ膜２４０／Ａｌ膜２６０／ＴｉＮ膜２４２が一旦溶解した後に改めて固形化しているので、ポアが多く低密度であり、よりエッチングされやすい。そのため、Ｗ上の残留膜３３０を残しながらＳｉＯ２膜２１０上の残留膜３２０をエッチングにより除去することができる。例えば、１分程度、エッチング液に浸漬させればよい。エッチング液としては、例えば、ＥＫＣ２７０シリーズ（ＥＫＣ Ｔｅｃｈｎｏｌｏｇｙ社製）、ＥＫＣ６００シリーズ（ＥＫＣ Ｔｅｃｈｎｏｌｏｇｙ社製）、ＰＲＸ−２００シリーズ（Ｓｈｉｐｌｅｙ社製）等を用いることができる。
図８（ｂ）において、レジスト塗布工程として、基板表面にレジストを塗布し、レジスト膜２８０を形成する。レジスト膜２８０としては、例えば、Ｉ線レジスト膜を用いる。但し、これに限るものではなく、例えば、ＫｒＦレジスト、ＡｒＦレジスト、ＥＢ（電子線）レジスト等も好適である。そして、Ｗのアライメントマーク３００の位置をアライメント光１７０により光学的に検出し、Ｗプラグ３１０の上層となるＡｌ配線のパターニングのためのアライメントを行なう。
図８（ｃ）において、露光・現像工程として、露光光１８０を選択的にレジスト膜２８０に照射して、現像処理を行なうことで、レジストパターンを形成する。
図９は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図９では、図１のエッチング工程（Ｓ１３２）を示している。
図９において、エッチング工程として、上述したリソグラフィープロセスにより形成されたレジストパターンをマスクとして、図９に示すように、Ａｌ膜２６０を含む積層膜を選択的にエッチングしてＡｌの配線２６２を形成する。その後アッシング等の処理を行なうことで、レジストパターンを除去する。
以上のように本実施の形態では、レーザーアブレーションの際に、エネルギー等の条件を適宜選択して、アライメントマーク３００を含むＳｉＯ２膜２１０表面の照射領域に被アブレーション物である残留膜３２０や残留膜３３０を残留させ、その後にエッチングすることにより、アライメントマーク３００を保護しつつ、露出させることが可能となる。よって、アライメントマーク３００の抜け等を防止することができる。また、アブレーションをアンダーエッチングの条件で行うと、溶融して蒸発しなかった金属が残留膜３３０として下の金属（ここではＷ）の上に多く残り、上に凸の球状となって残るので、アライメントを行う際に、信号強度が強くなるため見やすくすることができる。よって、高精度なアライメントマークを得ることができる。
実施の形態２．
実施の形態１に比べてさらに位置合わせ精度を向上させる場合には、以下のようにしても好適である。以下、位置合わせ精度を向上させる半導体装置の製造方法について説明する。また、実施の形態２において、図１におけるウェットエッチング工程（Ｓ１２６）以外は、図１の各工程と同様である。
ＳｉＯ２膜形成工程（Ｓ１０２）から水洗工程（Ｓ１２４）までは、実施の形態１と同様であるため説明を省略する。
図１０は、図１のフローチャートに対応して実施される実施の形態２の工程を表す工程断面図である。
図１０では、図１のウェットエッチング工程（Ｓ１２６）から露光工程（Ｓ１３０）までを示している。それ以降の工程は後述する。
図１０（ａ）において、エッチング工程の一例となるウェットエッチング工程として、Ａｌ膜２６０を含む積層膜の残留物をエッチングするためのエッチング環境に照射領域に残った残留膜３２０を晒すことで、残留膜３２０をエッチングする。ここでは、実施の形態１におけるエッチング液に少量のフッ酸を含有させて、残留膜３２０をウェットエッチングする際に、下地のＳｉＯ２膜２１０の上部も一緒にエッチングする。このように、Ａｌ膜を含む積層膜の残留膜３２０をエッチングする際に、下地のＳｉＯ２膜２１０を深さｔ３まで掘り込んで掘込み３４２（リセス）を形成することでアライメントマーク材料の上部が照射領域において周囲から突き出るようにＳｉＯ２膜２１０表面をエッチングする。掘込み３４２深さｔ３は、掘り込み過ぎによりアライメントマーク３００が倒れない程度まで加工することができる。
そして、図１０（ｂ）に示すように、レジスト塗布工程として、基板表面にレジストを塗布し、レジスト膜２８０を形成して、Ｗのアライメントマーク３００の位置をアライメント光１７０により光学的に検出する際に、ＳｉＯ２膜２１０表面から実施の形態１よりも高い高さｔ４だけ上部に凸に突き出ているので、その分、信号強度を大きくとることができる。よって、より位置合わせし易くすることができる。
そして、図１０（ｃ）に示すように、露光・現像工程として、露光光１８０を選択的にレジスト膜２８０に照射して、現像処理を行なうことで、レジストパターンを形成する。
図１１は、図１のフローチャートに対応して実施される実施の形態２における工程を表す工程断面図である。
図１１では、図１のエッチング工程（Ｓ１３２）を示している。エッチング工程として、上述したリソグラフィープロセスにより形成されたレジストパターンをマスクとして、図１１に示すように、Ａｌ膜２６０を含む積層膜を選択的にエッチングしてＡｌの配線２６２を形成する。その後アッシング等の処理を行なうことで、レジストパターンを除去する。
以上のように、実施の形態１に比べて、アライメントマーク３００を周囲のＳｉＯ２膜２１０表面から上部に凸により高く突き出すように形成することで、高精度なアライメントマークを得ることができる。
実施の形態３．
実施の形態２では、照射工程（アブレーション）後にアライメントマーク３００を周囲のＳｉＯ２膜２１０表面から上部に凸により高く突き出すようにエッチングしたが、実施の形態３では、照射工程（アブレーション）前にアライメントマーク３００を周囲のＳｉＯ２膜２１０表面から上部に凸により高く突き出すようにエッチングする場合について説明する。
図１２は、実施の形態３における半導体装置の製造方法の要部を表すフローチャートである。
図１２において、実施の形態３では、ＳｉＯ２膜の薄膜を形成するＳｉＯ２膜形成工程（Ｓ１０２）、開口部を形成する開口部形成工程（Ｓ１０４）、バリアメタル膜形成工程（Ｓ１０６）、タングステン（Ｗ）膜の薄膜を形成するＷ膜形成工程（Ｓ１０８）、研磨工程（Ｓ１１０）、ウェットエッチング工程（Ｓ１１２）、バリアメタル膜形成工程（Ｓ１１４）、アルミニウム（Ａｌ）膜の薄膜を形成するＡｌ膜形成工程（Ｓ１１６）、バリアメタル膜形成工程（Ｓ１１８）、保護膜を形成する保護膜形成工程（Ｓ１２０）、照射工程（Ｓ１２２）、水洗工程（Ｓ１２４）、ウェットエッチング工程（Ｓ１２６）、レジスト膜塗布工程（Ｓ１２８）、露光・現像工程（Ｓ１３０）、エッチング工程（Ｓ１３２）という一連の工程を実施する。実施の形態３における半導体装置の製造方法において、ウェットエッチング工程（Ｓ１１２）を追加した点以外は、図１と同様である。
ＳｉＯ２膜形成工程（Ｓ１０２）から研磨工程（Ｓ１１０）までは、実施の形態１と同様であるため説明を省略する。
図１３は、図１２のフローチャートに対応して実施される工程を表す工程断面図である。
図１３では、図１２のウェットエッチング工程（Ｓ１１２）からバリアメタル膜形成工程（Ｓ１１８）までを示している。それ以降の工程は後述する。
図１３（ａ）において、エッチング工程の一例となるウェットエッチング工程として、アライメントマーク３００及びＷプラグ３１０をＣＭＰにより平坦化、埋め込み形成した後、フィールドの絶縁膜であるＳｉＯ２膜２１０をウェットエッチング或いはドライエッチングにより深さｔ５まで掘り込んで掘込み３４４（リセス）を形成する。掘込み３４４の深さｔ５は、例えば、１０ｎｍ以上が望ましい。また、掘込み３４４の深さｔ５は、掘り込み過ぎによりアライメントマーク３００或いはＷプラグ３１０が倒れない程度まで加工することができる。
そして、図１３（ｂ）に示すように、ＳｉＯ２膜２１０の表面の上方に凸に突き出たＷ膜２１６及びＴｉＮ膜２１４の表面にバリアメタル膜２４０を形成する。そして、図１３（ｃ）に示すように、バリアメタル膜２４０上にＷプラグ３１０の上層配線となるＡｌ膜２６０（第２の膜の一例）を形成し、図１３（ｄ）に示すように、Ａｌ膜２６０表面にバリアメタル膜２４２を形成する。
図１４は、図１２のフローチャートに対応して実施される工程を表す工程断面図である。
図１４では、図１２の保護膜形成工程（Ｓ１２０）から水洗工程（Ｓ１２４）までを示している。それ以降の工程は後述する。
図１４（ａ）において、保護膜形成工程として、バリアメタル膜２４２表面に水溶性の保護膜２７０を形成する。以上説明したバリアメタル膜形成（Ｓ１１４）から保護膜形成工程（Ｓ１２０）までは、Ｗ膜２１６及びＴｉＮ膜２１４がＳｉＯ２膜２１０の表面の上方に凸に突き出ている点以外は、実施の形態１と同様である。
図１４（ｂ）において、除去工程の一例となる照射工程として、アブレーション技術を用いて、アライメントマーク３００を含む領域に加工光１６０を照射してＡｌを含む積層膜を除去する。そして、Ａｌ膜２６０及びバリアメタル膜２４０，２４２の一部である残留膜３２０が残る程度にＡｌ膜２６０及びバリアメタル膜２４０，２４２の積層膜を除去するが、その際、Ｗ膜２１６及びＴｉＮ膜２１４がＳｉＯ２膜２１０の表面の上方に凸に突き出ているため、Ｗ上に球状に残留するＡｌとＴｉが多く残り、更に、残留物の位置を下のＷの上に揃えることができる。これはアブレーションする材料であるＡｌとＴｉがヒートシンクとなるＷ上に残りやすい為である。よって、実施の形態１や実施の形態２のように、Ｗ膜２１６及びＴｉＮ膜２１４がＳｉＯ２膜２１０の表面と同じ高さのままで上方に突き出ていない状態でアブレーションを行なう場合に比べ、球状の残留膜３３２の中心位置をアライメントマーク３００の中心位置により近づけることができる。また、Ｗ上に球状に残留するＡｌとＴｉが多くなるため、残留膜３３２の厚さｔ６も大きくすることができる。照射工程においてその他は、実施の形態１と同様である。
そして、図１４（ｃ）に示すように、水洗工程として、水洗を行って水溶性保護膜２７０と共に、照射領域以外の飛散物３４０を一緒に除去する。
図１５は、図１２のフローチャートに対応して実施される工程を表す工程断面図である。
図１５では、図１２のウェットエッチング工程（Ｓ１２６）から露光・現像工程（Ｓ１３０）までを示している。それ以降の工程は後述する。
図１５（ａ）において、エッチング工程の一例となるウェットエッチング工程として、Ａｌ膜２６０を含む積層膜の残留物をエッチングするためのエッチング環境に照射領域３０２に残った残留膜３２０を晒すことで、残留膜３２０をエッチングする。ここでは、Ａｌ膜２６０を含む積層膜を加工光１６０の照射により除去する際に、アライメントマーク３００上に残留する残留膜３３２の厚さｔ６よりもその他の照射領域３０２に残る残留膜３２０の厚さｔ１が薄くなるように積層膜を除去しているので、Ｗ上の残留膜３３２を残しながらＳｉＯ２膜２１０上の残留膜３２０をエッチングにより除去することができる。
そして、図１５（ｂ）において、レジスト塗布工程として、基板表面にレジストを塗布し、レジスト膜２８０を形成する。そして、Ｗのアライメントマーク３００の位置をアライメント光１７０により光学的に検出し、Ｗプラグ３１０の上層となるＡｌ配線のパターニングのためのアライメントを行なう。ここで、実施の形態３では、残留膜３３２のＳｉＯ２膜２１０の表面からの出っ張り高さｔ７が、他の実施の形態よりも大きくとれるので、信号強度をより大きくすることができる。よって、検出時の信号検出を容易にすることができる。さらに、球状の残留膜３３２の中心位置がアライメントマーク３００の中心位置により近いため、位置精度が高く、高精度なリソグラフィーを行うことが出来る。
そして、図１５（ｃ）に示すように、露光光１８０を選択的にレジスト膜２８０に照射して、現像処理を行なうことで、レジストパターンを形成する。
図１６は、図１２のフローチャートに対応して実施される工程を表す工程断面図である。
図１６では、図１２のエッチング工程（Ｓ１３２）を示している。
図１６に示すように、エッチング工程として、上述したリソグラフィープロセスにより形成されたレジストパターンをマスクとして、Ａｌ膜２６０を含む積層膜を選択的にエッチングしてＡｌの配線２６２を形成する。その後アッシング等の処理を行なうことで、レジストパターンを除去する。以上説明した露光・現像工程（Ｓ１１４）からエッチング工程（Ｓ１３２）までは、Ｗ膜２１６及びＴｉＮ膜２１４がＳｉＯ２膜２１０の表面の上方に凸に突き出ている点、球状の残留膜３３２が大きくさらに高精度な位置に形成されている点以外は、実施の形態１と同様である。
表１に実施の形態１と実施の形態３とにおけるアライメントの合わせズレ測定結果の一例を示す。
Figure 2008085118
表１に示すように、アブレーションによってＡｌ膜２６０を含む積層膜を全て除去する従来技術に比べ、実施の形態１で得られた構造を使用してアライメントした方が合わせズレが小さいことがわかる。さらに、Ｗ膜２１６の上部に配置した球状の残留膜３３２がＳｉＯ２膜２１０の表面の上方に凸に突き出し、かつ残留膜３３２の位置精度が向上している実施の形態３で得られた構造を使用してアライメントした方がさらに合わせズレが小さいことがわかる。
ここで、上述した各実施の形態では、アブレーションされる材料として、Ａｌ及びＴｉＮを用いたが、これに限るものではなく、アライメントマーク材料の方がアブレーションされる材料よりも高融点になるような材料であればよい。例えば、ＡｌやＴｉＮの他に、Ｔｉ、銅（Ｃｕ）、Ｔａ、或いはこれらの窒化膜、酸化膜のうちから少なくとも１つ以上選ばれた材料であればよい。
以上、具体例を参照しつつ実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。
さらに、層間絶縁膜の膜厚や、開口部のサイズ、形状、数などについても、半導体集積回路や各種の半導体素子において必要とされるものを適宜選択して用いることができる。
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置の製造方法は、本発明の範囲に包含される。
また、説明の簡便化のために、半導体産業で通常用いられる手法、例えば、フォトリソグラフィプロセス、処理前後のクリーニング等は省略しているが、それらの手法が含まれ得ることは言うまでもない。
実施の形態１における半導体装置の製造方法の要部を表すフローチャートである。 図１のフローチャートに対応して実施される工程を表す工程断面図である。 図１のフローチャートに対応して実施される工程を表す工程断面図である。 図１のフローチャートに対応して実施される工程を表す工程断面図である。 実施の形態１におけるアブレーション装置の構成の一例を示す概念図である。 実施の形態１におけるアライメントマークの位置の一例を示す図である。 実施の形態１における加工光の強度分布の一例を示す図である。 図１のフローチャートに対応して実施される工程を表す工程断面図である。 図１のフローチャートに対応して実施される工程を表す工程断面図である。 図１のフローチャートに対応して実施される実施の形態２の工程を表す工程断面図である。 図１のフローチャートに対応して実施される実施の形態２における工程を表す工程断面図である。 実施の形態３における半導体装置の製造方法の要部を表すフローチャートである。 図１２のフローチャートに対応して実施される工程を表す工程断面図である。 図１２のフローチャートに対応して実施される工程を表す工程断面図である。 図１２のフローチャートに対応して実施される工程を表す工程断面図である。 図１２のフローチャートに対応して実施される工程を表す工程断面図である。
符号の説明
１６０ 加工光
２００，４００ 基板
２１０ ＳｉＯ２膜
２１４ ＴｉＮ膜
２１６ Ｗ膜
２４０，２４２ バリアメタル膜
２６０ Ａｌ膜
２６２ 配線
３００ アライメントマーク
３０２ 照射領域
３２０，３３０，３３２ 残留膜
４０１ レーザー光

Claims (5)

  1. 第１の膜に開口部を形成する開口部形成工程と、
    前記開口部に上層とのアライメントのためのアライメントマーク材料を埋め込む埋め込み工程と、
    前記アライメントマーク材料が埋め込まれた前記第１の膜上に第２の膜を形成する膜形成工程と、
    前記アライメントマーク材料が埋め込まれた位置を含む所定の領域に形成されている前記第２の膜に加工光を照射して、前記所定の領域に前記第２の膜の一部が残る程度に前記第２の膜を除去する除去工程と、
    前記第２の膜をエッチングするためのエッチング環境に前記所定の領域に残った前記第２の膜の一部を晒すエッチング工程と、
    を備えたことを特徴とする半導体装置の製造方法。
  2. 前記第２の膜をエッチングする際に、前記アライメントマーク材料の上部が前記所定の領域内で突き出るように前記第１の膜の表面をエッチングすることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記開口部にアライメントマーク材料を埋め込んだ後に、前記アライメントマーク材料の上部が突き出るように前記第１の膜の表面をエッチングする第２のエッチング工程をさらに備えたことを特徴とする請求項１記載の半導体装置の製造方法。
  4. 前記アライメントマーク材料として、前記第２の膜の材料よりも高融点の材料を用いることを特徴とする請求項１〜３のいずれか記載の半導体装置の製造方法。
  5. 前記第２の膜を前記加工光の照射により除去する際に、前記アライメントマーク材料上に残留する前記第２の膜の残留物の厚さよりも前記アライメントマーク材料上以外の前記所定の領域内に残留する前記第２の膜の残留物の厚さが薄くなるように前記第２の膜を除去することを特徴とする請求項１〜４のいずれか記載の半導体装置の製造方法。
JP2006264186A 2006-09-28 2006-09-28 半導体装置の製造方法 Pending JP2008085118A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006264186A JP2008085118A (ja) 2006-09-28 2006-09-28 半導体装置の製造方法
US11/861,087 US7608537B2 (en) 2006-09-28 2007-09-25 Method for fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006264186A JP2008085118A (ja) 2006-09-28 2006-09-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2008085118A true JP2008085118A (ja) 2008-04-10

Family

ID=39261631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006264186A Pending JP2008085118A (ja) 2006-09-28 2006-09-28 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7608537B2 (ja)
JP (1) JP2008085118A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013115351A1 (ja) * 2012-02-01 2013-08-08 信越ポリマー株式会社 単結晶加工部材およびその製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5568969B2 (ja) * 2009-11-30 2014-08-13 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
US9040421B2 (en) * 2013-05-03 2015-05-26 GlobalFoundries, Inc. Methods for fabricating integrated circuits with improved contact structures
US9754823B2 (en) * 2014-05-28 2017-09-05 International Business Machines Corporation Substrate including selectively formed barrier layer
TWI549235B (zh) * 2014-07-03 2016-09-11 矽品精密工業股份有限公司 封裝結構及其製法與定位構形
US10727122B2 (en) * 2014-12-08 2020-07-28 International Business Machines Corporation Self-aligned via interconnect structures
US11430735B2 (en) * 2020-02-14 2022-08-30 International Business Machines Corporation Barrier removal for conductor in top via integration scheme

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5656229A (en) 1990-02-20 1997-08-12 Nikon Corporation Method for removing a thin film layer
WO1994029069A1 (fr) * 1993-06-04 1994-12-22 Seiko Epson Corporation Appareil et procede d'usinage au laser, et panneau a cristaux liquides
JPH10226537A (ja) * 1997-02-10 1998-08-25 Nippon Electric Glass Co Ltd ガラス製品及びその製造方法
US6303460B1 (en) * 2000-02-07 2001-10-16 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method for manufacturing the same
FR2772502B1 (fr) * 1997-12-15 2000-01-21 Thomson Multimedia Sa Procede de compensation des differences de remanence des luminophores dans un ecran de visualisation d'images
JP2001015407A (ja) 1999-06-29 2001-01-19 Toshiba Corp 半導体装置の製造方法
US20050064344A1 (en) * 2003-09-18 2005-03-24 University Of Texas System Board Of Regents Imprint lithography templates having alignment marks
US6528386B1 (en) * 2001-12-20 2003-03-04 Texas Instruments Incorporated Protection of tungsten alignment mark for FeRAM processing
TWI265550B (en) * 2002-05-14 2006-11-01 Toshiba Corp Fabrication method, manufacturing method for semiconductor device, and fabrication device
JP2003332215A (ja) 2002-05-14 2003-11-21 Toshiba Corp 加工方法、半導体装置の製造方法、及び加工装置
JP2005059064A (ja) 2003-08-13 2005-03-10 Toshiba Corp 加工方法及び半導体装置の製造方法
JP4023422B2 (ja) * 2003-09-11 2007-12-19 セイコーエプソン株式会社 パターン形成方法
JP3962713B2 (ja) * 2003-09-30 2007-08-22 キヤノン株式会社 アライメントマークの形成方法、およびデバイスが構成される基板
JP4703364B2 (ja) * 2005-10-24 2011-06-15 株式会社東芝 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013115351A1 (ja) * 2012-02-01 2013-08-08 信越ポリマー株式会社 単結晶加工部材およびその製造方法
JP2013158779A (ja) * 2012-02-01 2013-08-19 Shin Etsu Polymer Co Ltd 単結晶加工部材およびその製造方法

Also Published As

Publication number Publication date
US20080081466A1 (en) 2008-04-03
US7608537B2 (en) 2009-10-27

Similar Documents

Publication Publication Date Title
JP2008085118A (ja) 半導体装置の製造方法
JP4507120B2 (ja) 半導体集積回路装置の製造方法
US6436810B1 (en) Bi-layer resist process for dual damascene
JPH10307383A (ja) マスク上の欠陥を修理する方法
US20020192945A1 (en) Method of forming wiring structure by using photo resist having optimum development rate
US20080289651A1 (en) Method and apparatus for wafer edge cleaning
TW200842510A (en) High-z structure and method for co-alignment of mixed optical and electron beam lithographic fabrication levels
US20080020327A1 (en) Method of formation of a damascene structure
KR100630766B1 (ko) 상변화 물질을 사용한 패턴 형성 방법 및 그 재작업 방법
US6900141B2 (en) Method of forming a resist pattern and fabricating tapered features
JP3880929B2 (ja) 半導体ウェハに位置合わせ用マーキングを施す方法
TWI471925B (zh) 形成蝕刻遮罩之方法
JP2001291651A (ja) レジストパターン形成方法及び半導体装置の製造方法
KR100624592B1 (ko) 가공 방법 및 반도체 장치의 제조 방법
US6630408B1 (en) Self alignment process to fabricate attenuated shifting mask with chrome border
JP2006228792A (ja) 半導体装置及びその製造方法
JP4039036B2 (ja) アライメントマーク作製方法
JP2000068273A (ja) 半導体装置の製造方法
JP2001015407A (ja) 半導体装置の製造方法
JP2001326173A (ja) パターン形成方法
JPH05114577A (ja) 独特のエツチング形成したスロープを有するサブミクロンコンタクトの製造方法
JP2006073701A (ja) エッチング工程のモニター方法
JP2010219466A (ja) 半導体装置の製造方法
JP2005101287A (ja) 半導体装置の製造方法及び半導体装置
TW202322185A (zh) 半導體晶圓及其製造方法