JP3880929B2 - 半導体ウェハに位置合わせ用マーキングを施す方法 - Google Patents
半導体ウェハに位置合わせ用マーキングを施す方法 Download PDFInfo
- Publication number
- JP3880929B2 JP3880929B2 JP2002514782A JP2002514782A JP3880929B2 JP 3880929 B2 JP3880929 B2 JP 3880929B2 JP 2002514782 A JP2002514782 A JP 2002514782A JP 2002514782 A JP2002514782 A JP 2002514782A JP 3880929 B2 JP3880929 B2 JP 3880929B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal layer
- semiconductor wafer
- metal
- complex structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
Description
【発明の属する技術分野】
本発明は、半導体ウェハに位置合わせ用マーキングを施す方法に関する。
【0002】
【従来の技術】
米国特許出願第5,786,260号は、半導体ウェハの表面に窪みが形成され、窪みの間にランドが形成され、中間層が形成され、次に絶縁層やその他金属層が加えられる、半導体ウェハに位置合わせ用マーキングを施す方法を開示している。一連のCMP 工程において絶縁層や金属層が除去され、ディッシュ化によって位置合わせ用マーキングのエッジが露出されて浮き出る。絶縁層や窪み中の金属層の残余の除去のためのエッチング工程も場合によれば実施される。
【0003】
米国特許出願第6,051,496号は、CMP 工程における停止層の使用を開示しており、この停止層は、CUダマシンの場合に特に、ランドと窪みとを有する誘電層上に成膜される。
【0004】
米国特許出願第6,080,636号は、CMP 工程によるフォトリソグラフィによる位置合わせ用マーキングの製造法を開示している。
米国特許出願第6,020,263号は、タングステン金属上へのCMP 工程により、位置合わせ用マーキングを露出させる方法を開示している。
【0005】
今は、マイクロエレクトリック部品を生産するための半導体ウェハの構造体作製はリソグラフィ手法で殆どすべて行われる。この場合にその構造体は薄い照射敏感性のレジスト層によって、フォトマスクを介して基本的に生産される。レジスト層は有機フォトレジスト層が半導体ウェハに適用されるのが一般的である。適切な現像液によって、放射域あるいは不放射域が除去される。この方法で形成されたレジストパターンは、例えばエッチングやイオン注入等の次の工程のためのマスクとして使用される。それによりパターンは下部の半導体構造層に移転される。そこでレジストマスクは再び溶解除去される。
【0006】
この場合、リソグラフィ法の品質にとって、レジストの構造を下部の半導体層の正確な位置に移転させることは重要である。この場合、マスク構造を形成するために、露出させるデバイスを半導体ウェハに対して正確に配置することは特に必須なことである。従って、露出デバイスを配置するために、半導体ウェハには位置合わせ用マーキングが一般に適用される。これらの位置合わせ用マーキングはバーと線からなるのが一般であり、半導体ウェハの切断領域(カーフ)でなされる。半導体ウェハのカーフは、半導体ウェハ上の個々のチップ間で約50〜100μm幅であり、半導体ウェハを個々のチップに切断するときに破壊される。しかしながら、例えば、キャパシタを形成する等の光学的に不透明の層を付加する場合は、半導体ウェハ中の下部層にある位置合わせ用マーキング構造は光学的には合わせ得ないので、位置合わせは困難である。そのような場合、従来技術においては、半導体ウェハへの位置合わせ用マーキングを施すには下記の方法が採用されている。即ち、半導体ウェハへ前位構造をエッチングする際に同時に、カーフにバーや線をエッチングする。この方法で設計された位置合わせ用マーキングは、光学的に不透明な層の成膜を含む次の工程においては完全には役割を果たし得ない。半導体ウェハ上の位置合わせ用マーキングの形状は光学的位置合わせ用マーキング検出法によって合わせられ、露出されたデバイスの配置に使用され得る。
【0007】
しかしながら位置合わせ用マーキングを形成するこの方法は、メタライズ面を形成するために使用される一連のダマシン手法中で行われる時は特に不適切であることが判明している。金属配線を作製すべく銅を形成するために一般に使用されるダマシン手法において、導体線路の場所で、窪み部は下部層の酸化物へ向かってエッチングされる。このエッチング工程において、位置合わせ用マーキング構造も従来法に基いて形成される。そこで、薄いスタート層がスパッタリングや成膜が行われ、全域の金属成膜のための核が形成される。エッチングされたトレンチの表面まで金属層を化学機械研磨(CMP )することにより、所望の導体線路が形成される。ダマシン法においては、金属層の殆ど完全な平坦化が行われるので、位置合わせ用マーキングの形状もまたCMP工程で殆ど平坦化される。従って、次の光学的に不透明な層の形成によって、その位置合わせ用マーキングは目立たなくなる。更に、銅ダマシン法においては特に、位置合わせ用マーキングのためにエッチングされたトレンチは銅成膜の際に完全には埋まらない方法では形成されない。なぜならば一般に使用される成膜法においては、銅はトレンチの幅には関係せずに、常にすべてのトレンチを底から満たし始める。従って、その次に成膜される光学的に不透明な層の上の位置合わせ用マーキングの形状を残すために、トレンチの中にキャビティと呼ばれる空隙を形成することは不可能である。
【0008】
従ってこの問題を解決するために、従来技術、特にダマシン法においては、位置合わせ用マーキングの形状は次のリソグラフィやエッチング工程によって形成されるが、それは不正確な配置になる。そのために、位置合わせ用マーキングの形成と、その次の光学的に不透明な層の成膜に続いて、位置合わせ用マーキングの構造が専用のフォトマスクによって、光学的に不透明な層の上に適用される薄い放射感知層に移転される。そこで位置合わせ用マーキングはエッチング工程に曝される。しかしながら、この追加のリソグラフィやエッチング工程は複雑で費用がかかる。
【0009】
従って本発明の目的は特に、ダマシン法によって半導体ウェハを構造パターン化することに関連して、半導体ウェハに位置合わせ用マーキングを施すための簡単でコスト効果のある方法を提供することである。
【0010】
この目的は請求項1に明記された方法によって達成された。好ましい改良はその従属の請求項に明記されている。
本発明によると、位置合わせ用マーキングを施すために、非金属の複雑な構造が、半導体ウェハの少なくとも一部分において、大面積金属層中に形成される。大面積金属層を有する半導体ウェハのその部分はCMPによって平坦化され、金属層中の非金属構造とCMP工程とが相互に関連して、非金属構造が広域金属層から浮き出る。
【0011】
本発明に基く位置合わせ用マーキングの形成はダマシン法のモデルに従うが、従来の位置合わせ用マーキングの形成とは反対に、非金属からなる構造体が大面積金属層中に形成される。この設計により、CMPによって平坦化する際にマイナスになるとみられる二つの効果を具体的に使用可能になった。
【0012】
これは、CMP の際に、平坦化されるべき大面積金属面が限度以上に除去される傾向にあるからである。従って、本発明による構造体において、これは金属層中にある複雑な非金属構造を浮き立たせ、その結果、位置合わせ用マーキングとして使用される形状が、次に行われる不透明層上に形成される。
【0013】
更に、位置合わせ用マーキングのコントラストを強くするために、CMP の際に発生する効果も使用され得る。大面積金属層が平坦化されるときに、大面積金属層中の複雑な非金属構造は周囲の金属層と比較して、限度以上に除去される傾向にあり、即ち摩耗されて、金属層中にトレンチを形成する。位置合わせ用マーキングのこのトレンチ形成は、その後形成される不透明層上の形状を確実にする。これは露出素子の位置合わせに適している。
【0014】
CMP 動作の設計、および、金属表面とその中に含まれる非金属構造によって、非金属構造を浮き立たせることが可能になる、即ち、この非金属構造が、摩耗によって、金属表面中でトレンチを形成する。それが不透明層上にその形状を反射させる。
【0015】
好ましい実施例によると、位置合わせ用マーキング付けはダマシン法によって行われ、誘電体からなり、大面積の窪みを有する層上に大面積金属層が成膜される。この場合, 誘電体層と金属層との間に、薄い中間層が形成される。それは金属成膜のための核になり、拡散障壁となる。
【0016】
CMP 工程は2段階で行われる。第1段階で金属層が除去され、下部の中間層で停止する。この第1の研磨工程で、突出した誘電体構造の間の大面積金属層にディッシング(dishing)が起こり、突出した誘電体構造上の中間層も又除去される。第2の研磨工程で、これら突出した誘電体構造上の中間層が除去され、誘電体内で研磨動作は停止する。この第2の研磨動作において、中間層の限度以上の過剰研磨、従って、下部にある誘電体層の摩耗が起こり、大面積金属層間にトレンチが形成され、次の不透明層の形成のための位置合わせ用マーキングとして検出可能になる。
【0017】
この一連の方法は、特に、金属層として銅が、中間層としてタンタル/窒化タンタルが使用された場合、導体を形成するための銅メタライズ工程の中での位置合わせ用マーキングの形成に使用され得る。
【0018】
本発明を付図を用いてより詳細に説明する。
集積回路は、リソグラフィによって半導体ウェハ上に形成されるのが一般的である。この場合、各構造体のレベルは、半導体ウェハ上に成膜された、一般に有機レジスト層である薄い照射検知層によって、フォトマスクにより先ず形成され、特定のエッチング法で下部の半導体層に転移される。この場合、可能な最高の集積密度を得るために、集積回路を形成する上部構造は下部層との正確な位置関係で配置されなければならない。この場合、正確な位置配列のためには、マスク構造を重ね合わせるための露出素子は半導体ウェハ上にすでに存在する構造体と正確に位置合わせされなければならない。
【0019】
露出されている素子を位置合わせするために、好ましくは半導体ウェハのカーフに位置合わせ用マーキングを施す。カーフは50〜100μm幅で、後で半導体ウェハを個々のチップにブレークするために使用される。ここでは、位置合わせ用マーキングは, 光学的に合わせ得る位置合わせ用マーキングを施すべき層に、ある形状を形成する方法で設計されねばならない。
【0020】
次に、位置合わせ用マーキングの本発明に基く製品を、ダマシン法によって行われる銅構造体で示す。
ダマシン法で銅配線をするために、銅配線用の窪みの位置が半導体ウェハに形成され, 好ましくは酸化ケイ素からなる誘電体層2中に異方性エッチングされる。導体配線のための窪みのエッチングと同時に、更に大面積の窪み3が誘電体層2中に、好ましくは半導体ウェハのカーフ1にエッチングされ、図1Aに示すように、狭いランド(land)4が大面積の窪み3の間の誘電体層中に残される。
【0021】
導体配線域では、ダマシン法により、好ましくはスパッタリング或いはCVD成膜によって、中間層が形成される。この中間層は、銅を誘電体およびその下部にある半導体基板から信頼性良く分離することを保証する。この場合、中間層として好ましく使用される材料は、タンタル/窒化タンタルの二重層である。図1Aに示すように、この中間層5は誘電体層2中の窪み層3の領域にも形成される。半導体ウェハのカーフ1中で実施される。次に、約1μm厚の銅が半導体ウェハ全体に、即ち、導体配線領域とカーフ領域1の両方に電解或いは無電解で成膜される。これは図1Aに示すようにカーフ領域1の構造全体になる。
【0022】
次に、位置合わせ用マーキングを施すために2段階CMP 工程が使用される。図2はCMP 用の装置を概略的に示す。図2A は平面図を示し、図2B はA 線に沿った断面図である。回転可能な研磨テーブル10上には、研磨剤12を含む、弾力性のある穴あきパッド11がある。研磨剤12は研磨剤供給機13を介してパッド11に供給される。CMP によって処理されるべき半導体ウェハはウェハキャリア14によって、研磨テーブル10上のパッド11上に押し付けられる。同時に、半導体ウェハと研磨テーブルとは回転する。研磨剤12は研磨粒と活性化学添加物とを含む。半導体ウェハの表面の機械研磨には、一般に直径20〜50nmの研磨粒が使用される。研磨剤12中の化学添加物は除去すべき層の材料に適合される。
【0023】
位置合わせ用マーキングの構造を形成するために図1に示したCMP 工程において、銅層6は第1 研磨工程で除去され、タンタル/窒化タンタルからなる中間層5で停止する。この場合に、銅研磨工程は酸化アルミニウムベースの研磨剤で行われる。研磨テーブルパッドとしてはPan W (フリューデンベルグ(Freudenberg))を使用することが好ましい。カーフ領域1上のこの第1 の銅研磨段階は、導体配線のために形成された窪み全体に亘って銅層が研磨されるのと同時に行われることが望ましい。
【0024】
銅研磨段階の後、第2 のタンタル研磨段階を行い、誘電体層2中のランド4上の中間層5を除去する。この場合、タンタル研磨のためにはコロイド状酸化ケイ素ベースの研磨剤が好ましい。研磨テーブルパッドとしては、エンボス加工したポリテクス(ロデル(Rodel))が好ましい。図1Cに示すように、このタンタル研磨段階においては、ランド4の領域中の中間層5の徹底した除去が行われ、下部層の誘電体層2からも材料ば除去される。中間層の下部にある誘電体層の摩耗に到るこの過剰研磨は、銅研磨段階で中間層5の大部分が既に除去されているという事実にも起因する。図1Cに示すように、タンタル研磨段階の結果として、誘電体層2中のランド4の領域において、金属表面6の間にトレンチが形成される。このトレンチの形成により位置合わせ用マーキングの形状が保証され、マスクを転移させるための露出素子を配置するのに利用される。これは次に形成される層上でも明確になる。
【0025】
位置合わせ用マーキングを形成するための本発明による方法は、大面積金属層中に形成された非金属からなる複雑な構造を有するが、ダマシン法のモデルにほとんど基く。この層状構造は、CMPにより、及び、研磨工程での大金属表面のディッシング、即ち複雑構造が摩耗され、大金属表面から複雑な構造を浮かび上がらせる、という本来はマイナスの効果を使用することにより可能となる。
【0026】
上述した実施例においては、銅メタライズ面に位置合わせ用マーキングを形成するのに適する、2段階研磨工程を使用した。銅金属層6が先ず研磨除去され、次に中間層5が除去されるという2段階研磨工程は、銅研磨のみが行われる1段階研磨工程でも代替され得る。図1Bに示すように、この1段階研磨工程により、誘電体層2のランド4は金属表面間で浮かび上がり、その上に成膜される不透明層上の形状として浮き彫りにされる。金属として銅を使用し、タンタル/窒化タンタルの中間層を使用する替わりに、他の金属の使用や中間層のための他の材料の使用も可能である。
【0027】
上記の説明、図、および請求項で開示した発明の特徴は、本発明を多様な組合せで実施するためには、個々の技術もいずれの所望の組合せも重要である。
【図面の簡単な説明】
【図1】ダマシン法による銅メタライズの際に位置合わせ用マーキングを施す、本発明による方法の実施例図。
【図1A】CMP以前の層構造図。
【図1B】第1研磨工程後の図。
【図1C】第2研磨工程後の図。
【図2】CMP用装置図。
【図2A】平面図。
【図2B】断面図。
Claims (7)
- 半導体ウェハに位置決めマーキングを施す方法であって、
該半導体ウェハの表面に窪み(3)を形成することにより該半導体ウェハの少なくとも一領域にある大面積金属層(6)の中に、非金属からなる複雑構造(2,3,4)を作製し、窪み(3)の間にランド(4)を形成し、次に、表面領域全体に金属層(6)を成膜する工程と、
大面積金属層(6)を有する半導体ウェハを化学機械研磨(CMP)によって平坦化し、それにより、研磨工程後に、非金属からなる複雑構造(2,3,4)が大面積金属層(6)から浮き出る工程と、
半導体表面と金属層(6)との間に中間層(5)を付加する工程と、
CMPによって2段階で平坦化を行い、第1 段階は金属層(6)を除去し、金属層の下部にある中間層(5)上で停止し、第2 段階は中間層(5)を除去し、中間層の下部にあるランド(4)内で停止する工程と、
第1 段階は、突出したランド(4)間の金属表面(6)を過剰研磨して金属表面(6)の一部が除去されるべく設計されており、第2 段階は、中間層(5)の強い過剰研磨が行われて、その下部にあるランド(4)が摩耗されることにより、金属表面(6)間にトレンチを形成する工程と、からなる方法。 - 大面積金属層(6)が、該金属層中にあって前記非金属からなる複雑構造(2,3,4)よりも激しく除去されて、該複雑構造が該金属層から浮き出るべく、CMP工程が行われる請求項1に記載の方法。
- 前記非金属からなる複雑構造(2,3,4)が該複雑構造の周囲の大面積金属層(6)よりも激しく除去されて、金属表面中に該複雑構造のトレンチが形成されるべく、CMP工程が行われる請求項1に記載の方法。
- 窪み(3)やランド(4)が実施される誘電体層(2)が半導体表面に形成される請求項1乃至3のいずれかに記載の方法。
- 金属層(6)が銅からなる請求項1乃至4のいずれかに記載の方法。
- 中間層(5)がタンタル/窒化タンタルの二重層である請求項1乃至5のいずれかに記載の方法。
- 位置合わせ用マーキングが半導体ウェハのカーフ領域(1)に形成される請求項1乃至6のいずれかに記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10037446A DE10037446A1 (de) | 2000-07-26 | 2000-07-26 | Verfahren zum Aufbringen von Justiermarken auf einer Halbleiterscheibe |
PCT/EP2001/007782 WO2002009176A2 (de) | 2000-07-26 | 2001-07-06 | Verfahren zum aufbringen von justiermarken auf einer halbleiterscheibe |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004505448A JP2004505448A (ja) | 2004-02-19 |
JP3880929B2 true JP3880929B2 (ja) | 2007-02-14 |
Family
ID=7650946
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002514782A Expired - Fee Related JP3880929B2 (ja) | 2000-07-26 | 2001-07-06 | 半導体ウェハに位置合わせ用マーキングを施す方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6764954B2 (ja) |
EP (1) | EP1303880B1 (ja) |
JP (1) | JP3880929B2 (ja) |
KR (1) | KR100525014B1 (ja) |
DE (1) | DE10037446A1 (ja) |
WO (1) | WO2002009176A2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6713884B2 (en) * | 2001-12-20 | 2004-03-30 | Infineon Technologies Ag | Method of forming an alignment mark structure using standard process steps for forming vertical gate transistors |
US6596640B1 (en) * | 2002-06-21 | 2003-07-22 | Intel Corporation | Method of forming a raised contact for a substrate |
KR100593732B1 (ko) * | 2003-11-18 | 2006-06-28 | 삼성전자주식회사 | 얼라인 키를 갖는 반도체 소자 및 그 제조방법 |
DE102004014676B4 (de) * | 2004-03-25 | 2009-05-14 | Infineon Technologies Ag | Verfahren zum Herstellen einer integrierten Schaltungsanordnung mit Hilfsvertiefung, insbesondere mit Ausrichtmarken, und integrierte Schaltungsanordnung |
KR101023393B1 (ko) * | 2004-08-20 | 2011-03-18 | 사천홍시현시기건유한공사 | 유기전계 발광장치용 밀봉기판 정렬마크 및 그 제조방법 |
KR100793916B1 (ko) * | 2006-04-05 | 2008-01-15 | 삼성전기주식회사 | 인쇄회로기판 내장형 커패시터의 제조방법 |
US8466569B2 (en) * | 2008-04-01 | 2013-06-18 | Texas Instruments Incorporated | Increasing exposure tool alignment signal strength for a ferroelectric capacitor layer |
US8324742B2 (en) * | 2008-04-01 | 2012-12-04 | Texas Instruments Incorporated | Alignment mark for opaque layer |
US20110284990A1 (en) * | 2010-04-30 | 2011-11-24 | Silterra Malaysia Sdn Bhd | Process for making an alignment structure in the fabrication of a semiconductor device |
US10534276B1 (en) | 2019-03-27 | 2020-01-14 | International Business Machines Corporation | Lithographic photomask alignment using non-planar alignment structures formed on wafer |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5904563A (en) * | 1996-05-20 | 1999-05-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for metal alignment mark generation |
US5858854A (en) * | 1996-10-16 | 1999-01-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming high contrast alignment marks |
US6020263A (en) * | 1996-10-31 | 2000-02-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of recovering alignment marks after chemical mechanical polishing of tungsten |
US5786260A (en) * | 1996-12-16 | 1998-07-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating a readable alignment mark structure using enhanced chemical mechanical polishing |
US5972793A (en) * | 1997-06-09 | 1999-10-26 | Vanguard International Semiconductor Corporation | Photolithography alignment mark manufacturing process in tungsten CMP metallization |
US5874778A (en) * | 1997-06-11 | 1999-02-23 | International Business Machines Corporation | Embedded power and ground plane structure |
US6051496A (en) * | 1998-09-17 | 2000-04-18 | Taiwan Semiconductor Manufacturing Company | Use of stop layer for chemical mechanical polishing of CU damascene |
US6261158B1 (en) | 1998-12-16 | 2001-07-17 | Speedfam-Ipec | Multi-step chemical mechanical polishing |
JP2000232154A (ja) | 1999-02-12 | 2000-08-22 | Sony Corp | 半導体装置およびその製造方法 |
US6486049B2 (en) * | 2001-04-30 | 2002-11-26 | Motorola, Inc. | Method of fabricating semiconductor devices with contact studs formed without major polishing defects |
-
2000
- 2000-07-26 DE DE10037446A patent/DE10037446A1/de not_active Withdrawn
-
2001
- 2001-07-06 WO PCT/EP2001/007782 patent/WO2002009176A2/de active IP Right Grant
- 2001-07-06 US US10/333,453 patent/US6764954B2/en not_active Expired - Lifetime
- 2001-07-06 KR KR10-2003-7000925A patent/KR100525014B1/ko not_active IP Right Cessation
- 2001-07-06 EP EP01955336A patent/EP1303880B1/de not_active Expired - Lifetime
- 2001-07-06 JP JP2002514782A patent/JP3880929B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR20030015895A (ko) | 2003-02-25 |
JP2004505448A (ja) | 2004-02-19 |
EP1303880B1 (de) | 2012-01-25 |
US6764954B2 (en) | 2004-07-20 |
WO2002009176A3 (de) | 2002-05-10 |
WO2002009176A2 (de) | 2002-01-31 |
US20030157779A1 (en) | 2003-08-21 |
DE10037446A1 (de) | 2002-02-14 |
KR100525014B1 (ko) | 2005-10-31 |
EP1303880A2 (de) | 2003-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6080636A (en) | Photolitography alignment mark manufacuturing process in tungsten CMP metallization | |
US5958800A (en) | Method for post planarization metal photolithography | |
US6884729B2 (en) | Global planarization method | |
JPH0745616A (ja) | 半導体装置の製造方法 | |
KR0133264B1 (ko) | 반도체 장치의 제조방법 | |
JP3880929B2 (ja) | 半導体ウェハに位置合わせ用マーキングを施す方法 | |
US6020249A (en) | Method for photo alignment after CMP planarization | |
US6767825B1 (en) | Etching process for forming damascene structure of the semiconductor | |
JP3702114B2 (ja) | アライメントマークを形成する方法 | |
US6114215A (en) | Generating non-planar topology on the surface of planar and near-planar substrates | |
KR100393967B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
JPH0766200A (ja) | 半導体装置の製造方法 | |
US6919267B2 (en) | Method for forming wiring structure | |
JPH08222632A (ja) | 多層配線形成方法および構造 | |
CN109887880B (zh) | 一种半导体连接结构及其制作方法 | |
JP3408746B2 (ja) | 半導体装置の製造方法 | |
TW457571B (en) | Fabrication process for dishing-free CU damascene structures | |
US6899597B2 (en) | Chemical mechanical polishing (CMP) process using fixed abrasive pads | |
US6638868B1 (en) | Method for preventing or reducing anodic Cu corrosion during CMP | |
EP1378005A2 (en) | Methods for improved planarization post cmp processing | |
KR100687426B1 (ko) | 반도체소자의 구리배선막 평탄화방법 | |
JP3933331B2 (ja) | 半導体装置の製造方法 | |
JP2001332621A (ja) | 半導体装置及びその製造方法 | |
US20040149682A1 (en) | Method of forming damascene pattern in a semiconductor device | |
US6197676B1 (en) | Method of forming metal lines |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061017 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061108 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131117 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |