KR100793916B1 - 인쇄회로기판 내장형 커패시터의 제조방법 - Google Patents

인쇄회로기판 내장형 커패시터의 제조방법 Download PDF

Info

Publication number
KR100793916B1
KR100793916B1 KR1020060031099A KR20060031099A KR100793916B1 KR 100793916 B1 KR100793916 B1 KR 100793916B1 KR 1020060031099 A KR1020060031099 A KR 1020060031099A KR 20060031099 A KR20060031099 A KR 20060031099A KR 100793916 B1 KR100793916 B1 KR 100793916B1
Authority
KR
South Korea
Prior art keywords
polishing
capacitor
ccl substrate
copper foil
substrate
Prior art date
Application number
KR1020060031099A
Other languages
English (en)
Other versions
KR20070099828A (ko
Inventor
이승은
정율교
강형동
진현주
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060031099A priority Critical patent/KR100793916B1/ko
Priority to JP2007096291A priority patent/JP2007281466A/ja
Priority to US11/730,979 priority patent/US7736397B2/en
Priority to CNA2007100937372A priority patent/CN101052276A/zh
Publication of KR20070099828A publication Critical patent/KR20070099828A/ko
Application granted granted Critical
Publication of KR100793916B1 publication Critical patent/KR100793916B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0346—Deburring, rounding, bevelling or smoothing conductor edges
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0353—Making conductive layer thin, e.g. by etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/42—Piezoelectric device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Ceramic Capacitors (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 인쇄회로기판 내장형 커패시터의 제조방법에 관한 것으로서, 특히, 보강기재 및 그 양면에 적층된 동박으로 이루어진 CCL 기판을 준비하는 단계와, 상기 CCL 기판의 동박 표면을 평탄화하는 단계와, 상기 평탄화된 CCL 기판을 순차적으로 세정 및 건조하는 단계와, 상기 세정 및 건조된 동박 표면 상에 유전층을 형성하는 단계 및 상기 유전층 상에 상부전극을 형성하는 단계를 포함하는 인쇄회로기판 내장형 커패시터의 제조방법에 관한 것이다.
내장형 커패시터, CCL, 동박, 결함, 평탄화, 연마

Description

인쇄회로기판 내장형 커패시터의 제조방법{Manufacturing process of a capacitor embedded in PCB}
도 1은 종래 기술에 따라 제조된 인쇄회로기판 내장형 커패시터의 구조를 나타낸 단면도.
도 2는 종래 기술에 따라 제조된 인쇄회로기판 내장형 커패시터의 문제점을 설명하기 위해 나타낸 사진.
도 3a 내지 도 3c는 본 발명의 일 실시예에 따른 인쇄회로기판 내장형 커패시터의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도.
도 4 및 도 5는 본 발명에 따라 제조된 인쇄회로기판 내장형 커패시터의 효과를 설명하기 위해 나타낸 사진.
<도면의 주요 부분에 대한 부호의 설명>
100 : 내장형 커패시터 110 : CCL 기판
111 : 보강기재 112 : 동박
120 : 유전층 130 : 상부전극
본 발명은 인쇄회로기판 내장형 커패시터의 제조방법에 관한 것으로, 보다 상세하게는 하부전극으로 사용되는 동박 코팅 적층판(Copper Clad Lamination:CCL; 이하, 'CCL 기판' 이라 칭함)의 표면 결함을 제거하여 커패시터의 수율을 향상시킬 수 있는 인쇄회로기판 내장형 커패시터의 제조방법에 관한 것이다.
현재까지 대부분의 인쇄회로기판의 표면에는 일반적인 개별 칩 저항(Discrete Chip Resistor) 또는 일반적인 개별 칩 커패시터(Discrete Chip Capacitor)를 실장하고 있으나, 최근 저항 또는 커패시터 등의 수동소자를 내장한 인쇄회로기판이 개발되고 있다.
이러한 수동소자 내장형 인쇄회로기판 기술은 새로운 재료(물질)와 공정을 이용하여 기판의 외부 혹은 내층에 저항 또는 커패시터 등의 수동소자를 삽입하여 기존의 칩 저항 및 칩 커패시터의 역할을 대체하는 기술을 말한다.
다시 말하면, 수동소자 내장형 인쇄회로기판은 기판 자체의 내층 혹은 외부에 수동소자, 예를 들어, 커패시터가 매몰되어 있는 형태로서, 기판 자체의 크기에 관계없이 수동소자인 커패시터가 인쇄회로기판의 일부분으로 통합되어 있다면, 이것을 "내장형 커패시터"라고 하며, 이러한 기판을 커패시터 내장형 인쇄회로기판(Embedded Capacitor PCB)이라고 한다.
이러한 커패시터 내장형 인쇄회로기판의 가장 중요한 특징은 커패시터가 인쇄회로기판의 일부분으로 본래 갖추어져 있기 때문에 기판 표면에 실장 할 필요가 없다는 것이다.
한편, 현재까지의 커패시터 내장형 인쇄회로기판 기술은 크게 3가지 방법으로 많이 개발 중에 있으며, 이하 상세히 설명한다.
첫째로, 중합체 커패시터 페이스트를 도포하고, 열 경화, 즉 건조시켜 커패시터를 구현하는 중합체 후막형(Polymer Thick Film Type) 커패시터를 구현하는 방법이 있다.
이 방법은 인쇄회로기판의 내층에 중합체 커패시터 페이스트를 도포한 후, 이를 건조시킨 다음 전극을 형성하도록 동 페이스트(Copper paste)를 인쇄 및 건조시킴으로써 내장형 커패시터를 제조하게 된다.
둘째로, 세라믹 충진 감광성 수지(Ceramic filled photo-dielectric resin)를 인쇄회로기판에 코팅(coating)하여 개별 내장형 커패시터(embedded discrete type capacitor)를 구현하는 방법이 있다.
이 방법은 세라믹 분말(Ceramic powder)이 함유된 감광성 수지를 기판에 코팅한 후에 동박(copper foil)을 적층시켜서 각각의 상부 전극 및 하부전극을 형성하며, 이후에 회로 패턴을 형성하고 감광성 수지를 식각하여 개별 커패시터를 구현하게 된다.
셋째로, 인쇄회로기판의 표면에 실장되던 디커플링 커패시터(Decoupling capacitor)를 대체할 수 있도록 인쇄회로기판 내층에 커패시턴스 특성을 갖는 별도의 유전층을 삽입하여 커패시터를 구현하는 방법이 있다.
이 방법은 인쇄회로기판 내층에 전원전극 및 접지전극으로 이루어진 유전층 을 삽입하여 전원 분산형 디커플링 커패시터(Power distributed decoupling capacitor)를 구현하고 있다.
한편, 상술한 인쇄회로기판에 내장되는 커패시터는, 인쇄회로기판의 용적에 따라 그 크기가 제약되기 때문에 외장형에 비하여 충분한 용량을 확보하기 어렵다.
따라서, 최근에는 단위면적당 높은 용량 밀도를 구현함으로써 현재 내장되지 못하고 인쇄회로기판 상에 실장되는 외장형 고용량 MLCC(Multi layered ceramic Capacitor) 등의 고밀도 커패시터도 인쇄회로기판 내에 내장하기 위한 기술이 요구되고 있으며, 이를 위해 종래에는 유전층의 유전율을 향상시키고, 그 두께를 감소시키기 위하여 박막화 기술을 내장형 커패시터 제조 방법에 적용하였다.
그러나, 상기와 같은 박막화 기술을 통해 커패시터의 크기를 최소화하기 위하여 유전층을 수백 nm 정도의 두께로 얇게 형성하게 되면, 그 아래 위치하는 하부 전극의 표면 상태에 따라 유전층의 형성 결함이 발생할 수 있으며, 이는 누설 전류의 증가 및 하부전극과 상부전극의 단락 현상을 유발하는 문제가 있다.
그러면, 이하 도 1 및 도 2를 참조하여 종래 기술에 따른 인쇄회로기판 내장형 커패시터의 문제점에 대하여 상세히 설명하기로 한다.
우선, 도 1은 종래 기술에 따라 제조된 인쇄회로기판 내장형 커패시터의 구조를 나타낸 단면도로서, 종래 기술에 따른 인쇄회로기판 내장형 커패시터(100)는, FR-4 등의 보강기재(111) 및 그 양면에 적층된 동박(112)으로 이루어진 CCL 기 판(110) 상에 순차 형성된 유전층(120) 및 상부전극(130)을 포함한다. 이때, 상기 CCL 기판(110)은, 내장형 커패시터에 있어서 하부전극의 역할을 한다.
그런데, 상기 유전층(120)이 형성되는 CCL 기판(110)의 표면 즉, 동박(112)의 표면은 그와 접하는 보강기재(111)의 표면 상태에 따라 돌출된 볼록 결함 및 움푹 패인 오목 결함 등과 같은 표면 결함을 가진다.
그러나, 이러한 표면 결함은, 내장형 커패시터의 누설 전류(leakage current)를 증가시켜 내장형 커패시터가 내장된 인쇄회로기판의 특성 및 신뢰성을 저하시키는 문제가 있다.
또한, 상기와 같은 표면 결함을 가지는 CCL 기판(110) 상에 유전층(120)을 형성할 경우, 특히 상기 유전층(120)을 커패시터의 크기를 최소화하기 위하여 수 백 nm 정도의 얇은 두께로 형성할 경우, "F"와 같이 유전층(120)이 불량 형성되는 유전층 결함이 발생한다. 이는, 이하 도 2를 참조하여 상세히 설명한다.
도 2는 종래 기술에 따라 제조된 인쇄회로기판 내장형 커패시터의 문제점을 설명하기 위해 나타낸 사진으로, 보다 상세하게 CCL 기판의 돌출된 볼록 결함이 그 위에 적층된 유전층 및 상부전극을 관통하여 노출된 상태를 나타낸 사진 및 돌출된 볼록 결함 부분을 확대하여 나타낸 사진이다.
이와 같이, 돌출된 볼록 결함을 가지는 CCL 기판 상에 유전층 및 상부전극을 순차 형성하게 되면, 돌출된 볼록 결함 부분에 유전층이 형성되지 못하여 하부전극 역할을 하는 CCL 기판(110)과 상부전극(130)이 서로 단락(short)되는 문제가 발생한다.
즉, 상술한 바와 같이 상기 CCL 기판의 표면 결함은, 내장형 커패시터의 누설 전류를 증가시키고, 하부전극과 상부전극을 단락시키므로, 결국 인쇄회로기판 내장형 커패시터의 특성 및 신뢰성이 낮아지며, 제조 수율 또한 감소하는 문제가 있다.
따라서, 본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여, 하부전극으로 사용되는 CCL 기판의 표면 결함을 제거하여 내장형 커패시터의 특성 및 신뢰성뿐만 아니라 제조 수율 또한 향상시킬 수 있는 인쇄회로기판 내장형 커패시터의 제조 방법을 제공하는 데 있다.
상기한 목적을 달성하기 위해, 본 발명은 보강기재 및 그 양면에 적층된 동박으로 이루어진 CCL 기판을 준비하는 단계와, 상기 CCL 기판의 동박 표면을 평탄화하는 단계와, 상기 평탄화된 CCL 기판을 순차적으로 세정 및 건조하는 단계와, 상기 세정 및 건조된 동박 표면 상에 유전층을 형성하는 단계 및 상기 유전층 상에 상부전극을 형성하는 단계를 포함하는 인쇄회로기판 내장형 커패시터의 제조방법을 제공한다.
또한, 상기 본 발명의 인쇄회로기판 내장형 커패시터의 제조방법에서, 상기 CCL 기판의 동박 표면을 평탄화하는 단계 이전에 상기 CCL 기판을 순차적으로 세정 및 건조하는 단계를 더 포함하는 것이 바람직하다.
또한, 상기 본 발명의 인쇄회로기판 내장형 커패시터의 제조방법에서, 상기 CCL 기판의 동박 표면을 평탄화하는 단계는, 기계 연마 또는 전해 연마 공정을 통해 진행하는 것이 바람직하며, 더욱 바람직하게는 기계 연마 및 전해 연마를 순차적으로 진행한다.
또한, 상기 본 발명의 인쇄회로기판 내장형 커패시터의 제조방법에서, 상기 기계 연마는, 폴리에스테르 필름에 세라믹 입자들이 코팅된 연마 테잎을 사용하여 진행하며, 상기 세라믹 입자는, 20㎛ 크기를 가지는 SiC 또는 Al2O3를 사용하는 것이 바람직하다.
또한, 상기 본 발명의 인쇄회로기판 내장형 커패시터의 제조방법에서, 상기 기계 연마는, 폴리에스테르 필름에 20㎛ 크기의 세라믹 입자들이 코팅된 제1 연마 테잎으로 제1 연마하는 단계와, 상기 제1 연마 테잎의 세라믹 입자보다 크기가 작은 세라믹 입자들이 코팅된 제2 연마 테잎으로 제2 연마하는 단계를 포함하는 것이 바람직하다. 이때, 상기 제1 연마 테잎의 세라믹 입자는, 20㎛ 크기를 가지는 SiC 또는 Al2O3를 사용하는 것이 바람직하다.
또한, 상기 본 발명의 인쇄회로기판 내장형 커패시터의 제조방법에서, 상기 전해 연마는, 인산, 황산, 염산, 질산, 붕산으로 이루어진 그룹에서 선택된 하나 또는 둘 이상의 조합으로 이루어진 전해액을 사용하여 진행하는 것이 바람직하며, 더욱 바람직하게는 크롬산 또는 요소로 이루어진 첨가제를 더 포함하여 동박의 부식을 방지한다. 이때, 상기 첨가제는, 전체 전해액 대비 0.5wt% 내지 1wt% 의 함 량으로 첨가하는 것이 바람직하다.
또한, 상기 본 발명의 인쇄회로기판 내장형 커패시터의 제조방법에서, 상기 전해액의 pH는, 6 이상을 나타낼 경우 연마율이 낮아져서, 표면결함이 완전히 제거되기 어려우므로, 5를 나타내는 것이 바람직하다.
또한, 상기 본 발명의 인쇄회로기판 내장형 커패시터의 제조방법에서, 상기 전해액의 전해 온도는, 0℃ 내지 75℃의 온도 범위를 가지는 것이 바람직하다.
또한, 상기 본 발명의 인쇄회로기판 내장형 커패시터의 제조방법에서, 상기 전해액의 전류 밀도는, 5 내지 50 A/d㎡의 밀도 범위를 가지는 것이 바람직하다.
또한, 상기 본 발명의 인쇄회로기판 내장형 커패시터의 제조방법에서, 상기 유전층은, 높은 유전율을 가지는 세라믹 조성물로 이루어지는 것이 바람직하다.
또한, 상기 본 발명의 인쇄회로기판 내장형 커패시터의 제조방법에서, 상기 상부전극은, Cu, Ni, Al, Pt, Ta, Ag로 이루어진 그룹에서 선택된 하나 이상의 금속 또는 그들의 합금으로 이루어지는 것이 바람직하다.
이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 병기하였다.
이제 본 발명의 일 실시예에 따른 인쇄회로기판 내장형 커패시터의 제조방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 3a 내지 도 3c는 본 발명의 일 실시예에 따른 인쇄회로기판 내장형 커패시터의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.
우선, 도 3a에 도시한 바와 같이 FR-4 등의 보강기재(111) 및 그 양면에 적층된 동박(112)으로 이루어진 CCL 기판(110)을 준비한다. 이때, 상기 보강기재(111)로는 FR-4 뿐만 아니라 인쇄회로기판의 용도에 따른 적절한 재질로 변경 가능하다. 본 실시예에 따른 상기 CCL 기판(110)은 내장형 커패시터에 있어서, 하부전극 역할을 한다.
한편, 상기 CCL 기판(110)의 표면 즉, 동박(112)의 표면은 그와 접하는 보강기재(111)의 재질 특성에 따른 표면 상태에 따라 돌출된 볼록 결함 및 움푹 패인 오목 결함 등과 같은 표면 결함을 가진다.
그러나, 이러한 표면 결함은, 내장형 커패시터의 누설 전류(leakage current)를 증가시켜 커패시터 내장형 인쇄회로기판의 특성 및 신뢰성을 저하시키고, 후술하는 유전층 및 상부전극 형성 공정 시, 이들의 결함 발생 요인으로 작용하여 제조 수율을 감소시킨다.
따라서, 상기 CCL 기판(110)의 표면 결함은 상술한 바와 같이, 내장형 커패시터의 특성 및 신뢰성에 매우 큰 영향을 미칠 뿐만 아니라, 제조 수율 또한 감소시키므로, 전반적인 인쇄회로기판 내장형 커패시터 제조 공정에 있어서, 제거되어야 한다.
이에 따라, 본 발명은 도 3b에 도시한 바와 같이, 상기 CCL 기판(110)의 동박(112) 표면을 평탄화한다. 이때, 상기 평탄화 공정으로는 기계 연마 또는 전해 연마 공정을 사용하는 것이 바람직하며, 연마 효율을 향상시키기 위해서는 기계 연마한 다음, 전해 연마 공정을 추가적으로 더 진행할 수 있다.
즉, 본 발명에 따르면, 상기 CCL 기판(110)의 표면을 평탄화하여 동박(112)의 표면 결함을 제거함으로써, 상기 표면 결함으로부터 발생하는 종래 기술의 문제점을 해결할 수 있다.
그런 다음, 도 3c에 도시한 바와 같이, 평탄화된 CCL 기판(110) 상에 유전층(120) 및 상부전극(130)을 순차적으로 형성한다.
상기 유전층(120)은, 높은 유전율을 가지는 세라믹 조성물을 ALD, PLD, CVD 등과 같은 다양한 박막 형성법을 통해 적층하여 형성한다. 이러한 세라믹 조성물로는 BZN, Al2O3, PZT, PLZT, PT, PMN, PMN-PT, BaTiO3, HfO2, SrTiO3 등이 있으며, 이는 반드시 이에 한정되는 것이 아니라 세라믹 조성물이 아니더라도 높은 유전율을 가지는 물질이면 모두 사용 가능하다.
상기 상부전극(130)은, 저온에서 형성 가능한 스퍼터(sputter)법, 증발(evaporation)법 및 무전해 도금법 등으로 형성 가능하며, 전극 물질로는, Cu, Ni, Al, Pt, Ta, Ag로 이루어진 그룹에서 선택된 하나 이상의 금속 또는 그들의 합금 등이 적용 가능하다.
그러면, 이하, 상기 CCL 기판의 동박 표면을 평탄화하기 위한 구체적인 방법에 대하여, 도 4 및 도 5를 참조하여 설명하기로 한다.
기계 연마 방법
우선, 표면 결함을 가지는 CCL 기판의 표면에 제1 세정 및 제1 건조 공정을 순차적으로 진행한다. 이때, 세정액으로는 순수(DI water)를 사용하는 것이 바람직하다.
그런 다음, 상기 제1 건조 공정이 진행된 CCL 기판의 표면을 표면 결함이 제거되는 시점까지 폴리에스테르 필름에 세라믹 입자들이 코팅된 연마 테잎을 사용하여 연마한다. 이때, 상기 세라믹 입자는, 20㎛ 이하의 크기를 가지는 것을 사용하는 것이 바람직하며, 더욱 바람직하게는 5㎛ 이하의 크기를 가지는 것이 바람직하다. 이는 상기 세라믹 입자의 크기가 크면 클수록 CCL 기판의 표면이 거칠게 연마되므로, 크기가 큰 세라믹 입자로 인해 CCL 기판의 표면에 흠집이 발생하는 것을 최소화하기 위함이다. 이와 같은 미세한 세라믹 입자로는 SiC 및 Al2O3 등이 있다.
그런 다음, 상기 평탄화된 CCL 기판의 표면에 제2 세정 및 제2 건조 공정을 순차적으로 진행한다.
즉, 상술한 바와 같이, 하부전극 역할을 하는 CCL 기판의 표면 결함을 기계 연마하여 제거한 다음, 그 위에 유전층 및 상부전극을 순차 형성하게 되면, 도 4에 도시한 바와 같이, 상부전극(130) 상에 CCL 기판의 표면 결함(도 2의 110 참조)이 돌출되지 않음을 알 수 있다. 여기서, 도 4는 본 발명의 기계 연마에 따라 평탄화된 CCL 기판을 사용하여 제조된 인쇄회로기판 내장형 커패시터의 효과를 설명하기 위해 나타낸 사진이다.
한편, 본 발명은 폴리에스테르 필름에 20㎛ 이하의 크기를 가지는 세라믹 입자들이 코팅된 제1 연마 테잎으로 제1 연마한 다음, 상기 제1 연마 테잎의 세라믹 입자보다 크기가 작은 세라믹 입자들이 코팅된 제2 연마 테잎으로 제2 연마함으로써, 세라믹 입자의 크기가 큰 제1 연마 테잎으로 인해 발생된 CCL 기판의 흠집을 이보다 작은 크기의 세라믹 입자를 가지는 제2 연마 테잎으로 완충시켜 CCL 기판의 표면에 발생하는 흠집을 최소화할 수도 있다.
전해 연마 방법
우선, 상기 기계 연마 방법과 마찬가지로 표면 결함을 가지는 CCL 기판의 표면에 제1 세정 및 제1 건조 공정을 순차적으로 진행한다.
그런 다음, 상기 제1 건조 공정이 진행된 CCL 기판을 인산, 황산, 염산, 질산, 붕산으로 이루어진 그룹에서 선택된 하나 또는 둘 이상의 조합으로 이루어진 전해액에 담궈 소정 기간 동안 전해 연마를 진행한다. 이때, 전해 연마하는 시간은 CCL 기판의 동박 특성 및 공정 조건에 따라 조절 가능하다.
또한, 상기 전해액의 pH는, 6 이상을 나타낼 경우 연마율이 낮아져서, 표면결함이 완전히 제거되기 어려우므로, 5 이하를 나타내는 것이 바람직하다.
특히, 본 발명에 따른 전해액은, CCL 기판의 동박이 부식되는 것을 방지하기 위하여 크롬산 또는 요소로 이루어진 첨가제를 더 포함하는 것이 바람직하다. 이때, 상기 첨가제는 전해액에 전체 전해액 대비 0.5wt% 미만의 함량으로 첨가하면, 첨가제의 기능인 동박의 부식 방지 역할을 거의 할 수 없으며, 1wt% 이상의 함량으로 첨가하면 1wt%의 함량이 첨가된 전해액과 동일한 효과를 가진다. 따라서, 상기 첨가제는 전체 전해액 대비 0.5wt% 내지 1wt% 인 것이 바람직하다.
또한, 상기 전해액의 전해 온도는 0℃ 내지 75℃의 범위를 가지는 것이 바람직하다. 이는 상기 전해액이 0℃ 미만일 경우에는 얼어버려 전해 연마가 어려우며, 75℃를 초과할 경우에는 전해 연마 속도가 증가하여 연마 동박 전면에 있어서 균일하게 진행하기 어려운 문제가 있기 때문이다.
상기 전해액의 전류 밀도 또한, 5 A/d㎡ 미만일 경우에는 전해 연마의 연마 특성이 거의 나타나지 않고, 50 A/d㎡ 를 초과할 경우에는 전해 연마 속도가 증가하여 연마 동박 전면에 있어서 균일하게 진행하기 어렵기 때문에 5 내지 50 A/d㎡ 의 범위를 가지는 것이 바람직하다.
그런 다음, 상기 평탄화된 CCL 기판의 표면에 제2 세정 공정을 진행한 다음 제2 건조 공정을 순차적으로 진행한다.
즉, 상술한 바와 같이, 하부전극 역할을 하는 CCL 기판의 표면 결함을 전해 연마하여 제거한 다음, 그 위에 유전층 및 상부전극을 순차 형성하게 되면, 도 5에 도시한 바와 같이, 상부전극(130) 상에 CCL 기판의 표면 결함(도 2의 110 참조)이 돌출되지 않음을 알 수 있다. 여기서, 도 5는 본 발명의 전해 연마에 따라 평탄화 된 CCL 기판을 사용하여 제조된 인쇄회로기판 내장형 커패시터의 효과를 설명하기 위해 나타낸 사진이다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
상기한 바와 같이, 본 발명은 하부전극으로 사용되는 CCL 기판의 표면 결함을 제거한 다음, 그 위에 유전층 및 상부전극을 순차적으로 형성함으로써, CCL 기판의 표면 결함으로 인해 발생하는 누설 전류의 발생을 방지할 수 있을 뿐만 아니라, 유전층의 형성 불량으로 인해 발생하는 하부전극과 상부전극의 단락 현상을 방지할 수 있다.
이에 따라, 본 발명은 인쇄회로기판 내장형 커패시터의 특성 및 신뢰성을 향상시킬 수 있을 뿐만 아니라 제조 수율을 또한 향상시킬 수 있는 효과가 있다.

Claims (19)

  1. 보강기재 및 그 양면에 적층된 동박으로 이루어진 CCL 기판을 준비하는 단계;
    상기 CCL 기판의 동박 표면을 평탄화하는 단계;
    상기 평탄화된 CCL 기판을 순차적으로 세정 및 건조하는 단계;
    상기 세정 및 건조된 동박 표면 상에 유전층을 형성하는 단계; 및
    상기 유전층 상에 상부전극을 형성하는 단계;
    를 포함하는 인쇄회로기판 내장형 커패시터의 제조방법.
  2. 제1항에 있어서,
    상기 CCL 기판의 동박 표면을 평탄화하는 단계 이전에 상기 CCL 기판을 순차적으로 세정 및 건조하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판 내장형 커패시터의 제조방법.
  3. 제1항에 있어서,
    상기 CCL 기판의 동박 표면을 평탄화하는 단계는, 기계 연마 또는 전해 연마 공정을 통해 진행하는 것을 특징으로 하는 인쇄회로기판 내장형 커패시터의 제조방법.
  4. 제1항에 있어서,
    상기 CCL 기판의 동박 표면을 평탄화하는 단계는, 기계 연마 및 전해 연마를 순차적으로 진행하는 것을 특징으로 하는 인쇄회로기판 내장형 커패시터의 제조방법.
  5. 제3항 또는 제4항에 있어서,
    상기 기계 연마는, 폴리에스테르 필름에 세라믹 입자들이 코팅된 연마 테잎을 사용하여 진행하는 것을 특징으로 하는 인쇄회로기판 내장형 커패시터의 제조방법.
  6. 제5항에 있어서,
    상기 세라믹 입자는, 20㎛ 크기를 가지는 것을 특징으로 하는 인쇄회로기판 내장형 커패시터의 제조방법.
  7. 제5항에 있어서,
    상기 세라믹 입자는, SiC 또는 Al2O3 인 것을 특징으로 하는 인쇄회로기판 내장형 커패시터의 제조방법.
  8. 제3항 또는 제4항에 있어서,
    상기 기계 연마는, 폴리에스테르 필름에 20㎛ 크기의 세라믹 입자들이 코팅된 제1 연마 테잎으로 제1 연마하는 단계와, 상기 제1 연마 테잎의 세라믹 입자보다 크기가 작은 세라믹 입자들이 코팅된 제2 연마 테잎으로 제2 연마하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 내장형 커패시터의 제조방법.
  9. 삭제
  10. 제8항에 있어서,
    상기 세라믹 입자는, SiC 또는 Al2O3 인 것을 특징으로 하는 인쇄회로기판 내장형 커패시터의 제조방법.
  11. 제3항 또는 제4항에 있어서,
    상기 전해 연마는, 인산, 황산, 염산, 질산, 붕산으로 이루어진 그룹에서 선택된 하나 또는 둘 이상의 조합으로 이루어진 전해액을 사용하여 진행하는 것을 특징으로 하는 인쇄회로기판 내장형 커패시터의 제조방법.
  12. 제11항에 있어서,
    상기 전해액은, 5pH를 나타내는 것을 특징으로 하는 인쇄회로기판 내장형 커패시터의 제조방법.
  13. 제11항에 있어서,
    상기 전해액은, 크롬산 또는 요소로 이루어진 첨가제를 더 포함하는 것을 특징으로 하는 인쇄회로기판 내장형 커패시터의 제조방법.
  14. 제13항에 있어서,
    상기 첨가제는, 전체 전해액 대비 0.5wt% 내지 1wt% 의 함량으로 첨가하는 것을 특징으로 하는 인쇄회로기판 내장형 커패시터의 제조방법.
  15. 제11항에 있어서,
    상기 전해액의 전해 온도는, 0℃ 내지 75℃의 온도 범위를 가지는 것을 특징으로 하는 인쇄회로기판 내장형 커패시터의 제조방법.
  16. 제11항에 있어서,
    상기 전해액의 전류 밀도는, 5 내지 50 A/d㎡의 밀도 범위를 가지는 것을 특징으로 하는 인쇄회로기판 내장형 커패시터의 제조방법.
  17. 제1항에 있어서,
    상기 유전층은, 세라믹 조성물로 이루어진 것을 특징으로 하는 인쇄회로기판 내장형 커패시터의 제조방법.
  18. 제17항에 있어서,
    상기 세라믹 조성물은, BZN, Al2O3, PZT, PLZT, PT, PMN, PMN-PT, BaTiO3, HfO2, SrTiO3로 이루어진 그룹에서 선택된 어느 하나의 세라믹 조성물로 이루어진 것을 특징으로 하는 인쇄회로기판 내장형 커패시터의 제조방법.
  19. 제1항에 있어서,
    상기 상부전극은, Cu, Ni, Al, Pt, Ta, Ag로 이루어진 그룹에서 선택된 하나 이상의 금속 또는 그들의 합금으로 이루어진 것을 특징으로 하는 인쇄회로기판 내장형 커패시터의 제조방법.
KR1020060031099A 2006-04-05 2006-04-05 인쇄회로기판 내장형 커패시터의 제조방법 KR100793916B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060031099A KR100793916B1 (ko) 2006-04-05 2006-04-05 인쇄회로기판 내장형 커패시터의 제조방법
JP2007096291A JP2007281466A (ja) 2006-04-05 2007-04-02 プリント回路基板内蔵型キャパシタの製造方法
US11/730,979 US7736397B2 (en) 2006-04-05 2007-04-05 Method for manufacturing capacitor embedded in PCB
CNA2007100937372A CN101052276A (zh) 2006-04-05 2007-04-05 用于制造嵌入印刷电路板的电容器的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060031099A KR100793916B1 (ko) 2006-04-05 2006-04-05 인쇄회로기판 내장형 커패시터의 제조방법

Publications (2)

Publication Number Publication Date
KR20070099828A KR20070099828A (ko) 2007-10-10
KR100793916B1 true KR100793916B1 (ko) 2008-01-15

Family

ID=38573535

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060031099A KR100793916B1 (ko) 2006-04-05 2006-04-05 인쇄회로기판 내장형 커패시터의 제조방법

Country Status (4)

Country Link
US (1) US7736397B2 (ko)
JP (1) JP2007281466A (ko)
KR (1) KR100793916B1 (ko)
CN (1) CN101052276A (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009076985A1 (en) * 2007-12-17 2009-06-25 Imerys Services Ceramic honeycomb structures
US8071066B1 (en) 2008-02-13 2011-12-06 Laor Consulting, LLC Method and apparatus for improving the quality of diamonds and other gemstones
US20100123993A1 (en) * 2008-02-13 2010-05-20 Herzel Laor Atomic layer deposition process for manufacture of battery electrodes, capacitors, resistors, and catalyzers
TWI387417B (zh) 2008-08-29 2013-02-21 Ind Tech Res Inst 電路板結構及其製作方法
US8717773B2 (en) 2011-03-04 2014-05-06 General Electric Company Multi-plate board embedded capacitor and methods for fabricating the same
JP5757163B2 (ja) * 2011-06-02 2015-07-29 ソニー株式会社 多層配線基板およびその製造方法、並びに半導体装置
GB2501872B8 (en) * 2012-05-03 2022-08-17 Dyson Technology Ltd Coated Structured Surfaces
US10256178B2 (en) 2016-09-06 2019-04-09 Fairchild Semiconductor Corporation Vertical and horizontal circuit assemblies
US10319670B2 (en) 2017-10-20 2019-06-11 Semiconductor Components Industries, Llc Package including multiple semiconductor devices
US10553517B2 (en) 2018-01-18 2020-02-04 Semiconductor Components Industries, Llc High power module semiconductor package with multiple submodules
US10438877B1 (en) 2018-03-13 2019-10-08 Semiconductor Components Industries, Llc Multi-chip packages with stabilized die pads
US11075137B2 (en) 2018-05-02 2021-07-27 Semiconductor Components Industries, Llc High power module package structures
US10991670B2 (en) 2018-09-28 2021-04-27 Semiconductor Components Industries, Llc Semiconductor device assemblies including spacer with embedded semiconductor die

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340767A (ja) 1999-05-31 2000-12-08 Sharp Corp 半導体メモリ素子の製造方法
KR20010008257A (ko) * 2000-11-18 2001-02-05 유장근 인쇄판용 알루미늄의 자동화 표면 처리 장치
JP2002337025A (ja) 2001-03-16 2002-11-26 Ebara Corp 研磨液及び研磨方法
JP2003059870A (ja) 2001-08-10 2003-02-28 Hitachi Chem Co Ltd Ｃｍｐ用パッド及びそれを用いた基板の研磨方法
KR20030043234A (ko) * 2001-11-27 2003-06-02 삼성전자주식회사 화학적 기계적 연마 장치
JP2004363191A (ja) 2003-06-02 2004-12-24 Toshiba Corp 有機膜用化学的機械的研磨スラリー、有機膜の化学的機械的研磨方法および半導体装置の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6145262A (ja) * 1984-08-09 1986-03-05 Fuji Xerox Co Ltd 複写機の用紙剥離装置
JPS62241671A (ja) * 1986-04-14 1987-10-22 Fuji Photo Film Co Ltd 研磨テ−プ
US5785789A (en) * 1993-03-18 1998-07-28 Digital Equipment Corporation Low dielectric constant microsphere filled layers for multilayer electrical structures
US5765279A (en) * 1995-05-22 1998-06-16 Fujitsu Limited Methods of manufacturing power supply distribution structures for multichip modules
JPH10280170A (ja) * 1997-04-11 1998-10-20 Omron Corp エッチングマスクの形成方法及び装置
JPH11214853A (ja) * 1997-11-21 1999-08-06 Sony Corp 配線板の製造方法
US6056864A (en) * 1998-10-13 2000-05-02 Advanced Micro Devices, Inc. Electropolishing copper film to enhance CMP throughput
JP3838827B2 (ja) * 1999-10-05 2006-10-25 新光電気工業株式会社 薄膜コンデンサ素子及びプリント回路基板の製造方法
DE10037446A1 (de) * 2000-07-26 2002-02-14 Infineon Technologies Ag Verfahren zum Aufbringen von Justiermarken auf einer Halbleiterscheibe
US6541137B1 (en) * 2000-07-31 2003-04-01 Motorola, Inc. Multi-layer conductor-dielectric oxide structure
US6696358B2 (en) * 2001-01-23 2004-02-24 Honeywell International Inc. Viscous protective overlayers for planarization of integrated circuits
JP2003173929A (ja) * 2001-09-26 2003-06-20 Mitsui Mining & Smelting Co Ltd キャパシタ層形成用の積層板及びその製造方法
US6819540B2 (en) * 2001-11-26 2004-11-16 Shipley Company, L.L.C. Dielectric structure
JP4078873B2 (ja) * 2002-04-23 2008-04-23 ソニー株式会社 電解研磨液、銅の電解研磨方法、及び半導体装置の製造方法
EP1563952B1 (en) * 2002-11-06 2013-06-26 Nomura Plating Co., Ltd Surface treatment method for vacuum vessel or pipe
KR100559933B1 (ko) 2002-11-29 2006-03-13 엘에스전선 주식회사 저조도 동박의 전해연마방법 및 전해연마장치와 동박
KR100455890B1 (ko) 2002-12-24 2004-11-06 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조 방법
JP2005226139A (ja) * 2004-02-13 2005-08-25 Mitsui Mining & Smelting Co Ltd 表面平滑化銅箔及びその製造方法
KR100867038B1 (ko) * 2005-03-02 2008-11-04 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340767A (ja) 1999-05-31 2000-12-08 Sharp Corp 半導体メモリ素子の製造方法
KR20010008257A (ko) * 2000-11-18 2001-02-05 유장근 인쇄판용 알루미늄의 자동화 표면 처리 장치
JP2002337025A (ja) 2001-03-16 2002-11-26 Ebara Corp 研磨液及び研磨方法
JP2003059870A (ja) 2001-08-10 2003-02-28 Hitachi Chem Co Ltd Ｃｍｐ用パッド及びそれを用いた基板の研磨方法
KR20030043234A (ko) * 2001-11-27 2003-06-02 삼성전자주식회사 화학적 기계적 연마 장치
JP2004363191A (ja) 2003-06-02 2004-12-24 Toshiba Corp 有機膜用化学的機械的研磨スラリー、有機膜の化学的機械的研磨方法および半導体装置の製造方法

Also Published As

Publication number Publication date
KR20070099828A (ko) 2007-10-10
CN101052276A (zh) 2007-10-10
JP2007281466A (ja) 2007-10-25
US20070234539A1 (en) 2007-10-11
US7736397B2 (en) 2010-06-15

Similar Documents

Publication Publication Date Title
KR100793916B1 (ko) 인쇄회로기판 내장형 커패시터의 제조방법
TWI302159B (ko)
US7056800B2 (en) Printed circuit embedded capacitors
US20130208401A1 (en) Electronic component and method for manufacturing electronic component
KR100834515B1 (ko) 금속 나노입자 에어로졸을 이용한 포토레지스트 적층기판의형성방법, 절연기판의 도금방법, 회로기판의 금속층의표면처리방법 및 적층 세라믹 콘덴서의 제조방법
US8482899B2 (en) Electronic component including protruding mounting surface regions and method for manufacturing the same
JP4708407B2 (ja) キャパシタ内蔵型印刷回路基板及びその製造方法
JP2012028456A (ja) セラミック電子部品の製造方法、セラミック電子部品及び配線基板
KR100844258B1 (ko) 커패시터층 형성재 및 커패시터층 형성재를 이용하여얻어지는 내장 커패시터 회로를 구비하는 프린트 배선판
KR100861618B1 (ko) 내장형 캐패시터의 공차 향상을 위한 인쇄회로기판 및 그제조방법
TWI294133B (en) Thick-film capacitors, embedding thick-film capacitors inside printed circuit boards, and methods of forming such capacitors and printed circuit boards
US7193838B2 (en) Printed circuit dielectric foil and embedded capacitors
JP2022085195A (ja) セラミック電子部品、実装基板およびセラミック電子部品の製造方法
JP4184407B2 (ja) 回路板用剥離性箔
JP2001267751A (ja) コンデンサ内蔵基板およびその製造方法
JPH06168845A (ja) チップ形積層フィルムコンデンサ
JP2009295925A (ja) トレンチ型コンデンサ及びその製造方法
US11961680B2 (en) Ceramic electronic component without external electrodes on top surface, substrate arrangement including the same, and method of manufacturing such ceramic electronic component
CN115668419A (zh) 用于堆叠和嵌入的平坦的高密度铝电容器
JP3916492B2 (ja) グラビア印刷用版及び積層電子部品の製造方法
JP2020123668A (ja) 薄膜積層電子部品
JP2006179741A (ja) 電子部品及びその製造方法、電子部品付き配線基板
JP2020123667A (ja) 薄膜積層電子部品
JP2008166388A (ja) 電極回路付キャパシタ層形成材の製造方法
JP2006179744A (ja) 電子部品及びその製造方法、電子部品付き配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee