JPH11214853A - 配線板の製造方法 - Google Patents
配線板の製造方法Info
- Publication number
- JPH11214853A JPH11214853A JP9323469A JP32346997A JPH11214853A JP H11214853 A JPH11214853 A JP H11214853A JP 9323469 A JP9323469 A JP 9323469A JP 32346997 A JP32346997 A JP 32346997A JP H11214853 A JPH11214853 A JP H11214853A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- layers
- conductor
- wiring board
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】本発明は、電気的特性の安定した高容量のコン
デンサを形成することができる配線板の製造方法を実現
しようとするものである。 【解決手段】配線板の製造方法において、絶縁基板の一
面に所定パターンの導体層を積層形成する第１の工程
と、導体層の表面を平坦化する第２の工程と、導体層の
所定電極上に高誘電体材料からなる高誘電体層を積層形
成する第３の工程と、高誘電体層上に電極材料からなる
電極層を積層形成する第４の工程とを設けるようにした
ことにより、絶縁基板の一面に、表面が平坦化された導
体層の電極と、高誘電体層と、電極層とを順次積層して
なる高容量のコンデンサを形成することができ、かくし
て電気的特性の安定した高容量のコンデンサを形成する
ことができる配線板の製造方法を実現できる。
デンサを形成することができる配線板の製造方法を実現
しようとするものである。 【解決手段】配線板の製造方法において、絶縁基板の一
面に所定パターンの導体層を積層形成する第１の工程
と、導体層の表面を平坦化する第２の工程と、導体層の
所定電極上に高誘電体材料からなる高誘電体層を積層形
成する第３の工程と、高誘電体層上に電極材料からなる
電極層を積層形成する第４の工程とを設けるようにした
ことにより、絶縁基板の一面に、表面が平坦化された導
体層の電極と、高誘電体層と、電極層とを順次積層して
なる高容量のコンデンサを形成することができ、かくし
て電気的特性の安定した高容量のコンデンサを形成する
ことができる配線板の製造方法を実現できる。
Description
【０００１】
【目次】以下の順序で本発明を説明する。
【０００２】発明の属する技術分野 従来の技術（図６） 発明が解決しようとする課題 課題を解決するための手段 発明の実施の形態 （１）本実施の形態による多層セラミツク配線板の構成
（図１及び図２） （２）本実施の形態による多層セラミツク配線板の製造
手順（図３（Ａ）〜図５（Ｃ）） （３）本実施例の形態の動作及び効果 （４）他の実施の形態 発明の効果
（図１及び図２） （２）本実施の形態による多層セラミツク配線板の製造
手順（図３（Ａ）〜図５（Ｃ）） （３）本実施例の形態の動作及び効果 （４）他の実施の形態 発明の効果
【０００３】
【発明の属する技術分野】本発明は配線板の製造方法に
関し、例えば多層セラミツク配線板に適用して好適なも
のである。
関し、例えば多層セラミツク配線板に適用して好適なも
のである。
【０００４】
【従来の技術】従来、多層セラミツク配線板として図６
のように構成されたものがある。かかる構成の多層セラ
ミツク配線板１においては、ガラスセラミツク基板２Ａ
〜２Ｆの一面に所望パターンの導体層（配線パターン）
３Ａ〜３Ｉを形成すると共に、当該ガラスセラミツク基
板２Ａ〜２Ｆを必要に応じて誘電体からなる誘電体シー
ト４Ａ、４Ｂを介在させながら複数枚重ね合わせて焼き
固めることにより形成されている。
のように構成されたものがある。かかる構成の多層セラ
ミツク配線板１においては、ガラスセラミツク基板２Ａ
〜２Ｆの一面に所望パターンの導体層（配線パターン）
３Ａ〜３Ｉを形成すると共に、当該ガラスセラミツク基
板２Ａ〜２Ｆを必要に応じて誘電体からなる誘電体シー
ト４Ａ、４Ｂを介在させながら複数枚重ね合わせて焼き
固めることにより形成されている。
【０００５】この場合所定の導体層３Ｂ〜３Ｈには、所
定の電極間を導通接続するように抵抗材料が印刷される
ことにより抵抗体５Ａ、５Ｂが形成されると共に、誘電
体シート４Ａ、４Ｂを挟む導体層３Ｂ及び３Ｃ、３Ｆ及
び３Ｇにはそれぞれ誘電体シート４Ａ、４Ｂを介して対
向するように電極３ＢＸ及び３ＣＸ、３ＦＸ及び３ＧＸ
が設けられることによりこれら各電極３ＢＸ及び３Ｃ
Ｘ、３ＦＸ及び３ＧＸと、誘電体シート４Ａ、４Ｂとで
なるコンデンサ６Ａ、６Ｂが形成されている。
定の電極間を導通接続するように抵抗材料が印刷される
ことにより抵抗体５Ａ、５Ｂが形成されると共に、誘電
体シート４Ａ、４Ｂを挟む導体層３Ｂ及び３Ｃ、３Ｆ及
び３Ｇにはそれぞれ誘電体シート４Ａ、４Ｂを介して対
向するように電極３ＢＸ及び３ＣＸ、３ＦＸ及び３ＧＸ
が設けられることによりこれら各電極３ＢＸ及び３Ｃ
Ｘ、３ＦＸ及び３ＧＸと、誘電体シート４Ａ、４Ｂとで
なるコンデンサ６Ａ、６Ｂが形成されている。
【０００６】これによりこの種の多層セラミツク配線板
１においては、上述のように抵抗体５Ａ、５Ｂ及びコン
デンサ６Ａ、６Ｂを内蔵する分、表面上に実装する抵抗
体及びコンデンサ数を低減することができ、その分当該
表面を有効に利用し得るようになされている。
１においては、上述のように抵抗体５Ａ、５Ｂ及びコン
デンサ６Ａ、６Ｂを内蔵する分、表面上に実装する抵抗
体及びコンデンサ数を低減することができ、その分当該
表面を有効に利用し得るようになされている。
【０００７】
【発明が解決しようとする課題】ところでコンデンサの
容量は、電極間距離に反比例し、かつ電極間に配設され
た誘電体の誘電率に正比例する。
容量は、電極間距離に反比例し、かつ電極間に配設され
た誘電体の誘電率に正比例する。
【０００８】ところがかかる多層セラミツク配線板１で
は、誘電体シート４Ａ、４Ｂの取り扱い上の関係や、膨
張係数及び収縮率等の問題から誘電体シート４Ａ、４Ｂ
としてアルミナを材料とする厚さ12.5〜 100〔μｍ〕程
度で比誘電率が５〜６程度のものが用いられており、こ
のため内部に高容量のコンデンサを形成できない問題が
あつた。
は、誘電体シート４Ａ、４Ｂの取り扱い上の関係や、膨
張係数及び収縮率等の問題から誘電体シート４Ａ、４Ｂ
としてアルミナを材料とする厚さ12.5〜 100〔μｍ〕程
度で比誘電率が５〜６程度のものが用いられており、こ
のため内部に高容量のコンデンサを形成できない問題が
あつた。
【０００９】実際上、誘電体シート４Ａ、４Ｂとして厚
さ50〔μｍ〕、誘電率７のアルミナ薄板を用いた場合、
得られる容量値は単位面積当たり1.24〔pF/mm2〕程度で
あり、小型製品において使用可能な誘電体コンデンサの
１個当たりの実用的面積は常識的に0.1 〜３〔mm〕角程
度であることから、これら誘電体コンデンサの１個当た
りの容量は0.01〜10〔pF〕程度となる。
さ50〔μｍ〕、誘電率７のアルミナ薄板を用いた場合、
得られる容量値は単位面積当たり1.24〔pF/mm2〕程度で
あり、小型製品において使用可能な誘電体コンデンサの
１個当たりの実用的面積は常識的に0.1 〜３〔mm〕角程
度であることから、これら誘電体コンデンサの１個当た
りの容量は0.01〜10〔pF〕程度となる。
【００１０】そして例えば電話機では、ベースバンド用
の回路ブロツク（ＢＢブロツク）及び高周波用の回路ブ
ロツク（ＲＦブロツク）に用いられる各コンデンサの容
量値は1.0 〜1000000 〔pF〕程度であり、このため上述
のような容量値が0.01〜10〔pF〕程度の誘電体コンデン
サを適用するのは非常に困難であつた。
の回路ブロツク（ＢＢブロツク）及び高周波用の回路ブ
ロツク（ＲＦブロツク）に用いられる各コンデンサの容
量値は1.0 〜1000000 〔pF〕程度であり、このため上述
のような容量値が0.01〜10〔pF〕程度の誘電体コンデン
サを適用するのは非常に困難であつた。
【００１１】このため誘電体シート４Ａ、４Ｂの板厚を
薄くしたり、又は誘電体シート４Ａ、４Ｂの誘電率を高
くすることができれば、シート形状の高誘電体コンデン
サでも適用し得ると考えられるが、実際上、従来の作製
工程では薄型化に限界が生じることや、高誘電率の材料
が常に最適な熱膨張係数を有するとは限らないため自由
な材料選定ができず、この結果誘電体シート４Ａ、４Ｂ
の薄型化又は誘電率の向上を実現するのは非常に困難で
あつた。
薄くしたり、又は誘電体シート４Ａ、４Ｂの誘電率を高
くすることができれば、シート形状の高誘電体コンデン
サでも適用し得ると考えられるが、実際上、従来の作製
工程では薄型化に限界が生じることや、高誘電率の材料
が常に最適な熱膨張係数を有するとは限らないため自由
な材料選定ができず、この結果誘電体シート４Ａ、４Ｂ
の薄型化又は誘電率の向上を実現するのは非常に困難で
あつた。
【００１２】従つて例えば多層セラミツク配線板におい
て、その内部に電気的特性の安定した高容量のコンデン
サを形成することができれば、その表面上に実装するコ
ンデンサ数を低減し又は０にすることができる分、コン
デンサを実装するために必要な実装面積を省略して多層
セラミツク配線板全体として小型化することができる。
て、その内部に電気的特性の安定した高容量のコンデン
サを形成することができれば、その表面上に実装するコ
ンデンサ数を低減し又は０にすることができる分、コン
デンサを実装するために必要な実装面積を省略して多層
セラミツク配線板全体として小型化することができる。
【００１３】本発明は以上の点を考慮してなされたもの
で、電気的特性の安定した高容量のコンデンサを形成す
ることができる配線板の製造方法を提案しようとするも
のである。
で、電気的特性の安定した高容量のコンデンサを形成す
ることができる配線板の製造方法を提案しようとするも
のである。
【００１４】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、絶縁基板の一面に所定パターンの
導体層を積層形成する第１の工程と、導体層の表面を平
坦化する第２の工程と、導体層の所定電極上に高誘電体
材料からなる高誘電体層を積層形成する第３の工程と、
高誘電体層上に電極材料からなる電極層を積層形成する
第４の工程とを設けるようにする。
め本発明においては、絶縁基板の一面に所定パターンの
導体層を積層形成する第１の工程と、導体層の表面を平
坦化する第２の工程と、導体層の所定電極上に高誘電体
材料からなる高誘電体層を積層形成する第３の工程と、
高誘電体層上に電極材料からなる電極層を積層形成する
第４の工程とを設けるようにする。
【００１５】この結果、絶縁基板の一面に、表面が平坦
化された導体層の電極と、高誘電体層と、電極層とを順
次積層してなる高容量のコンデンサを形成することがで
き、当該コンデンサ内の高誘電体層には凹凸による電界
集中が生じることがないため、高誘電体層が電気的絶縁
耐圧性の低下によつて絶縁破壊すると共にリーク電流が
発生するのを回避することができる。
化された導体層の電極と、高誘電体層と、電極層とを順
次積層してなる高容量のコンデンサを形成することがで
き、当該コンデンサ内の高誘電体層には凹凸による電界
集中が生じることがないため、高誘電体層が電気的絶縁
耐圧性の低下によつて絶縁破壊すると共にリーク電流が
発生するのを回避することができる。
【００１６】
【発明の実施の形態】以下図面について、本発明の一実
施の形態を詳述する。
施の形態を詳述する。
【００１７】（１）本実施の形態による多層セラミツク
配線板の構成 図１において、１０は全体として本実施の形態による多
層セラミツク配線板を示し、ガラスセラミツク基板１１
Ａ〜１１Ｄの一面側に所望パターンの導体層１２Ａ〜１
２Ｆを形成すると共に、当該ガラスセラミツク基板１１
Ａ〜１１Ｄを必要に応じて誘電体からなる誘電体シート
１３を介在させながら複数枚重ね合わせて焼き固めるこ
とにより形成されている。
配線板の構成 図１において、１０は全体として本実施の形態による多
層セラミツク配線板を示し、ガラスセラミツク基板１１
Ａ〜１１Ｄの一面側に所望パターンの導体層１２Ａ〜１
２Ｆを形成すると共に、当該ガラスセラミツク基板１１
Ａ〜１１Ｄを必要に応じて誘電体からなる誘電体シート
１３を介在させながら複数枚重ね合わせて焼き固めるこ
とにより形成されている。
【００１８】また最上層のガラスセラミツク基板１１Ａ
の表面上にはポリイミド樹脂材又はエポキシ樹脂材から
なる絶縁体層１４が積層形成され、当該絶縁体層１４上
には金等の所望の電極材料からなる所望パターンの導体
層１７が外部電極として形成されている。
の表面上にはポリイミド樹脂材又はエポキシ樹脂材から
なる絶縁体層１４が積層形成され、当該絶縁体層１４上
には金等の所望の電極材料からなる所望パターンの導体
層１７が外部電極として形成されている。
【００１９】この場合各ガラスセラミツク基板１１Ａ〜
１１Ｄ及び絶縁体層１４の所定位置にはそれぞれ隣接す
る導体層１２Ａ〜１２Ｆ間を導通接続する導通路１５Ａ
〜１５Ｇが設けられると共に、一部の導体層１２Ａ、１
２Ｂには所定の電極間に抵抗材料が印刷されることによ
り抵抗体１６Ａ〜１６Ｃが設けられている。
１１Ｄ及び絶縁体層１４の所定位置にはそれぞれ隣接す
る導体層１２Ａ〜１２Ｆ間を導通接続する導通路１５Ａ
〜１５Ｇが設けられると共に、一部の導体層１２Ａ、１
２Ｂには所定の電極間に抵抗材料が印刷されることによ
り抵抗体１６Ａ〜１６Ｃが設けられている。
【００２０】また最下層のガラスセラミツク基板１１Ｄ
上に設けられた導体層１２Ｆには、バリアメタル層（図
示せず）を介して金等の所望の電極材料からなる導体層
１８が外部電極として積層形成されている。
上に設けられた導体層１２Ｆには、バリアメタル層（図
示せず）を介して金等の所望の電極材料からなる導体層
１８が外部電極として積層形成されている。
【００２１】さらに最上層のガラスセラミツク基板１１
Ａ上に設けられた導体層１２Ａには、薄膜形成プロセス
を用いてコンデンサ１９が設けられ、絶縁体層１４上に
形成された導体層１７と導通路１５Ｈを介して導通接続
されている。
Ａ上に設けられた導体層１２Ａには、薄膜形成プロセス
を用いてコンデンサ１９が設けられ、絶縁体層１４上に
形成された導体層１７と導通路１５Ｈを介して導通接続
されている。
【００２２】実際上このコンデンサ１９においては、図
２に示すように、最上層のガラスセラミツク基板１１Ａ
上に設けられた導体層１２Ａ上に銅及び酸素の拡散防止
のためのバリアメタル層２０が形成されると共に、当該
バリアメタル層２０上に高誘電体材料からなる高誘電体
層２１が積層形成され、当該高誘電体層２１上に金等の
電極材料からなる上部電極層２２が積層形成されること
により構成されている。
２に示すように、最上層のガラスセラミツク基板１１Ａ
上に設けられた導体層１２Ａ上に銅及び酸素の拡散防止
のためのバリアメタル層２０が形成されると共に、当該
バリアメタル層２０上に高誘電体材料からなる高誘電体
層２１が積層形成され、当該高誘電体層２１上に金等の
電極材料からなる上部電極層２２が積層形成されること
により構成されている。
【００２３】この場合高誘電体層２１は、タンタルオキ
サイド（比誘電率20〜25）や、バリウムチタンオキサイ
ド（BaTiO3、比誘電率2000）又はストロンチウムチタン
オキサイド（SrTiO3、比誘電率150 〜200 ）等の高誘電
体材料を、印刷、スピンコート、スパツタ又はＣＶＤ
（Chemical Vapor Deposition ）等の手法を用いてバリ
アメタル層２０上に例えば 100〜5000〔Å〕程度の膜厚
で供給することにより形成されている。
サイド（比誘電率20〜25）や、バリウムチタンオキサイ
ド（BaTiO3、比誘電率2000）又はストロンチウムチタン
オキサイド（SrTiO3、比誘電率150 〜200 ）等の高誘電
体材料を、印刷、スピンコート、スパツタ又はＣＶＤ
（Chemical Vapor Deposition ）等の手法を用いてバリ
アメタル層２０上に例えば 100〜5000〔Å〕程度の膜厚
で供給することにより形成されている。
【００２４】これによりこの多層セラミツク配線板１０
においては、高誘電体層２１を形成する高誘電体材料
や、当該高誘電体層２１の膜厚などを選択することによ
つて、高容量のかつ所望容量のコンデンサを内部に設け
ることができるようになされている。
においては、高誘電体層２１を形成する高誘電体材料
や、当該高誘電体層２１の膜厚などを選択することによ
つて、高容量のかつ所望容量のコンデンサを内部に設け
ることができるようになされている。
【００２５】かかる構成に加え、この多層セラミツク配
線板１０の場合、絶縁体層１４及び最下層のガラスセラ
ミツク基板１１Ｄにはそれぞれレジスト２５及び２６が
塗布されている。
線板１０の場合、絶縁体層１４及び最下層のガラスセラ
ミツク基板１１Ｄにはそれぞれレジスト２５及び２６が
塗布されている。
【００２６】（２）本実施の形態による多層セラミツク
配線板の製造手順 ここでこのような多層セラミツク配線板１０は、図３
（Ａ）〜図５（Ｃ）に示す以下の手順により製造するこ
とができる。
配線板の製造手順 ここでこのような多層セラミツク配線板１０は、図３
（Ａ）〜図５（Ｃ）に示す以下の手順により製造するこ
とができる。
【００２７】すなわち、まずアルミナ、ホウケイ酸化物
及びシリコン酸化物等のセラミツク材料粉末（粉体の平
均粒径は約５〔μｍ〕）を混合し、水又はアルコール等
の溶剤、及びメタクリル酸ブチル等の有機バインダを加
えて練り合わせた後、かくして得られた混練体を延ばし
て薄板（例えば厚さ12〜 200〔μｍ〕、縦横５〜 200
〔cm〕）を形成する。
及びシリコン酸化物等のセラミツク材料粉末（粉体の平
均粒径は約５〔μｍ〕）を混合し、水又はアルコール等
の溶剤、及びメタクリル酸ブチル等の有機バインダを加
えて練り合わせた後、かくして得られた混練体を延ばし
て薄板（例えば厚さ12〜 200〔μｍ〕、縦横５〜 200
〔cm〕）を形成する。
【００２８】次いでこの薄板を数十〜数百度（50〜 400
〔℃〕程度）に加熱して溶媒の大半を蒸発させることに
よりある程度の強度を有する図３（Ａ）に示すようなガ
ラスセラミツク基板１１Ａ〜１１Ｄを形成した後、図３
（Ｂ）に示すように、このガラスセラミツク基板１１Ａ
〜１１Ｄの一面又は両面に金、銅、白金若しくはタング
ステンの単体又は化合物でなる導電材料を含む溶液を用
いて所望パターンの導体層１２Ａ〜１２Ｆをそれぞれ形
成する。
〔℃〕程度）に加熱して溶媒の大半を蒸発させることに
よりある程度の強度を有する図３（Ａ）に示すようなガ
ラスセラミツク基板１１Ａ〜１１Ｄを形成した後、図３
（Ｂ）に示すように、このガラスセラミツク基板１１Ａ
〜１１Ｄの一面又は両面に金、銅、白金若しくはタング
ステンの単体又は化合物でなる導電材料を含む溶液を用
いて所望パターンの導体層１２Ａ〜１２Ｆをそれぞれ形
成する。
【００２９】この場合各導体層１２Ａ〜１２Ｆは、印刷
又はスピンコート等の手法を用いて線幅10〜1000〔μ
ｍ〕程度、厚さ0.1 〜50〔μｍ〕程度の配線パターンを
形成した後、数十〜数百度（50〜 400〔℃〕程度）に加
熱して溶媒の大半を蒸発させることにより形成すること
ができる。
又はスピンコート等の手法を用いて線幅10〜1000〔μ
ｍ〕程度、厚さ0.1 〜50〔μｍ〕程度の配線パターンを
形成した後、数十〜数百度（50〜 400〔℃〕程度）に加
熱して溶媒の大半を蒸発させることにより形成すること
ができる。
【００３０】ところで通常、約数十〔μｍ〕の厚みを有
する導体層１２Ａ〜１２Ｆの表面上には、約数〔μｍ〕
の大きさからなる複数の凸凹（図示せず）が全体に亘つ
て形成されている。そこで図４（Ａ）に示すように、導
体層１２Ａ〜１２Ｆのうち最上層となる導体層１２Ａ
を、他の導体層１２Ｂ〜１２Ｆよりも、その表面１２Ａ
Ｘ上に形成された凸凹１２ＡＴ分の高さに応じて数〔μ
ｍ〕程度厚めに形成しておくようにする。
する導体層１２Ａ〜１２Ｆの表面上には、約数〔μｍ〕
の大きさからなる複数の凸凹（図示せず）が全体に亘つ
て形成されている。そこで図４（Ａ）に示すように、導
体層１２Ａ〜１２Ｆのうち最上層となる導体層１２Ａ
を、他の導体層１２Ｂ〜１２Ｆよりも、その表面１２Ａ
Ｘ上に形成された凸凹１２ＡＴ分の高さに応じて数〔μ
ｍ〕程度厚めに形成しておくようにする。
【００３１】そしてこのような手順により所望のパター
ンの導体層１２Ａが形成されてなるガラスセラミツク基
板１１Ａを作製すると共に、所望のパターンの導体層１
２Ｂ〜１２Ｆが形成されてなるガラスセラミツク基板１
１Ｂ〜１１Ｄを所望する層数枚分だけ作製することがで
きる。
ンの導体層１２Ａが形成されてなるガラスセラミツク基
板１１Ａを作製すると共に、所望のパターンの導体層１
２Ｂ〜１２Ｆが形成されてなるガラスセラミツク基板１
１Ｂ〜１１Ｄを所望する層数枚分だけ作製することがで
きる。
【００３２】続いて図３（Ｃ）に示すように、上述のよ
うにして作製したこれら各セラミツク基板１１Ａ〜１１
Ｄの所定位置にパンチ等で穴を穿設し、この後この穴を
導電性材料で埋めることにより所定の導体層１２Ａ〜１
２Ｆ間を導通接続する導通路１５Ａ〜１５Ｇを形成す
る。
うにして作製したこれら各セラミツク基板１１Ａ〜１１
Ｄの所定位置にパンチ等で穴を穿設し、この後この穴を
導電性材料で埋めることにより所定の導体層１２Ａ〜１
２Ｆ間を導通接続する導通路１５Ａ〜１５Ｇを形成す
る。
【００３３】さらにこの後これら各セラミツク基板１１
Ａ〜１１Ｄを位置決めした状態で重ね合わせた後、これ
らセラミツク基板１１Ａ〜１１Ｄを位置がずれないよう
に押さえながら数百度（400 〜1300〔℃〕）に加熱して
溶媒を蒸発させ、さらにセラミツク材料の硬化、導電性
材料の抵抗値低下、抵抗体薄膜の抵抗値の安定化を行う
ことにより、図３（Ｄ）に示すような多層セラミツク配
線板３０を形成する。なお加熱処理は、水素を含む還元
性雰囲気又は窒素等の不活性雰囲気のもとに行うように
する。
Ａ〜１１Ｄを位置決めした状態で重ね合わせた後、これ
らセラミツク基板１１Ａ〜１１Ｄを位置がずれないよう
に押さえながら数百度（400 〜1300〔℃〕）に加熱して
溶媒を蒸発させ、さらにセラミツク材料の硬化、導電性
材料の抵抗値低下、抵抗体薄膜の抵抗値の安定化を行う
ことにより、図３（Ｄ）に示すような多層セラミツク配
線板３０を形成する。なお加熱処理は、水素を含む還元
性雰囲気又は窒素等の不活性雰囲気のもとに行うように
する。
【００３４】続いて図４（Ｂ）に示すように、導体層１
２Ａの表面１２ＡＸを例えばグラインダ等の研磨手段２
８を用いて研磨する。これにより導体層１２Ａの表面１
２ＡＸ上に形成された凸凹１２ＡＴが除去されると共
に、当該表面１２Ａが平坦化される。このとき導体層１
２Ａの厚みは研磨量に応じて薄くなるが、予め凸凹１２
ＡＴ分だけ厚く形成しておいたことにより、研磨後であ
つても所望の厚みを有する導体層１２Ａを得ることがで
きる。
２Ａの表面１２ＡＸを例えばグラインダ等の研磨手段２
８を用いて研磨する。これにより導体層１２Ａの表面１
２ＡＸ上に形成された凸凹１２ＡＴが除去されると共
に、当該表面１２Ａが平坦化される。このとき導体層１
２Ａの厚みは研磨量に応じて薄くなるが、予め凸凹１２
ＡＴ分だけ厚く形成しておいたことにより、研磨後であ
つても所望の厚みを有する導体層１２Ａを得ることがで
きる。
【００３５】この後、この多層セラミツク配線板３０の
最上層の導体層１２Ａの表面の特性を改善するため、必
要に応じてこれら導体層１２Ａ上に金、パラジウム又は
白金等からなる金属層を形成する。
最上層の導体層１２Ａの表面の特性を改善するため、必
要に応じてこれら導体層１２Ａ上に金、パラジウム又は
白金等からなる金属層を形成する。
【００３６】続いて図５（Ａ）に示すように、この多層
セラミツク配線板３０の最上層の導体層１２Ａ上に印
刷、スパツタ又はＣＶＤ等の手法を用いてタングステ
ン、ルテニウム又はルテニウムオキサイド等を被着し、
バリアメタル層２０を0.005 〜1.0 〔μｍ〕程度の厚み
で形成する。
セラミツク配線板３０の最上層の導体層１２Ａ上に印
刷、スパツタ又はＣＶＤ等の手法を用いてタングステ
ン、ルテニウム又はルテニウムオキサイド等を被着し、
バリアメタル層２０を0.005 〜1.0 〔μｍ〕程度の厚み
で形成する。
【００３７】次いでこの多層セラミツク配線板３０の最
上層の導体層１２Ａのうちの所定電極上に積層されたバ
リアメタル層２０上に印刷、スピンコート、スパツタ又
はＣＶＤ等の手法によりタンタルオキサイド又はバリウ
ムチタンオキサイド等の高誘電体材料からなる高誘電体
層２１を形成する。このとき高誘電体層２１の厚さ、誘
電率、tan σ及び耐圧等は、要求に応じて最適な値を選
定するようにする。
上層の導体層１２Ａのうちの所定電極上に積層されたバ
リアメタル層２０上に印刷、スピンコート、スパツタ又
はＣＶＤ等の手法によりタンタルオキサイド又はバリウ
ムチタンオキサイド等の高誘電体材料からなる高誘電体
層２１を形成する。このとき高誘電体層２１の厚さ、誘
電率、tan σ及び耐圧等は、要求に応じて最適な値を選
定するようにする。
【００３８】続いてこのように高誘電体層２１を成膜形
成した多層セラミツク配線板３０を300 〜800 〔℃〕の
酸素雰囲気等の所定雰囲気中で0.1 〜180 分程度加熱処
理することにより高誘電体層２１の電気的特性を向上さ
せた後、この高誘電体層２１上に金等の所望の電極材料
を用いて上部電極層２２を形成する。これによりコンデ
ンサ１９を得ることができる。
成した多層セラミツク配線板３０を300 〜800 〔℃〕の
酸素雰囲気等の所定雰囲気中で0.1 〜180 分程度加熱処
理することにより高誘電体層２１の電気的特性を向上さ
せた後、この高誘電体層２１上に金等の所望の電極材料
を用いて上部電極層２２を形成する。これによりコンデ
ンサ１９を得ることができる。
【００３９】またこのとき必要に応じて多層セラミツク
配線板３０の最上層に設けられた導体層１２Ａの所定の
電極間にルテニウムオキサイド等を供給するようにして
抵抗体１６Ａを形成する。
配線板３０の最上層に設けられた導体層１２Ａの所定の
電極間にルテニウムオキサイド等を供給するようにして
抵抗体１６Ａを形成する。
【００４０】さらにこの後コンデンサ１９の高誘電体層
２１の電気特性を向上させるため、200 〜 500〔℃〕で
0.1 〜180 分程度加熱処理すると共に、この後必要に応
じてコンデンサ１９の容量や抵抗体１６Ａの抵抗値のト
リミングを実施する。
２１の電気特性を向上させるため、200 〜 500〔℃〕で
0.1 〜180 分程度加熱処理すると共に、この後必要に応
じてコンデンサ１９の容量や抵抗体１６Ａの抵抗値のト
リミングを実施する。
【００４１】続いて図５（Ｂ）に示すように、この多層
セラミツク配線板３０の表面（ガラスセラミツク基板１
１Ａの表面）上に、コンデンサ１９の上部電極層２２が
露出しない厚みで印刷、スピンコート又は貼り合わせ等
の手法によりポリイミド又はエポキシ樹脂等の絶縁性樹
脂材からなる絶縁体層１４を形成し、この後絶縁体層１
４の所定位置に従来の手法を用いてスルーホールを形成
する。
セラミツク配線板３０の表面（ガラスセラミツク基板１
１Ａの表面）上に、コンデンサ１９の上部電極層２２が
露出しない厚みで印刷、スピンコート又は貼り合わせ等
の手法によりポリイミド又はエポキシ樹脂等の絶縁性樹
脂材からなる絶縁体層１４を形成し、この後絶縁体層１
４の所定位置に従来の手法を用いてスルーホールを形成
する。
【００４２】なおこのとき例えば絶縁体層１４の材料と
して感光性ポリイミドやエポキシ樹脂を採用したときに
は、スピンコートや印刷により塗布し、数百度で加熱硬
化した後対応する位置に紫外線等を照射し、現像した
後、スルーホールを形成することができる。
して感光性ポリイミドやエポキシ樹脂を採用したときに
は、スピンコートや印刷により塗布し、数百度で加熱硬
化した後対応する位置に紫外線等を照射し、現像した
後、スルーホールを形成することができる。
【００４３】そしてこの後このようにして絶縁体層１４
が積層形成された多層セラミツク配線板３０の表面（す
なわち絶縁体層１４の表面）上に、スパツタやめつきな
どの手法を用いて所望パターンの導体層１７を形成する
と共に、これと同時にスルーホールを導電材で埋めるこ
とにより導通路１５Ｈを形成する。この後、多層セラミ
ツク配線板３０の最上層及び最下層にそれぞれ導体層１
７及び１８が露出するようにレジスト２５及び２６を塗
布する。これにより図５（Ｃ）に示すような多層セラミ
ツク配線板１０を得ることができる。
が積層形成された多層セラミツク配線板３０の表面（す
なわち絶縁体層１４の表面）上に、スパツタやめつきな
どの手法を用いて所望パターンの導体層１７を形成する
と共に、これと同時にスルーホールを導電材で埋めるこ
とにより導通路１５Ｈを形成する。この後、多層セラミ
ツク配線板３０の最上層及び最下層にそれぞれ導体層１
７及び１８が露出するようにレジスト２５及び２６を塗
布する。これにより図５（Ｃ）に示すような多層セラミ
ツク配線板１０を得ることができる。
【００４４】（３）本実施例の形態の動作及び効果 以上の構成において、この実施の形態による多層セラミ
ツク配線板１０では、最上層のセラミツク基板１１Ａ上
に積層形成された導体層１２Ａの所定電極上にバリアメ
タル層２０と、高誘電体材料からなる高誘電体層２１
と、上部電極層２２とが順次積層されるようにしてコン
デンサ１９が形成される。
ツク配線板１０では、最上層のセラミツク基板１１Ａ上
に積層形成された導体層１２Ａの所定電極上にバリアメ
タル層２０と、高誘電体材料からなる高誘電体層２１
と、上部電極層２２とが順次積層されるようにしてコン
デンサ１９が形成される。
【００４５】従つてこの多層セラミツク配線板１０で
は、コンデンサ１９の高誘電体層２１が多層セラミツク
配線板の１つの層を形成していない分、当該高誘電体層
２１の材料として熱膨張率や収縮率を考慮することなく
所望のかつ高い誘電率を有する材料を用いることがで
き、また薄膜形成プロセスを用いて高誘電体層２１を形
成する分、薄い膜厚の高誘電体層２１を形成することが
できるため、高容量でかつ所望容量のコンデンサ１９を
形成することができる。
は、コンデンサ１９の高誘電体層２１が多層セラミツク
配線板の１つの層を形成していない分、当該高誘電体層
２１の材料として熱膨張率や収縮率を考慮することなく
所望のかつ高い誘電率を有する材料を用いることがで
き、また薄膜形成プロセスを用いて高誘電体層２１を形
成する分、薄い膜厚の高誘電体層２１を形成することが
できるため、高容量でかつ所望容量のコンデンサ１９を
形成することができる。
【００４６】またこの多層セラミツク配線板１０では、
最上層のセラミツク基板１１Ａ上に所望パターンの導体
層１２Ａを形成する際に、当該導体層１２Ａの厚みをそ
の表面１２ＡＸ上に形成される凸凹１２ＡＴ分の高さに
応じて厚めに設定しておく。続いて導体層１２Ａの表面
１２ＡＸを凸凹１２ＡＴを除去するように研磨すること
により、当該導体層１２Ａを所望の厚みでかつ表面１２
ＡＸを平坦化することができる。
最上層のセラミツク基板１１Ａ上に所望パターンの導体
層１２Ａを形成する際に、当該導体層１２Ａの厚みをそ
の表面１２ＡＸ上に形成される凸凹１２ＡＴ分の高さに
応じて厚めに設定しておく。続いて導体層１２Ａの表面
１２ＡＸを凸凹１２ＡＴを除去するように研磨すること
により、当該導体層１２Ａを所望の厚みでかつ表面１２
ＡＸを平坦化することができる。
【００４７】これにより平坦化された導体層１２Ａを下
部電極としてコンデンサ１９を形成した場合、当該コン
デンサ１９内の薄い膜厚の高誘電体層２１には電界集中
が生じることがないため、高誘電体層２１が電気的絶縁
耐圧性の低下によつて絶縁破壊すると共にリーク電流が
発生するのを回避することができ、かくしてコンデンサ
１９の電気的特性を安定化させることができる。
部電極としてコンデンサ１９を形成した場合、当該コン
デンサ１９内の薄い膜厚の高誘電体層２１には電界集中
が生じることがないため、高誘電体層２１が電気的絶縁
耐圧性の低下によつて絶縁破壊すると共にリーク電流が
発生するのを回避することができ、かくしてコンデンサ
１９の電気的特性を安定化させることができる。
【００４８】以上の構成によれば、最上層のセラミツク
基板１１Ａ上に形成された導体層１２Ａを平坦化した
後、当該導体層１２Ａの所定の電極上に、薄膜形成プロ
セスを用いてバリアメタル層２０と、高誘電体材料から
なる高誘電体層２１と、上部電極層２２とを順次積層形
成するようにしてコンデンサ１９を形成するようにした
ことにより、電気的特性の安定した高容量のコンデンサ
１９を多層セラミツク配線板１０の内部に設けることが
できる。
基板１１Ａ上に形成された導体層１２Ａを平坦化した
後、当該導体層１２Ａの所定の電極上に、薄膜形成プロ
セスを用いてバリアメタル層２０と、高誘電体材料から
なる高誘電体層２１と、上部電極層２２とを順次積層形
成するようにしてコンデンサ１９を形成するようにした
ことにより、電気的特性の安定した高容量のコンデンサ
１９を多層セラミツク配線板１０の内部に設けることが
できる。
【００４９】（４）他の実施の形態 なお上述の実施の形態においては、コンデンサ１９のバ
リアメタル層２０の材料としてタングステン、ルテニウ
ム又はルテニウムオキサイドRuOx（Ｘ＝0.05〜2.0 ）等
を適用するようにした場合について述べたが、本発明は
これに限らず、要は、銅及び酸素の拡散を防止できる材
料であるのならば、バリアメタル層２０の材料として
は、この他Ir-Hf-Ox、PdRhO 、PdRuO 、Ti/Ir-Hf-Ox/I
r、Ti/Ir-Hf-Ox/Pt、Ti/Ir-Hf-Ox/Ti/Pt 、Ti/Ir-Hf-Ox
/Ti/Ir 等の種々の材料を適用できる。またこれらの材
料からなる薄膜を組み合わせてバリアメタル層２０を多
層薄膜構造とするようにしても良い。
リアメタル層２０の材料としてタングステン、ルテニウ
ム又はルテニウムオキサイドRuOx（Ｘ＝0.05〜2.0 ）等
を適用するようにした場合について述べたが、本発明は
これに限らず、要は、銅及び酸素の拡散を防止できる材
料であるのならば、バリアメタル層２０の材料として
は、この他Ir-Hf-Ox、PdRhO 、PdRuO 、Ti/Ir-Hf-Ox/I
r、Ti/Ir-Hf-Ox/Pt、Ti/Ir-Hf-Ox/Ti/Pt 、Ti/Ir-Hf-Ox
/Ti/Ir 等の種々の材料を適用できる。またこれらの材
料からなる薄膜を組み合わせてバリアメタル層２０を多
層薄膜構造とするようにしても良い。
【００５０】また上述の実施の形態においては、コンデ
ンサ１９の高誘電体層２１の材料としてタンタルオキサ
イド、BaTiO3又はSrTiO3（STO ）等を適用するようにし
た場合について述べたが、本発明はこれに限らず、高誘
電体層２１の材料としては、この他BaSrTiO3（BST 、比
誘電率500 〜860 ）、PbLaZrTiO3（PLZT、比誘電率750
〜4000）、PbTiO3（比誘電率100 〜200 ）等の種々の高
誘電体材料を適用できる。またコンデンサ１９の高誘電
体層２１の材料としては、高誘電体材料に類似した、例
えばPbZrTiO3（PZT 、比誘電率350 〜1000）等のペロブ
スカイト構造誘電体材料を用いるようにしても良い。な
おこのときｔａｎσも必要に応じて最適な材料及び組成
を選ぶことができ、複数組成や、厚さ及び面積も作成や
選択が可能である。
ンサ１９の高誘電体層２１の材料としてタンタルオキサ
イド、BaTiO3又はSrTiO3（STO ）等を適用するようにし
た場合について述べたが、本発明はこれに限らず、高誘
電体層２１の材料としては、この他BaSrTiO3（BST 、比
誘電率500 〜860 ）、PbLaZrTiO3（PLZT、比誘電率750
〜4000）、PbTiO3（比誘電率100 〜200 ）等の種々の高
誘電体材料を適用できる。またコンデンサ１９の高誘電
体層２１の材料としては、高誘電体材料に類似した、例
えばPbZrTiO3（PZT 、比誘電率350 〜1000）等のペロブ
スカイト構造誘電体材料を用いるようにしても良い。な
おこのときｔａｎσも必要に応じて最適な材料及び組成
を選ぶことができ、複数組成や、厚さ及び面積も作成や
選択が可能である。
【００５１】さらに上述の実施の形態においては、本発
明によるコンデンサ１９を多層セラミツク配線板３０の
表面上に形成するようにした場合について述べたが、本
発明はこれに限らず、多層セラミツク配線板３０の内部
に形成するようにしても良い。
明によるコンデンサ１９を多層セラミツク配線板３０の
表面上に形成するようにした場合について述べたが、本
発明はこれに限らず、多層セラミツク配線板３０の内部
に形成するようにしても良い。
【００５２】さらに上述の実施の形態においては、本発
明を多層セラミツク配線板１０に適用するようにした場
合について述べたが、本発明はこれに限らず、この他種
々の多層配線板に適用することができる。
明を多層セラミツク配線板１０に適用するようにした場
合について述べたが、本発明はこれに限らず、この他種
々の多層配線板に適用することができる。
【００５３】さらに上述の実施の形態においては、本発
明を多層セラミツク配線板１０に適用するようにした場
合について述べたが、本発明はこれに限らず、単層から
なる種々の配線板に適用することができる。
明を多層セラミツク配線板１０に適用するようにした場
合について述べたが、本発明はこれに限らず、単層から
なる種々の配線板に適用することができる。
【００５４】さらに上述の実施の形態においては、最上
層のガラスセラミツク基板１１Ａ上に形成する導体層１
２Ａを研磨した後、当該導体層１２Ａを下部電極として
コンデンサ１９を形成するようにした場合について述べ
たが、本発明はこれに限らず、研磨後の導体層１２Ａの
表面１２ＡＸ上に金、銅、白金若しくはタングステンの
単体又は化合物でなる導電材料を蒸着法又はめつき法を
用いて数〔μｍ〕程度の薄い金属層を積層形成するよう
にしても良い。
層のガラスセラミツク基板１１Ａ上に形成する導体層１
２Ａを研磨した後、当該導体層１２Ａを下部電極として
コンデンサ１９を形成するようにした場合について述べ
たが、本発明はこれに限らず、研磨後の導体層１２Ａの
表面１２ＡＸ上に金、銅、白金若しくはタングステンの
単体又は化合物でなる導電材料を蒸着法又はめつき法を
用いて数〔μｍ〕程度の薄い金属層を積層形成するよう
にしても良い。
【００５５】さらに上述の実施の形態においては、研磨
手段２８としてグラインダを適用した場合について述べ
たが、本発明はこれに限らず、要は導体層１２Ａの表面
１２ＡＸを平坦化することができれば、レーザ光線を照
射するなど種々の方法を適用しても良い。
手段２８としてグラインダを適用した場合について述べ
たが、本発明はこれに限らず、要は導体層１２Ａの表面
１２ＡＸを平坦化することができれば、レーザ光線を照
射するなど種々の方法を適用しても良い。
【００５６】さらに上述の実施の形態においては、多層
セラミツク配線板３０の最表層のガラスセラミツク基板
１１Ａの表面上に樹脂材からなる絶縁体層１４を形成す
るようにした場合について述べたが、本発明はこれに限
らず、絶縁体層１４の材料としては、この他種々の材料
を適用できる。なおこの場合本実施の形態によるコンデ
ンサ１９を多層セラミツク配線板３０の内部に形成する
場合には、上層のガラスセラミツク基板１１Ａ〜１１Ｄ
が絶縁体層となる。
セラミツク配線板３０の最表層のガラスセラミツク基板
１１Ａの表面上に樹脂材からなる絶縁体層１４を形成す
るようにした場合について述べたが、本発明はこれに限
らず、絶縁体層１４の材料としては、この他種々の材料
を適用できる。なおこの場合本実施の形態によるコンデ
ンサ１９を多層セラミツク配線板３０の内部に形成する
場合には、上層のガラスセラミツク基板１１Ａ〜１１Ｄ
が絶縁体層となる。
【００５７】さらに上述の実施の形態においては、多層
セラミツク配線板３０の表面の導体層１２Ａ上にバリア
メタル層２０を形成した後、コンデンサ１９の高誘電体
層２１を形成するようにした場合について述べたが、本
発明はこれに限らず、導体層１２Ａを酸化し難い導電材
料を用いて形成した場合には、バリアメタル層２０を省
略するようにしても良い。
セラミツク配線板３０の表面の導体層１２Ａ上にバリア
メタル層２０を形成した後、コンデンサ１９の高誘電体
層２１を形成するようにした場合について述べたが、本
発明はこれに限らず、導体層１２Ａを酸化し難い導電材
料を用いて形成した場合には、バリアメタル層２０を省
略するようにしても良い。
【００５８】
【発明の効果】上述のように本発明によれば、配線板の
製造方法において、絶縁基板の一面に所定パターンの導
体層を積層形成する第１の工程と、導体層の表面を平坦
化する第２の工程と、導体層の所定電極上に高誘電体材
料からなる高誘電体層を積層形成する第３の工程と、高
誘電体層上に電極材料からなる電極層を積層形成する第
４の工程とを設けるようにしたことにより、絶縁基板の
一面に、表面が平坦化された導体層の電極と、高誘電体
層と、電極層とを順次積層してなる高容量のコンデンサ
を形成することができる。かくするにつきこのコンデン
サ内の高誘電体層には電界集中が生じることがないた
め、高誘電体層が電気的絶縁耐圧性の低下によつて絶縁
破壊すると共にリーク電流が発生するのを回避すること
ができ、かくして電気的特性の安定した高容量のコンデ
ンサを形成することができる配線板の製造方法を実現で
きる。
製造方法において、絶縁基板の一面に所定パターンの導
体層を積層形成する第１の工程と、導体層の表面を平坦
化する第２の工程と、導体層の所定電極上に高誘電体材
料からなる高誘電体層を積層形成する第３の工程と、高
誘電体層上に電極材料からなる電極層を積層形成する第
４の工程とを設けるようにしたことにより、絶縁基板の
一面に、表面が平坦化された導体層の電極と、高誘電体
層と、電極層とを順次積層してなる高容量のコンデンサ
を形成することができる。かくするにつきこのコンデン
サ内の高誘電体層には電界集中が生じることがないた
め、高誘電体層が電気的絶縁耐圧性の低下によつて絶縁
破壊すると共にリーク電流が発生するのを回避すること
ができ、かくして電気的特性の安定した高容量のコンデ
ンサを形成することができる配線板の製造方法を実現で
きる。
【図１】本実施の形態による多層セラミツク配線板の構
成を示す断面図である。
成を示す断面図である。
【図２】本実施の形態によるコンデンサの構成を示す断
面図である。
面図である。
【図３】本実施の形態による多層セラミツク配線板の製
造手順の説明に供する断面図である。
造手順の説明に供する断面図である。
【図４】本実施の形態による平坦化処理の説明に供する
断面図である。
断面図である。
【図５】本実施の形態による多層セラミツク配線板の製
造手順の説明に供する断面図である。
造手順の説明に供する断面図である。
【図６】従来の多層セラミツク配線板の一構成例を示す
断面図である。
断面図である。
１０、（３０）……多層セラミツク配線板、１１Ａ〜１
１Ｄ……ガラスセラミツク基板、１２Ａ〜１２Ｆ、１
７、１８……導体層、１４……絶縁体層、１５Ａ〜１５
Ｈ……導通路、１６Ａ〜１６Ｃ……抵抗体、１９……コ
ンデンサ、２０……バリアメタル層、２１……高誘電体
層、２２……上部電極層、３１……スピンオンガラス
層、２８……研磨手段。
１Ｄ……ガラスセラミツク基板、１２Ａ〜１２Ｆ、１
７、１８……導体層、１４……絶縁体層、１５Ａ〜１５
Ｈ……導通路、１６Ａ〜１６Ｃ……抵抗体、１９……コ
ンデンサ、２０……バリアメタル層、２１……高誘電体
層、２２……上部電極層、３１……スピンオンガラス
層、２８……研磨手段。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 米山 勝廣 東京都品川区北品川６丁目７番35号ソニー 株式会社内 (72)発明者 牧原 千尋 京都府京都市山科区東野北井ノ上町５番地 の22京セラ株式会社内 (72)発明者 川村 原子太郎 京都府京都市山科区東野北井ノ上町５番地 の22京セラ株式会社内 (72)発明者 江村 秀男 京都府京都市山科区東野北井ノ上町５番地 の22京セラ株式会社内
Claims (2)
- 【請求項１】絶縁基板の一面に所定パターンの導体層を
積層形成する第１の工程と、 上記導体層の表面を平坦化する第２の工程と、 上記導体層の所定電極上に高誘電体材料からなる高誘電
体層を積層形成する第３の工程と、 上記高誘電体層上に電極材料からなる電極層を積層形成
する第４の工程とを具えることを特徴とする配線板の製
造方法。 - 【請求項２】上記第２の工程では、 上記導体層の上記表面上に酸化防止用の所定材料からな
るバリアメタル層を積層形成し、 上記第３の工程では、 上記高誘電体層を、上記バリアメタル層を介して上記導
体層の上記所定電極上に積層形成することを特徴とする
請求項１に記載の配線板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9323469A JPH11214853A (ja) | 1997-11-21 | 1997-11-25 | 配線板の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-321717 | 1997-11-21 | ||
| JP32171797 | 1997-11-21 | ||
| JP9323469A JPH11214853A (ja) | 1997-11-21 | 1997-11-25 | 配線板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11214853A true JPH11214853A (ja) | 1999-08-06 |
Family
ID=26570567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9323469A Pending JPH11214853A (ja) | 1997-11-21 | 1997-11-25 | 配線板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11214853A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007134711A (ja) * | 2005-11-07 | 2007-05-31 | Samsung Electro Mech Co Ltd | 薄膜キャパシタが内蔵された印刷回路基板及びその製造方法 |
| JP2007281466A (ja) * | 2006-04-05 | 2007-10-25 | Samsung Electro-Mechanics Co Ltd | プリント回路基板内蔵型キャパシタの製造方法 |
| US9992878B2 (en) | 2014-12-26 | 2018-06-05 | Fujitsu Limited | Circuit board and method of manufacturing the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61294888A (ja) * | 1985-06-21 | 1986-12-25 | 株式会社ニコン | 厚膜電極 |
| JPH05251258A (ja) * | 1992-03-05 | 1993-09-28 | Nec Corp | 薄膜コンデンサとその製造方法 |
| JPH0888318A (ja) * | 1994-09-20 | 1996-04-02 | Fujitsu Ltd | 薄膜コンデンサー及び薄膜コンデンサー内蔵基板 |
| JPH08330186A (ja) * | 1995-05-31 | 1996-12-13 | Murata Mfg Co Ltd | 薄膜コンデンサ及びその製造方法 |
-
1997
- 1997-11-25 JP JP9323469A patent/JPH11214853A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61294888A (ja) * | 1985-06-21 | 1986-12-25 | 株式会社ニコン | 厚膜電極 |
| JPH05251258A (ja) * | 1992-03-05 | 1993-09-28 | Nec Corp | 薄膜コンデンサとその製造方法 |
| JPH0888318A (ja) * | 1994-09-20 | 1996-04-02 | Fujitsu Ltd | 薄膜コンデンサー及び薄膜コンデンサー内蔵基板 |
| JPH08330186A (ja) * | 1995-05-31 | 1996-12-13 | Murata Mfg Co Ltd | 薄膜コンデンサ及びその製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007134711A (ja) * | 2005-11-07 | 2007-05-31 | Samsung Electro Mech Co Ltd | 薄膜キャパシタが内蔵された印刷回路基板及びその製造方法 |
| US7675756B2 (en) | 2005-11-07 | 2010-03-09 | Samsung Electro-Mechanics Co., Ltd. | Thin film-capacitor-embedded printed circuit board and method of manufacturing the same |
| US7886436B2 (en) | 2005-11-07 | 2011-02-15 | Samsung Electro-Mechanics Co., Ltd. | Thin film capacitor-embedded printed circuit board and method of manufacturing the same |
| JP2007281466A (ja) * | 2006-04-05 | 2007-10-25 | Samsung Electro-Mechanics Co Ltd | プリント回路基板内蔵型キャパシタの製造方法 |
| US7736397B2 (en) | 2006-04-05 | 2010-06-15 | Samsung Electro-Mechanics Co., Ltd. | Method for manufacturing capacitor embedded in PCB |
| US9992878B2 (en) | 2014-12-26 | 2018-06-05 | Fujitsu Limited | Circuit board and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100446178C (zh) | 形成方法以及包含钌和包含钨层的集成电路结构 | |
| JP3226548B2 (ja) | 薄膜多層コンデンサ | |
| TWI277375B (en) | Co-fired ceramic capacitor and method for forming ceramic capacitors or use in printed wiring boards | |
| US20140139971A1 (en) | Sintering of High Temperature Conductive and Resistive Pastes onto Temperature Sensitive and Atmospheric Sensitive Materials | |
| JPH0878283A (ja) | 薄膜キャパシタ | |
| JP2001044073A (ja) | 薄膜コンデンサとその製造方法 | |
| JP2023112038A (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| EP1758153A2 (en) | Perovskite type capacitor and method of manufacturing the same | |
| US10141115B2 (en) | Thin film capacitor including alternatively disposed dielectric layers having different thicknesses | |
| US10319524B2 (en) | Thin-film capacitor | |
| JPH11177244A (ja) | 配線板の製造方法 | |
| JPH11214853A (ja) | 配線板の製造方法 | |
| JPH11126977A (ja) | 配線板の製造方法 | |
| JPH10200069A (ja) | 薄膜キャパシタ | |
| US10079109B2 (en) | Thin film capacitor | |
| JPH0687490B2 (ja) | 薄膜コンデンサおよびその製造方法 | |
| US10446324B2 (en) | Thin film capacitor | |
| JPH1168320A (ja) | 多層配線板及びその製造方法 | |
| JPH11135950A (ja) | 多層配線板及びその製造方法 | |
| JP2000101249A (ja) | 多層配線板及びその製造方法 | |
| JPH11135360A (ja) | コンデンサ及びその製造方法 | |
| JP2000208940A (ja) | 多層配線板及びその製造方法 | |
| JP3865428B2 (ja) | チップ複合電子部品 | |
| JP2000114091A (ja) | コンデンサの形成方法及び配線板の製造方法 | |
| US20040014316A1 (en) | Method of manufacturing a electrode of capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060421 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060811 |