JPH1168320A - 多層配線板及びその製造方法 - Google Patents
多層配線板及びその製造方法Info
- Publication number
- JPH1168320A JPH1168320A JP9241932A JP24193297A JPH1168320A JP H1168320 A JPH1168320 A JP H1168320A JP 9241932 A JP9241932 A JP 9241932A JP 24193297 A JP24193297 A JP 24193297A JP H1168320 A JPH1168320 A JP H1168320A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring board
- high dielectric
- conductor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【課題】従来に比べて格段的に小型化し得る多層配線板
及びその製造方法を実現し難かつた。 【解決手段】多層配線基板において、絶縁基板の一面側
に積層形成された所望パターンの導体層と、導体層の所
定電極上に成膜形成された高誘電体材料からなる高誘電
体層と、高誘電体層上に積層形成された電極材料からな
る電極層と、絶縁基板の一面上に電極層が露出しないよ
うに積層形成された絶縁材からなる絶縁層とを設けるよ
うにした。また多層配線板の製造方法において、絶縁基
板の一面側に所定パターンの導体層を積層形成する第１
の工程と、導体層の所定電極上に高誘電体材料からなる
高誘電体層を成膜形成する第２の工程と、高誘電体層上
に電極材料からなる電極層を積層形成する第３の工程
と、絶縁基板の一面上に電極層が露出しないように絶縁
材からなる絶縁層を積層形成する第４の工程とを設ける
ようにした。
及びその製造方法を実現し難かつた。 【解決手段】多層配線基板において、絶縁基板の一面側
に積層形成された所望パターンの導体層と、導体層の所
定電極上に成膜形成された高誘電体材料からなる高誘電
体層と、高誘電体層上に積層形成された電極材料からな
る電極層と、絶縁基板の一面上に電極層が露出しないよ
うに積層形成された絶縁材からなる絶縁層とを設けるよ
うにした。また多層配線板の製造方法において、絶縁基
板の一面側に所定パターンの導体層を積層形成する第１
の工程と、導体層の所定電極上に高誘電体材料からなる
高誘電体層を成膜形成する第２の工程と、高誘電体層上
に電極材料からなる電極層を積層形成する第３の工程
と、絶縁基板の一面上に電極層が露出しないように絶縁
材からなる絶縁層を積層形成する第４の工程とを設ける
ようにした。
Description
【０００１】
【目次】以下の順序で本発明を説明する。
【０００２】発明の属する技術分野 従来の技術（図５） 発明が解決しようとする課題（図５） 課題を解決するための手段（図１〜図４） 発明の実施の形態 （１）本実施の形態による多層セラミツク配線板の構成
（図１及び図２） （２）本実施の形態による多層セラミツク配線板の製造
手順（図３及び図４） （３）本実施の形態の動作及び効果（図１〜図４） （４）他の実施の形態（図１〜図４） 発明の効果
（図１及び図２） （２）本実施の形態による多層セラミツク配線板の製造
手順（図３及び図４） （３）本実施の形態の動作及び効果（図１〜図４） （４）他の実施の形態（図１〜図４） 発明の効果
【０００３】
【発明の属する技術分野】本発明は多層配線板及びその
製造方法に関し、例えば多層セラミツク配線板に適用し
て好適なものである。
製造方法に関し、例えば多層セラミツク配線板に適用し
て好適なものである。
【０００４】
【従来の技術】従来、多層セラミツク配線板として図４
のように構成されたものがある。
のように構成されたものがある。
【０００５】かかる構成の多層セラミツク配線板１にお
いては、ガラスセラミツク基板２Ａ〜２Ｆの一面に所望
パターンの導体層（配線パターン）３Ａ〜３Ｉを形成す
ると共に、当該ガラスセラミツク基板２Ａ〜２Ｆを必要
に応じて誘電体からなる誘電体シート４Ａ、４Ｂを介在
させながら複数枚重ね合わせて焼き固めることにより形
成されている。
いては、ガラスセラミツク基板２Ａ〜２Ｆの一面に所望
パターンの導体層（配線パターン）３Ａ〜３Ｉを形成す
ると共に、当該ガラスセラミツク基板２Ａ〜２Ｆを必要
に応じて誘電体からなる誘電体シート４Ａ、４Ｂを介在
させながら複数枚重ね合わせて焼き固めることにより形
成されている。
【０００６】この場合所定の導体層３Ｂ〜３Ｈには、所
定の電極間を導通接続するように抵抗材料が印刷される
ことにより抵抗体５Ａ、５Ｂが形成されると共に、誘電
体シート４Ａ、４Ｂを挟む導体層３Ｂ及び３Ｃ、３Ｆ及
び３Ｇにはそれぞれ誘電体シート４Ａ、４Ｂを介して対
向するように電極３ＢＸ及び３ＣＸ、３ＦＸ及び３ＧＸ
が設けられることによりこれら各電極３ＢＸ及び３Ｃ
Ｘ、３ＦＸ及び３ＧＸと、誘電体シート４Ａ、４Ｂとで
なるコンデンサ６Ａ、６Ｂが形成されている。
定の電極間を導通接続するように抵抗材料が印刷される
ことにより抵抗体５Ａ、５Ｂが形成されると共に、誘電
体シート４Ａ、４Ｂを挟む導体層３Ｂ及び３Ｃ、３Ｆ及
び３Ｇにはそれぞれ誘電体シート４Ａ、４Ｂを介して対
向するように電極３ＢＸ及び３ＣＸ、３ＦＸ及び３ＧＸ
が設けられることによりこれら各電極３ＢＸ及び３Ｃ
Ｘ、３ＦＸ及び３ＧＸと、誘電体シート４Ａ、４Ｂとで
なるコンデンサ６Ａ、６Ｂが形成されている。
【０００７】これによりこの種の多層セラミツク配線板
１においては、上述のように抵抗体５Ａ、５Ｂ及びコン
デンサ６Ａ、６Ｂを内蔵する分、表面上に実装する抵抗
体及びコンデンサ数を低減することができ、その分当該
表面を有効に利用し得ることができるようになされてい
る。
１においては、上述のように抵抗体５Ａ、５Ｂ及びコン
デンサ６Ａ、６Ｂを内蔵する分、表面上に実装する抵抗
体及びコンデンサ数を低減することができ、その分当該
表面を有効に利用し得ることができるようになされてい
る。
【０００８】
【発明が解決しようとする課題】ところでコンデンサの
容量は、電極間距離に反比例し、かつ電極間に配設され
た誘電体の誘電率に正比例する。
容量は、電極間距離に反比例し、かつ電極間に配設され
た誘電体の誘電率に正比例する。
【０００９】ところがかかる多層セラミツク配線板１で
は、誘電体シート４Ａ、４Ｂの取り扱い上の関係や、膨
張係数及び収縮率等の問題から誘電体シート４Ａ、４Ｂ
としてアルミナを材料とする厚さ20〜50〔μm 〕程度で
誘電率が（５〜６程度）のものが用いられており、この
ため内部に大容量のコンデンサを形成できない問題があ
つた。
は、誘電体シート４Ａ、４Ｂの取り扱い上の関係や、膨
張係数及び収縮率等の問題から誘電体シート４Ａ、４Ｂ
としてアルミナを材料とする厚さ20〜50〔μm 〕程度で
誘電率が（５〜６程度）のものが用いられており、この
ため内部に大容量のコンデンサを形成できない問題があ
つた。
【００１０】実際上、誘電体シート４Ａ、４Ｂとして厚
さ50〔μm 〕、誘電率７のアルミナ薄板を用いた場合、
得られる容量値は単位面積当たり2.6 ×10-6〔F/m2〕程
度であり、小型製品において使用可能な高誘電体コンデ
ンサの１個当たりの実用的面積は常識的に10〔μm 〕〜
10〔mm〕角程度であることから、これら高誘電体コンデ
ンサの１個当たりの容量は0.01〔pF〕〜300 〔pF〕程度
となる。
さ50〔μm 〕、誘電率７のアルミナ薄板を用いた場合、
得られる容量値は単位面積当たり2.6 ×10-6〔F/m2〕程
度であり、小型製品において使用可能な高誘電体コンデ
ンサの１個当たりの実用的面積は常識的に10〔μm 〕〜
10〔mm〕角程度であることから、これら高誘電体コンデ
ンサの１個当たりの容量は0.01〔pF〕〜300 〔pF〕程度
となる。
【００１１】そして例えば電話機では、ベースバンド用
の回路ブロツク（ＢＢブロツク）及び高周波用の回路ブ
ロツク（ＲＦブロツク）全体として、容量値が２〔pF〕
〜1000000 〔pF〕程度の範囲でコンデンサが例えば100
個近く用いられており、従つてこのような電話機に多層
セラミツク配線板１を用いたとしても必要なコンデンサ
のごく一部しか多層セラミツク配線板１の内部に形成す
ることがでず、未だコンデンサの実装のために表面に多
くの面積を必要とする問題があつた。
の回路ブロツク（ＢＢブロツク）及び高周波用の回路ブ
ロツク（ＲＦブロツク）全体として、容量値が２〔pF〕
〜1000000 〔pF〕程度の範囲でコンデンサが例えば100
個近く用いられており、従つてこのような電話機に多層
セラミツク配線板１を用いたとしても必要なコンデンサ
のごく一部しか多層セラミツク配線板１の内部に形成す
ることがでず、未だコンデンサの実装のために表面に多
くの面積を必要とする問題があつた。
【００１２】一方低温焼成のセラミツク基板では、導体
材料として金（Au）やプラチナ（Pt）、銀（Ag）又は銅
（Cu）が用いられるが、金やプラチナ系の材料はコスト
が高く、また銀はマイグレーシヨンを起こし易い問題が
ある。これに対して銅系の導体材料はコスト的にメリツ
トがあるものの、酸化し易いために表層に抵抗体やコン
デンサを形成し難い問題があつた。
材料として金（Au）やプラチナ（Pt）、銀（Ag）又は銅
（Cu）が用いられるが、金やプラチナ系の材料はコスト
が高く、また銀はマイグレーシヨンを起こし易い問題が
ある。これに対して銅系の導体材料はコスト的にメリツ
トがあるものの、酸化し易いために表層に抵抗体やコン
デンサを形成し難い問題があつた。
【００１３】従つて例えば多層セラミツク基板におい
て、その内部に高容量のコンデンサを形成することがで
きれば、その表面上に実装するコンデンサ数を低減し又
は０にすることができる分、コンデンサを実装するため
に必要な実装面積を省略して多層セラミツク配線板全体
として小型化でき、またこのとき導体材料として銅を用
いることができれば安価に多層セラミツク基板を製造し
得るものと考えられる。
て、その内部に高容量のコンデンサを形成することがで
きれば、その表面上に実装するコンデンサ数を低減し又
は０にすることができる分、コンデンサを実装するため
に必要な実装面積を省略して多層セラミツク配線板全体
として小型化でき、またこのとき導体材料として銅を用
いることができれば安価に多層セラミツク基板を製造し
得るものと考えられる。
【００１４】本発明は以上の点を考慮してなされたもの
で、従来に比べて格段的に小型化し得る多層配線板及び
その製造方法を提案しようとするものである。
で、従来に比べて格段的に小型化し得る多層配線板及び
その製造方法を提案しようとするものである。
【００１５】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、多層配線基板において、絶縁基板
の一面側に積層形成された所望パターンの導体層と、導
体層の所定電極上に成膜形成された高誘電体材料からな
る高誘電体層と、高誘電体層上に積層形成された電極材
料からなる電極層と、絶縁基板の一面上に電極層が露出
しないように積層形成された絶縁材からなる絶縁層とを
設けるようにした。
め本発明においては、多層配線基板において、絶縁基板
の一面側に積層形成された所望パターンの導体層と、導
体層の所定電極上に成膜形成された高誘電体材料からな
る高誘電体層と、高誘電体層上に積層形成された電極材
料からなる電極層と、絶縁基板の一面上に電極層が露出
しないように積層形成された絶縁材からなる絶縁層とを
設けるようにした。
【００１６】この結果、高誘電体層を形成する高誘電体
材料及び高誘電体層の厚み等を選択することにより、導
体層の電極と、高誘電体層と、電極層とでなる大容量の
かつ所望容量のコンデンサを多層配線板の内部に形成す
ることができる。
材料及び高誘電体層の厚み等を選択することにより、導
体層の電極と、高誘電体層と、電極層とでなる大容量の
かつ所望容量のコンデンサを多層配線板の内部に形成す
ることができる。
【００１７】また本発明においては、配線板の製造方法
において、絶縁基板の一面側に所定パターンの導体層を
積層形成する第１の工程と、導体層の所定電極上に高誘
電体材料からなる高誘電体層を成膜形成する第２の工程
と、高誘電体層上に電極材料からなる電極層を積層形成
する第３の工程と、絶縁基板の一面上に電極層が露出し
ないように絶縁材からなる絶縁層を積層形成する第４の
工程とを設けるようにした。
において、絶縁基板の一面側に所定パターンの導体層を
積層形成する第１の工程と、導体層の所定電極上に高誘
電体材料からなる高誘電体層を成膜形成する第２の工程
と、高誘電体層上に電極材料からなる電極層を積層形成
する第３の工程と、絶縁基板の一面上に電極層が露出し
ないように絶縁材からなる絶縁層を積層形成する第４の
工程とを設けるようにした。
【００１８】この結果、高誘電体層を形成する高誘電体
材料及び高誘電体層の厚み等を選択することにより、導
体層の電極と、高誘電体層と、電極層とでなる大容量の
かつ所望容量のコンデンサを内蔵する多層配線板を製造
することができる。
材料及び高誘電体層の厚み等を選択することにより、導
体層の電極と、高誘電体層と、電極層とでなる大容量の
かつ所望容量のコンデンサを内蔵する多層配線板を製造
することができる。
【００１９】
【発明の実施の形態】以下図面について、本発明の一実
施の形態を詳述する。
施の形態を詳述する。
【００２０】（１）本実施の形態による多層セラミツク
配線板の構成 図１において、１０は全体として本実施の形態による多
層セラミツク配線板を示し、一面側に所望パターンの導
体層１１Ａ〜１１Ｅが形成された複数枚のガラスセラミ
ツク基板１２Ａ〜１２Ｄが積層固着されると共に、最上
層のガラスセラミツク基板１２Ａの表面上にエポキシ樹
脂材からなる絶縁層１３が積層形成され、当該絶縁層１
３上に所望パターンの導体層１１Ｆが形成されることに
より構成されている。
配線板の構成 図１において、１０は全体として本実施の形態による多
層セラミツク配線板を示し、一面側に所望パターンの導
体層１１Ａ〜１１Ｅが形成された複数枚のガラスセラミ
ツク基板１２Ａ〜１２Ｄが積層固着されると共に、最上
層のガラスセラミツク基板１２Ａの表面上にエポキシ樹
脂材からなる絶縁層１３が積層形成され、当該絶縁層１
３上に所望パターンの導体層１１Ｆが形成されることに
より構成されている。
【００２１】この場合各ガラスセラミツク基板１２Ａ〜
１２Ｄ及び絶縁体層１３の所定位置にはそれぞれ隣接す
る導体層１１Ａ〜１１Ｆ間を導通接続する導通路１４Ａ
〜１４Ｅが設けられると共に、一部の導体層１１Ａ、１
１Ｂには所定の電極間に抵抗体材料が印刷されることに
より抵抗体１５Ａ〜１５Ｃが設けられている。
１２Ｄ及び絶縁体層１３の所定位置にはそれぞれ隣接す
る導体層１１Ａ〜１１Ｆ間を導通接続する導通路１４Ａ
〜１４Ｅが設けられると共に、一部の導体層１１Ａ、１
１Ｂには所定の電極間に抵抗体材料が印刷されることに
より抵抗体１５Ａ〜１５Ｃが設けられている。
【００２２】また最上層のガラスセラミツク基板１２Ａ
上に設けられた導体層１１Ａには、薄膜形成プロセスを
用いてコンデンサ１６が設けられている。
上に設けられた導体層１１Ａには、薄膜形成プロセスを
用いてコンデンサ１６が設けられている。
【００２３】実際上このコンデンサ１６においては、図
２に示すように、最上層のガラスセラミツク基板１２Ａ
上に設けられた導体層１１Ａ上に銅及び酸素の拡散防止
のためのバリアメタル層２０が形成されると共に、当該
バリアメタル層２０上に高誘電体材料からなる高誘電体
層２１が積層形成され、当該高誘電体層２１上に金等の
電極材料からなる上部電極層２２が積層形成されること
により構成されている。
２に示すように、最上層のガラスセラミツク基板１２Ａ
上に設けられた導体層１１Ａ上に銅及び酸素の拡散防止
のためのバリアメタル層２０が形成されると共に、当該
バリアメタル層２０上に高誘電体材料からなる高誘電体
層２１が積層形成され、当該高誘電体層２１上に金等の
電極材料からなる上部電極層２２が積層形成されること
により構成されている。
【００２４】この場合高誘電体層２１は、タンタルオキ
サイド（比誘電率20〜25）や、バリウムチタンオキサイ
ド（BaTiO3、比誘電率2000）又はストロンチウムチタン
オキサイド（SrTiO3、比誘電率150 〜200 ）等の高誘電
体材料を、印刷、スピンコート、スパツタ又はＣＶＤ
（Chemical Vapor Deposition ）等の手法を用いてバリ
アメタル層２０上に例えば100 〔Å〕〜5000〔Å〕程度
の膜厚で供給することにより形成されている。
サイド（比誘電率20〜25）や、バリウムチタンオキサイ
ド（BaTiO3、比誘電率2000）又はストロンチウムチタン
オキサイド（SrTiO3、比誘電率150 〜200 ）等の高誘電
体材料を、印刷、スピンコート、スパツタ又はＣＶＤ
（Chemical Vapor Deposition ）等の手法を用いてバリ
アメタル層２０上に例えば100 〔Å〕〜5000〔Å〕程度
の膜厚で供給することにより形成されている。
【００２５】これによりこの多層セラミツク配線板１０
においては、高誘電体層２１を形成する高誘電体材料
や、当該高誘電体層２１の膜厚などを選択することによ
つて、大容量のかつ所望容量のコンデンサを内部に設け
ることができるようになされている。
においては、高誘電体層２１を形成する高誘電体材料
や、当該高誘電体層２１の膜厚などを選択することによ
つて、大容量のかつ所望容量のコンデンサを内部に設け
ることができるようになされている。
【００２６】（２）本実施の形態による多層セラミツク
配線板の製造手順 ここでこのような多層セラミツク配線板１０は、図３
（Ａ）〜図４（Ｃ）に示す以下の手順により製造するこ
とができる。
配線板の製造手順 ここでこのような多層セラミツク配線板１０は、図３
（Ａ）〜図４（Ｃ）に示す以下の手順により製造するこ
とができる。
【００２７】すなわち、まずアルミナ、ホウケイ酸化物
及びシリコン酸化物等のセラミツク材料粉末を混合し、
水又はアルコール等の溶剤を加えて練り合わせた後、か
くして得られた混練体を延ばして薄板（例えば厚み20〜
200 〔μm 〕、縦横５〜200〔cm〕）を形成する。
及びシリコン酸化物等のセラミツク材料粉末を混合し、
水又はアルコール等の溶剤を加えて練り合わせた後、か
くして得られた混練体を延ばして薄板（例えば厚み20〜
200 〔μm 〕、縦横５〜200〔cm〕）を形成する。
【００２８】次いでこの薄板を数十〜数百度（50〜400
〔℃〕程度）に加熱して溶媒の大半を蒸発させることに
よりある程度の強度を有する図３（Ａ）に示すようなガ
ラスセラミツク基板１２Ａ〜１２Ｄを形成した後、図３
（Ｂ）に示すように、このガラスセラミツク基板１２〜
１２Ｄの一面又は両面に金、銅、白金若しくはタングス
テンの単体又は化合物でなる導電材料を含む溶液を用い
て所望パターンの導体層１１Ａ〜１１Ｅを形成する。こ
の場合各導体層１１Ａ〜１１Ｅは、印刷又はスピンコー
ト等の手法を用いて線幅10〜1000〔μm 〕程度、厚さ0.
1 〜50〔μm 〕程度の配線パターンを形成した後、数十
〜数百度（50〜400 〔℃〕程度）に加熱して溶媒の大半
を蒸発させることにより形成することができる。
〔℃〕程度）に加熱して溶媒の大半を蒸発させることに
よりある程度の強度を有する図３（Ａ）に示すようなガ
ラスセラミツク基板１２Ａ〜１２Ｄを形成した後、図３
（Ｂ）に示すように、このガラスセラミツク基板１２〜
１２Ｄの一面又は両面に金、銅、白金若しくはタングス
テンの単体又は化合物でなる導電材料を含む溶液を用い
て所望パターンの導体層１１Ａ〜１１Ｅを形成する。こ
の場合各導体層１１Ａ〜１１Ｅは、印刷又はスピンコー
ト等の手法を用いて線幅10〜1000〔μm 〕程度、厚さ0.
1 〜50〔μm 〕程度の配線パターンを形成した後、数十
〜数百度（50〜400 〔℃〕程度）に加熱して溶媒の大半
を蒸発させることにより形成することができる。
【００２９】そしてこのような手順により所望のパター
ンの導体層１１Ａ〜１１Ｅが形成されてなるガラスセラ
ミツク基板１２Ａ〜１２Ｅを所望する層数分だけ枚作製
する。
ンの導体層１１Ａ〜１１Ｅが形成されてなるガラスセラ
ミツク基板１２Ａ〜１２Ｅを所望する層数分だけ枚作製
する。
【００３０】続いて図３（Ｃ）に示すように、上述のよ
うにして作製したこれら各セラミツク基板１２Ａ〜１２
Ｄの所定位置にパンチ等で穴を穿設し、この後この穴を
導電性材料で埋めることにより所定の導体層１１Ａ〜１
１Ｅ間を導通接続する導通路１４Ａ〜１４Ｅを形成す
る。
うにして作製したこれら各セラミツク基板１２Ａ〜１２
Ｄの所定位置にパンチ等で穴を穿設し、この後この穴を
導電性材料で埋めることにより所定の導体層１１Ａ〜１
１Ｅ間を導通接続する導通路１４Ａ〜１４Ｅを形成す
る。
【００３１】さらにこの後これら各セラミツク基板１２
Ａ〜１２Ｄを位置決めした状態で重ね合わせた後、これ
らセラミツク基板１２Ａ〜１２Ｄを位置がずれないよう
に押えながら数百度（400 〜1300〔℃〕）に加熱して溶
媒を蒸発させ、さらにセラミツク材料の硬化、導電性材
料の抵抗値低下、抵抗体薄膜の抵抗値の安定化を行うこ
とにより、図３（Ｄ）に示すような多層セラミツク配線
板３０を形成する。なお加熱処理は、水素を含む還元性
雰囲気又は窒素等の不活性雰囲気のもとに行ようにす
る。
Ａ〜１２Ｄを位置決めした状態で重ね合わせた後、これ
らセラミツク基板１２Ａ〜１２Ｄを位置がずれないよう
に押えながら数百度（400 〜1300〔℃〕）に加熱して溶
媒を蒸発させ、さらにセラミツク材料の硬化、導電性材
料の抵抗値低下、抵抗体薄膜の抵抗値の安定化を行うこ
とにより、図３（Ｄ）に示すような多層セラミツク配線
板３０を形成する。なお加熱処理は、水素を含む還元性
雰囲気又は窒素等の不活性雰囲気のもとに行ようにす
る。
【００３２】またこの後この多層セラミツク配線板３０
の最上層及び最下層の導体層１１Ａ１１Ｅの表面の特性
を改善するため、必要に応じてこれら導体層１１Ａ、１
１Ｅ上に金、パラジウム又は白金等からなる金属層を形
成する。
の最上層及び最下層の導体層１１Ａ１１Ｅの表面の特性
を改善するため、必要に応じてこれら導体層１１Ａ、１
１Ｅ上に金、パラジウム又は白金等からなる金属層を形
成する。
【００３３】続いて図３（Ｅ）に示すように、この多層
セラミツク配線板３０の最上層及び又は最下層の導体層
１１Ａ、１１Ｅ上に印刷、スパツタ又はＣＶＤ等の手法
を用いてタングステン、ルテニウム又はルテニウムオキ
サイド等を被着し、これを高温酸化処理（300 〜850
〔℃〕、酸素含有雰囲気中で0.1 〜180 分程度加熱処
理）することによりバリアメタル層２０を0.005 〜10
〔μm 〕程度の厚みで形成する。
セラミツク配線板３０の最上層及び又は最下層の導体層
１１Ａ、１１Ｅ上に印刷、スパツタ又はＣＶＤ等の手法
を用いてタングステン、ルテニウム又はルテニウムオキ
サイド等を被着し、これを高温酸化処理（300 〜850
〔℃〕、酸素含有雰囲気中で0.1 〜180 分程度加熱処
理）することによりバリアメタル層２０を0.005 〜10
〔μm 〕程度の厚みで形成する。
【００３４】次いでこの多層セラミツク配線板３０の最
上層及び又は最下層の導体層１１Ａ、１１Ｅのうちの所
定電極上に積層されたバリアメタル層２０上に印刷、ス
ピンコート、スパツタはＣＶＤ等の手法によりタンタル
オキサイド又はバリウムチタンオキサイド等の高誘電体
材料からなる高誘電体層２１を形成する。このとき高誘
電体層２１の厚さ、誘電率、tan δ及び耐圧等は、要求
に応じて最適な値を選定するようにする。
上層及び又は最下層の導体層１１Ａ、１１Ｅのうちの所
定電極上に積層されたバリアメタル層２０上に印刷、ス
ピンコート、スパツタはＣＶＤ等の手法によりタンタル
オキサイド又はバリウムチタンオキサイド等の高誘電体
材料からなる高誘電体層２１を形成する。このとき高誘
電体層２１の厚さ、誘電率、tan δ及び耐圧等は、要求
に応じて最適な値を選定するようにする。
【００３５】続いてこのように高誘電体層２１を成膜形
成した多層セラミツク配線板３０を300 〜800 〔℃〕の
酸素雰囲気等の所定雰囲気中で0.1 〜180 分程度加熱処
理することにより高誘電体層２１の電気的特性を向上さ
せた後、図４（Ａ）に示すように、この高誘電体層２１
上に金等の所望の電極材料を用いて上部電極２２を形成
する。これによりコンデンサ１６を得ることができる。
またこのとき必要に応じて多層セラミツク配線板３０の
最上層又は最下層に設けられた導体層１１Ａ、１１Ｅの
所定の電極間にルテンオキサイド等を供給するようにし
て抵抗体１５Ａを形成する。
成した多層セラミツク配線板３０を300 〜800 〔℃〕の
酸素雰囲気等の所定雰囲気中で0.1 〜180 分程度加熱処
理することにより高誘電体層２１の電気的特性を向上さ
せた後、図４（Ａ）に示すように、この高誘電体層２１
上に金等の所望の電極材料を用いて上部電極２２を形成
する。これによりコンデンサ１６を得ることができる。
またこのとき必要に応じて多層セラミツク配線板３０の
最上層又は最下層に設けられた導体層１１Ａ、１１Ｅの
所定の電極間にルテンオキサイド等を供給するようにし
て抵抗体１５Ａを形成する。
【００３６】さらにこの後コンデンサ１６の高誘電体層
２１の電気特性を向上させるため、200 〜500 〔℃〕で
0.1 〜180 分程度加熱処理すると共に、この後必要に応
じてコンデンサ１６の容量や抵抗体１５Ａの抵抗値のト
リミングを実施する。
２１の電気特性を向上させるため、200 〜500 〔℃〕で
0.1 〜180 分程度加熱処理すると共に、この後必要に応
じてコンデンサ１６の容量や抵抗体１５Ａの抵抗値のト
リミングを実施する。
【００３７】続いてこの多層セラミツク配線板３０の一
方又は両方の表面上に、コンデンサ１６の上部電極層２
２が露出しない厚みで印刷、スピンコート又は貼り合わ
せ等の手法によりポリイミド又はエポシキ樹脂等の絶縁
性樹脂材からなる絶縁層１３を形成し、この後絶縁層１
３の所定位置に従来の手法を用いてスルーホールを形成
する。なおこのとき例えば絶縁層１３の材料として感光
性ポリイミドやエポキシ樹脂を採用したときには、対応
する位置に紫外線等を照射し、現像した後、数百度の加
熱処理によりこの絶縁層１３を硬化させることによりス
ルーホールを形成することができる。
方又は両方の表面上に、コンデンサ１６の上部電極層２
２が露出しない厚みで印刷、スピンコート又は貼り合わ
せ等の手法によりポリイミド又はエポシキ樹脂等の絶縁
性樹脂材からなる絶縁層１３を形成し、この後絶縁層１
３の所定位置に従来の手法を用いてスルーホールを形成
する。なおこのとき例えば絶縁層１３の材料として感光
性ポリイミドやエポキシ樹脂を採用したときには、対応
する位置に紫外線等を照射し、現像した後、数百度の加
熱処理によりこの絶縁層１３を硬化させることによりス
ルーホールを形成することができる。
【００３８】そしてこの後このようにして絶縁層１３が
積層形成された多層セラミツク配線板３０の表面（すな
わち絶縁層１３の表面）上に、印刷やめつきなどの手法
を用いて所望パターンの導体層１１Ｆを形成すると共
に、これと同時にスルーホールを導電材で埋めることに
より導通路１４Ａ形成する。これにより図４（Ｃ）に示
すような多層セラミツク配線板１０を得ることができ
る。
積層形成された多層セラミツク配線板３０の表面（すな
わち絶縁層１３の表面）上に、印刷やめつきなどの手法
を用いて所望パターンの導体層１１Ｆを形成すると共
に、これと同時にスルーホールを導電材で埋めることに
より導通路１４Ａ形成する。これにより図４（Ｃ）に示
すような多層セラミツク配線板１０を得ることができ
る。
【００３９】（３）本実施の形態の動作及び効果 以上の構成において、この実施の形態による多層セラミ
ツク配線板１０では、最上層及び又は最下層のセラミツ
ク基板１２Ａ、１２Ｄ上に積層形成された導体層１１
Ａ、１１Ｅの所定電極上にバリアメタル層２０と、高誘
電体材料からなる高誘電体層２１と、上部電極層２２と
が順次積層されるようにしてコンデンサ１６が形成され
る。
ツク配線板１０では、最上層及び又は最下層のセラミツ
ク基板１２Ａ、１２Ｄ上に積層形成された導体層１１
Ａ、１１Ｅの所定電極上にバリアメタル層２０と、高誘
電体材料からなる高誘電体層２１と、上部電極層２２と
が順次積層されるようにしてコンデンサ１６が形成され
る。
【００４０】従つてこの多層セラミツク配線板１０で
は、コンデンサ１６の高誘電体層２１が多層セラミツク
配線板の１つの層を形成していない分、当該高誘電体層
２１の材料として熱膨張率や収縮率を考慮することなく
所望のかつ高い誘電率を有する材料を用いることがで
き、また薄膜形成プロセスを用いて高誘電体層２１を形
成する分、薄い膜厚の高誘電体層２１を形成することが
できるため、大容量でかつ所望容量のコンデンサ１６を
形成することができる。
は、コンデンサ１６の高誘電体層２１が多層セラミツク
配線板の１つの層を形成していない分、当該高誘電体層
２１の材料として熱膨張率や収縮率を考慮することなく
所望のかつ高い誘電率を有する材料を用いることがで
き、また薄膜形成プロセスを用いて高誘電体層２１を形
成する分、薄い膜厚の高誘電体層２１を形成することが
できるため、大容量でかつ所望容量のコンデンサ１６を
形成することができる。
【００４１】またこの多層セラミツク配線板１０では、
最上層及び又は最下層のセラミツク基板１２Ａ、１２Ｄ
上に積層形成された導体層１１Ａ、１１Ｅの所定の電極
上にタングステン等からなるバリアメタル層２０が形成
されているため、例えば導体層１１Ａ、１１Ｅの導体材
料として銅が用いられた場合においても当該銅及び酸素
の拡散をこのバリアメタル層２０によつて未然に回避す
ることができる。従つてこの多層セラミツク配線板１０
では、導体材料として銅を用いることができ、その分安
価に構築することができる。
最上層及び又は最下層のセラミツク基板１２Ａ、１２Ｄ
上に積層形成された導体層１１Ａ、１１Ｅの所定の電極
上にタングステン等からなるバリアメタル層２０が形成
されているため、例えば導体層１１Ａ、１１Ｅの導体材
料として銅が用いられた場合においても当該銅及び酸素
の拡散をこのバリアメタル層２０によつて未然に回避す
ることができる。従つてこの多層セラミツク配線板１０
では、導体材料として銅を用いることができ、その分安
価に構築することができる。
【００４２】さらにこの多層セラミツク配線板１０で
は、薄膜形成プロセスによつてコンデンサ１６を形成す
るようにしているため、コンデンサ１６を数に係わりな
く安価に形成することができ、従つてコンデンサ１６を
ふんだんに搭載することができる。
は、薄膜形成プロセスによつてコンデンサ１６を形成す
るようにしているため、コンデンサ１６を数に係わりな
く安価に形成することができ、従つてコンデンサ１６を
ふんだんに搭載することができる。
【００４３】さらにこの多層セラミツク配線板１０で
は、上述のように内蔵するコンデンサ１６の容量を製造
途中で測定評価することができるため、機械的な手法等
によつてコンデンサ１６の容量を調整し、その容量値を
要求値に揃えることができる。
は、上述のように内蔵するコンデンサ１６の容量を製造
途中で測定評価することができるため、機械的な手法等
によつてコンデンサ１６の容量を調整し、その容量値を
要求値に揃えることができる。
【００４４】さらにこの多層セラミツク配線板１０で
は、高周波ＩＣ（Integrated Circuit）の直下等のごく
近傍に大容量のコンデンサ１６を配置することができる
ため、その間の配線ラインを短くすることができ、その
分高周波ノイズの漏洩を抑制することができる。またこ
のときｔａｎδについても材料やプロセスを変えて最適
となるように制御することができる。
は、高周波ＩＣ（Integrated Circuit）の直下等のごく
近傍に大容量のコンデンサ１６を配置することができる
ため、その間の配線ラインを短くすることができ、その
分高周波ノイズの漏洩を抑制することができる。またこ
のときｔａｎδについても材料やプロセスを変えて最適
となるように制御することができる。
【００４５】以上の構成によれば、薄膜形成プロセスを
用いて導体層１１Ａ、１１Ｅの所定の電極上にバリアメ
タル層２０と、高誘電体材料からなる高誘電体層２１
と、上部電極層２２とを順次積層形成するようにしてコ
ンデンサ１６を形成するようにしたことにより、大容量
でかつ所望容量のコンデンサ１６を形成することができ
る。かくするにつきこの多層セラミツク配線板１０上に
実装すべきコンデンサの全てを当該多層セラミツク配線
板１０の内部に設けることができ、その分多層セラミツ
ク配線板１０の表面におけるコンデンサを実装するため
の面積を省略することができることにより、従来に比べ
て格段的に小型化し得る多層セラミツク配線板を実現で
きる。
用いて導体層１１Ａ、１１Ｅの所定の電極上にバリアメ
タル層２０と、高誘電体材料からなる高誘電体層２１
と、上部電極層２２とを順次積層形成するようにしてコ
ンデンサ１６を形成するようにしたことにより、大容量
でかつ所望容量のコンデンサ１６を形成することができ
る。かくするにつきこの多層セラミツク配線板１０上に
実装すべきコンデンサの全てを当該多層セラミツク配線
板１０の内部に設けることができ、その分多層セラミツ
ク配線板１０の表面におけるコンデンサを実装するため
の面積を省略することができることにより、従来に比べ
て格段的に小型化し得る多層セラミツク配線板を実現で
きる。
【００４６】（４）他の実施の形態 なお上述の実施の形態においては、コンデンサ１６のバ
リアメタル層２０の材料としてタングステン、ルテニウ
ム又はルテニウムオキサイドRuOx（Ｘ＝0.05〜2.0 ）等
を適用するようにした場合について述べたが、本発明は
これに限らず、要は、銅及び酸素の拡散を防止できる材
料であるのならば、バリアメタル層２０の材料として
は、この他Ir-Hf-Ox,PdRhO,PdRuO,Ti/Ir-Hf-Ox/Ir,Ti/I
r-Hf-Ox/Pt,Ti/Ir-Hf-Ox/Ti/Pt,Ti/Ir-Hf-Ox/Ti/Ir等の
種々の材料を適用できる。またこれらの材料からなる薄
膜を組み合わせてバリアメタル層２０を多層薄膜構造と
するようにしても良い。
リアメタル層２０の材料としてタングステン、ルテニウ
ム又はルテニウムオキサイドRuOx（Ｘ＝0.05〜2.0 ）等
を適用するようにした場合について述べたが、本発明は
これに限らず、要は、銅及び酸素の拡散を防止できる材
料であるのならば、バリアメタル層２０の材料として
は、この他Ir-Hf-Ox,PdRhO,PdRuO,Ti/Ir-Hf-Ox/Ir,Ti/I
r-Hf-Ox/Pt,Ti/Ir-Hf-Ox/Ti/Pt,Ti/Ir-Hf-Ox/Ti/Ir等の
種々の材料を適用できる。またこれらの材料からなる薄
膜を組み合わせてバリアメタル層２０を多層薄膜構造と
するようにしても良い。
【００４７】また上述の実施の形態においては、コンデ
ンサ１６の高誘電体層２１の材料としてタンタルオキサ
イド、BaTiO3又はSrTiO3（STO ）等を適用するようにし
た場合について述べたが、本発明はこれに限らず、高誘
電体層２１の材料としては、この他BaSrTiO3（BST 、比
誘電率500 〜860 ）、PdLaZrTiO3（PLZT、比誘電率750
〜4000）、PdTiO3（比誘電率100 〜200 ）等の種々の高
誘電体材料を適用できる。またコンデンサ１６の高誘電
体層２１の材料としては、高誘電体材料に類似した、例
えばPbZrTiO3（PZT 、比誘電率350 〜1000）等のペロブ
スカイト構造誘電体材料を用いるようにしても良い。な
おこのときｔａｎδも必要に応じて最適な材料及び組成
を選ぶことができ、複数組成や、厚さ及び面積も作成や
選択が可能である。
ンサ１６の高誘電体層２１の材料としてタンタルオキサ
イド、BaTiO3又はSrTiO3（STO ）等を適用するようにし
た場合について述べたが、本発明はこれに限らず、高誘
電体層２１の材料としては、この他BaSrTiO3（BST 、比
誘電率500 〜860 ）、PdLaZrTiO3（PLZT、比誘電率750
〜4000）、PdTiO3（比誘電率100 〜200 ）等の種々の高
誘電体材料を適用できる。またコンデンサ１６の高誘電
体層２１の材料としては、高誘電体材料に類似した、例
えばPbZrTiO3（PZT 、比誘電率350 〜1000）等のペロブ
スカイト構造誘電体材料を用いるようにしても良い。な
おこのときｔａｎδも必要に応じて最適な材料及び組成
を選ぶことができ、複数組成や、厚さ及び面積も作成や
選択が可能である。
【００４８】さらに上述の実施の形態においては、本発
明によるコンデンサ１６を多層セラミツク配線板３０の
表面上に形成するようにした場合について述べたが、本
発明はこれに限らず、多層セラミツク配線板３０の内部
に形成するようにしても良い。
明によるコンデンサ１６を多層セラミツク配線板３０の
表面上に形成するようにした場合について述べたが、本
発明はこれに限らず、多層セラミツク配線板３０の内部
に形成するようにしても良い。
【００４９】さらに上述の実施の形態においては、本発
明を多層セラミツク配線板１０に適用するようにした場
合について述べたが、本発明はこれに限らず、この他種
々の多層配線板に適用することができる。
明を多層セラミツク配線板１０に適用するようにした場
合について述べたが、本発明はこれに限らず、この他種
々の多層配線板に適用することができる。
【００５０】さらに上述の実施の形態においては、多層
セラミツク配線板３０の最表層のガラスセラミツク基板
１２Ａの表面上に樹脂材からなる絶縁層１３を形成する
ようにした場合について述べたが、本発明はこれに限ら
ず、絶縁層１３の材料としては、この他種々の材料を適
用できる。なおこの場合本実施の形態によるコンデンサ
１６を多層セラミツク配線板３０の内部に形成する場合
には、上層のガラスセラミツク基板１２Ａ〜１２Ｄが絶
縁層となる。
セラミツク配線板３０の最表層のガラスセラミツク基板
１２Ａの表面上に樹脂材からなる絶縁層１３を形成する
ようにした場合について述べたが、本発明はこれに限ら
ず、絶縁層１３の材料としては、この他種々の材料を適
用できる。なおこの場合本実施の形態によるコンデンサ
１６を多層セラミツク配線板３０の内部に形成する場合
には、上層のガラスセラミツク基板１２Ａ〜１２Ｄが絶
縁層となる。
【００５１】さらに上述の実施の形態においては、多層
セラミク配線番３０の表面の導体層１２Ａ、１２Ｅ上に
バリアメタル層２０を形成した後、コンデンサ１６の高
誘電体層２１を形成するようにした場合について述べた
が、本発明はこれに限らず、導体層１２Ａを酸化し難い
導体材料を用いて形成した場合には、バリアメタル層２
０を省略するようにしても良い。
セラミク配線番３０の表面の導体層１２Ａ、１２Ｅ上に
バリアメタル層２０を形成した後、コンデンサ１６の高
誘電体層２１を形成するようにした場合について述べた
が、本発明はこれに限らず、導体層１２Ａを酸化し難い
導体材料を用いて形成した場合には、バリアメタル層２
０を省略するようにしても良い。
【００５２】
【発明の効果】上述のように本発明によれば、多層配線
基板において、絶縁基板の一面側に積層形成された所望
パターンの導体層と、導体層の所定電極上に成膜形成さ
れた高誘電体材料からなる高誘電体層と、高誘電体層上
に積層形成された電極材料からなる電極層と、絶縁基板
の一面上に電極層が露出しないように積層形成された絶
縁材からなる絶縁層とを設けるようにしたことにより、
高誘電体層を形成する高誘電体材料及び高誘電体層の厚
み等を選択することで導体層の電極と、高誘電体層と、
電極層とでなる大容量のかつ所望容量のコンデンサを多
層配線板の内部に形成することができる。かくするにつ
きこの多層配線板上に実装すべきコンデンサの全てをそ
の内部に形成することができ、その分多層配線板の表面
におけるコンデンサを実装するための面積を省略するこ
とができることにより、従来に比べて格段的に小型化し
得る多層配線板を実現できる。
基板において、絶縁基板の一面側に積層形成された所望
パターンの導体層と、導体層の所定電極上に成膜形成さ
れた高誘電体材料からなる高誘電体層と、高誘電体層上
に積層形成された電極材料からなる電極層と、絶縁基板
の一面上に電極層が露出しないように積層形成された絶
縁材からなる絶縁層とを設けるようにしたことにより、
高誘電体層を形成する高誘電体材料及び高誘電体層の厚
み等を選択することで導体層の電極と、高誘電体層と、
電極層とでなる大容量のかつ所望容量のコンデンサを多
層配線板の内部に形成することができる。かくするにつ
きこの多層配線板上に実装すべきコンデンサの全てをそ
の内部に形成することができ、その分多層配線板の表面
におけるコンデンサを実装するための面積を省略するこ
とができることにより、従来に比べて格段的に小型化し
得る多層配線板を実現できる。
【００５３】また本発明においては、多層配線板の製造
方法において、絶縁基板の一面側に所定パターンの導体
層を積層形成する第１の工程と、導体層の所定電極上に
高誘電体材料からなる高誘電体層を成膜形成する第２の
工程と、高誘電体層上に電極材料からなる電極層を積層
形成する第３の工程と、絶縁基板の一面上に電極層が露
出しないように絶縁材からなる絶縁層を積層形成する第
４の工程とを設けるようにしたことにより、高誘電体層
を形成する高誘電体材料及び高誘電体層の厚み等を選択
することで導体層の電極と、高誘電体層と、電極層とで
なる大容量のかつ所望容量のコンデンサを内蔵する多層
配線板を製造することができる。かくするにつきこの多
層配線板上に実装すべきコンデンサの全てをその内部に
形成することができ、その分多層配線板の表面における
コンデンサを実装するための面積を省略することができ
ることにより、従来に比べて格段的に小型化し得る多層
配線板の製造方法を実現できる。
方法において、絶縁基板の一面側に所定パターンの導体
層を積層形成する第１の工程と、導体層の所定電極上に
高誘電体材料からなる高誘電体層を成膜形成する第２の
工程と、高誘電体層上に電極材料からなる電極層を積層
形成する第３の工程と、絶縁基板の一面上に電極層が露
出しないように絶縁材からなる絶縁層を積層形成する第
４の工程とを設けるようにしたことにより、高誘電体層
を形成する高誘電体材料及び高誘電体層の厚み等を選択
することで導体層の電極と、高誘電体層と、電極層とで
なる大容量のかつ所望容量のコンデンサを内蔵する多層
配線板を製造することができる。かくするにつきこの多
層配線板上に実装すべきコンデンサの全てをその内部に
形成することができ、その分多層配線板の表面における
コンデンサを実装するための面積を省略することができ
ることにより、従来に比べて格段的に小型化し得る多層
配線板の製造方法を実現できる。
【図１】本実施の形態による多層セラミツク配線板の構
成を示す断面図である。
成を示す断面図である。
【図２】本実施の形態によるコンデンサの構成を示す断
面図である。
面図である。
【図３】本実施の形態による多層セラミツク配線板の製
造手順の説明に供する断面図である。
造手順の説明に供する断面図である。
【図４】本実施の形態による多層セラミツク配線板の製
造手順の説明に供する断面図である。
造手順の説明に供する断面図である。
【図５】従来の多層セラミツク配線板の一構成例を示す
断面図である。
断面図である。
１０……多層セラミツク配線板、１１Ａ〜１１Ｆ……導
体層、１２Ａ〜１２Ｄ……ガラスセラミツク基板、１３
……絶縁層、１４Ａ〜１４Ｅ……スルーホール、１５Ａ
〜１５Ｃ……抵抗体、１６……コンデンサ、２０……バ
リアメタル層、２１……高誘電体層、２２……上部電極
層。
体層、１２Ａ〜１２Ｄ……ガラスセラミツク基板、１３
……絶縁層、１４Ａ〜１４Ｅ……スルーホール、１５Ａ
〜１５Ｃ……抵抗体、１６……コンデンサ、２０……バ
リアメタル層、２１……高誘電体層、２２……上部電極
層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 香取 健二 東京都品川区北品川６丁目７番35号ソニー 株式会社内
Claims (4)
- 【請求項１】絶縁基板の一面側に積層形成された所望パ
ターンの導体層と、 上記導体層の所定電極上に成膜形成された高誘電体材料
からなる高誘電体層と、 上記高誘電体層上に積層形成された電極材料からなる電
極層と、 上記絶縁基板の上記一面上に上記電極層が露出しないよ
うに積層形成された絶縁材からなる絶縁層とを具えるこ
とを特徴とする多層配線板。 - 【請求項２】上記第１の導体層上に積層形成された酸化
防止用の所定材料からなるバリアメタル層を具え、 上記高誘電体層は、上記バリアメタル層を介して上記導
体層の上記所定電極上に積層形成されたことを特徴とす
る請求項１に記載の多層配線板。 - 【請求項３】絶縁基板の一面側に所定パターンの導体層
を積層形成する第１の工程と、 上記導体層の所定電極上に高誘電体材料からなる高誘電
体層を成膜形成する第２の工程と、 上記高誘電体層上に電極材料からなる電極層を積層形成
する第３の工程と、 上記絶縁基板の上記一面上に上記電極層が露出しないよ
うに絶縁材からなる絶縁層を積層形成する第４の工程と
を具えることを特徴とする多層配線板の製造方法。 - 【請求項４】上記第１の工程では、 上記導体層上に酸化防止用の所定材料からなるバリアメ
タル層を積層形成し、 上記第２の工程では、 上記高誘電体層を、上記バリアメタル層を介して上記導
体層の上記所定電極上に積層形成することを特徴とする
請求項３に記載の多層配線板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9241932A JPH1168320A (ja) | 1997-08-23 | 1997-08-23 | 多層配線板及びその製造方法 |
| KR1019980033986A KR19990023783A (ko) | 1997-08-23 | 1998-08-21 | 다층배선판 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9241932A JPH1168320A (ja) | 1997-08-23 | 1997-08-23 | 多層配線板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1168320A true JPH1168320A (ja) | 1999-03-09 |
Family
ID=17081719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9241932A Pending JPH1168320A (ja) | 1997-08-23 | 1997-08-23 | 多層配線板及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH1168320A (ja) |
| KR (1) | KR19990023783A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007103736A (ja) * | 2005-10-05 | 2007-04-19 | Tdk Corp | 電子部品、半導体装置およびその電子部品の製造方法 |
| EP4202993A3 (en) * | 2021-12-27 | 2023-07-12 | Samsung Electronics Co., Ltd. | Interconnector and electronic apparatus including the same |
-
1997
- 1997-08-23 JP JP9241932A patent/JPH1168320A/ja active Pending
-
1998
- 1998-08-21 KR KR1019980033986A patent/KR19990023783A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007103736A (ja) * | 2005-10-05 | 2007-04-19 | Tdk Corp | 電子部品、半導体装置およびその電子部品の製造方法 |
| EP4202993A3 (en) * | 2021-12-27 | 2023-07-12 | Samsung Electronics Co., Ltd. | Interconnector and electronic apparatus including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990023783A (ko) | 1999-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6178082B1 (en) | High temperature, conductive thin film diffusion barrier for ceramic/metal systems | |
| TWI277375B (en) | Co-fired ceramic capacitor and method for forming ceramic capacitors or use in printed wiring boards | |
| US6068782A (en) | Individual embedded capacitors for laminated printed circuit boards | |
| US20140139971A1 (en) | Sintering of High Temperature Conductive and Resistive Pastes onto Temperature Sensitive and Atmospheric Sensitive Materials | |
| KR20050095889A (ko) | 다층 기판 및 그 제조방법 | |
| JP2005094017A (ja) | 大きい許容差の埋め込み型コンデンサー | |
| JPH1126943A (ja) | 多層配線基板およびその製造方法 | |
| JP2006510233A (ja) | 低インダクタンス埋め込みキャパシタを有するプリント配線板およびその製造方法 | |
| JPH1168320A (ja) | 多層配線板及びその製造方法 | |
| JPH11177244A (ja) | 配線板の製造方法 | |
| JPH11126977A (ja) | 配線板の製造方法 | |
| JPH06140737A (ja) | 回路基板 | |
| JPH11135950A (ja) | 多層配線板及びその製造方法 | |
| JPH11214853A (ja) | 配線板の製造方法 | |
| JP2000208940A (ja) | 多層配線板及びその製造方法 | |
| JPH0346978B2 (ja) | ||
| JP2000101249A (ja) | 多層配線板及びその製造方法 | |
| JP3063412B2 (ja) | 可変コンデンサ | |
| JP2000151104A (ja) | 多層基板 | |
| JPH0216004B2 (ja) | ||
| JPH0216005B2 (ja) | ||
| JPH11135360A (ja) | コンデンサ及びその製造方法 | |
| RU2629714C2 (ru) | Многослойная комбинированная плата гис и способ ее изготовления | |
| JP3865428B2 (ja) | チップ複合電子部品 | |
| JPH0555751A (ja) | 薄膜多層回路基板 |