JPH11135360A - コンデンサ及びその製造方法 - Google Patents

コンデンサ及びその製造方法

Info

Publication number
JPH11135360A
JPH11135360A JP29731197A JP29731197A JPH11135360A JP H11135360 A JPH11135360 A JP H11135360A JP 29731197 A JP29731197 A JP 29731197A JP 29731197 A JP29731197 A JP 29731197A JP H11135360 A JPH11135360 A JP H11135360A
Authority
JP
Japan
Prior art keywords
lower electrode
electrode
electrodes
dielectric layer
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP29731197A
Other languages
English (en)
Inventor
Hisayoshi Yamoto
久良 矢元
Toshifumi Nakamura
利文 中村
Katsuhiro Yoneyama
勝廣 米山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP29731197A priority Critical patent/JPH11135360A/ja
Publication of JPH11135360A publication Critical patent/JPH11135360A/ja
Abandoned legal-status Critical Current

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

(57)【要約】 【課題】格段的に小型化及び高容量化し得るコンデンサ
及びその製造方法を実現し難かつた。 【解決手段】コンデンサにおいて、絶縁基板の一面上に
所定の導電材料からなる第1の下部電極を形成すると共
に、当該第1の下部電極上にスパツタ法又は化学気相法
を用いて高誘電体材料からなる第1の高誘電体層を成膜
形成し、当該第1の高誘電体層上に所定の導電材料から
なる第1の上部電極層を設けるようにした。またコンデ
ンサの製造方法において、絶縁基板の一面上に所定の導
電材料からなる第1の下部電極を形成する第1の工程
と、第1の下部電極上にスパツタ法又は化学気相法を用
いて高誘電体材料からなる第1の高誘電体層を形成する
第2の工程と、第1の高誘電体層上に所定の導電材料か
らなる第1の上部電極層を形成する第3の工程とを設け
るようにした。

Description

【発明の詳細な説明】
【0001】
【目次】以下の順序で本発明を説明する。
【0002】発明の属する技術分野 従来の技術(図6〜図8) 発明が解決しようとする課題(図6〜図10) 課題を解決するための手段(図1〜図5) 発明の実施の形態 (1)第1の実施の形態 (1−1)第1の実施の形態によるチツプ型コンデンサ
の構成(図1) (1−2)第1の実施の形態によるチツプ型コンデンサ
の製造手順(図2及び図3) (1−3)第1の実施の形態の動作及び効果(図1〜図
3) (2)第2の実施の形態(図4及び図5) (3)他の実施の形態(図1〜図5) 発明の効果
【0003】
【発明の属する技術分野】本発明はコンデンサ及びその
製造方法に関し、例えばチツプ型コンデンサに適用して
好適なものである。
【0004】
【従来の技術】従来、チツプ型コンデンサとして図6及
び図7のように構成されたものがある。
【0005】かかる構成のチツプ型コンデンサ1におい
ては、図8に示すように、一面側にそれぞれ電極2A〜
2Dが形成された誘電体材料からなるセラミツクシート
3A〜3Dを複数枚重ね合わせて焼き固め、これを所定
の大きさにカツトした後、得られたチツプの長手方向の
両端部にそれぞれ第1又は第2の外部電極4A、4Bを
形成することにより構成されている。
【0006】この場合各電極2A〜2Dは、それぞれ端
部が順次交互にセラミツクシート3A〜3Dの長手方向
の一端又は他端にまで至るように当該セラミツクシート
3A〜3Dの一面上に形成されている。
【0007】また各第1及び第2の外部電極4A、4B
は、それぞれセラミツクシート3A〜3Dの同じ一端側
又は他端側にまで至る各電極2A〜2Dと導通するよう
にデツプ処理により銀−パラジウム(Ag-Pd )からなる
第1の電極層5A、5Bをチツプの5面に亘つて形成す
ると共に、当該第1の電極層5A、5B上にニツケルめ
つき処理により第2の電極層6A、6Bを形成すること
により構成されている。
【0008】かくしてこの種のチツプ型コンデンサ1に
おいては、第1及び第2の外部電極4A、4Bをそれぞ
れマザー基板の対応する電極にはんだ等を用いて接合す
るようにして実装することができるようになされてい
る。
【0009】
【発明が解決しようとする課題】ところで一般的にコン
デンサの容量Cは、図9に示すように、各電極11A、
11Bの対向する部分の面積をA、電極11A、11B
間の距離をd、電極11A、11B間に介在する誘電体
12の誘電率をε、絶対誘電係数をε0 (=8.854 ×10
-12 〔F/m2〕として、次式
【0010】
【数1】
【0011】により与えられる。従つてこの(1)式か
らコンデンサの容量Cが電極11A、11B間の距離d
に反比例し、かつ電極11A、11B間に介在する誘電
体12の誘電率ε及び各電極11A、11Bの対向する
部分の面積Aに正比例することが分かる。
【0012】ところが上述した従来のチツプ型コンデン
サ1においては、電極間に介在する誘電体としてのセラ
ミツクシート3A〜3Dとして、比誘電率が低い(5〜
6程度)アルミナを材料とするセラミツク製薄板が用い
られている。またセラミツクシート3A〜3Dは、取り
扱いの関係上、その厚みを15〜20〔μm 〕程度にしか薄
くすることができず、このため高容量のチツプ型コンデ
ンサ1を構築し難い問題があつた。
【0013】このためこの種のチツプ型コンデンサ1に
おいては、上述のように電極2A〜2Dを多層化(20〜
30層)して電極面積Aを大きくすることにより高容量化
しているものの、この方法によると小型化し難しい問題
があつた。
【0014】かかる問題を解決するため、従来、図10
に示すように、セラミツク等からなる絶縁基板20の一
面上に例えば銅めつき処理により下部電極21を形成す
ると共に、当該下部電極21上に印刷法等を用いて誘電
体材料からなる誘電体層22を積層形成し、この後この
誘電体層22上に印刷法等を用いて上部電極23を形成
した後、これら下部電極21及び上部電極23のうちの
外部電極として利用する部位以外の部分を絶縁材24で
覆うようにしてコンデンサ25を形成する方法が提案さ
れている。
【0015】しかしながらこの方法によると、絶縁基板
20の表面の凹凸の影響によつて、誘電体層22に電界
集中が生じて絶縁破壊が生じるおそれがあるため、誘電
体層22を薄く形成することができない。このためこの
方法では、印刷法などの厚膜形成プロセスを用いて誘電
体層22をある程度の厚みをもたせて形成するようにし
ており、この結果さらなる高容量化が難しい問題があつ
た。
【0016】本発明は以上の点を考慮してなされたもの
で、従来に比べて格段的に小型化及び高容量化し得るコ
ンデンサ及びその製造方法を提案しようとするものであ
る。
【0017】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、コンデンサにおいて、絶縁基板の
一面上に所定の導電材料からなる第1の下部電極を形成
すると共に、当該第1の下部電極上にスパツタ法又は化
学気相法を用いて高誘電体材料からなる第1の高誘電体
層を成膜形成し、当該第1の高誘電体層上に所定の導電
材料からなる第1の上部電極層を設けるようにした。
【0018】この結果、従来に比べて電極間距離が格段
的に短く、かつ電極間に格段的に誘電率の高い誘電体が
介在するコンデンサを得ることができる。
【0019】またコンデンサの製造方法において、絶縁
基板の一面上に所定の導電材料からなる第1の下部電極
を形成する第1の工程と、第1の下部電極上にスパツタ
法又は化学気相法を用いて高誘電体材料からなる第1の
高誘電体層を成膜形成する第2の工程と、第1の高誘電
体層上に所定の導電材料からなる第1の上部電極層を形
成する第3の工程とを設けるようにした。
【0020】この結果、従来に比べて電極間距離が格段
的に短く、かつ電極間に格段的に誘電率の高い誘電体が
介在するコンデンサを得ることができる。
【0021】
【発明の実施の形態】以下図面について、本発明の一実
施の形態を詳述する。
【0022】(1)第1の実施の形態 (1−1)第1の実施の形態によるチツプ型コンデンサ
の構成 図1(A)及び(B)において、30は全体として本発
明を適用した第1の実施の形態によるチツプ型コンデン
サを示し、一面31A側が平滑化又は平坦化されたセラ
ミツク基板31の当該一面上に、銅等の導電材料からな
る下部電極32が当該セラミツク31基板の一端から他
端近傍にまで至るように形成されている。
【0023】また下部電極32上には、バリアメタル層
33を介して高誘電体材料からなる高誘電体層34が積
層形成されると共に、下部電極32が形成されていない
セラミツク基板31の一面31A上と、高誘電体層34
が形成されていないバリアメタル層33上とには、高誘
電体層34と面一の高さで絶縁性樹脂材からなる絶縁層
35が一体に積層形成されている。
【0024】さらにこれら高誘電体層34及び絶縁層3
5上には、銅等の導電材料からなる上部電極36がセラ
ミツク基板31の他端から高誘電体層34の一端にまで
至るように形成されると共に、上部電極36上と、当該
上部電極36が形成されていない絶縁層35上とには、
絶縁材からなる保護膜層37が一体に形成されている。
【0025】そしてこのチツプ型コンデンサ30の長手
方向の一端部及び他端部には、それぞれセラミツク基板
31の一端側又は他端側にまで端部が引き出された下部
電極32又は上部電極37と導通する第1又は第2の外
部電極38A、38Bが形成されている。
【0026】これによりこのチツプ型コンデンサ30に
おいては、各第1及び第2の外部電極38A、38Bを
それぞれマザー基板の対応する電極と接合することによ
り当該マザー基板上に実装することができるようになさ
れている。
【0027】かかる構成に加えこのチツプ型コンデンサ
30の場合、高誘電体層34は、タンタルオキサイド
(比誘電率20〜25)や、バリウムチタンオキサイド(Ba
TiO3、比誘電率2000)又はストロンチウムチタンオキサ
イド(SrTiO3、比誘電率150 〜200 )等の高誘電体材料
を、バリアメタル層33上にスパツタ又は化学気相法
(CVD:Chemical Vapor Deposition )を用いて100
〜5000〔Å〕程度の膜厚で供給することにより形成され
ている。
【0028】これによりこのチツプ型コンデンサ30に
おいては、高誘電体層34を実用上十分に薄く形成する
ことができ、かくして高誘電体層34を形成する高誘電
体材料や、当該高誘電体層34の層厚を選択することに
よつて、大容量かつ所望容量に形成し得るようになされ
ている。
【0029】(1−2)第1の実施の形態によるチツプ
型コンデンサの製造手順ここで実際上このようなチツプ
型コンデンサ30は、図2(A)〜(H)に示す以下の
手順により製造することができる。
【0030】すなわち、まず図2(A)に示すように、
後の工程でのハンドリングに支障のない程度の厚み(10
0 〔μm 〕程度)を有する例えば硼珪酸ガラスからなる
セラミツク基板40を用意し、この一面40Aを平滑化
又は平坦化することにより図2(B)のような一面31
Aが平滑化又は平坦化されてなるセラミツク基板31を
形成する。
【0031】実際上このような平滑化又は平坦化処理
は、例えば図3(A)に示すように、セラミツク基板4
0の一面40A上にスピンオンガラス41を塗布し、こ
れを数十〜300 〔℃〕で加熱後、再び数百度で加熱処理
することにより図3(B)のようにスピンオンガラスを
固化させ、この後図3(C)のように当該セラミツク基
板40の一面40A側を研磨することにより行うことが
できる。
【0032】次いで図2(C)に示すように、このよう
にして得られたセラミツク基板31の一面31A上に、
スパツタ法、蒸着法又はめつき法等の手法を用いて銅等
の導電材料を供給することにより下部電極32を形成
し、この後図2(D)に示すように、この下部電極32
上に後述のような300 〜800 〔℃〕の酸素含有雰囲気化
における0.1 〜180 分程度の加熱処理によつても下部電
極32を形成する導電材料の拡散や酸化を防止し得るバ
リアメタル層33を当該下部電極32全体を覆うように
形成する。
【0033】因にこのようなバリアメタル層33は、タ
ングステン、ルテニウム、ルテニウムオキサイド(RuOx
(x=0.05〜2.0 ))、Ir-Hf-Ox、PdRhO 又はPdRuO 等
の導電材料を印刷法、スピンコート法、スパツタ法又は
化学気相法等の手法を用いて0.01〜1〔μm 〕程度の厚
みで供給することにより形成することができる。
【0034】続いてこのバリアメタル層33上に上述の
ようなタンタルオキサイドや、又はBaSrTiO3(比誘電率
20〜25)等の高誘電体材料をスパツタ法又は化学気相法
等の所定の薄膜形成手法を用いて供給することにより高
誘電体層34を成膜形成する。このとき高誘電体層34
の厚み、材料、tan δ及び耐圧等は、所望する容量及び
電気特性に応じて最適な値を選定するようにする。
【0035】ここで実際上、例えばBaSrTiO3からなる高
誘電体層34を化学気相法により形成する場合には、Ba
(DPM)2、Sr(DPM)2、Ti(O-C3H7)4 をそれぞれケトン系の
有機溶剤THFに溶解させ、これらの0.01〜0.1 〔mol
〕程度の混合液を形成した後、当該混合液を加熱及び
減圧処理により瞬間的に蒸発させ、かくして得られた蒸
気を反応容器内に供給して温度400 〜450 〔℃〕、圧力
1〜10〔Torr〕程度の条件下で反応させるようにする。
この結果20〜150 〔Å/ 分〕程度の速度でBaSrTiO3から
なる高誘電体層34を形成することができる。
【0036】またBaSrTiO3からなる高誘電体層34をス
パツタ法を用いて形成する場合には、一面31A上に下
部電極32及びバリアメタル層33が形成されたセラミ
ツク基板31を0.1 〜1〔Torr〕のアルゴン酸素雰囲気
中において400 〜450 〔℃〕程度に加熱し、BaSrTiから
なるターゲツトを用いてスパツタ処理を行うようにす
る。これによりBaSrTiO3からなる高誘電体層34を形成
することができる。
【0037】続いてこのようにして高誘電体層34が形
成されたセラミツク基板31を300〜800 〔℃〕の酸素
雰囲気中で0.1 〜180 分程度加熱処理することにより高
誘電体層34の電気特性を向上させる。
【0038】そしてこの後図2(E)に示すように、下
部電極32が形成されていないセラミツク基板31の一
面31A上と、高誘電体層34が形成されていないバリ
アメタル層33上とに、印刷法等を用いて高誘電体層3
4と面一の高さでポリイミドやエポキシ等の絶縁性樹脂
材を供給することにより絶縁層35を形成し、さらにこ
の後図2(F)に示すように、この高誘電体層34上及
びセラミツク基板31の他端側の絶縁層35上に、当該
セラミツク基板31の他端から高誘電体層34の一端側
にまで至るように銅等の導電材料からなる上部電極36
を形成する。
【0039】続いて高誘電体層34の電気特性を向上さ
せるため、このセラミツク基板31を200 〜500 〔℃〕
で0.1 〜180 分程度加熱処理すると共に、この後必要に
応じて容量値のトリミングを実施する。
【0040】次いで図2(G)に示すように、表面に露
出する絶縁層35及び上部電極36上に一体にポリイミ
ドやエポキシ等の絶縁性樹脂材をオーバーコートするこ
とにより保護膜層37を形成し、この後このようにして
形成したコンデンサを所定サイズに切断する。
【0041】さらにこの後かくして得られた図2(H)
に示すようなコンデンサチツプ42の長手方向の一端側
端部及び他端側端部にそれぞれ第1又は第2の外部電極
38A、38B(図1(B))を形成する。
【0042】実際上、各第1及び第2の外部電極38
A、38Bは、図1(B)に示すように、コンデンサチ
ツプ42の一端部及び他端部にそれぞれデツプ処理によ
り銀−パラジウム(Ag-Pd )からなる第1の電極層43
A、43Bを形成すると共に、この後この第1の電極層
43A、43B上にニツケルめつき処理により第2の電
極層44A、44Bを形成し、さらにこの第2の電極層
44A、44B上にはんだ付け性向上のためはんだめつ
き処理により第3の電極層45A、45Bを積層形成す
ることにより形成することができる。
【0043】これにより図1に示す本実施の形態による
チツプ型コンデンサ30を得ることができる。
【0044】(1−3)第1の実施の形態の動作及び効
果 以上の構成において、この実施の形態によるチツプ型コ
ンデンサ30は、一面31Aが平滑化又は平坦化された
セラミツク基板31の当該一面31A上に下部電極32
を形成すると共に、当該下部電極32上に高誘電体材料
からなる高誘電体層34をスパツタ法又は化学気相法に
より形成した後、上部電極36を形成するようにして製
造される。
【0045】従つてこのチツプ型コンデンサ30では、
高誘電体層34を100 〜5000〔Å〕程度の厚みで形成す
ることができ、その分例えば従来のチツプ型コンデンサ
1(図6及び図7)に比べて電極間距離を格段的に短く
することができると共に電極間に介在する誘電体として
格段的に比誘電率の高いものを用いることができ、その
分従来のチツプ型コンデンサ1に比して格段的に高容量
化することができる。
【0046】またこのチツプ型コンデンサ30では、こ
のように高容量化することができるため、従来のチツプ
型コンデンサ1のように電極を多層化する必要がなく、
その分従来のチツプ型コンデンサ1に比して格段的に小
型化することができる。
【0047】さらにこのチツプ型コンデンサ30では、
予めセラミツク基板31の一面31Aを平滑化又は平坦
化しているため、下部電極32及び上部電極36間の距
離をほぼ均一化することができる。従つて上述のように
高誘電体層34を薄膜化した場合においても高誘電体層
34内における電界集中の発生を未然に防止でき、実用
上十分な耐圧性及び信頼性を得ることができる。
【0048】以上の構成によれば、一面31Aが平滑化
又は平坦化されたセラミツク基板31の当該一面31A
上に下部電極32を形成すると共に、当該下部電極32
上にスパツタ法又は化学気相法を用いて高誘電体材料か
らなる高誘電体層34を成膜形成した後、当該高誘電体
層34上に上部電極36を形成するようにしてチツプ型
コンデンサ30を得るようにしたことにより、従来に比
べて電極間距離が格段的に短く、かつ電極間に格段的に
誘電率の高い誘電体が介在するチツプ型コンデンサ30
を得ることができ、かくして従来に比べて格段的に高容
量化及び小型化し得るチツプ型コンデンサ及びその製造
方法を実現できる。
【0049】(2)第2の実施の形態 図4において、50は全体として第2の実施の形態によ
るチツプ型コンデンサを示し、第1及び第2の外部電極
51A、51Bが当該チツプ型コンデンサ50の一表面
側にのみ形成されている(すなわち単面電極構造であ
る)点を除いて第1の実施の形態によるチツプ型コンデ
ンサ30(図1)とほぼ同様に構成されている。
【0050】実際上このチツプ型コンデンサ50の場
合、一面52Aが平滑化又は平坦化されたセラミツク基
板52の当該一面52A上に、銅等の所定の導電材料か
らなる下部電極53が当該チツプ型コンデンサ50の長
手方向の一端近傍から他端近傍にまで至るように形成さ
れると共に、この下部電極53上に当該下部電極53を
覆い隠すように第1の実施の形態におけるバリアメタル
層33(図1(B))と同様のバリアメタル層54が積
層形成されている。
【0051】またこのバリアメタル層54上には、第1
の実施の形態における高誘電体層34(図1(B))と
同じ材料及び同じ手法(すなわちスパツタ法又は化学気
相法)を用いて高誘電体層55が積層形成されると共
に、下部電極53が形成されていないセラミツク基板5
2の一面52A上及び高誘電体層55が形成されていな
いバリアメタル層54上に、高誘電体層55と面一の高
さでポリイミドやエポキシ等の絶縁性樹脂材からなる絶
縁層56が積層形成されている。
【0052】さらにこれら高誘電体層55及び絶縁層5
6上には、銅等の導電材料からなる上部電極57が当該
チツプ型コンデンサ50の長手方向の他端近傍から高誘
電体層55の一端にまで至るように形成されると共に、
上部電極57上及び当該上部電極57が形成されていな
い絶縁層56上には、絶縁材からなる保護膜層58が形
成されている。
【0053】そして第1の外部電極51Aは、当該チツ
プ型コンデンサ50の一端側に保護膜層58及び絶縁層
56を一体に貫通するように設けられた第1の開口部5
9Aを介して下部電極54上に積層形成され、第2の外
部電極51Bは、当該チツプ型コンデンサ50の他端側
に保護膜層58を貫通するように設けられた第2の開口
部59Bを介して上部電極57上に積層形成されてい
る。
【0054】これによりこのチツプ型コンデンサ50に
おいては、第1及び第2の外部電極51A、51Bをそ
れぞれマザー基板の対応する電極とはんだ等を用いて接
合するようにして当該マザー基板上に実装することがで
きるようになされている。
【0055】なおこのようなチツプ型コンデンサ50
は、図5(A)及び(B)に示す以下の手順により製造
することができる。
【0056】すなわちまず、図2(A)〜(H)につい
て上述した手順とほぼ同様の手順により図5(A)のよ
うなコンデンサチツプ60を作製し、次いで図5(B)
に示すように、このコンデンサチツプ60の一端側及び
他端側にそれぞれレーザ加工等の従来手法を用いて第1
又は第2の開口部59A、59Bを形成した後、これら
第1及び第2の開口部59A、59B内に印刷法等を用
いて導体材料をその先端面が保護膜層58の表面よりも
僅かに高くなるように供給し、これらを焼成する。
【0057】これにより図4に示すチツプ型コンデンサ
50を得ることができる。
【0058】以上の構成において、このチツプ型コンデ
ンサ50では、第1及び第2の外部電極51A、51B
が当該チツプ型コンデンサ50の一表面側にのみ設けら
れており、このため例えばマザー基板上に高密度で実装
するときに隣接して実装された電子部品の電極と第1及
び第2の外部電極51A、51Bが接触してシヨートが
発生するのを未然にかつ確実に回避することができる。
【0059】従つてチツプ型コンデンサをこのように構
築することによつて第1の実施の形態によるチツプ型コ
ンデンサ30(図1)と同様に従来に比べて格段的に高
容量化及び小型化し得る利点を得ることができると共
に、これに加えて高密度実装に実用上十分に対応し得る
利点をも得ることができる。
【0060】以上の構成によれば、一面52Aが平滑化
又は平坦化されたセラミツク基板52の当該一面52A
上に下部電極53を形成すると共に、当該下部電極53
上にスパツタ法又は化学気相法を用いて高誘電体材料か
らなる高誘電体層55を成膜形成した後、当該高誘電体
層55上に上部電極57を形成する一方、第1及び第2
の外部電極51A、51Bを一表面側にのみ形成するよ
うにしたことにより、従来に比べて格段的に高容量化及
び小型化し得る一方、高密度実装に実用上十分に対応し
得るチツプ型コンデンサ及びその製造方法を実現でき
る。
【0061】(3)他の実施の形態 なお上述の第1及び第2の実施の形態においては、本発
明をチツプ型コンデンサに適用するようにした場合につ
いて述べたが、本発明はこれに限らず、チツプ型以外の
この他種々の形態のコンデンサに広く適用することがで
きる。
【0062】また上述の第1及び第2の実施の形態にお
いては、バリアメタル層33、54を形成する導電材料
としてタングステン、ルテニウム又はルテニウムオキサ
イド(RuOx(x=0.05〜2.0 ))等を適用するようにし
た場合について述べたが、本発明はこれに限らず、要
は、下部電極32、53を形成する導電材料の拡散及び
酸化を防止することができる材料であるのならば、バリ
アメタル層33、54の材料としてはこの他種々の材料
を適用できる。またバリアメタル層33、54を例えば
Ti/Ir-Hf-Ox/Ir、Ti/Ir-Hf-Ox/Pt、Ti/Ir-Hf-Ox/Ti/Pt
、Ti/Ir-Hf-Ox/Ti/Ir のように、必要に応じて多層構
造とするようにしても良い。
【0063】さらに上述の第1及び第2の実施の形態に
おいては、高誘電体層34、55の材料としてタンタル
オキサイド等を適用するようにした場合について述べた
が、本発明はこれに限らず、この他PLZT(PdLaZrTi
O3、比誘電率750 〜4000)やPdTiO3(比誘電率100 〜20
0 )等の種々の高誘電体材料を広く適用できる。また高
誘電体材料に類似した例えばPZT(PbZrTiO3、比誘電
率350 〜1000)等のペロブスカイト構造誘電体材料など
も広く適用することができる。
【0064】さらに上述の第1及び第2の実施の形態に
おいては、下部電極32、53上に当該下部電極32、
53を覆うようにバリアメタル層33、54を形成する
ようにした場合について述べたが、本発明はこれに限ら
ず、例えば下部電極32、53の材料として酸化及び拡
散し難いものを用いた場合には、バリアメタル層33、
54を省略するようにしても良い。
【0065】さらに上述の第1及び第2の実施の形態に
おいては、下部電極32、53及び上部電極36、57
をそれぞれ一層ずつ形成するようにした場合について述
べたが、本発明はこれに限らず、例えば上部電極36、
57上に、それぞれ高誘電体材料からなる高誘電体層を
介して所定の導電材料からなる下部電極及び上部電極を
順次交互に1層又は複数層形成すると共に、セラミツク
基板31、52上に形成された下部電極32、53及び
他の下部電極と導通するように第1の外部電極を形成
し、かつ高誘電体層34、55上に形成された上部電極
36、57及び他の上部電極と導通するように第2の外
部電極をチツプ型コンデンサの一端側又は他端側にそれ
ぞれ形成するようにしても良く、このようにすることに
よつてコンデンサの単位面積当たりの容量をさらに向上
させることができる。
【0066】また図2(H)又は図5(A)のようなコ
ンデンサチツプ42、60を2つ用意し、セラミツク基
板31、52の他面側同士を貼り合わせるようにしてコ
ンデンサを形成するようにしても良く、このようにして
もコンデンサの単位面積当たりの容量をさらに向上させ
ることができる。
【0067】さらに上述の第1及び第2の実施の形態に
おいては、チツプ型コンデンサ30、50のベースとし
てセラミツク基板31、52を適用するようにした場合
について述べたが、本発明はこれに限らず、チツプ型コ
ンデンサ30、50のベースとしてはガラス材等この他
種々の絶縁材料からなる絶縁基板を広く適用することが
できる。
【0068】
【発明の効果】上述のように本発明によれば、コンデン
サにおいて、絶縁基板の一面上に所定の導電材料からな
る第1の下部電極を形成すると共に、当該第1の下部電
極上にスパツタ法又は化学気相法を用いて高誘電体材料
からなる第1の高誘電体層を成膜形成し、当該第1の高
誘電体層上に所定の導電材料からなる第1の上部電極を
設けるようにしたことにより、従来に比べて電極間距離
が格段的に短く、かつ電極間に格段的に誘電率の高い誘
電体が介在するコンデンサを得ることができ、かくして
従来に比べて格段的に小型化及び高容量化し得るコンデ
ンサを実現できる。
【0069】また本発明によれば、コンデンサの製造方
法において、絶縁基板の一面上に所定の導電材料からな
る第1の下部電極を形成する第1の工程と、第1の下部
電極上にスパツタ法又は化学気相法を用いて高誘電体材
料からなる第1の高誘電体層を形成する第2の工程と、
第1の高誘電体層上に所定の導電材料からなる第1の上
部電極層を形成する第3の工程とを設けるようにしたこ
とにより、従来に比べて電極間距離が格段的に短く、か
つ電極間に格段的に誘電率の高い誘電体が介在するコン
デンサを得ることができ、かくして従来に比べて格段的
に小型化及び高容量化し得るコンデンサの製造方法を実
現できる。
【図面の簡単な説明】
【図1】第1の実施の形態によるチツプ型コンデンサの
構成を示す上面図及び断面図である。
【図2】第1の実施の形態によるチツプ型コンデンサの
製造手順の説明に供する断面図である。
【図3】セラミツク基板の一面の平滑化又は平坦化処理
の説明に供する断面図である。
【図4】第2の実施の形態によるチツプ型コンデンサの
構成を示す下面図及び断面図である。
【図5】第2の実施の形態によるチツプ型コンデンサの
製造手順の説明に供する断面図である。
【図6】従来のチツプ型コンデンサを示す斜視図であ
る。
【図7】従来のチツプ型コンデンサを示す断面図であ
る。
【図8】従来のチツプ型コンデンサの説明に供する分解
斜視図である。
【図9】コンデンサの原理説明に供する断面図である。
【図10】従来提案されているコンデンサの構成を示す
断面図である。
【符号の説明】
30、50……チツプ型コンデンサ、31、52……セ
ラミツク基板、31A、52A……一面、32、53…
…下部電極、33、54……バリアメタル層、34、5
5……高誘電体層、35、56……絶縁層、36、57
……上部電極、37、58……保護膜層、38A、38
B、59A、59B……外部電極。

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】絶縁基板の一面上に設けられた所定の導電
    材料からなる第1の下部電極と、 上記第1の下部電極上にスパツタ法又は化学気相法を用
    いて成膜形成された高誘電体材料からなる第1の高誘電
    体層と、 上記第1の高誘電体層上に設けられた所定の導電材料か
    らなる第1の上部電極層と、 それぞれ上記第1の下部電極又は上記第1の上部電極と
    導通する第1及び第2の外部電極とを具えることを特徴
    とするコンデンサ。
  2. 【請求項2】上記第1の下部電極上に積層形成された、
    当該第1の下部電極を形成する上記導電材料の拡散及び
    酸化を防止するための導電材料からなるバリアメタル層
    を具え上記第1の高誘電体層は、上記バリアメタル層上
    に積層形成されたことを特徴とする請求項1に記載のコ
    ンデンサ。
  3. 【請求項3】上記第1の上部電極上に、所定の導電材料
    からなる第2の下部電極及び第2の上部電極がそれぞれ
    高誘電体材料からなる第2の高誘電体層を介して順次交
    互に1層又は複数層形成されると共に、上記第1の外部
    電極が上記第1の下部電極及び各上記第2の下部電極と
    導通接続され、かつ上記第2の外部電極が上記第1の上
    部電極及び各上記第2の上部電極とそれぞれ導通接続さ
    れたことを特徴とする請求項1に記載のコンデンサ。
  4. 【請求項4】上記第1及び第2の外部電極が同じ一表面
    側にのみ形成されたことを特徴とする請求項1に記載の
    コンデンサ。
  5. 【請求項5】絶縁基板の一面上に所定の導電材料からな
    る第1の下部電極を形成する第1の工程と、 上記第1の下部電極上にスパツタ法又は化学気相法を用
    いて高誘電体材料からなる第1の高誘電体層を形成する
    第2の工程と、 上記第1の高誘電体層上に所定の導電材料からなる第1
    の上部電極を形成する第3の工程と、 それぞれ上記第1の下部電極又は上記第1の上部電極と
    導通する第1及び第2の外部電極を形成する第4の工程
    とを具えることを特徴とするコンデンサの製造方法。
  6. 【請求項6】上記第1の工程は、 上記第1の下部電極を形成した後、当該第1の下部電極
    上に、当該第1の下部電極を形成する上記導電材料の拡
    散及び酸化を防止するための導電材料からなるバリアメ
    タル層を形成する工程を有することを特徴とする請求項
    4に記載のコンデンサの製造方法。
  7. 【請求項7】上記第3の工程は、 上記第1の上部電極上に、所定の導電材料からなる第2
    の下部電極及び第2の上部電極をそれぞれ高誘電体材料
    からなる第2の高誘電体層を介して順次交互に1層又は
    複数層形成する工程を有し、 上記第4の工程では、 上記第1の外部電極を上記第1の外部電極に加えて各上
    記第2の下部電極と導通接続し、かつ上記第2の外部電
    極を上記第2の上部電極に加えて各上記第2の上部電極
    とそれぞれ導通接続することを特徴とする請求項4に記
    載のコンデンサの製造方法。
  8. 【請求項8】上記第4の工程では、 上記第1及び第2の外部電極を同じ一表面側にのみ形成
    することを特徴とする請求項4に記載のコンデンサの製
    造方法。
JP29731197A 1997-10-29 1997-10-29 コンデンサ及びその製造方法 Abandoned JPH11135360A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29731197A JPH11135360A (ja) 1997-10-29 1997-10-29 コンデンサ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29731197A JPH11135360A (ja) 1997-10-29 1997-10-29 コンデンサ及びその製造方法

Publications (1)

Publication Number Publication Date
JPH11135360A true JPH11135360A (ja) 1999-05-21

Family

ID=17844878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29731197A Abandoned JPH11135360A (ja) 1997-10-29 1997-10-29 コンデンサ及びその製造方法

Country Status (1)

Country Link
JP (1) JPH11135360A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008251974A (ja) * 2007-03-30 2008-10-16 Tdk Corp 薄膜部品及び製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008251974A (ja) * 2007-03-30 2008-10-16 Tdk Corp 薄膜部品及び製造方法
US7683269B2 (en) 2007-03-30 2010-03-23 Tdk Corporation Thin film device and method for manufacturing the same

Similar Documents

Publication Publication Date Title
CN108573811B (zh) 层叠陶瓷电容器及其制造方法
US6370012B1 (en) Capacitor laminate for use in printed circuit board and as an interconnector
JP4166013B2 (ja) 薄膜キャパシタ製造方法
KR101792414B1 (ko) 박막 커패시터 및 그 제조방법
JPH0878283A (ja) 薄膜キャパシタ
US20230162925A1 (en) Multi-layer ceramic electronic component, multi-layer ceramic electronic component mounting substrate, and multi-layer ceramic electronic component package
JP3772622B2 (ja) 薄膜積層コンデンサおよびその実装方法
US10950388B2 (en) Multi-layer ceramic capacitor and circuit board
US11942278B2 (en) Thin film capacitor
JP2020174110A (ja) 積層セラミック電子部品及び回路基板
KR20180027269A (ko) 박막 커패시터
JP2000340448A (ja) 積層セラミックコンデンサ
KR102584976B1 (ko) 박막 커패시터
JPH11135360A (ja) コンデンサ及びその製造方法
KR19990029116A (ko) 박막 칩 콘덴서 및 그 제조 방법
US11587737B2 (en) Multilayer ceramic capacitor, circuit substrate and manufacture method therefor
JPH11177244A (ja) 配線板の製造方法
JP3246166B2 (ja) 薄膜コンデンサ
JPH11126977A (ja) 配線板の製造方法
JPH11135950A (ja) 多層配線板及びその製造方法
JPH11214853A (ja) 配線板の製造方法
KR20180056030A (ko) 박막 커패시터
US20230187132A1 (en) Multilayer ceramic electronic component, manufacturing method thereof, circuit board, and package
US10854392B2 (en) Multi-layer ceramic electronic component, multi-layer ceramic electronic component mounting substrate, multi-layer ceramic electronic component package, and method of producing a multi-layer ceramic electronic component
JPH1168320A (ja) 多層配線板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060428

A762 Written abandonment of application

Effective date: 20060531

Free format text: JAPANESE INTERMEDIATE CODE: A762