JP2005094017A - 大きい許容差の埋め込み型コンデンサー - Google Patents

大きい許容差の埋め込み型コンデンサー Download PDF

Info

Publication number
JP2005094017A
JP2005094017A JP2004270271A JP2004270271A JP2005094017A JP 2005094017 A JP2005094017 A JP 2005094017A JP 2004270271 A JP2004270271 A JP 2004270271A JP 2004270271 A JP2004270271 A JP 2004270271A JP 2005094017 A JP2005094017 A JP 2005094017A
Authority
JP
Japan
Prior art keywords
electrode
capacitor
electrode layer
layer
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004270271A
Other languages
English (en)
Other versions
JP2005094017A5 (ja
Inventor
William J Borland
ウィリアム ジェイ.ボーランド
Xin Fang
ファン シン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EIDP Inc
Original Assignee
EI Du Pont de Nemours and Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EI Du Pont de Nemours and Co filed Critical EI Du Pont de Nemours and Co
Publication of JP2005094017A publication Critical patent/JP2005094017A/ja
Publication of JP2005094017A5 publication Critical patent/JP2005094017A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/01Form of self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/255Means for correcting the capacitance value
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09236Parallel layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663Divided layout, i.e. conductors divided in two or more parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718Clearance holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09763Printed component having superposed conductors, but integrated in one circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107Using laser light
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17Post-manufacturing processes
    • H05K2203/171Tuning, e.g. by trimming of printed components or high frequency circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17Post-manufacturing processes
    • H05K2203/175Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】 大きい許容差の埋め込み型コンデンサーを提供すること。
【解決手段】 プリント配線板において、コンデンサーは大きい許容差を得るために、選択的にトリミングされ得る電極層を有する。電極層を、複数の細長い電極部から形成することができ、これらの各々を選択的にトリミングすることができる。また、電極層を交互嵌合された細長い電極部から形成することもできる。
【選択図】 図1B

Description

本技術分野はコンデンサーである。より詳細には、本技術分野はプリント配線板中に埋め込むことのできる大きい許容差のコンデンサーを含む。
本出願は、出願代理人事件整理番号EL−0495、2002年10月11日に米国特許庁に提出された、名称「CO-FIRED CERAMIC CAPACITORS AND METHOD FOR FORMING CERAMIC CAPACITORS FOR USE IN PRINTED WIRING BOARDS」の米国特許出願公開第60/418045号明細書、出願代理人事件整理番号EL−0496、2002年12月13日に米国特許庁に提出された、名称「PRINTED WIRING BOARDS HAVING LOW INDUCTANCE EMBEDDED CAPACITORS AND METHODS OF MAKING SAME」の米国特許出願公開第60/433105号明細書、出願代理人事件整理番号EL−0497、2003年3月7日に米国特許庁に提出された、名称「PRINTED WIRING BOARDS HAVING CAPACITORS AND METHODS OF MAKING THEREOF」の米国特許出願公開第60/453129号明細書に関連する。
受動回路素子をプリント配線板(PWB)中に埋め込むことによって、回路のサイズを縮小し、回路の性能を向上させることが可能である。受動回路素子は典型的に、積み重ねられるパネル中に埋め込まれ、相互配線回路によって接続され、パネルの積み重ねによってプリント配線板が形成される。当該パネルを一般に「内層パネル」と呼ぶことができる。
以下の米国特許は先行技術の状況を説明する。
Redfernによる特許文献1は、2個の平行な接続される部分に作製されるモノリシック集積回路に集積するのに適したコンデンサーを開示している。薄い酸化物を用いた1つの部分が、静電容量の大部分を構成する。厚い酸化物上に作製される第2部分は、単位面積当たりより小さな静電容量を構成するが、レーザトリミングを行って、集積回路への損傷なしに正確な静電容量を提供することができる。トリミング可能な部分は、望ましくは、レーザエネルギーで容易に除去される伝導性電極材料を用いて作製される。
米国特許第4,190,854号明細書
コンデンサーは、その意図される使用によって様々な要件がある。多くの回路において、目標の静電容量値を中心とする許容可能な変化量であるコンデンサーの許容差は重要である。例えば、タイミング変換用途およびアナログ−デジタル(A/D)変換用途では、コンデンサーは、一般に小さい静電容量値および大きい許容差を有する。これらのコンデンサーのいくつかは、その目標値を中心に変化量±5%未満の許容差要件を有する。このような場合、大きい許容差の要件は、スクリーン印刷またはエッチングのような通常の埋め込み技術では容易に得られない。したがって、このようなコンデンサーは、大きい許容差を必要とする多くの用途には適していないだろう。
第1の実施形態によれば、プリント配線板は内層パネルから構成される。内層パネル中のコンデンサーは、複数の電極部を含む第1電極層を形成すること、第1電極層に接触する誘電体を形成すること、および第1電極層から間隔を置いて配置される第2電極層を形成することによって作製され、第1電極層、誘電体および第2電極層が第1のコンデンサーを形成する。コンデンサーの静電容量を、所望の静電容量値または目標の静電容量値を超える静電容量を有するように設定することができる。次いで、コンデンサーから電極部分を分離するために第1電極層の1個または複数個の電極部を、レーザでトリミングまたは切断して、静電容量を目標値に近い値、または目標値に下げる。コンデンサーを有機絶縁性材料で包み、追加の内層パネルと共にプリント配線板中に組み込むことができる。
第2の実施形態によれば、コンデンサーは、第1の複数の細長い電極部を含む第1電極層と、第1の複数の電極部と間隔を置いて配置され交互嵌合される(interdigitated)第2の複数の電極部を含む第2電極層と、第1および第2の複数の電極部の間に配置される誘電体とを含む。コンデンサーを目標の静電容量値にするために、1個または複数の電極部をトリミングすることができる。
当業者であれば、以下に列挙した図面を参照して、以下の実施形態の詳細な説明を読み取ることによって、上記の利点と他の利点、および本発明の様々な実施形態の利益を認識するであろう。
一般的な習慣にしたがって、図面の種々の形状は、必ずしも一定の尺度で描かれていない。種々の形状の寸法は、本発明の実施形態をより明瞭に例示するために拡大され、または縮小され得る。
以下の記述は、以下の図面に関連し、ここで、同じ数字は同じ要素を指す。
図1Aは、本発明の第1の実施形態によるプリント配線板1000の正面の断面図である。プリント配線板1000は、埋め込み型コンデンサー105を有する内層パネル1100を含む。1個の内層パネル1100を図1Aに例示する。しかし、プリント配線板1000は、2個または複数の内層パネルを含むことができる。第1の実施形態によれば、コンデンサー105はトリミング可能な電極を有する。
図1Aを参照すると、コンデンサー105は、プリント配線板1000を通って伸びる2個の回路導体1001、1002と電気的に結合される。プリント配線板1000に組み込まれる前の、完成した内層パネル1100を図1Iに示す。
図1Aを参照すると、プリント配線板1000は、基板1000の両端に接続回路1021、1022、1031、1032を含む。プリント配線板1000はまた、電力面1010および接地面1012を含むことができる。電力面1010は、内層パネル1100の一部分として形成することができる。例示的なデバイスDが、接続回路1021、1022に結合されるように示される。デバイスDは、例えば半導体チップであることができる。
図1Bは、図1Aに概略的に図示されたコンデンサー105の平面図である。コンデンサー105は、第1電極層110、第2電極層120、および誘電体130を含む。第1電極層110は、誘電体130によって第2電極層120から分離される。第2電極層120の一部のみが図1Bに示される。第1電極層110を、溝(図1Bには示されていない)によって第2電極層120から電気的に絶縁することができる。第2電極層120を、例えば金属箔から形成することができる。
図1Bを参照すると、第1電極層110は、様々なサイズの複数の電極部114および主要電極112を含む。電極部114は、伝導性部116によって伝導性部126に接続される。主要電極112は、伝導性部113によって伝導性部126に電気的に接続される。第1電極層110は、コンデンサー105によってもたらされる静電容量を制御するために、伝導性部116を横断して選択的にトリミングされ得る。トリミングの方向は、図1B中に矢印Tで示され、トリミング作業を、図1Fを参照して以下で詳細に論じる。主要電極112は電極部114よりもはるかに大きくすることができる。より小さいトリミング可能な電極部114を含むことによって、コンデンサー105の総静電容量の優れた制御が可能になる。
内層パネル1100の作製方法、および内層パネル1100をプリント配線板1000に組み込む方法が、図1C〜1Iを参照して以下で詳細に論じられる。プリント配線板1000に組み込む前の完成した内層パネル1100を図1Iに例示する。以下で論じる内層パネルの実施形態は、ポリマーコンデンサーの実施形態である。しかし、他の構成材料を使用して内層パネル1100を形成してもよい。
図1Cは、内層パネル1100の第1の製造段階の正面断面図である。図1Cでは、金属箔10が提供される。箔10は、産業界で一般に入手可能な種類であってもよい。例えば、箔10は、銅、銅−インバール−銅、インバール、ニッケル、ニッケル被覆銅、または他の金属であってもよい。好ましい箔には、多層プリント配線板産業で通常使用される、裏面処理銅箔、両面処理銅箔、および他の銅箔のような、銅から主に構成される箔が含まれる。
箔10の厚さは、例えば、約1〜100ミクロン、好ましくは3〜75ミクロン、最も好ましくは12〜36ミクロンの範囲内とすることができ、約1/3オンス〜1オンスの銅箔に相当する。箔10は第1の積層材料160に積層される。積層材料160は、例えば、FR4プリプレグおよび/または他の有機材料とすることができる。
図1Dは次の製造段階の平面図であり、図1Eは、図1Dの線1E〜1Eで得られる断面図である。図1Eを参照すると、フォトレジストを箔10に適用し(参照番号10は図1Dおよび1Eには使用されていない)、そして、例えば標準的なプリント配線板の加工条件を用いて、当該箔10が画像形成され、エッチングされて、取り除かれる。箔10のエッチングによって、図1Dに示した第2電極層120および伝導性部126がもたらされる。溝122は、第2電極層120を伝導性部126から絶縁する。
図1Fは次の製造段階の平面図であり、図1Gは、図1Fの線1G〜1Gで得られる断面図である。図1Fおよび1Gを参照すると、誘電体130が第2電極層120の上に形成される。誘電体130は溝122を充填する。誘電体130を、例えば、ポリマー厚膜(PTF)ペーストから形成することができ、そして、例えば、溶液流延法(solution casting)またはスクリーン印刷によって適用することができる。次いで誘電体130を硬化させる。誘電体130に存在する溶媒は、硬化工程の間に除去される。
次いで、第1の電極層110が誘電体130の上に形成され、電極部114、主要電極112、および伝導性部113、116が形成される。第1電極層110を、例えば、伝導性PTFペーストから形成することができる。次いで第1電極層110を硬化させる。
この段階で、得られる物品の静電容量は、完成したコンデンサーに対して最終的に望まれる静電容量よりも大きい。静電容量値を所望の値または「目標」値に下げるために、1個または複数の電極部114を、1個または複数の伝導性部116をトリミング(または「切断」)することによって、コンデンサーから選択的に除去または分離してもよい。図1Fにおいて、トリミング方向は矢印Tで示される。UV−YAGレーザは、トリミングを行うための好ましい装置のひとつである。UV−YAGレーザは、1個または複数の伝導性部116を切断して電極層110の総面積を小さくし、それによってコンデンサー105の静電容量を小さくする。電極部114は、コンデンサー105の静電容量を調節することにおいて柔軟性を提供するために、連続的により小さなサイズを有することができる。レーザは電極の設計およびフィードバック処理の使用をプログラムされてもよい。当該フィードバック処理において、レーザは、最初に総静電容量を測定し、そして所望の値を下回る、または超過することを防止するためにトリミングすることが必要である電極部の数を計算する。レーザはまた、トリミング工程を通して静電容量の変化を測定することができ、ある範囲の所望値内でトリミングを停止するようにプログラムされてもよい。大きい許容差の値は、電極部114の選択的なトリミングによって達成され得る。
次いで、図1Hを参照すると、得られる物品は、第2の積層材料170に積層される。箔180が第1積層材料160に適用され、箔190が第2積層材料170に適用される。
図1Iは、完成した内層パネル1100を例示する。図1Hおよび1Iを参照すると、箔180が画像形成され、エッチングされて、取り除かれ、エッチング部1010を形成する。エッチング部1010は、例えば、電力面とすることができる。さらに、箔190が画像形成され、エッチングされて、取り除かれ、接続回路1021、1022を形成する。内層パネル1100をプリント配線板1000に組み込んだ後、回路導体1001、1002が、プリント配線板1000を通して形成され得る。各回路導体1001、1002の断面を、図1Iに示す。
遡って図1Aを参照すると、内層パネル1100を、例えば、追加の内層パネルを含む他の層と積み重ねることができる。プリント配線板1000を、例えば積層工程によって、多数の積み重ねた内層パネルから形成することができる。積み重ねた内層パネルを、1回または複数回の慣用の積層プレス加工で一緒に積層し、例えば、絶縁性プリプレグを用いて一緒に接合することができる。プリント配線板1000を、複数の段階で積層することができる。例えば、内層パネルのサブアセンブリーを加工して積層し、続いて1個または複数のサブアセンブリーを積み重ねて一緒に積層して、完成したプリント配線板1000を形成することができる。
プリント配線板1000の各内層は、回路素子の異なる配列を含む異なる設計を有することができる。用語「内層パネル」は、パネルがプリント配線板1000の内部に挟まれなければならないことを意味するものではなく、内層パネルを、例えばプリント配線板1000の外層に配置することもできる。
第1および第2の回路導体1001、1002を、例えば、プリント配線板1000を貫通するレーザまたは機械的穴あけによって、伝導性ビアとして形成することができる。穴あけによって形成された孔は、次いで伝導性材料でめっきされる。図1Aに示した全プリント配線板1000を貫通して伸びる、得られる伝導性ビア1001、1002は、一般に「めっきスルーホール」と呼ばれる。めっきスルーホール型のビアは通常、プリント配線板のすべての内層パネルが一緒に積層された後に形成される。プリント配線板1000の他の部分の追加の回路導体(示されていない)は、内層パネルのサブアセンブリーまたは個々の内層パネルを通して伸ばすことができるだろう。プリント配線板1000の一部だけに貫通して伸びるビア回路導体は、一般に「埋め込みビア」と呼ばれる。埋め込みビアは典型的には、内層パネルのサブアセンブリーがプリント配線板に組み込まれる前に、内層パネルのサブアセンブリーに穴あけされて、めっきされる。内層パネルの片面または両面に形成される小径の伝導性ビアは、一般に「マイクロビア」と呼ばれ、例えば、内層パネル内のコンデンサーを終端させるために使用され得る。ビアの上記種類のいずれもが、本明細書で論じられる内層パネルの実施形態に接続され得る。
すべての相互配線が形成され、内層パネルのすべてのサブアセンブリーまたは個々の内層パネルが一緒に積層された後、プリント配線板1000が完成する。図1Aでは、プリント配線板1000は、内層パネル1100、接地面1012、電力面1010、および積み重ねた構成の追加の積層体層を含むように例示される。本明細書で論じられる実施形態によれば、任意の数の内層パネルをプリント配線板に含むことができる。
図2Aは、図2Bの線2A〜2Aで得られる別法の内層パネル2100の一部の平面断面図である。図2Bは、図2Aの線2B〜2Bで得られる正面断面図である。内層パネル2100を、例えば、図1Aで例示されるプリント配線板1000のようなプリント配線板に組み込むことができる。図2Bはプリント配線板1000に組み込んだ後の内層パネル2100を例示する。内層パネル2100は、積層材料の層250と260との間に積層されるコンデンサー205を含む。
コンデンサー205は、複数の電極部215からなる第1電極層210を含む。電極部215は、複数の伝導性部217によって相互接続される。誘電体230は、第2電極層220を第1電極層210から分離する。電極部215および伝導性部217を含む第1電極層210は、伝導性部226に電気的に接続される。溝222は、第2電極層220を第1電極層210から絶縁する。
複数の導体215を含む第1電極層210は、第2回路導体1002に電気的に結合される。第2電極層220は、第1回路導体1001に電気的に結合される。図2Bにおいて、回路導体部1001、1002は、図1Aで例示される回路導体1001、1002の部分に相当する。
コンデンサー205の静電容量を、1個または複数の電極部215をトリミングすることによって小さな自由度内で変化させることができる。トリミングは、内層パネル2100において、積層体250および伝導性部217を通してトリミングすることによって行われる。回路導体1021、1022は、例えば、コンデンサー205の静電容量を試験するためのプローブポイントとして働くことができる。電極部215を、様々な組合せおよび位置でトリミングすることができ、コンデンサー205によってもたらされる静電容量の優れた制御を可能にする。トリミング工程を含む、内層パネル2100の製造工程を、図2C〜2Jを参照して以下に説明する。
以下に論じる実施形態は、コンデンサー層の共焼成を用いる箔上焼成(fired-on-foil)の実施形態である。しかし、他の構成方法を用いて、内層パネル2100を形成してもよい。
図2Cは、内層パネル2100を製造する第1段階の正面断面図である。図2Cでは、金属箔40が提供される。箔40は産業界で一般に入手可能な種類とすることができる。例えば、箔40は、銅、銅−インバール−銅、インバール、ニッケル、ニッケル被覆銅、または厚膜ペーストの焼成温度を超える融点を有する他の金属とすることができる。
箔40を例えば、下地印刷42を適用して焼成することによって前処理することができる。下地印刷42は、箔40の素子側の表面に適用される比較的薄い層である。図2Cにおいて、下地印刷42は、箔40上の表面コーティングとして示される。下地印刷42は、金属箔40および下地印刷42の上に堆積される層に良く接着する。下地印刷42を、例えば、箔40に適用されるペーストから形成することができ、これは次いで箔40の融点以下の温度で焼成される。ペーストを、箔40の表面全体に境界のないコーティング(open coating)として印刷することができ、または箔40の選択した領域に印刷することができる。
誘電体材料は下地印刷42の上にスクリーン印刷され、第1誘電体層51を形成する。誘電体材料は、例えば、厚膜誘電体インクとすることができる。誘電体インクを、例えばペーストから形成することができる。次いで、第1誘電体層51を乾燥する。次いで、第2誘電体層52を適用して乾燥する。別法の実施形態では、単一層の誘電体材料を、2つの別個の層51、52を形成するのに使用されるメッシュスクリーンよりも粗いメッシュスクリーンを通して堆積させることができる。より粗いメッシュスクリーンは、1回の印刷ステップで同等の厚さを提供する。
図2Eおよび2Fを参照すると、第1電極層210は、第2誘電体層52の上に形成され(参照番号51および52は図2Eおよび2Fには使用されていない)乾燥される。第1電極層210は、例えば、厚膜金属インクをスクリーン印刷することによって形成され得る。第1電極層210は、複数の伝導性部217で相互接続される複数の電極部215からなる。第1電極層210の一部は、誘電体層52にわたって伸び、箔40に接触する。一般に、誘電体層52の表面積は、平面的な視野(top plane perspective)から見たときに、第1電極層210の表面積よりも大きくなければならない。
次いで、第1誘電体層51、第2誘電体層52、および第1電極層210を、共焼成する。「共焼成」は、層51、52が第1電極層210を形成する前に焼成されないことを意味する。焼成後の構造を、図2Eおよび2Fに示す。誘電体230は、共焼成ステップからもたらされる。厚膜誘電体層51、52を、例えば、ガラス−セラミックフリット相と混合された、高誘電率(high K)の機能相(例えば、チタン酸バリウム)および誘電特性改質添加剤(例えば二酸化ジルコニウム)から形成することができる。共焼成の間、ガラス−セラミックフリット相は軟化して機能相および添加相を濡らし、合着してガラス−セラミック基材中に機能相および改質添加剤の分散体をもたらす。同時に、第1電極層210および箔40は、軟化したガラス−セラミックフリット相によって濡らされ、一緒に焼結される。第1電極層210および箔40は、共焼成に起因する高誘電率の誘電体230への強い結合を有する。
図2Gを参照すると、当該構造は箔40の第1の面に積層される(参照番号40は図2Gに示されていない)。例えば、箔40の素子側の面を、積層材料250および伝導性箔252に積層することができる。積層を、例えば、標準的なプリント配線板工程におけるFR4プリプレグまたは他の有機材料を使用して行うことができる。
積層の後、フォトレジストを箔40に適用し、例えば、標準的なプリント配線板の加工条件を用いて、箔40を画像形成し、エッチングして、取り除く。第2電極層220は、箔40のエッチングからもたらされる。当該エッチングは、箔40に溝222を作り出し、この溝によって、第2電極層220から第1電極層210の電気的な接触が遮断される。箔40の部分226は、第1電極層210に電気的に接続される。電極層210および220並びに誘電体230が、コンデンサー205を形成する。箔252を、この時点または後の時点でエッチングすることができる。箔252を、エッチングして図2Bで例示される回路1021、1022を形成することができる。
図2Hを参照すると、得られる物品は、第2電極層220の第2の面で、第2の積層材料260に積層される。箔262を、第2の積層材料260に適用することができる。箔262をエッチングして、回路を形成することができる。箔262をエッチングして、例えば、図2Bで例示される電力面1010を形成することができる。箔252はまた、この時点でエッチングされてもよい。
この実施形態によれば、コンデンサー205(コンデンサー205は図2Aおよび2Bに示されている)によって提供される静電容量を制御するために、第1電極層210を選択的にトリミングすることができる。第1電極層210をトリミングする方法およびパターンを、図2Iおよび2Jを参照して以下に詳細に論じる。
図2Hは、内層パネル2100を図1Aで例示されるプリント配線板1000に一体化する前、および回路1021、1022、1001、1002および電力面1010を形成する前の内層パネル2100を例示する。図2Aおよび2Bは、プリント配線板1000にそれを組み込んだ後の内層パネル2100を例示する。プリント配線板1000を、例えば積層工程によって、複数の積み重ねた内層パネルから形成することができる。内層パネルを、1回または複数回の積層プレス加工で一緒に積層することができる。内層パネルを、例えば、絶縁性プリプレグおよび他の有機材料を用いて一緒に接合することができ、そして、複数段階で積層してもよい。
図2Iおよび2Jは、電極210についての2種類の典型的なトリミング作業を例示する。この実施形態によれば、電極層210は、コンデンサー205(図2Aおよび2B)によって提供される静電容量を制御するために選択的にトリミングされ得る。トリミングを、例えば、UV−YAGレーザまたはCOレーザまたはその両方の組合せを用いて行うことができる。
図2Kおよび2Lは、図2Aおよび2Bで例示されるコンデンサー205に対する別法の実施形態を例示する。図2Kはコンデンサー205’の平面図であり、図2Lは図2Kの線2L〜2Lで得られる正面断面図である。コンデンサー205’は、第1電極層210’、第2電極層220’、第3電極層230’、および誘電体240’を含む。第1および第3電極層210’、230’は、2層の誘電体240’によって第2電極層220’から分離される。第1および第3電極層210’、230’は、溝232’によって第2電極層220’から電気的に絶縁される。第3電極層230’を、例えば金属箔から形成することができる。
図2Kを参照すると、第1電極層210’は、伝導性部217’によって電気的に結合される複数の電極部215’を含む。図2Iおよび2Jを参照して上で論じられたように、第1電極層210’は、コンデンサー205’によって提供される静電容量を制御するために選択的にトリミングされ得る。コンデンサー205’の3個の電極、2層の誘電体構造は、大きい静電容量を提供する。
コンデンサー205’を、コンデンサー205(図2Aおよび2B)と同様の方法で形成することができ、同様に積層してプリント配線板に組み込むことができる。しかし、コンデンサー205’を形成するとき、追加の誘電体層が第2電極層220’上に形成され、第1電極層210’が追加の誘電体層の上に形成される。コンデンサー205’を、1回または複数回の焼成で焼成することができる。例えば、物品を、第2電極層220’を形成した後に焼成し、第1電極層210’を形成した後に再び焼成することができる。あるいはまた、第1電極層210’を形成した後に単一の共焼成を行うことができる。単一の共焼成は製造コストが低減される点で有利である。しかしながら、2回の別個の焼成は、最初の焼成後に、印刷の位置合わせ問題のような欠陥について、第2電極層220’の検査を可能にする。
第1および第3電極層210’、230’を、第3電極層230’に接触される回路導体(示されていない)に電気的に接続することができる。第2電極層220’は伝導性部236’に接触する回路導体(示されていない)に電気的に接続することができる。コンデンサー205’に接続される回路導体は、図1Aで例示される回路導体1001、1002と類似することができる。また、他の回路導体の構成も可能である。
図3Aおよび3Bは、コンデンサーのさらに他の別法の実施形態を例示する。図3Aはコンデンサー305の平面図であり、図3Bは、図3Aの線3B〜3Bで得られる正面断面図である。コンデンサー305は、第1電極層310、第2電極層320、および誘電体330を含む。コンデンサー305は、有機積層材料350の上に形成される。第1電極層310は、誘電体330によって第2電極層320から分離される。第1電極層310を、溝322によって第2電極層320から電気的に絶縁することができる。第2電極層320を、例えば金属箔から形成することができる。
図3Aを参照すると、第1電極層310は複数の細長い電極部315を含む。図1Jおよび1Kを参照して上で論じられたように、電極部315は、コンデンサー305によって提供される静電容量を制御するために選択的にトリミングされ得る。
コンデンサー305を、ポリマー厚膜誘電体および伝導性ペーストを用いて、図1Bで例示されるコンデンサー105と同様の方法で形成することができる。コンデンサー305を積層してプリント配線板に組み込むことができる。
第1電極層310を、伝導性部326に接触する回路導体(示されていない)と電気的に接続することができる。第2電極層320を、第2電極層320に接触する回路導体(示されていない)と電気的に接続することができる。コンデンサー305に接続される回路導体は、図1Aで例示される回路導体1001、1002と同種にすることができる。
図4Aおよび4Bは、コンデンサーのさらに他の別法の実施形態を例示する。図4Aはコンデンサー405の平面図であり、図4Bは図4Aの線4B〜4Bで得られる正面断面図である。コンデンサー405は、第1電極層410、第2電極層420、および誘電体430を含む。コンデンサー405は、積層材料450の上に形成される。第1電極層410は、誘電体430によって第2電極層420から分離される。第1電極層410を、溝422によって第2電極層420から電気的に絶縁することができる。第2電極層420を、例えば金属箔から形成することができる。
図4Aを参照すると、第1電極層410は複数の電極部414を含む。第1電極層410は、コンデンサー405によって提供される静電容量を制御するために、電極部414を横断して選択的にトリミングされ得る。第1電極層410はまた、主要電極412を含む。電極部414を含むことによって、コンデンサー405の静電容量の優れた制御が可能になる。これは、第1電極層410の比較的小さな部分が選択的にトリミングされるからである。
コンデンサー405を、ポリマー厚膜誘電体および伝導性ペーストを用いて、図1Bで例示されるコンデンサー105と同様の方法で形成することができる。コンデンサー405を積層して、プリント配線板に組み込むことができる。
図5Aおよび5Bは、コンデンサーのさらに他の別法の実施形態を例示する。図5Aは、コンデンサー505の平面図であり、図5Bは、図5Aの線5B〜5Bで得られる正面断面図である。コンデンサー505は、第1電極層510、第2電極層520、および誘電体530を含む。コンデンサー505は、積層材料550の上に形成される。第1電極層510は、誘電体530によって第2電極層520から分離される。第1電極層510を、溝522によって第2電極層520から電気的に絶縁することができる。第2電極層520を、例えば金属箔から形成することができる。
図5Aを参照すると、第1電極層510は複数の電極部514を含む。第1電極層510は、コンデンサー505によって提供される静電容量を制御するために、伝導性部516を横断して選択的にトリミングすることができる。第1電極層510はまた、伝導性部516によって電極部514に接続される主要電極512を含む。主要電極512は、電極部514よりもはるかに大きくすることができる。トリミング可能な電極部514を含むことによって、コンデンサー505の静電容量の優れた制御が可能になる。
図6A〜6Cは、コンデンサーのさらに他の実施形態を例示する。図6A〜6Cにおいて、コンデンサー605は内層パネル6100中に埋め込まれる。図6Aは、図6Cの線6A〜6Aで得られる断面図であり、図6Bは図6Cの線6B〜6Bで得られる断面図である。図6Cは、図6Aの線6C〜6Cで得られる断面図である。
図6Aおよび6Cを参照すると、内層パネル6100は、積層材料660、670に積層されたコンデンサー605を含む。内層パネル6100は、図1Aで例示されるプリント配線板1000のようなプリント配線板に組み込まれた後の様子を示すように例示される。
コンデンサー605は、第1電極層610、第2電極層620、および誘電体630を含む。溝622は、第1電極層610を第2電極層620から電気的に絶縁する。図6Aを参照すると、第1電極層610は複数の細長い電極部615を含む。コンデンサー605の静電容量値は所望の静電容量を超える。コンデンサー605の静電容量を所望の値まで下げるために、第1電極層610は細長い電極部615で選択的にトリミングされ得る。
図6Aおよび6Cを参照すると、電極部615は第2電極層620に損傷を与えることなくトリミングされ得る。具体的には、1個または複数の電極部615が矢印Tで示される位置でトリミングされるとき、トリミングのレーザビームが誘電体630を貫通する場合には、第2電極層620が誘電体630のその部分にわたって伸びていないので、レーザビームは第2電極層620に損傷を与えないであろう。内層パネル6100の作製方法を、図6D〜6Fに例示する。
図6Dを参照すると、箔60が提供され、誘電体62が箔60の上に形成される。誘電体62を、例えば、1回または複数回のスクリーン印刷のステップで形成することができる。次に、伝導性層64が誘電体62の上に形成される。得られる物品は共焼成される。
図6Eを参照すると、当該物品は積層材料660に積層され、箔690が積層材料660の上に形成される。次いで、箔60(参照番号60は図6Eには使用されていない)を画像形成し、エッチングして、取り除く。エッチング作業は、細長い電極部615を有する第1電極層610をもたらす。次いで、細長い電極部615はトリミングされて、所望の静電容量が得られる。
図6Fを参照すると、得られる物品は積層材料670に積層され、箔680が積層材料670にわたって形成される。箔680、690を使用して、完成した内層パネル6100(図6C)で例示される回路1021、1022、1010を形成することができ、あるいは他の回路を形成することができる。図6Cで例示されるスルーホールビア1001、1002のような伝導性ビアを、コンデンサー605に接続することができる。
図7A〜7Cは、図6A〜6Cで例示される内層パネル6100に類似した、内層パネル7100のさらに他の実施形態を例示する。内層パネル7100は、コンデンサー705および積層体層770、760を含み、プリント配線板に組み込まれた後の状態で例示される。
コンデンサー705は、第1電極層710、第2電極層720、および誘電体730を含む。溝722は、第1電極層710を第2電極層720から電気的に絶縁する。図7Aを参照すると、第1電極層710は、複数の細長い電極部715および主要電極717を含む。コンデンサー705によって提供される静電容量を制御するために、第1電極層710は、細長い電極部715で選択的にトリミングされ得る。
図7Aおよび7Cを参照すると、電極部715は、第2電極層720に損傷を与えることなくトリミングされ得る。1個または複数の電極部715が、矢印Tで示された位置でトリミングされるとき、トリミングのレーザビームが誘電体730を貫通する場合には、第2電極層720が誘電体730のその部分にわたって伸びていないので、レーザビームは第2電極層720に損傷を与えないであろう。コンデンサーの内層パネル7100を、コンデンサー6100と同様の方法で形成することができる。
図8Aは、交互嵌合された電極810、820を含む電極配列の平面図である。電極810、820は、図8Aにおいて絶縁の状態で示される。電極810、820を備えるコンデンサー805を含む、完成した内層パネル8100が図8Iで例示される。プリント配線板中に組み込まれた内層パネル8100を有するプリント配線板8000が図8Jで例示される。交互嵌合された電極コンデンサー805は、その静電容量を調節するためにトリミング可能である。
図8Aを参照すると、第1電極810は、第1の伝導性部814に接続された、複数の第1の細長い電極部812を含む。第2電極820は、第2の伝導性部824に電気的に接続された複数の第2の細長い電極部822を含む。電導性部814、824はそれぞれ電極810、820の終端として働く。第1の細長い電極部812は、第2の細長い電極部822と交互嵌合される。第1および第2の細長い電極部812、822は、蛇行溝の形状を有する間隔828によって分離される。図8Aの電極パターンは、コンデンサー805の静電容量の優れた制御のためにトリミングされ得る(トリミング工程は図8Hに示されている)。トリミング工程、並びにコンデンサー805および内層パネル8100の作製方法は、図8B〜8Iを参照して以下に論じられる。
図8Bは、内層パネル8100の第1の製造段階の平面図である。図8Cは、図8Bの線8C〜8Cで得られる正面断面図である。図8Cを参照すると、第1の箔32が提供され、積層材料30の第1の面に積層される。第1の箔32は、産業界で一般的に入手可能な種類からなってもよい。例えば箔32は、銅、銅−インバール−銅、インバール、ニッケル、ニッケル被覆銅、または他の金属であってもよい。箔32は、約1オンス〜2オンスの銅箔に相当するだろう。厚い銅箔は、それが厚い電極を形成し、それに対応する高い静電容量密度を提供するので好まれる。積層材料30は、例えば、FR4プリプレグまたは他の有機材料であってもよい。さらに、第2の箔34を、積層材料30の第2の面に積層することができる。
図8Dは次の製造段階の平面図である。図8Eは、図8Dの線8E〜8Eで得られる断面図である。図8Dを参照すると、フォトレジストが第1の箔32に適用され、そして、当該箔32が画像形成され、エッチングされて、取り除かれる。第1および第2の細長い電極部812、822を含む電極810、820、蛇行溝828、および伝導性部814、824は、エッチングステップからもたらされる。さらに、第2の箔34をエッチングして、回路8010を形成することができる。図8Eで例示される回路8010は、例えば、完成したプリント配線板8000の電力面8010として働くことができる(図8Jで例示される)。
図8Fおよび8Gを参照すると、得られる物品に誘電体層38が適用される。誘電体層38は、細長い電極部812、822の間の蛇行溝828を充填するために適用される。図8Fで例示される誘電体層38は、電極部812および822を被覆する。しかし、誘電体層は、電極部の上部を被覆せず、細長い電極部812および822間の溝828を充填するだけで十分である。誘電体層38の追加の表面積によって、位置合わせの問題に対する許容差がもたらされる。誘電体層38を、例えば、ポリマー厚膜(PTF)ペーストから形成することができる。誘電体層38を、例えば、溶液流延法またはスクリーン印刷によって適用することができる。次いで、誘電体層38を硬化させる。
図8Fおよび8Gで示されるような交互嵌合されたコンデンサーの設計では、静電容量は、電極812、822の深さ、電極812と822との間の誘電体充填溝828の幅、および蛇行溝828の長さに比例する。図8Fおよび8Gで示される物品は、目標値を超える静電容量を有する。静電容量は、以下に説明されるようなトリミング作業によって目標値に下げられる。
誘電体が硬化された後、誘電体層38および細長い電極部812、822は、選択的にトリミングされる。トリミング工程は、図8Hで例示される。トリミング工程をより良く例示するために、誘電体層38は図8Hには示されない。トリミング方向は矢印Tで示される。UV−YAGレーザは、トリミングのための好ましいレーザの1種である。UV−YAGレーザは、第1および第2の細長い伝導性部812、822のいずれかまたは両方の部分を選択的に切断し、それによってコンデンサー805の静電容量を下げることができる。比較的短い細長い伝導性部812、822を使用することによって、大きい許容差の値を達成することができる。
図8Iを参照すると、誘電体830はトリミング作業の後の誘電体層38から生じるように例示される。例えば、積層工程、エッチング工程、およびビア形成工程を用いて、回路8010、862、864、積層体850、860、および回路導体8001、8002を形成することができる。
図8Jは、プリント配線板8000の概略的な断面図である。プリント配線板8000は、内層パネル8100を含む1個または複数の内層パネルを一緒に積層することによって形成され得る。積層を、例えば、1回または複数回の慣用の積層プレス加工で行うことができる。図8Jにおいて、回路導体8001、8002は、図8Iで例示されるスルーホールビアに相当する。スルーホールビア8001、8002は、好ましくは、すべての積層体層が一緒にプレスされた後に、穴あけされてめっきされる。回路8010は電力面として働くことができる。また、接地面8012を、プリント配線板8000に含むこともできる。
上記の実施形態によれば、様々な電極配列の選択的なトリミングによって、大きな許容差を達成することができる。
上記の実施形態では、電極層および誘電体層の厚さは変えることができる。一般に、層の厚さは、約10〜50ミクロンの範囲であってもよい。
上記の実施形態では、スルーホールビアの代わりに、またはスルーホールビアに加えて他の種類の回路導体を使用することができる。スルーホールビアの代わりに、例えば、電極層の周囲端部への伝導性接続を使用することができる。
上記の積層工程において、積層を、例えば、標準的なプリント配線板工程におけるFR4プリプレグを使用して行うことができる。106型エポキシプリプレグを使用することもできる。適切な積層条件は、例えば、約28インチ(711mm)水銀まで排気された真空チャンバー中、185℃、208psig(14.6kg/cm)で、1時間である。シリコーンゴムのプレスパッドおよび平滑なPTFE充填ガラス剥離シートを箔に接触させ、エポキシが積層板を互いに接着させるのを防止できる。絶縁性プリプレグおよび積層材料は、例えば、標準的なエポキシ、高いTgのエポキシ、ポリイミド、ポリテトラフルオロエチレン、シアネートエステル樹脂、充填された樹脂系、BTエポキシ、並びに回路層間の絶縁を提供する他の有機樹脂および積層体のような、いかなる種類の絶縁性材料とすることができる。
単一のコンデンサーが、上記の内層パネル内に形成される。しかし、プリント配線板の実施形態は、プリント配線板中に、異なる種類で様々な方法で配列される多数の個別のコンデンサーを含むことができる。
上で論じたプリント配線板の実施形態は、追加の内層パネル、積層体層、および他の層を含むことができる。また、追加の相互配線回路、他の受動素子、または能動素子を、プリント配線板に含むこともできる。
上で論じたプリント配線板の実施形態は、箔上焼成工程によって、またはポリマー材料を使用することによって形成され得る。ポリマーの実施形態では、硬化を、例えば約150℃で行うことができる。
ポリマー導電層を形成するために使用されるペースト用の適切な材料は、例えば、ポリマー厚膜銅ペースト、銀ポリマー厚膜ペーストを含み、これらは有機ビヒクルに分散された銅または銀粉末を含むことができる。有機ビヒクルは、エポキシ溶液、または他の樹脂をベースにした他の溶液とすることができる。市販されているポリマー導電層は、E.I.du Pont de Nemours and Companyから入手可能なCB200である。
ポリマー誘電体層を形成するために使用されるペースト用の適切な材料は、ポリマー厚膜誘電体ペーストを含む。ポリマー厚膜誘電体ペーストは一般的に、例えば、エポキシ樹脂などの有機ビヒクルに分散されたチタン酸バリウム粉末のような高誘電率材料である。市販されている高誘電率ポリマー誘電膜は、E.I.du Pont de Nemours and Companyから入手可能な7153厚膜誘電体である。導電層および誘電体層の硬化を、例えば約150℃で行うことができる。
また、本明細書で論じられる導電層を、例えば、電着法または蒸着法によって形成することもできる。電着法または蒸着法を用いて、例えば、金属導電層を形成することができる。あるいはまた、誘電体層を、例えば薄膜スパッタリングまたは陽極処理によって形成することができる。
箔上焼成の実施形態で使用するための1つの適切な厚膜誘電体材料は、以下の組成を有する。
チタン酸バリウム粉末 64.18%
酸化ジルコニウム粉末 3.78%
ガラスA 11.63%
エチルセルロース 0.86%
TEXANOL 18.21%
硝酸バリウム粉末 0.84%
ホスフェート湿潤剤 0.5%
ガラスA:
酸化ゲルマニウム 21.5%
四酸化鉛 78.5%
適切なガラスA組成物は、PbGe11に相当し、これは焼成中に析出し、約70〜150の誘電率を有する。焼成後に得られる誘電体は、約1000の誘電率を有する。
箔上焼成の実施形態で使用するための適切な厚膜銅電極インクは、以下の組成を有する。
銅粉末 55.1%
ガラスA 1.6%
亜酸化銅粉末 5.6%
エチルセルロースT−200 1.7%
TEXANOL 36.0%
薄膜セラミックコンデンサーは、例えば約1ミクロン未満の薄いセラミック層をもたらすいくつかの工程を経て形成され得る。このような材料の例には、チタン酸バリウムまたはアルミナが含まれ、これらは、例えば、ゾル−ゲル技術またはスパッタリングによって堆積され得る。
本明細書で論じる箔上焼成の実施形態において、用語「ペースト」は、電子材料産業で使用される慣用の用語に相当してもよく、一般的には、厚膜組成物を指す。典型的には、下地印刷ペーストの金属成分は、金属箔の金属に合わせられる。例えば、銅箔を使用する場合、下地印刷として銅ペーストを使用することができるだろう。他の適用例は、銀およびニッケル箔を同種の金属下地印刷ペーストと対にすることであろう。厚膜ペーストを使用して、下地印刷および受動素子の両方を形成することができる。
一般に、厚膜ペーストは、可塑剤、分散剤、および有機溶媒の混合物に溶解されたポリマー中に分散される、セラミック、ガラス、金属または他の固形物の微細に分割された粒子を含む。銅箔上に使用するための好ましいコンデンサーのペーストは、窒素雰囲気中で良好な完全燃焼性(burnout)をもつ有機ビヒクルを有する。このようなビヒクルは、一般に非常に少量の高分子量のエチルセルロースのような樹脂を含み、ここではスクリーン印刷に適した粘度を形成するために少量のみが必要とされる。さらに、誘電性粉末の混合物にブレンドされる硝酸バリウム粉末のような酸化成分は、窒素雰囲気中での有機成分の完全燃焼を助ける。固形物は本質的に不活性の液状媒体(「ビヒクル」)と混合され、次いで3本ロールミルで分散されて、スクリーン印刷に適したペースト状の組成物を形成する。本質的に不活性な液体を、ビヒクルとして使用することができる。例えば、様々な有機液体を、増粘剤および/または安定化剤および/または他の一般的な添加剤と共に、あるいはなしに、ビヒクルとして使用することができる。
高誘電率の厚膜誘電体ペーストは一般に、少なくとも1種の高誘電率の機能相粉末、および少なくとも1種の樹脂および溶媒からなるビヒクル系に分散された少なくとも1種のガラス粉末を含む。ビヒクル系は、スクリーン印刷されるように設計され、高密度で空間的に良好に画定される膜を提供する。高誘電率の機能相粉末は、一般式ABOを有するペロブスカイト型の強誘電性組成物を含むことができる。このような組成物の例には、BaTiO、SrTiO、PbTiO、CaTiO、PbZrO、BaZrO、およびSrZrOが含まれる。また、Aおよび/またはBの位置への代替元素の置換によって、Pb(Mg1/3Nb2/3)O、およびPb(Zn1/3Nb2/3)Oのような他の組成物が可能である。TiOおよびSrBiTaは、他の可能な高誘電率の材料である。
また、上記組成物のドープされ混合された金属の種類も適している。ドープすることおよび混合することは主に、材料が、「X7R」または「Z5U」標準のような工業規格を満たすように、例えば、静電容量の必要な温度係数(TCC)のような必要な最終用途特性の仕様を達成するために行われる。
ペースト中のガラスは、例えば、Ca/Alホウケイ酸塩、Pb/Baホウケイ酸塩、Mg/Alケイ酸塩、希土類ホウ酸塩、および他の類似したガラス組成物とすることができる。ゲルマニウム酸鉛(PbGe11)組成物などの高誘電率のガラスセラミック粉末が好まれる。
導電層を形成するのに使用されるペーストは、銅、ニッケル、銀、銀含有貴金属組成物、またはこれらの化合物の混合物のいずれかの金属粉末をベースにすることができる。銅粉末組成物が好まれる。
本明細書で記述される実施形態は多くの用途を有する。例えば、1つまたは複数のコンデンサーの実施形態を、有機プリント回路基板、ICパッケージ、減結合の用途における前記構造の利用、並びにICのモジュールおよびICのデバイスまたは携帯用デバイスのマザーボードのようなデバイス内で使用することができる。
先の記述は、本発明の好ましい実施形態を例示して記述している。本発明は様々な他の組合せ、変形、および環境での使用が可能であり、上記の教示に対応する本明細書で表されるような発明の概念、および/または関連技術の技能もしくは知識の範囲内で、変更または変形が可能であることが理解されるべきである。
上述の実施形態はさらに、本発明を実施する最善の方法を説明し、このような実施形態または他の実施形態において、他の当業者が、本発明の特定の用途または使用に必要とされる様々な変形と共に、本発明を使用できることを意図するものである。したがって、詳述した記述は、本明細書で開示される形態に本発明を制限することを意図するものではない。また、添付の請求項は、代替の実施形態を含むものと解釈されることが意図される。
本発明の第1の実施形態によるプリント配線板1000の正面断面図である。 図1Aに概略的に図示されたコンデンサー105の平面図である。 内層パネル1100の第1の製造段階の正面断面図である。 図1Cの次の製造段階の平面図である。 図1Dの線1E〜1Eで得られる断面図である。 図1Dの次の製造段階の平面図である。 図1Fの線1G〜1Gで得られる断面図である。 第2の積層材料170に積層された図である。 完成した内層パネル1100を示す図である。 図2Bの線2A〜2Aで得られる別法の内層パネル2100の一部の平面断面図である。 図2Aの線2B〜2Bで得られる正面断面図である。 内層パネル2100を製造する第1段階の正面断面図である。 内層パネル2100の製造工程を示す図である。 内層パネル2100の製造工程を示す図である。 内層パネル2100の製造工程を示す図である。 内層パネル2100の製造工程を示す図である。 内層パネル2100を図1Aで例示されるプリント配線板1000に一体化する前、および回路1021、1022、1001、1002および電力面1010を形成する前の内層パネル2100を示す図である。 電極210についての典型的なトリミング作業を示す図である。 電極210についての典型的なトリミング作業を示す図である。 コンデンサー205’の平面図である。 図2Kの線2L〜2Lで得られる正面断面図である。 コンデンサー305の平面図である。 図3Aの線3B〜3Bで得られる正面断面図である。 コンデンサー405の平面図である。 図4Aの線4B〜4Bで得られる正面断面図である。 コンデンサー505の平面図である。 図5Aの線5B〜5Bで得られる正面断面図である。 図6Cの線6A〜6Aで得られる断面図である。 図6Cの線6B〜6Bで得られる断面図である。 図6Aの線6C〜6Cで得られる断面図である。 内層パネル6100の作製方法を示す図である。 内層パネル6100の作製方法を示す図である。 内層パネル6100の作製方法を示す図である。 図6A〜6Cで例示される内層パネル6100に類似した、内層パネル7100のさらに他の実施形態を示す図である。 図6A〜6Cで例示される内層パネル6100に類似した、内層パネル7100のさらに他の実施形態を示す図である。 図6A〜6Cで例示される内層パネル6100に類似した、内層パネル7100のさらに他の実施形態を示す図である。 交互嵌合された電極810、812を含む電極配列の平面図である。 内層パネル8100の第1の製造段階の平面図である。 図8Bの線8C〜8Cで得られる正面断面図である。 図8Bの次の製造段階の平面図である。 図8Dの線8E〜8Eで得られる断面図である。 交互嵌合されたコンデンサーの設計を示す図である。 交互嵌合されたコンデンサーの設計を示す図である。 トリミング工程を示す図である。 トリミング作業後の誘電体830を示す図である。 プリント配線板8000の概略的な断面図である。

Claims (21)

  1. 複数の電極部を含む第1電極層を形成する工程、
    第1電極層に接触する誘電体を形成する工程、
    第1電極層から間隔を置いて配置される第2電極層を形成する工程であり、第1電極層、誘電体および第2電極層が第1のコンデンサーを形成する工程、
    第1のコンデンサーを有機絶縁性材料に接続する工程、
    少なくとも1個の電極部の少なくとも一部をトリミングする工程、
    を含む第1の内層パネルを形成する工程、並びに、
    第1の内層パネルを、少なくとも1個の追加の内層パネルに接続する工程、
    を含むことを特徴とするプリント配線板の製造方法。
  2. 前記トリミングする工程は、1個または複数の電極部をレーザでトリミングする工程を含むことを特徴とする請求項1に記載の方法。
  3. 前記レーザは、第2電極層部分の上に重ならない点において、トリミングされる電極部をレーザビームで照射することを特徴とする請求項2に記載の方法。
  4. 前記レーザは、電極の設計をプログラムされ、かつ、最初に総静電容量を測定しトリミングを必要とする電極部の数を計算するフィードバック処理を利用することを特徴とする請求項2または3に記載の方法。
  5. 前記レーザは、トリミングを通して静電容量を測定することを特徴とする請求項4に記載の方法。
  6. 前記レーザは、所望の静電容量値の特定の範囲内でトリミングを停止するようにプログラムされることを特徴とする請求項5に記載の方法。
  7. 前記第1のコンデンサーを有機絶縁性材料に接続する工程は、第1のコンデンサーを有機誘絶縁性材料内部に実質的に包む工程を含むことを特徴とする請求項1から6のいずれか一項に記載の方法。
  8. 前記第1電極層を形成する工程は、複数の電極部よりも大きなサイズの主要電極部を形成する工程を含むことを特徴とする請求項1から7のいずれか一項に記載の方法。
  9. 前記第2電極層を形成する工程は、第1層の電極部と交互嵌合される複数の第2電極部を形成する工程を含むことを特徴とする請求項1から8のいずれか一項に記載の方法。
  10. 前記電極層の厚さは、10〜50ミクロンの範囲であることを特徴とする請求項1から9のいずれか一項に記載の方法。
  11. 前記第2電極層を形成する工程は、
    金属箔を提供する工程、および、
    箔をエッチングする工程、
    を含むことを特徴とする請求項1から10のいずれか一項に記載の方法。
  12. 前記第1の内層パネルを少なくとも1個の追加の内層パネルに接続する工程は、第1の内層パネルを追加の内層パネルに積層する工程を含むことを特徴とする請求項1から11のいずれか一項に記載の方法。
  13. 第1の複数の電極部を含む第1電極、
    第1の複数の電極部から間隔を置いて配置される第2の複数の電極部を含む第2電極、
    第1電極部と接触する誘電体、
    を含むことを特徴とするコンデンサー。
  14. コンデンサーに接触し、かつ、実質的に包む絶縁性材料をさらに含むことを特徴とする請求項13に記載のコンデンサー。
  15. 前記第1の複数の電極部の少なくとも1個または複数個をトリミングして、目標の静電容量値が達成されることを特徴とする請求項13または14に記載のコンデンサー。
  16. 第1の複数の電極部を含む第1電極、
    第1の複数の電極部と間隔を置いて配置され交互嵌合される第2の複数の電極部を含む第2電極、並びに、
    第1および第2の複数の電極部の間に配置される誘電体、
    を含むことを特徴とするコンデンサー。
  17. 前記コンデンサーに接触し、かつ、実質的に包む絶縁性材料をさらに含むことを特徴とする請求項16に記載のコンデンサー。
  18. 前記第1の複数の電極部の1個または複数個をトリミングして、目標の静電容量値が達成されることを特徴とする請求項16または17に記載のコンデンサー。
  19. 前記第1の複数の電極部は、4個の電極部を含むことを特徴とする請求項13から18のいずれか一項に記載のコンデンサー。
  20. 請求項1から12のいずれか一項に記載の方法によって形成されることを特徴とするプリント配線板。
  21. 請求項13から18のいずれか一項に記載のコンデンサーを含むことを特徴とするプリント配線板。
JP2004270271A 2003-09-18 2004-09-16 大きい許容差の埋め込み型コンデンサー Withdrawn JP2005094017A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/664,638 US20050063135A1 (en) 2003-09-18 2003-09-18 High tolerance embedded capacitors

Publications (2)

Publication Number Publication Date
JP2005094017A true JP2005094017A (ja) 2005-04-07
JP2005094017A5 JP2005094017A5 (ja) 2007-09-27

Family

ID=34194752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004270271A Withdrawn JP2005094017A (ja) 2003-09-18 2004-09-16 大きい許容差の埋め込み型コンデンサー

Country Status (5)

Country Link
US (2) US20050063135A1 (ja)
EP (1) EP1517596A3 (ja)
JP (1) JP2005094017A (ja)
KR (1) KR100584803B1 (ja)
TW (1) TW200512776A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010518636A (ja) * 2007-02-06 2010-05-27 サンミナ−エスシーアイ コーポレーション 回路基板用の改良型局在分布静電容量
JP2012178445A (ja) * 2011-02-25 2012-09-13 Furukawa Electric Co Ltd:The 高比誘電率固体材料、誘電体、及びキャパシタ型蓄電池
JP2014143345A (ja) * 2013-01-25 2014-08-07 Murata Mfg Co Ltd 熱可塑性樹脂多層基板の製造方法
KR101478969B1 (ko) * 2012-09-10 2015-01-05 가부시키가이샤 니혼 마이크로닉스 전기적 필름 구조체의 제조방법
JP2015038936A (ja) * 2013-08-19 2015-02-26 住友電工プリントサーキット株式会社 コンデンサ、フレキシブルプリント配線板及び電子部品

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4014432B2 (ja) * 2002-03-28 2007-11-28 ユーディナデバイス株式会社 インタディジタルキャパシタ及びその容量調整方法
KR100480641B1 (ko) * 2002-10-17 2005-03-31 삼성전자주식회사 고 커패시턴스를 지니는 금속-절연체-금속 커패시터, 이를구비하는 집적회로 칩 및 이의 제조 방법
US7229875B2 (en) 2002-10-17 2007-06-12 Samsung Electronics Co., Ltd. Integrated circuit capacitor structure
US20060120015A1 (en) * 2004-12-02 2006-06-08 Borland William J Thick-film capacitors, embedding thick-film capacitors inside printed circuit boards, and methods of forming such capacitors and printed circuit boards
US20080289866A1 (en) * 2004-12-28 2008-11-27 Ngk Spark Plug Co., Ltd. Wiring Board and Wiring Board Manufacturing Method
US7548432B2 (en) * 2005-03-24 2009-06-16 Agency For Science, Technology And Research Embedded capacitor structure
US7700984B2 (en) * 2005-05-20 2010-04-20 Semiconductor Energy Laboratory Co., Ltd Semiconductor device including memory cell
US20060282999A1 (en) * 2005-06-20 2006-12-21 Diptarka Majumdar Electrodes, inner layers, capacitors and printed wiring boards and methods of making thereof - part II
JP4720829B2 (ja) * 2006-01-30 2011-07-13 株式会社村田製作所 多層セラミック基板の内蔵コンデンサの容量値調整方法、ならびに多層セラミック基板およびその製造方法
US7672113B2 (en) * 2007-09-14 2010-03-02 Oak-Mitsui, Inc. Polymer-ceramic composites with excellent TCC
JP2009094333A (ja) * 2007-10-10 2009-04-30 Nippon Mektron Ltd キャパシタを内蔵したプリント配線板およびその製造方法
US20100309608A1 (en) * 2009-06-07 2010-12-09 Chien-Wei Chang Buried Capacitor Structure
US20130120902A1 (en) * 2010-07-30 2013-05-16 Sanyo Electric Co., Ltd. Substrate-incorporated capacitor, capacitor-incorporating substrate provided with the same, and method for manufacturing substrate-incorporated capacitor
CN102548211B (zh) * 2012-01-04 2015-03-11 桂林电子科技大学 一种内埋置电容器的印刷电路板及其制造方法
JP6025558B2 (ja) * 2012-12-27 2016-11-16 株式会社ワコム 位置指示器及び位置指示器の共振回路の共振周波数の調整方法
JP2018063989A (ja) 2016-10-11 2018-04-19 Tdk株式会社 薄膜キャパシタ
JP6737118B2 (ja) 2016-10-11 2020-08-05 Tdk株式会社 薄膜コンデンサ
JP6805702B2 (ja) 2016-10-11 2020-12-23 Tdk株式会社 薄膜コンデンサ

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4190854A (en) * 1978-02-15 1980-02-26 National Semiconductor Corporation Trim structure for integrated capacitors
US4469930A (en) * 1981-07-17 1984-09-04 Fuji Tool & Die Co., Ltd. Three-dimensional laser cutting system by a playback method
US4470096A (en) * 1982-06-18 1984-09-04 Motorola Inc. Multilayer, fully-trimmable, film-type capacitor and method of adjustment
GB2131162B (en) * 1982-11-27 1986-04-30 Ferranti Plc Aligning objects
DD222726A1 (de) * 1984-03-16 1985-05-22 Hermsdorf Keramik Veb Schichtkondensator
JPS61259560A (ja) * 1985-05-14 1986-11-17 Nec Corp 半導体集積回路
US4905358A (en) * 1989-01-18 1990-03-06 Motorola, Inc. Thin film active trimmable capacitor/inductor
US4978830A (en) * 1989-02-27 1990-12-18 National Semiconductor Corporation Laser trimming system for semiconductor integrated circuit chip packages
US5034851A (en) * 1990-05-23 1991-07-23 American Technical Ceramics Corporation Miniature monolithic multilayered capacitors and method for trimming
JPH04208591A (ja) * 1990-07-13 1992-07-30 Toyobo Co Ltd セラミック・プリント配線板
JPH05167215A (ja) * 1991-12-12 1993-07-02 Matsushita Electric Ind Co Ltd 電子回路装置及びその製造方法
US5347423A (en) * 1992-08-24 1994-09-13 Murata Erie North America, Inc. Trimmable composite multilayer capacitor and method
JPH0738060A (ja) * 1993-07-22 1995-02-07 Toshiba Lighting & Technol Corp 膜型キャパシターおよびそのトリミング方法
US5362534A (en) * 1993-08-23 1994-11-08 Parlex Corporation Multiple layer printed circuit boards and method of manufacture
JPH07326544A (ja) * 1994-05-31 1995-12-12 Matsushita Electric Ind Co Ltd 多層回路基板で形成する可変キャパシタ
GB9414362D0 (en) * 1994-07-15 1994-09-07 Plessey Semiconductors Ltd Trimmable capacitor
JPH08172029A (ja) * 1994-12-20 1996-07-02 Matsushita Electric Ind Co Ltd 厚膜印刷コンデンサ及びその容量調整方法
DE19509554A1 (de) * 1995-03-16 1996-09-19 Bosch Gmbh Robert Verfahren zur Herstellung einer Multilayerschaltung
JPH11191513A (ja) * 1997-12-26 1999-07-13 Matsushita Electric Ind Co Ltd 回路基板、および回路基板におけるインダクタンスまたはキャパシタンスの調整方法
US6631551B1 (en) * 1998-06-26 2003-10-14 Delphi Technologies, Inc. Method of forming integral passive electrical components on organic circuit board substrates
US6552555B1 (en) * 1998-11-19 2003-04-22 Custom One Design, Inc. Integrated circuit testing apparatus
US6134117A (en) * 1999-04-16 2000-10-17 Delphi Technologies, Inc. Method for high resolution trimming of PCB components
US6252761B1 (en) * 1999-09-15 2001-06-26 National Semiconductor Corporation Embedded multi-layer ceramic capacitor in a low-temperature con-fired ceramic (LTCC) substrate
US6317023B1 (en) * 1999-10-15 2001-11-13 E. I. Du Pont De Nemours And Company Method to embed passive components
US6452776B1 (en) * 2000-04-06 2002-09-17 Intel Corporation Capacitor with defect isolation and bypass
JP4156184B2 (ja) * 2000-08-01 2008-09-24 株式会社キッツエスシーティー 集積化ガス制御装置
US6418007B1 (en) * 2000-08-28 2002-07-09 Motorola, Inc. Trimmable chip stub
IL141118A0 (en) * 2001-01-25 2002-02-10 Cerel Ceramics Technologies Lt A method for the implementation of electronic components in via-holes of a multi-layer multi-chip module
EP1265466A3 (en) * 2001-06-05 2004-07-21 Dai Nippon Printing Co., Ltd. Method for fabrication wiring board provided with passive element and wiring board provided with passive element
US6860000B2 (en) * 2002-02-15 2005-03-01 E.I. Du Pont De Nemours And Company Method to embed thick film components
US6910264B2 (en) * 2003-01-03 2005-06-28 Phoenix Precision Technology Corp. Method for making a multilayer circuit board having embedded passive components

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010518636A (ja) * 2007-02-06 2010-05-27 サンミナ−エスシーアイ コーポレーション 回路基板用の改良型局在分布静電容量
KR101508796B1 (ko) * 2007-02-06 2015-04-06 산미나 코포레이션 회로 기판을 위한 강화되고 국부화된 배분적인 캐패시턴스
JP2012178445A (ja) * 2011-02-25 2012-09-13 Furukawa Electric Co Ltd:The 高比誘電率固体材料、誘電体、及びキャパシタ型蓄電池
KR101478969B1 (ko) * 2012-09-10 2015-01-05 가부시키가이샤 니혼 마이크로닉스 전기적 필름 구조체의 제조방법
US9113546B2 (en) 2012-09-10 2015-08-18 Kabushiki Kaisha Nihon Micronics Method for manufacturing electric film body
JP2014143345A (ja) * 2013-01-25 2014-08-07 Murata Mfg Co Ltd 熱可塑性樹脂多層基板の製造方法
JP2015038936A (ja) * 2013-08-19 2015-02-26 住友電工プリントサーキット株式会社 コンデンサ、フレキシブルプリント配線板及び電子部品

Also Published As

Publication number Publication date
TW200512776A (en) 2005-04-01
KR100584803B1 (ko) 2006-05-30
US20050063135A1 (en) 2005-03-24
KR20050028849A (ko) 2005-03-23
EP1517596A3 (en) 2006-11-02
US20050195554A1 (en) 2005-09-08
EP1517596A2 (en) 2005-03-23

Similar Documents

Publication Publication Date Title
US20050195554A1 (en) High tolerance embedded capacitors
KR100562812B1 (ko) 커패시터를 갖는 인쇄 배선 기판 및 그 제조 방법
US7072167B2 (en) Co-fired ceramic capacitor and method for forming ceramic capacitors for use in printed wiring boards
US7100277B2 (en) Methods of forming printed circuit boards having embedded thick film capacitors
US7701052B2 (en) Power core devices
KR100754712B1 (ko) 전력 코어 장치 및 그 제조 방법
US6985349B2 (en) Electronic module including a low temperature co-fired ceramic (LTCC) substrate with a capacitive structure embedded therein and related methods
JP2007116177A (ja) 電力コアデバイスおよびその製造方法
KR100874823B1 (ko) 내장 커패시터, 이를 포함하는 전자 소자 및 이들의 제조 방법
US20070220725A1 (en) Thick-film capacitors, embedding thick-film capacitors inside printed circuit boards, and methods of forming such capacitors and printed circuit boards
KR100687689B1 (ko) 내층 패널, 내층 패널의 제작 방법 및 내층 패널을 포함하는 인쇄 배선 기판
US20040108134A1 (en) Printed wiring boards having low inductance embedded capacitors and methods of making same
KR100713731B1 (ko) 낮은 인덕턴스의 내장 커패시터를 구비한 인쇄 배선 기판및 그 제조 방법
KR20090023696A (ko) 개선된 전극, 내부층, 커패시터 및 인쇄 배선 기판, 및 이들의 제조 방법- 파트 ⅱ
JP2005129887A (ja) コンデンサを有する印刷配線板とその製造方法
JPH0677665A (ja) 多層回路基板及びその製法
JPH033299A (ja) コンデンサ内蔵セラミックス回路基板
TW200414841A (en) Printed wiring boards having low inductance embedded capacitors and methods of making same
JPH02244796A (ja) コンデンサ内蔵形セラミックス基板
JPH02270395A (ja) 回路基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070809

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070809

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20081111