JP4014432B2 - インタディジタルキャパシタ及びその容量調整方法 - Google Patents
インタディジタルキャパシタ及びその容量調整方法 Download PDFInfo
- Publication number
- JP4014432B2 JP4014432B2 JP2002093377A JP2002093377A JP4014432B2 JP 4014432 B2 JP4014432 B2 JP 4014432B2 JP 2002093377 A JP2002093377 A JP 2002093377A JP 2002093377 A JP2002093377 A JP 2002093377A JP 4014432 B2 JP4014432 B2 JP 4014432B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- interdigital capacitor
- pair
- comb
- cutting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims description 109
- 238000000034 method Methods 0.000 title claims description 36
- 238000005520 cutting process Methods 0.000 claims description 82
- 239000004065 semiconductor Substances 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 32
- 230000001681 protective effect Effects 0.000 claims description 7
- 238000004891 communication Methods 0.000 claims description 6
- 230000005540 biological transmission Effects 0.000 claims description 5
- 238000012545 processing Methods 0.000 claims description 3
- 239000011241 protective layer Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 11
- 239000010410 layer Substances 0.000 description 10
- 238000009966 trimming Methods 0.000 description 8
- 230000010355 oscillation Effects 0.000 description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000013307 optical fiber Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 210000001520 comb Anatomy 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 230000010356 wave oscillation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
【０００１】
【発明の属する技術分野】
本発明はキャパシタを具備する発振器などのデバイスに関し、より特定すれば、高周波回路で用いられるインタディジタルキャパシタに関する。
【０００２】
【従来の技術】
一般に、１ＧＨｚを超えるような高い周波数を扱う高周波回路で用いられるキャパシタには、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）キャパシタやインタディジタルキャパシタなどが広く用いられている。これらのキャパシタはＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）内に組み込まれる。ＭＩＭは、半絶縁性ＧａＡｓ基板上に形成された１対の電極と電極間に設けられた誘電体とからなる。インタディジタルキャパシタは、半絶縁性ＧａＡｓ基板などの上に形成されたインタディジタル電極パターンで構成される。
【０００３】
一般に、キャパシタの容量は周波数が高くなるほど小さくする必要がある。例えば、４０ＧＨｚ帯において必要となる容量値は３０ｆＦといった小さいものになる。このような小さな容量値のキャパシタは、必然的に小型となる。例えば単位面積当りの容量が０．４ｆＦ／μｍ2のＭＩＭ容量で３０ｆＦの容量値を実現するためには、正方形電極の一辺は８．７μｍと極めて小さい。この寸法を精度良く形成しないと、容量値が３０ｆＦからずれてしまう。この容量値の誤差は回路動作に様々な影響を及ぼす。例えば、ＭＩＭキャパシタが発振器の構成部品として用いられた場合、容量値の誤差は発振周波数の誤差となる。しかしながら、現在の技術ではＭＩＭキャパシタの一辺が１０μｍ以下の電極パターンを精度良く形成することは困難である。換言すれば、容量値のバラツキが大きい。
【０００４】
これに対し、インタディジタルキャパシタは３０ＧＨｚを超えるミリ波帯域での使用に適しており、数十ｆＦといった小さい容量を比較的精度良く形成することができる。インタディジタルキャパシタは、シリコンや半絶縁性ＧａＡｓなどの半導体基板上に形成された２つのくし形電極を備える。各くし形電極の電極指は交互に配置されている。
【０００５】
このようなインタディジタルキャパシタの容量を調整する手法が、特開平６−２３２６７２号公報に開示されている。この容量調整方法を図１を参照して説明する。図１において、シリコンや半絶縁性ＧａＡｓなどの基板上に、２つのくし形電極１０、１２が形成されている。また、容量調整用の電極指対１４、１６が形成されている。容量の調整は、容量調整用の電極指対１４をワイヤボンディング１８、２０でくし形電極１０、１２に接続することで可能である。
【０００６】
また、特開平８−１３０４３３号公報には、くし形電極をトリミングして周波数を調整することについて記載されている。このトリミングによる周波数調整方法を、図２を参照して説明する。くし形電極２２と２４のうち、くし形電極２４の上に酸化膜を形成する。酸化膜の形成は陽極酸化法などを用いる。容量を調整する場合には、酸化膜が形成されていないくし形電極２２をトリミングする。トリミングの際、くし形電極２２の金属が空中に飛んでくし形電極２４上に付着する。しかし、くし形電極２４は酸化膜で覆われているので、電極指間のショートやくし形電極２２、２４間のショートを防止することができる。
【０００７】
【発明が解決しようとする課題】
しかしながら、上述した従来技術はいずれも、３０ＧＨｚ以上のミリ波帯域で使用することはできない。
【０００８】
図３に、ミリ波帯域で用いられるインタディジタルキャパシタで実現する容量の一例を示す。０．０５ｐＦの容量を実現するには、くし形電極長Ｌ１を約６０μｍ、電極指長Ｌ２を５０μｍ、電極指幅Ｗを２μｍ、電極指間ギャップＧを２μｍ、電極指総数Ｎを１６本とする。このような０．０５ｐＦという小さな容量を調整するためには、例えば０．００５ｐＦステップで容量を調整できなければならない。
【０００９】
ところが、上記特開平６−２３２６７２号公報に開示の技術は、５ＧＨｚ以下の比較的低い周波数で用いられる１ｐＦという大容量のキャパシタには適しているが、３０ＧＨｚ以上のミリ波帯域で用いられる０．０５ｐＦという小さな容量を高精度（例えば０．００５ｐＦステップ）で調整することは不可能である。何故ならば、ワイヤボンディング１８や２０を接続するためのボンディングパッドは最低でも５０μｍ2の面積を必要とし、その部分に０．２ｐＦ程度の容量が寄生してしまうからである。
【００１０】
また、上記特開平８−１３０４３３号公報に記載の技術は、酸化膜の形成に起因した問題点を持つ。インタディジタルキャパシタの周辺に素子があると、陽極酸化法などにより酸化膜を形成する際、素子がダメージを受けてしまう。特に、インタディジタルキャパシタとＦＥＴなどの素子を近接して配置する必要があるＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）などの用途には適用することができない。結局、上記公報に記載の技術は、インタディジタルキャパシタ単体で実施できるものである。また、陽極酸化法を実施するために形成するパッドに容量が寄生してしまうという問題点もある。
【００１１】
従って、本発明は上記従来技術の問題点を解決し、数十ＧＨｚ以上の高い周波数帯域で精度良く容量を調整することができるインタディジタルキャパシタ及びその容量調整方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明は、請求項１に記載のように、半導体基板と、この上に形成された一対のくし形電極とを有し、該一対のくし形電極の少なくとも一方は切断対象部を有しており、前記一対のくし形電極は電極指とこれを連結するバスラインとを有し、前記切断対象部は前記一対のくし形電極の少なくとも一方のバスラインに設けられており、前記切断対象部の幅と厚みの少なくとも１つは前記バスラインの他の部分よりも小さいことを特徴とするインタディジタルキャパシタである。切断可能な切断対象部を設けたことで、容量を調整する場合には、この切断対象部を切断する。これにより、くし形電極は複数に分割される。よって、ワイヤボンディングや酸化膜を使用することなく容量調整が可能であり、数十ＧＨｚ以上の高い周波数帯域で精度良く容量を調整することができる。また、切断対象部をバスラインに設けることで、容易にくし形電極を分割することができる。更に、前記切断対象部の幅と厚みの少なくとも１つは前記バスラインの他の部分よりも小さいので、レーザトリミングなどを用いて容易にくし形電極を分割することができるとともに、切断時に飛ぶ電極材料の量を抑制することができ、周囲に与える影響を少なくすることができる。
【００１３】
請求項１記載のインタディジタルキャパシタにおいて、例えば請求項２に記載のように、前記一対のくし形電極は電極指とこれを連結するバスラインとを有し、前記切断対象部は前記一対のくし形電極の少なくとも一方のバスラインに設けられ、前記切断対象部は電極指が延びる方向とは反対の方向に形成されるコの字状のバスライン部分である。これにより、切断対象部と電極指とを十分な距離を持って離間させることができ、切断時に飛ぶ電極材料の量を抑制することができ、電極指に与える影響を少なくすることができる。
【００１４】
請求項１記載のインタディジタルキャパシタにおいて、例えば請求項３に記載のように、前記一対のくし形電極は電極指とこれを連結するバスラインとを有し、前記切断対象部は前記一対のくし形電極の少なくとも一方のバスラインに設けられ、前記切断対象部は前記半導体基板から離間した位置にある。これにより、切断対象部と電極指とを十分な距離を持って離間させることができ、切断時に飛ぶ電極材料の量を抑制することができ、電極指に与える影響を少なくすることができる。
【００１５】
請求項１記載のインタディジタルキャパシタにおいて、例えば請求項４に記載のように、前記切断対象部と前記バスラインとの間に絶縁膜が設けれ、該絶縁膜に設けられたビアを介して前記切断対象部と前記バスラインとは電気的に接続されている。くし形電極と切断対象部との電気的接続を形成する一例である。
【００１６】
請求項１から４のいずれか一項記載のインタディジタルキャパシタにおいて、例えば請求項５に記載のように、前記一対のくし形電極の少なくとも一方は、前記切断対象部で切断されている。容量を調整した後のインタディジタルキャパシタの形態を特定したものである。
【００１８】
請求項１から５のいずれか一項記載のインタディジタルキャパシタにおいて、例えば請求項６に記載のように、前記一対のくし形電極の少なくとも一方は、前記切断対象部で切断されており、前記切断対象部は絶縁性の保護膜で覆われている。これにより、切断部分のくし形電極を保護することができる。
【００１９】
請求項１ないし６のいずれか一項記載のインタディジタルキャパシタにおいて、例えば請求項７に記載のように、前記一対のくし形電極の他方にも、切断可能な切断対象部が設けられている。一方のみのくし形電極で容量を調整するのにくらべ、広い範囲で容量を調整することができる。
【００２０】
本発明はまた、請求項８に記載のように、前記一対のくし形電極の各々は第１及び第２の電極部分を有し、該第１及び第２の電極部分は電極指の幅と長さと間隔の少なくとも一つが相違することを特徴とするインタディジタルキャパシタである。第１の電極部分を切断することによる容量変化の度合いと、第２の電極部分を切断することによる容量変化の度合いとは異なる。よって、複数の異なる容量調整ステップを形成することができる。
【００２１】
請求項８記載のインタディジタルキャパシタにおいて、例えば請求項９に記載のように、前記第１の電極部分の電極指の幅と間隔は、前記第２の電極部分の幅と間隔よりも大きい。または、請求項１０に記載のように、前記第１の電極部分の電極指の長さは、前記第２の電極部分の長さよりも短い。
【００２２】
請求項８から１０のいずれか一項記載のインタディジタルキャパシタにおいて、例えば請求項１１に記載のように、前記第２の電極部分に信号ラインが接続されている。
【００２４】
請求項１ないし１１のいずれか一項記載のインタディジタルキャパシタにおいて、例えば請求項１２に記載のように、前記インタディジタルキャパシタは、前記半導体基板上に形成されている電子回路を構成する部品である。
【００２５】
本発明はまた、請求項１３に記載のように、前記切断された部分は信号ラインに接続されていない構成とすることができる。容量調整後のインタディジタルキャパシタの形態を特定する請求項である。信号ラインに接続されているくし形電極から切断されたくし形電極が存在していることは、本発明の容量調整を実施したインタディジタルキャパシタを示している。
【００２６】
本発明はまた、請求項１４に記載のように、請求項１から１３のいずれか一項記載のインタディジタルキャパシタと、前記半導体基板に形成される回路素子とを含むことを特徴とする半導体装置を含む。
【００２７】
本発明はまた、請求項１５に記載のように、請求項１から１３のいずれか一項記載のインタディジタルキャパシタを用いた回路と、該回路の出力信号を用いて送信信号又は受信信号を処理する回路とを具備することを特徴とする通信装置を含む。
【００２８】
更に、本発明は請求項１６に記載のように、半導体基板上に形成された一対のくし形電極と、該一対のくし形電極を含む前記半導体基板上に形成された絶縁膜とを備えたインタディジタルキャパシタの容量調整方法において、前記絶縁膜に窓を形成する第１の工程と、該窓を介して露出する前記一対のくし形電極のバスラインを切断する第２の工程とを有し、前記切断対象部は前記一対のくし形電極の少なくとも一方のバスラインに設けられており、前記切断対象部の幅と厚みの少なくとも１つは前記バスラインの他の部分よりも小さいとを有することを特徴とする容量調整方法である。絶縁層に窓を形成する処理とバスラインを切断する処理を別々の工程で行うこととしたため、窓開けや切断をそれぞれ最適な条件で行うことができ、周囲に与える影響を軽減することができる。
【００２９】
本発明はまた、請求項１７に記載のように、請求項１６において、前記第１の工程は第１の波長のレーザ光を照射して前記絶縁膜に窓を形成し、前記第２の工程は、前記窓を介して露出する前記一対のくし形電極を、前記第１の波長とは異なる第２の波長のレーザ光を用いて切断することを特徴とする容量調整方法である。絶縁層に窓を形成する処理とバスラインを切断する処理を別々の工程で行うこととしたため、窓開けや切断をそれぞれ最適な条件で行うことができ、周囲に与える影響を軽減することができる。
【００３０】
請求項１６又は１７に記載の容量調整方法において、例えば請求項１８に記載のように、前記容量調整方法は更に、前記窓を覆うように保護膜を塗布する第３の工程を含む。
【００３１】
請求項１６又は１７記載の容量調整方法において、例えば請求項１９に記載のように、所望の特性が得られるまで、前記第１及び第２の工程を繰り返す。
【００３２】
請求項１６又は１７に記載の容量調整方法において、例えば請求項２０に記載のように、前記一対のくし形電極に接続する信号ラインから最も離れた位置付近から前記第１及び第２の工程を開始し、切断位置を次第に前記信号ラインに近づく方向に移動させながら、所望の特性が得られるまで前記第１及び第２の工程を繰り返す。
【００３３】
【発明の実施の形態】
以下、本発明の実施の形態を、添付図面を参照して説明する。
【００３４】
図４は本発明の第１実施形態を示す図であって、同図（Ａ）は周波数調整前のインタディジタルキャパシタの平面図、同図（Ｂ）は周波数調整後のインタディジタルキャパシタの平面図である。
【００３５】
図示するインタディジタルキャパシタは、一対のくし形電極３０と３３を有する。くし形電極３０は、バスライン（バスバーとも言う）３１と、等間隔に配置され、これから一方向に延びる電極指３２とを有する。バスライン３１は、電極指３２を連結する。同様に、くし形電極３３は、バスライン３４と、等間隔に配置され、かつバスライン３４から一方向に延びる電極指３５とを有する。バスライン３４は電極指３５を連結する。電極指３２と３５は、交互に配置されている。バスライン３１と３４にはそれぞれ、信号ライン３８と３９が接続されている。くし形電極３０と３３は例えば、シリコンや半絶縁性のＧａＡｓなどの半導体基板上に形成されている。図の紙面が半導体基板の電極形成面に相当する。インタディジタルキャパシタは半導体装置である。容量の調整は、くし形電極３０のバスライン３１とくし形電極３３のバスライン３４とを、切断位置３６、３７で切断することで行われる。切断はレーザなどを切断位置３６、３７に照射することで行われる。このレーザトリミング処理により、図４（Ｂ）に示すように、くし形電極３０は３０1と３０2に分割され、くし形電極３３は３３1と３３2に分割される。切断により、くし形電極３０、３３から電極指の一部が除去される（電極指総数Ｎが少なくなる）ので、インタディジタルキャパシタの容量は小さくなる。例えば、インタディジタルキャパシタが形成されている半導体デバイスの試験時に、切断処理を行う。試験時に、インタディジタルキャパシタの特性値（例えば、容量値）や、このキャパシタを含む回路の特性値をモニタしながら、必要な特性値が得られるまで、繰り返しくし形電極３０、３３をトリミングしていく。インタディジタルキャパシタを含む回路の特性値とは例えば、このキャパシタが発振器の構成部品として用いられている場合には、発振周波数値である。また、増幅回路の一構成部品として用いられている場合には、出力電力をモニタする。
【００３６】
今、図４（Ａ）のインタディジタルキャパシタが前記図３のパラメータ値を持っていると仮定すると、図４（Ｂ）に示すように電極指を３本減らすことで、容量値は０．０５ｐＦから０．０４ｐＦに減少する。
【００３７】
このように、第１実施形態によれば、ミリ波帯域で必要とされる容量値を高い精度（例えば、０．００５ｐＦ）で調整することができる。容量を調整するためにワイヤボンディングを使用しないので、従来のように寄生容量の問題は生じない。また、酸化膜を用いないので、従来のように酸化膜を形成する際に、周辺の素子にダメージを与えることはない。
【００３８】
なお、上記説明ではくし形電極３０と３３の両方をトリミングしたが、どちらか一方をトリミングして電極総数を減らすことでもよい。また、切断位置３６、３７は向かい合う位置にあるが、くし形電極３０と３３で異なる位置で切断してもよい。例えば、切断位置３６を図面上、もう少し下に移動してくし形電極３０から２本の電極指を除去することもできる。また、切断による容量の調整なので、容量の調整は減少する方向のみである。よって、予め目標とする容量値よりも大きな容量を形成するインタディジタルキャパシタを用意しておくことが好ましい。
【００３９】
また、切断されたくし形電極部分は信号ライン３８、３９に電気的に接続されておらず、周辺の回路内に組み込まれない。つまり、容量調整後のインタディジタルキャパシタは、信号ライン３８、３９に接続された一対のくし形電極３０1、３３1と、一対のくし形電極から切断され、かつ信号ライン３８、３９に電気的に接続されていない少なくとも１つのくし形電極３０2、３３2とを含む。そして、切断されたくし形電極３０2、３３2は、くし形電極３０1、３３1の電極指が交互に配列されている方向に位置している。
【００４０】
（第２実施形態）
図５は、本発明の第２実施形態によるインタディジタルキャパシタの平面図である。半導体基板上に形成されたくし形電極４０と４１のバスライン上の切断可能部分４２と４３を、他の部分よりも細くしておき、弱いレーザエネルギーで切断可能とすることを特徴とする。この幅が細いバスライン部分４２、４３は、他の部分とは異なる形態であり、これを切断対象部と定義する。また、細くすることで、切断時に飛ぶ金属の量を減らすことができる。図示する切断可能部分４２と４３は向かい合う位置に設けられているが、これに限定されない。くし形電極４０と４１のいずれか一方にのみ切断可能部分４２と４３を形成してもよい。また、くし形電極４０、４１の夫々に複数の切断個所を設けてもよい。これにより可変容量範囲を大きくすることができる。
【００４１】
（第３実施形態）
図６は、本発明の第３実施形態によるインタディジタルキャパシタの平面図である。半導体基板上に形成されたくし形電極４６、４７はそれぞれコの字状（略Ｃ字状）のバスライン部分４８、４９を有する。これらのバスライン部分４８、４９が切断可能な切断対象部となる。コの字状バスライン部分４８、４９は電極指の延びる方向とは反対の方向に位置している。コの字状バスライン部分４８、４９には電極指が形成されていない。この部分は、トリミング専用部分である。コの字状バスライン部分４８、４９をレーザで切断することでくし形電極４６、４７はそれぞれ２分割される。切断位置３６、３７は容量を形成する電極指から離れた位置にあるので、電極指は切断時の影響を受け難い。
【００４２】
第２実施形態のように、コの字状バスライン部分４８、４９の幅を狭く形成してもよい。また、第３実施形態に前記第２実施形態を組み合わせてもよい。この場合、くし形電極４６と４７のバスラインはそれぞれ、コの字状パスライン部分４８、４９以外に、幅が狭いバスライン部分を備える。
【００４３】
（第４実施形態）
図７（Ａ）は本発明の第４実施形態によるインタディジタルキャパシタの平面図、図７（Ｂ）は同図（Ａ）のＶＩＩB−ＶＩＩB線断面図である。半導体基板上に形成されたくし形電極５２のバスライン５４は切断部５６を備える。同様に、半導体基板上に形成されたくし形電極５３のバスライン５５は切断部５７を備える。切断部５６と切断部５７とは切断対象部であって、同じ構成である。図７（Ｂ）は、切断部５６の断面図である。半導体基板６１上に形成されたバスライン５４は、途中で途切れている。バスライン５４の端が対向する部分に、絶縁膜６２が形成されている。この絶縁膜６２はまた、半導体基板６１の全面を覆う。絶縁膜６２にはビア５９、６０が形成されている。ビア５９、６０は絶縁膜６２に形成されたビアホール内にくし形電極５２、５３と同一の材料が充填されたものである。絶縁膜６２上にはビア５９と６０を接続する上層配線５８が形成されている。上層配線５８は、半導体基板６１から離間した位置にある。上層配線５８はバスライン５４と同じ幅、又はバスライン５４よりも狭い幅を有する。また、上層配線５８はバスライン５４と同一の厚みを持つ構成でもよいが、異なる厚みを持つ構成であってもよい。上層配線５８をバスライン５４よりも細く又は／及び薄く形成すれば、レーザによりトリミングし易い。バスライン５４は分割されているバスライン５４を電気的に接続している。このように、バスライン５４は多層配線構造を持っている。上層配線５８をレーザ等で切断することで、インタディジタルキャパシタの容量を調節することができる。
【００４４】
このように、切断する部分のバスラインを電極指を形成する層より上の層に形成することで、切断時の金属片が電極指に飛び、特性や信頼性を悪化させることを防止することができる。更に、上層配線５８を細く／及び薄く形成することで上記効果が一層顕著になるとともに、切断し易くなるという効果も得られる。
【００４５】
切断部５６と５７は向かい合う位置に設けられているが、この配置に限定されない。また、必要に応じて、第２及び／又は第３の実施形態と組み合わせてもよい。
【００４６】
（第５実施形態）
図８（Ａ）は本発明の第５実施形態によるインタディジタルキャパシタの平面図である。また、図８（Ｂ）は本発明の第５実施形態による別のインタディジタルキャパシタの平面図である。第５実施形態によるインタディジタルキャパシタは、半導体基板と、この上に形成された一対のくし形電極とを有し、該くし形電極の各々は第１及び第２の電極部分を有し、該第１及び第２の電極部分は電極指の幅と長さと間隔の少なくとも一つが相違するものである。
【００４７】
図８（Ａ）に示すインタディジタルキャパシタは、半導体基板上に形成されたくし形電極６４、６５を有する。くし形電極６４は、電極指幅Ｗと電極指間ギャップＧとが異なる第１の電極部分６４ａ及び第２の電極部分６４ｂを持っている。第１の電極部分６４ａは電極指６６を有し、第２の電極部分６４ｂは電極指６８を有する。電極指６６は電極指６８よりも幅が広く、かつ電極指間ギャップＧは電極指６８よりも大きい。第１の電極部分６４ａが電極指の幅と間隔が比較的疎であるのに対し、第２の電極部分６４ｂは電極指の幅と間隔が比較的密である。同様に、くし形電極６５は、電極指幅Ｗと電極指間ギャップＧとが異なる第１の電極部分６５ａ及び第２の電極部分６５ｂを持っている。第１の電極部分６５ａは電極指６７を有し、第２の電極部分６５ｂは電極指６９を有する。電極指６７は電極指６９よりも幅が広く、かつ電極指間ギャップＧは電極指６９よりも大きい。第１の電極部分６５ａが電極指の幅と間隔が比較的疎であるのに対し、第２の電極部分６５ｂは電極指の幅と間隔が比較的密である。
【００４８】
切断位置は例えば、第１の電極部分６４ａと６５ａとする。前述したように、第１の電極部分６４ａ、６５ａは電極指の幅と間隔が比較的疎なので、この部分が形成する容量は比較的小さい。従って、第１の電極部分６４ａ、６５ａと第２の電極部分６４ｂ、６５ｂの境界部分３６、３７、又は第１の電極部分６４ａ、６５ａ内の任意の位置を切断することで得られる容量の変化は小さい。つまり、第１の電極部分６４ａ、６５ａを設けたことで、容量の調整ステップをより細かく設定することができ、容量を微調整することが可能となる。
【００４９】
図８（Ｂ）に示すインタディジタルキャパシタも、容量の微調整が可能な部分を備えている。図８（Ｂ）に示すインタディジタルキャパシタは、くし形電極７０、７１を有する。くし形電極７０は、第１の電極部分７０ａと第２の電極部分７０ｂとを有する。第１の電極部分７０ａは電極指７２を有し、第２の電極部分７０ｂは電極指７４を有する。電極指７２の長さは電極指７４よりも短い。電極指の長さが短くなると、容量は小さくなる。よって、第１の電極部分７０ａと７０ｂの境界部分３６、第１の電極部分７１ａと７１ｂとの境界部分３７、又は第１の電極部分７０ａ、７１ａ内の任意の位置を切断することで得られる容量の変化は小さい。つまり、第１の電極部分７０ａ、７１ａを設けたことで、容量の調整ステップをより細かく設定することができ、容量を微調整することが可能となる。また、第１及び第２の電極部分の両方を切断対象とすれば、２つの異なる容量調整ステップを実現することができる。
【００５０】
なお、図８（Ａ）、（Ｂ）において、上記第１の電極部分と同様の構成を、第１の電極部分に加え、上記第２の電極部分の反対側に設けてもよい。これにより、調整可能な容量範囲を大きく設定することができる。また、異なるくし形電極を３つ以上形成してもよい。
【００５１】
（第６実施形態）
図９は、本発明の第６実施形態によるインタディジタルキャパシタの平面図である。なお、図中、図４に示す構成要素と同一のものには同一の参照番号を付してある。本実施形態は、インタディジタルキャパシタの切断順序を定義したことに特徴がある。切断順序は、信号ライン３８、３９から遠い点から順に切り離して行き、所望の容量値を得る。図９では、一回目の切断を切断位置３６１、３７1で行い、二回目の切断を切断位置３６2、３７2で行う。これにより、確実に所望の容量値を得ることができる。
【００５２】
（第７実施形態）
図１０（Ａ）は本発明の第７実施形態によるインタディジタルキャパシタ及びその周辺回路の平面図、図１０（Ｂ）は図１０（Ａ）に示すインタディジタルキャパシタの用途の一例を示す回路図である。
【００５３】
まず、１０（Ｂ）において、電界効果型トランジスタ（ＦＥＴ）７７のドレイン端子には信号ライン７５が接続されている。ＦＥＴ７７の出力整合を微調整するために、シャント容量７９が信号ライン７５に接続されている。このシャント容量７９を本発明のインタディジタルキャパシタで実現する。図１０（Ａ）に示すように、シャント容量７９を形成するインタディジタルキャパシタ（以下、同一の参照番号７９を付与する）は２つのくし形電極を有し、一方はグランド７６に接続され、他方は２つずつ信号ライン７５に接続されている。２つの電極指を連結して信号ライン７５に接続する接続部分７４ａ、７４ｂ、７４ｃが切断可能位置、つまり切断対象部である。図１０（Ａ）では、２つの接続部分７４ａ、７４ｂで切断されることを示している。このように、一方のくし形電極の電極指が共通にグランド７６に接続されている場合には、他方のくし形電極の信号ライン７５との接続部分のみを切断することで、容量を調整することができる。
【００５４】
（第８実施形態）
図１１は、本発明の第８実施形態を示す図であって、容量調整方法の一例である。図１１（Ａ）は第８実施形態によるインタディジタルキャパシタの平面図、同図（Ｂ）は断面図である。シリコンや半絶縁性ＧａＡｓなどの半導体基板８０上に一対のくし形電極８１が形成されている。半導体基板８０の表面は層間又は保護膜として機能する絶縁膜８２が形成されている。一対のくし形電極８１の材料としては例えば、アルミニウム、金、銅などがある。絶縁膜としては例えば、ポリイミドや酸化シリコン（ＳｉＯ2）などがある。これらの材料は、他の実施形態でも同様に使用可能である。
【００５５】
例えば、一対のくし形電極８１がアルミで形成され、絶縁層８２がポリイミドの場合、容量の調整を以下のように行なう。図１１（Ｃ）、（Ｄ）に示すように、波長３５５ｎｍのレーザ光（黒の矢印）を絶縁膜８２の切断位置（切断対象部）３６、３７に照射する。この照射により、絶縁膜に窓８３が２ヶ所形成され、切断位置３６、３７のバスラインが窓８３を介して露出する。次に、図１１（Ｅ）、（Ｆ）に示すように、波長５３２ｎｍのレーザ光を照射し、アルミニウムのバスラインを２ヶ所切断する。参照番号８４は切断されたバスライン部分を示す。このように、トリミングする材料に適した波長のレーザ光を使用する。また、レーザ光の照射エネルギーをトリミングする材料の厚みに合わせて調整する。なお、照射位置を正確に決めるための顕微鏡と複数の波長のレーザ光を照射できるレーザシステムは市販されているので、上記手順でトリミングすることは容易である。また、上記トリミングをＩＣの特性、例えば発振器の周波数や増幅器の出力電力をモニタしながら、所望の特性が得られるまで繰り返す。
【００５６】
なお、窓８３を絶縁膜８２に形成する工程はレーザ照射に限定されるものではない。例えば、ウェハプロセス工程のマスクを用いてエッチングで絶縁膜８２に窓８３を形成しておけば、レーザ照射による窓８３の形成工程を省略することができる。
【００５７】
また、図１２に示すように、切断後に保護膜８５を切断されたバスライン部分８４に局部的に塗布することで、一対のくし形電極８１を保護することができる。保護膜８５は例えば、ポリイミドや酸化シリコンなどである。
【００５８】
（第９実施形態）
図１３は、本発明の第９実施形態によるミリ波帯発振回路を示す図である。図示する発振回路は、可変キャパシタＣとストリップライン８６とを含む共振回路、トランジスタ８７、２つのキャパシタＣ１、Ｃ２、及び電源線８８に接続された抵抗Ｒを有する。これらの回路は例えば、同一の半導体基板上に形成されている。キャパシタＣ１とＣ２は容量分割をなすもので、トランジスタ８７との組み合わせで所望の周波数で負性抵抗を示すような容量値に設定されている。可変キャパシタＣは、本発明のインタディジタルキャパシタで構成されている。可変キャパシタＣの容量値を調整することで、共振周波数を調整することができる。
【００５９】
（第１０実施形態）
図１４は、本発明の第１０実施形態による通信装置の構成を示す図である。図１０（Ａ）は伝送レートが１０Ｇｂｐｓ以上の光通信装置の例を示し、同図（Ｂ）はミリ波無線送信装置の例を示す。
【００６０】
図１４（Ａ）に示す光通信装置は、光ファイバ１０１に接続された光検出ダイオード１０２、プリアンプ１０３、クロック抽出ＩＣ１０４及び発振器１０５を有する。この発振器１０５は、本発明のインタディジタルキャパシタを用いており、例えば図１３に示す発振器である。光ファイバ１０１から受信した光信号は光検出フォトダイオード１０２で電気信号に変換され、プリアンプ１０３で増幅される。クロック抽出ＩＣ１０４は、発振器１０５の発振周波数に同期して、プリアンプ１０３の出力からクロックを抽出する。
【００６１】
図１４（Ｂ）において、図示しない内部回路から供給されたＩＦ信号をＩＦ信号処理回路１１５で処理して、アップコンバートミキサ１１３に送られる。ミキサ１１３は、本発明のインタディジタルキャパシタを用いた発振器１１４（例えば、図１３に示す発振器）が出力する発振信号をＩＦ信号に重畳する。高い周波数に変換された信号は、送信アンプ１１２で増幅されたアンテナ１１１から送信される。
【００６２】
以上、本発明の実施の形態を説明した。上記実施の形態を任意に組み合わせても良い。また、本発明は上記実施の形態に限定されるものではなく、他の様々な実施の形態を含むものである。更に、本発明は特に、３０ＧＨｚ以上のミリ波帯域において微細な容量の調整を可能とするものであるが、３０ＧＨｚを下回るマイクロ波帯域やその他の周波数帯域でも使用することができる。
【００６３】
なお、上記のようにして容量を調整した半導体装置は、容量を形成するくし形電極部分と、回路内に組み込まれていない切断されたくし形電極部分の両方が含まれる。また、容量を調整していなければ、切断されていないくし形電極がそのまま回路内に組み込まれている。切断された部分は顕微鏡などで検証することができる。
【００６４】
【発明の効果】
以上説明したように、本発明によれば、数十ＧＨｚ以上の高い周波数帯域で精度良く容量を調整することができるインタディジタルキャパシタ及びその容量調整方法を提供することができる。
【図面の簡単な説明】
【図１】 従来の容量調整技術を説明するための図である。
【図２】 従来の別の容量調整技術を説明するための図である。
【図３】 ミリ波帯域で必要とされる微小容量を実現するインタディジタルキャパシタを説明するための図である。
【図４】 本発明の第1実施形態によるインタディジタルキャパシタの平面図であって、容量調整前（Ａ）と容量調整後（Ｂ）を示す。
【図５】 本発明の第２実施形態によるインタディジタルキャパシタの平面図である。
【図６】 本発明の第３実施形態によるインタディジタルキャパシタの平面図である。
【図７】 本発明の第４実施形態によるインタディジタルキャパシタの平面図（Ａ）及びＶＩＩB−ＶＩＩB線断面図（Ｂ）である。
【図８】 本発明の第５実施形態によるインタディジタルキャパシタの平面図（Ａ）及び別の構成を有するインタディジタルキャパシタの平面図（Ｂ）である。
【図９】 本発明の第６実施形態によるインタディジタルキャパシタの平面図である。
【図１０】 本発明の第７実施形態によるインタディジタルキャパシタの平面図（Ａ）及びこれを用いた発振回路（Ｂ）である。
【図１１】 本発明の第８実施形態によるインタディジタルキャパシタを示す図である。
【図１２】 本発明の第８実施形態によるインタディジタルキャパシタの平面図（Ａ）及び断面図（Ｂ）である。
【図１３】 本発明の第９実施形態によるミリ波発振回路の回路図である。
【図１４】 本発明の第１０実施形態による通信装置の構成を示すブロック図である。
【符号の説明】
１０、１２ くし形電極
１４、１６ 電極指対
２０、２２、２４ くし形電極
３０ くし形電極
３１ バスライン
３２ 電極指
３３ くし形電極
３４ バスライン
３５ 電極指
３６、３７ 切断位置（境界部分）
３８、３９ 信号ライン
４０、４１ くし形電極
４６、４７ くし形電極
４８、４９ バスライン部分
５２、５３ くし形電極
５４、５５ バスライン
５６、５７ 切断部
５８ 上層配線
５９、６０ ビア
６１ 半導体基板
６２ 絶縁膜
６４ くし形電極
６４ａ 第１の電極部分
６４ｂ 第２の電極部分
６５ くし形電極
６５ａ 第１の電極部分
６５ｂ 第２の電極部分
６６、６７、６８、６９ 電極指
７０ くし形電極
７０ａ 第１の電極部分
７０ｂ 第２の電極部分
７１ くし形電極
７２ 電極指
７４ａ、７４ｂ、７４ｃ 接続部分
７５ 信号ライン
７６ グランド
７７ 電界効果型トランジスタ（ＦＥＴ）
７９ シャント容量
８０ 半導体基板
８１ くし形電極
８２ 絶縁膜
８３ 窓
８４ バスライン部分
８５ 保護膜
８６ ストリップライン
８７ トランジスタ
８８ 電源線
【発明の属する技術分野】
本発明はキャパシタを具備する発振器などのデバイスに関し、より特定すれば、高周波回路で用いられるインタディジタルキャパシタに関する。
【０００２】
【従来の技術】
一般に、１ＧＨｚを超えるような高い周波数を扱う高周波回路で用いられるキャパシタには、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）キャパシタやインタディジタルキャパシタなどが広く用いられている。これらのキャパシタはＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）内に組み込まれる。ＭＩＭは、半絶縁性ＧａＡｓ基板上に形成された１対の電極と電極間に設けられた誘電体とからなる。インタディジタルキャパシタは、半絶縁性ＧａＡｓ基板などの上に形成されたインタディジタル電極パターンで構成される。
【０００３】
一般に、キャパシタの容量は周波数が高くなるほど小さくする必要がある。例えば、４０ＧＨｚ帯において必要となる容量値は３０ｆＦといった小さいものになる。このような小さな容量値のキャパシタは、必然的に小型となる。例えば単位面積当りの容量が０．４ｆＦ／μｍ2のＭＩＭ容量で３０ｆＦの容量値を実現するためには、正方形電極の一辺は８．７μｍと極めて小さい。この寸法を精度良く形成しないと、容量値が３０ｆＦからずれてしまう。この容量値の誤差は回路動作に様々な影響を及ぼす。例えば、ＭＩＭキャパシタが発振器の構成部品として用いられた場合、容量値の誤差は発振周波数の誤差となる。しかしながら、現在の技術ではＭＩＭキャパシタの一辺が１０μｍ以下の電極パターンを精度良く形成することは困難である。換言すれば、容量値のバラツキが大きい。
【０００４】
これに対し、インタディジタルキャパシタは３０ＧＨｚを超えるミリ波帯域での使用に適しており、数十ｆＦといった小さい容量を比較的精度良く形成することができる。インタディジタルキャパシタは、シリコンや半絶縁性ＧａＡｓなどの半導体基板上に形成された２つのくし形電極を備える。各くし形電極の電極指は交互に配置されている。
【０００５】
このようなインタディジタルキャパシタの容量を調整する手法が、特開平６−２３２６７２号公報に開示されている。この容量調整方法を図１を参照して説明する。図１において、シリコンや半絶縁性ＧａＡｓなどの基板上に、２つのくし形電極１０、１２が形成されている。また、容量調整用の電極指対１４、１６が形成されている。容量の調整は、容量調整用の電極指対１４をワイヤボンディング１８、２０でくし形電極１０、１２に接続することで可能である。
【０００６】
また、特開平８−１３０４３３号公報には、くし形電極をトリミングして周波数を調整することについて記載されている。このトリミングによる周波数調整方法を、図２を参照して説明する。くし形電極２２と２４のうち、くし形電極２４の上に酸化膜を形成する。酸化膜の形成は陽極酸化法などを用いる。容量を調整する場合には、酸化膜が形成されていないくし形電極２２をトリミングする。トリミングの際、くし形電極２２の金属が空中に飛んでくし形電極２４上に付着する。しかし、くし形電極２４は酸化膜で覆われているので、電極指間のショートやくし形電極２２、２４間のショートを防止することができる。
【０００７】
【発明が解決しようとする課題】
しかしながら、上述した従来技術はいずれも、３０ＧＨｚ以上のミリ波帯域で使用することはできない。
【０００８】
図３に、ミリ波帯域で用いられるインタディジタルキャパシタで実現する容量の一例を示す。０．０５ｐＦの容量を実現するには、くし形電極長Ｌ１を約６０μｍ、電極指長Ｌ２を５０μｍ、電極指幅Ｗを２μｍ、電極指間ギャップＧを２μｍ、電極指総数Ｎを１６本とする。このような０．０５ｐＦという小さな容量を調整するためには、例えば０．００５ｐＦステップで容量を調整できなければならない。
【０００９】
ところが、上記特開平６−２３２６７２号公報に開示の技術は、５ＧＨｚ以下の比較的低い周波数で用いられる１ｐＦという大容量のキャパシタには適しているが、３０ＧＨｚ以上のミリ波帯域で用いられる０．０５ｐＦという小さな容量を高精度（例えば０．００５ｐＦステップ）で調整することは不可能である。何故ならば、ワイヤボンディング１８や２０を接続するためのボンディングパッドは最低でも５０μｍ2の面積を必要とし、その部分に０．２ｐＦ程度の容量が寄生してしまうからである。
【００１０】
また、上記特開平８−１３０４３３号公報に記載の技術は、酸化膜の形成に起因した問題点を持つ。インタディジタルキャパシタの周辺に素子があると、陽極酸化法などにより酸化膜を形成する際、素子がダメージを受けてしまう。特に、インタディジタルキャパシタとＦＥＴなどの素子を近接して配置する必要があるＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）などの用途には適用することができない。結局、上記公報に記載の技術は、インタディジタルキャパシタ単体で実施できるものである。また、陽極酸化法を実施するために形成するパッドに容量が寄生してしまうという問題点もある。
【００１１】
従って、本発明は上記従来技術の問題点を解決し、数十ＧＨｚ以上の高い周波数帯域で精度良く容量を調整することができるインタディジタルキャパシタ及びその容量調整方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明は、請求項１に記載のように、半導体基板と、この上に形成された一対のくし形電極とを有し、該一対のくし形電極の少なくとも一方は切断対象部を有しており、前記一対のくし形電極は電極指とこれを連結するバスラインとを有し、前記切断対象部は前記一対のくし形電極の少なくとも一方のバスラインに設けられており、前記切断対象部の幅と厚みの少なくとも１つは前記バスラインの他の部分よりも小さいことを特徴とするインタディジタルキャパシタである。切断可能な切断対象部を設けたことで、容量を調整する場合には、この切断対象部を切断する。これにより、くし形電極は複数に分割される。よって、ワイヤボンディングや酸化膜を使用することなく容量調整が可能であり、数十ＧＨｚ以上の高い周波数帯域で精度良く容量を調整することができる。また、切断対象部をバスラインに設けることで、容易にくし形電極を分割することができる。更に、前記切断対象部の幅と厚みの少なくとも１つは前記バスラインの他の部分よりも小さいので、レーザトリミングなどを用いて容易にくし形電極を分割することができるとともに、切断時に飛ぶ電極材料の量を抑制することができ、周囲に与える影響を少なくすることができる。
【００１３】
請求項１記載のインタディジタルキャパシタにおいて、例えば請求項２に記載のように、前記一対のくし形電極は電極指とこれを連結するバスラインとを有し、前記切断対象部は前記一対のくし形電極の少なくとも一方のバスラインに設けられ、前記切断対象部は電極指が延びる方向とは反対の方向に形成されるコの字状のバスライン部分である。これにより、切断対象部と電極指とを十分な距離を持って離間させることができ、切断時に飛ぶ電極材料の量を抑制することができ、電極指に与える影響を少なくすることができる。
【００１４】
請求項１記載のインタディジタルキャパシタにおいて、例えば請求項３に記載のように、前記一対のくし形電極は電極指とこれを連結するバスラインとを有し、前記切断対象部は前記一対のくし形電極の少なくとも一方のバスラインに設けられ、前記切断対象部は前記半導体基板から離間した位置にある。これにより、切断対象部と電極指とを十分な距離を持って離間させることができ、切断時に飛ぶ電極材料の量を抑制することができ、電極指に与える影響を少なくすることができる。
【００１５】
請求項１記載のインタディジタルキャパシタにおいて、例えば請求項４に記載のように、前記切断対象部と前記バスラインとの間に絶縁膜が設けれ、該絶縁膜に設けられたビアを介して前記切断対象部と前記バスラインとは電気的に接続されている。くし形電極と切断対象部との電気的接続を形成する一例である。
【００１６】
請求項１から４のいずれか一項記載のインタディジタルキャパシタにおいて、例えば請求項５に記載のように、前記一対のくし形電極の少なくとも一方は、前記切断対象部で切断されている。容量を調整した後のインタディジタルキャパシタの形態を特定したものである。
【００１８】
請求項１から５のいずれか一項記載のインタディジタルキャパシタにおいて、例えば請求項６に記載のように、前記一対のくし形電極の少なくとも一方は、前記切断対象部で切断されており、前記切断対象部は絶縁性の保護膜で覆われている。これにより、切断部分のくし形電極を保護することができる。
【００１９】
請求項１ないし６のいずれか一項記載のインタディジタルキャパシタにおいて、例えば請求項７に記載のように、前記一対のくし形電極の他方にも、切断可能な切断対象部が設けられている。一方のみのくし形電極で容量を調整するのにくらべ、広い範囲で容量を調整することができる。
【００２０】
本発明はまた、請求項８に記載のように、前記一対のくし形電極の各々は第１及び第２の電極部分を有し、該第１及び第２の電極部分は電極指の幅と長さと間隔の少なくとも一つが相違することを特徴とするインタディジタルキャパシタである。第１の電極部分を切断することによる容量変化の度合いと、第２の電極部分を切断することによる容量変化の度合いとは異なる。よって、複数の異なる容量調整ステップを形成することができる。
【００２１】
請求項８記載のインタディジタルキャパシタにおいて、例えば請求項９に記載のように、前記第１の電極部分の電極指の幅と間隔は、前記第２の電極部分の幅と間隔よりも大きい。または、請求項１０に記載のように、前記第１の電極部分の電極指の長さは、前記第２の電極部分の長さよりも短い。
【００２２】
請求項８から１０のいずれか一項記載のインタディジタルキャパシタにおいて、例えば請求項１１に記載のように、前記第２の電極部分に信号ラインが接続されている。
【００２４】
請求項１ないし１１のいずれか一項記載のインタディジタルキャパシタにおいて、例えば請求項１２に記載のように、前記インタディジタルキャパシタは、前記半導体基板上に形成されている電子回路を構成する部品である。
【００２５】
本発明はまた、請求項１３に記載のように、前記切断された部分は信号ラインに接続されていない構成とすることができる。容量調整後のインタディジタルキャパシタの形態を特定する請求項である。信号ラインに接続されているくし形電極から切断されたくし形電極が存在していることは、本発明の容量調整を実施したインタディジタルキャパシタを示している。
【００２６】
本発明はまた、請求項１４に記載のように、請求項１から１３のいずれか一項記載のインタディジタルキャパシタと、前記半導体基板に形成される回路素子とを含むことを特徴とする半導体装置を含む。
【００２７】
本発明はまた、請求項１５に記載のように、請求項１から１３のいずれか一項記載のインタディジタルキャパシタを用いた回路と、該回路の出力信号を用いて送信信号又は受信信号を処理する回路とを具備することを特徴とする通信装置を含む。
【００２８】
更に、本発明は請求項１６に記載のように、半導体基板上に形成された一対のくし形電極と、該一対のくし形電極を含む前記半導体基板上に形成された絶縁膜とを備えたインタディジタルキャパシタの容量調整方法において、前記絶縁膜に窓を形成する第１の工程と、該窓を介して露出する前記一対のくし形電極のバスラインを切断する第２の工程とを有し、前記切断対象部は前記一対のくし形電極の少なくとも一方のバスラインに設けられており、前記切断対象部の幅と厚みの少なくとも１つは前記バスラインの他の部分よりも小さいとを有することを特徴とする容量調整方法である。絶縁層に窓を形成する処理とバスラインを切断する処理を別々の工程で行うこととしたため、窓開けや切断をそれぞれ最適な条件で行うことができ、周囲に与える影響を軽減することができる。
【００２９】
本発明はまた、請求項１７に記載のように、請求項１６において、前記第１の工程は第１の波長のレーザ光を照射して前記絶縁膜に窓を形成し、前記第２の工程は、前記窓を介して露出する前記一対のくし形電極を、前記第１の波長とは異なる第２の波長のレーザ光を用いて切断することを特徴とする容量調整方法である。絶縁層に窓を形成する処理とバスラインを切断する処理を別々の工程で行うこととしたため、窓開けや切断をそれぞれ最適な条件で行うことができ、周囲に与える影響を軽減することができる。
【００３０】
請求項１６又は１７に記載の容量調整方法において、例えば請求項１８に記載のように、前記容量調整方法は更に、前記窓を覆うように保護膜を塗布する第３の工程を含む。
【００３１】
請求項１６又は１７記載の容量調整方法において、例えば請求項１９に記載のように、所望の特性が得られるまで、前記第１及び第２の工程を繰り返す。
【００３２】
請求項１６又は１７に記載の容量調整方法において、例えば請求項２０に記載のように、前記一対のくし形電極に接続する信号ラインから最も離れた位置付近から前記第１及び第２の工程を開始し、切断位置を次第に前記信号ラインに近づく方向に移動させながら、所望の特性が得られるまで前記第１及び第２の工程を繰り返す。
【００３３】
【発明の実施の形態】
以下、本発明の実施の形態を、添付図面を参照して説明する。
【００３４】
図４は本発明の第１実施形態を示す図であって、同図（Ａ）は周波数調整前のインタディジタルキャパシタの平面図、同図（Ｂ）は周波数調整後のインタディジタルキャパシタの平面図である。
【００３５】
図示するインタディジタルキャパシタは、一対のくし形電極３０と３３を有する。くし形電極３０は、バスライン（バスバーとも言う）３１と、等間隔に配置され、これから一方向に延びる電極指３２とを有する。バスライン３１は、電極指３２を連結する。同様に、くし形電極３３は、バスライン３４と、等間隔に配置され、かつバスライン３４から一方向に延びる電極指３５とを有する。バスライン３４は電極指３５を連結する。電極指３２と３５は、交互に配置されている。バスライン３１と３４にはそれぞれ、信号ライン３８と３９が接続されている。くし形電極３０と３３は例えば、シリコンや半絶縁性のＧａＡｓなどの半導体基板上に形成されている。図の紙面が半導体基板の電極形成面に相当する。インタディジタルキャパシタは半導体装置である。容量の調整は、くし形電極３０のバスライン３１とくし形電極３３のバスライン３４とを、切断位置３６、３７で切断することで行われる。切断はレーザなどを切断位置３６、３７に照射することで行われる。このレーザトリミング処理により、図４（Ｂ）に示すように、くし形電極３０は３０1と３０2に分割され、くし形電極３３は３３1と３３2に分割される。切断により、くし形電極３０、３３から電極指の一部が除去される（電極指総数Ｎが少なくなる）ので、インタディジタルキャパシタの容量は小さくなる。例えば、インタディジタルキャパシタが形成されている半導体デバイスの試験時に、切断処理を行う。試験時に、インタディジタルキャパシタの特性値（例えば、容量値）や、このキャパシタを含む回路の特性値をモニタしながら、必要な特性値が得られるまで、繰り返しくし形電極３０、３３をトリミングしていく。インタディジタルキャパシタを含む回路の特性値とは例えば、このキャパシタが発振器の構成部品として用いられている場合には、発振周波数値である。また、増幅回路の一構成部品として用いられている場合には、出力電力をモニタする。
【００３６】
今、図４（Ａ）のインタディジタルキャパシタが前記図３のパラメータ値を持っていると仮定すると、図４（Ｂ）に示すように電極指を３本減らすことで、容量値は０．０５ｐＦから０．０４ｐＦに減少する。
【００３７】
このように、第１実施形態によれば、ミリ波帯域で必要とされる容量値を高い精度（例えば、０．００５ｐＦ）で調整することができる。容量を調整するためにワイヤボンディングを使用しないので、従来のように寄生容量の問題は生じない。また、酸化膜を用いないので、従来のように酸化膜を形成する際に、周辺の素子にダメージを与えることはない。
【００３８】
なお、上記説明ではくし形電極３０と３３の両方をトリミングしたが、どちらか一方をトリミングして電極総数を減らすことでもよい。また、切断位置３６、３７は向かい合う位置にあるが、くし形電極３０と３３で異なる位置で切断してもよい。例えば、切断位置３６を図面上、もう少し下に移動してくし形電極３０から２本の電極指を除去することもできる。また、切断による容量の調整なので、容量の調整は減少する方向のみである。よって、予め目標とする容量値よりも大きな容量を形成するインタディジタルキャパシタを用意しておくことが好ましい。
【００３９】
また、切断されたくし形電極部分は信号ライン３８、３９に電気的に接続されておらず、周辺の回路内に組み込まれない。つまり、容量調整後のインタディジタルキャパシタは、信号ライン３８、３９に接続された一対のくし形電極３０1、３３1と、一対のくし形電極から切断され、かつ信号ライン３８、３９に電気的に接続されていない少なくとも１つのくし形電極３０2、３３2とを含む。そして、切断されたくし形電極３０2、３３2は、くし形電極３０1、３３1の電極指が交互に配列されている方向に位置している。
【００４０】
（第２実施形態）
図５は、本発明の第２実施形態によるインタディジタルキャパシタの平面図である。半導体基板上に形成されたくし形電極４０と４１のバスライン上の切断可能部分４２と４３を、他の部分よりも細くしておき、弱いレーザエネルギーで切断可能とすることを特徴とする。この幅が細いバスライン部分４２、４３は、他の部分とは異なる形態であり、これを切断対象部と定義する。また、細くすることで、切断時に飛ぶ金属の量を減らすことができる。図示する切断可能部分４２と４３は向かい合う位置に設けられているが、これに限定されない。くし形電極４０と４１のいずれか一方にのみ切断可能部分４２と４３を形成してもよい。また、くし形電極４０、４１の夫々に複数の切断個所を設けてもよい。これにより可変容量範囲を大きくすることができる。
【００４１】
（第３実施形態）
図６は、本発明の第３実施形態によるインタディジタルキャパシタの平面図である。半導体基板上に形成されたくし形電極４６、４７はそれぞれコの字状（略Ｃ字状）のバスライン部分４８、４９を有する。これらのバスライン部分４８、４９が切断可能な切断対象部となる。コの字状バスライン部分４８、４９は電極指の延びる方向とは反対の方向に位置している。コの字状バスライン部分４８、４９には電極指が形成されていない。この部分は、トリミング専用部分である。コの字状バスライン部分４８、４９をレーザで切断することでくし形電極４６、４７はそれぞれ２分割される。切断位置３６、３７は容量を形成する電極指から離れた位置にあるので、電極指は切断時の影響を受け難い。
【００４２】
第２実施形態のように、コの字状バスライン部分４８、４９の幅を狭く形成してもよい。また、第３実施形態に前記第２実施形態を組み合わせてもよい。この場合、くし形電極４６と４７のバスラインはそれぞれ、コの字状パスライン部分４８、４９以外に、幅が狭いバスライン部分を備える。
【００４３】
（第４実施形態）
図７（Ａ）は本発明の第４実施形態によるインタディジタルキャパシタの平面図、図７（Ｂ）は同図（Ａ）のＶＩＩB−ＶＩＩB線断面図である。半導体基板上に形成されたくし形電極５２のバスライン５４は切断部５６を備える。同様に、半導体基板上に形成されたくし形電極５３のバスライン５５は切断部５７を備える。切断部５６と切断部５７とは切断対象部であって、同じ構成である。図７（Ｂ）は、切断部５６の断面図である。半導体基板６１上に形成されたバスライン５４は、途中で途切れている。バスライン５４の端が対向する部分に、絶縁膜６２が形成されている。この絶縁膜６２はまた、半導体基板６１の全面を覆う。絶縁膜６２にはビア５９、６０が形成されている。ビア５９、６０は絶縁膜６２に形成されたビアホール内にくし形電極５２、５３と同一の材料が充填されたものである。絶縁膜６２上にはビア５９と６０を接続する上層配線５８が形成されている。上層配線５８は、半導体基板６１から離間した位置にある。上層配線５８はバスライン５４と同じ幅、又はバスライン５４よりも狭い幅を有する。また、上層配線５８はバスライン５４と同一の厚みを持つ構成でもよいが、異なる厚みを持つ構成であってもよい。上層配線５８をバスライン５４よりも細く又は／及び薄く形成すれば、レーザによりトリミングし易い。バスライン５４は分割されているバスライン５４を電気的に接続している。このように、バスライン５４は多層配線構造を持っている。上層配線５８をレーザ等で切断することで、インタディジタルキャパシタの容量を調節することができる。
【００４４】
このように、切断する部分のバスラインを電極指を形成する層より上の層に形成することで、切断時の金属片が電極指に飛び、特性や信頼性を悪化させることを防止することができる。更に、上層配線５８を細く／及び薄く形成することで上記効果が一層顕著になるとともに、切断し易くなるという効果も得られる。
【００４５】
切断部５６と５７は向かい合う位置に設けられているが、この配置に限定されない。また、必要に応じて、第２及び／又は第３の実施形態と組み合わせてもよい。
【００４６】
（第５実施形態）
図８（Ａ）は本発明の第５実施形態によるインタディジタルキャパシタの平面図である。また、図８（Ｂ）は本発明の第５実施形態による別のインタディジタルキャパシタの平面図である。第５実施形態によるインタディジタルキャパシタは、半導体基板と、この上に形成された一対のくし形電極とを有し、該くし形電極の各々は第１及び第２の電極部分を有し、該第１及び第２の電極部分は電極指の幅と長さと間隔の少なくとも一つが相違するものである。
【００４７】
図８（Ａ）に示すインタディジタルキャパシタは、半導体基板上に形成されたくし形電極６４、６５を有する。くし形電極６４は、電極指幅Ｗと電極指間ギャップＧとが異なる第１の電極部分６４ａ及び第２の電極部分６４ｂを持っている。第１の電極部分６４ａは電極指６６を有し、第２の電極部分６４ｂは電極指６８を有する。電極指６６は電極指６８よりも幅が広く、かつ電極指間ギャップＧは電極指６８よりも大きい。第１の電極部分６４ａが電極指の幅と間隔が比較的疎であるのに対し、第２の電極部分６４ｂは電極指の幅と間隔が比較的密である。同様に、くし形電極６５は、電極指幅Ｗと電極指間ギャップＧとが異なる第１の電極部分６５ａ及び第２の電極部分６５ｂを持っている。第１の電極部分６５ａは電極指６７を有し、第２の電極部分６５ｂは電極指６９を有する。電極指６７は電極指６９よりも幅が広く、かつ電極指間ギャップＧは電極指６９よりも大きい。第１の電極部分６５ａが電極指の幅と間隔が比較的疎であるのに対し、第２の電極部分６５ｂは電極指の幅と間隔が比較的密である。
【００４８】
切断位置は例えば、第１の電極部分６４ａと６５ａとする。前述したように、第１の電極部分６４ａ、６５ａは電極指の幅と間隔が比較的疎なので、この部分が形成する容量は比較的小さい。従って、第１の電極部分６４ａ、６５ａと第２の電極部分６４ｂ、６５ｂの境界部分３６、３７、又は第１の電極部分６４ａ、６５ａ内の任意の位置を切断することで得られる容量の変化は小さい。つまり、第１の電極部分６４ａ、６５ａを設けたことで、容量の調整ステップをより細かく設定することができ、容量を微調整することが可能となる。
【００４９】
図８（Ｂ）に示すインタディジタルキャパシタも、容量の微調整が可能な部分を備えている。図８（Ｂ）に示すインタディジタルキャパシタは、くし形電極７０、７１を有する。くし形電極７０は、第１の電極部分７０ａと第２の電極部分７０ｂとを有する。第１の電極部分７０ａは電極指７２を有し、第２の電極部分７０ｂは電極指７４を有する。電極指７２の長さは電極指７４よりも短い。電極指の長さが短くなると、容量は小さくなる。よって、第１の電極部分７０ａと７０ｂの境界部分３６、第１の電極部分７１ａと７１ｂとの境界部分３７、又は第１の電極部分７０ａ、７１ａ内の任意の位置を切断することで得られる容量の変化は小さい。つまり、第１の電極部分７０ａ、７１ａを設けたことで、容量の調整ステップをより細かく設定することができ、容量を微調整することが可能となる。また、第１及び第２の電極部分の両方を切断対象とすれば、２つの異なる容量調整ステップを実現することができる。
【００５０】
なお、図８（Ａ）、（Ｂ）において、上記第１の電極部分と同様の構成を、第１の電極部分に加え、上記第２の電極部分の反対側に設けてもよい。これにより、調整可能な容量範囲を大きく設定することができる。また、異なるくし形電極を３つ以上形成してもよい。
【００５１】
（第６実施形態）
図９は、本発明の第６実施形態によるインタディジタルキャパシタの平面図である。なお、図中、図４に示す構成要素と同一のものには同一の参照番号を付してある。本実施形態は、インタディジタルキャパシタの切断順序を定義したことに特徴がある。切断順序は、信号ライン３８、３９から遠い点から順に切り離して行き、所望の容量値を得る。図９では、一回目の切断を切断位置３６１、３７1で行い、二回目の切断を切断位置３６2、３７2で行う。これにより、確実に所望の容量値を得ることができる。
【００５２】
（第７実施形態）
図１０（Ａ）は本発明の第７実施形態によるインタディジタルキャパシタ及びその周辺回路の平面図、図１０（Ｂ）は図１０（Ａ）に示すインタディジタルキャパシタの用途の一例を示す回路図である。
【００５３】
まず、１０（Ｂ）において、電界効果型トランジスタ（ＦＥＴ）７７のドレイン端子には信号ライン７５が接続されている。ＦＥＴ７７の出力整合を微調整するために、シャント容量７９が信号ライン７５に接続されている。このシャント容量７９を本発明のインタディジタルキャパシタで実現する。図１０（Ａ）に示すように、シャント容量７９を形成するインタディジタルキャパシタ（以下、同一の参照番号７９を付与する）は２つのくし形電極を有し、一方はグランド７６に接続され、他方は２つずつ信号ライン７５に接続されている。２つの電極指を連結して信号ライン７５に接続する接続部分７４ａ、７４ｂ、７４ｃが切断可能位置、つまり切断対象部である。図１０（Ａ）では、２つの接続部分７４ａ、７４ｂで切断されることを示している。このように、一方のくし形電極の電極指が共通にグランド７６に接続されている場合には、他方のくし形電極の信号ライン７５との接続部分のみを切断することで、容量を調整することができる。
【００５４】
（第８実施形態）
図１１は、本発明の第８実施形態を示す図であって、容量調整方法の一例である。図１１（Ａ）は第８実施形態によるインタディジタルキャパシタの平面図、同図（Ｂ）は断面図である。シリコンや半絶縁性ＧａＡｓなどの半導体基板８０上に一対のくし形電極８１が形成されている。半導体基板８０の表面は層間又は保護膜として機能する絶縁膜８２が形成されている。一対のくし形電極８１の材料としては例えば、アルミニウム、金、銅などがある。絶縁膜としては例えば、ポリイミドや酸化シリコン（ＳｉＯ2）などがある。これらの材料は、他の実施形態でも同様に使用可能である。
【００５５】
例えば、一対のくし形電極８１がアルミで形成され、絶縁層８２がポリイミドの場合、容量の調整を以下のように行なう。図１１（Ｃ）、（Ｄ）に示すように、波長３５５ｎｍのレーザ光（黒の矢印）を絶縁膜８２の切断位置（切断対象部）３６、３７に照射する。この照射により、絶縁膜に窓８３が２ヶ所形成され、切断位置３６、３７のバスラインが窓８３を介して露出する。次に、図１１（Ｅ）、（Ｆ）に示すように、波長５３２ｎｍのレーザ光を照射し、アルミニウムのバスラインを２ヶ所切断する。参照番号８４は切断されたバスライン部分を示す。このように、トリミングする材料に適した波長のレーザ光を使用する。また、レーザ光の照射エネルギーをトリミングする材料の厚みに合わせて調整する。なお、照射位置を正確に決めるための顕微鏡と複数の波長のレーザ光を照射できるレーザシステムは市販されているので、上記手順でトリミングすることは容易である。また、上記トリミングをＩＣの特性、例えば発振器の周波数や増幅器の出力電力をモニタしながら、所望の特性が得られるまで繰り返す。
【００５６】
なお、窓８３を絶縁膜８２に形成する工程はレーザ照射に限定されるものではない。例えば、ウェハプロセス工程のマスクを用いてエッチングで絶縁膜８２に窓８３を形成しておけば、レーザ照射による窓８３の形成工程を省略することができる。
【００５７】
また、図１２に示すように、切断後に保護膜８５を切断されたバスライン部分８４に局部的に塗布することで、一対のくし形電極８１を保護することができる。保護膜８５は例えば、ポリイミドや酸化シリコンなどである。
【００５８】
（第９実施形態）
図１３は、本発明の第９実施形態によるミリ波帯発振回路を示す図である。図示する発振回路は、可変キャパシタＣとストリップライン８６とを含む共振回路、トランジスタ８７、２つのキャパシタＣ１、Ｃ２、及び電源線８８に接続された抵抗Ｒを有する。これらの回路は例えば、同一の半導体基板上に形成されている。キャパシタＣ１とＣ２は容量分割をなすもので、トランジスタ８７との組み合わせで所望の周波数で負性抵抗を示すような容量値に設定されている。可変キャパシタＣは、本発明のインタディジタルキャパシタで構成されている。可変キャパシタＣの容量値を調整することで、共振周波数を調整することができる。
【００５９】
（第１０実施形態）
図１４は、本発明の第１０実施形態による通信装置の構成を示す図である。図１０（Ａ）は伝送レートが１０Ｇｂｐｓ以上の光通信装置の例を示し、同図（Ｂ）はミリ波無線送信装置の例を示す。
【００６０】
図１４（Ａ）に示す光通信装置は、光ファイバ１０１に接続された光検出ダイオード１０２、プリアンプ１０３、クロック抽出ＩＣ１０４及び発振器１０５を有する。この発振器１０５は、本発明のインタディジタルキャパシタを用いており、例えば図１３に示す発振器である。光ファイバ１０１から受信した光信号は光検出フォトダイオード１０２で電気信号に変換され、プリアンプ１０３で増幅される。クロック抽出ＩＣ１０４は、発振器１０５の発振周波数に同期して、プリアンプ１０３の出力からクロックを抽出する。
【００６１】
図１４（Ｂ）において、図示しない内部回路から供給されたＩＦ信号をＩＦ信号処理回路１１５で処理して、アップコンバートミキサ１１３に送られる。ミキサ１１３は、本発明のインタディジタルキャパシタを用いた発振器１１４（例えば、図１３に示す発振器）が出力する発振信号をＩＦ信号に重畳する。高い周波数に変換された信号は、送信アンプ１１２で増幅されたアンテナ１１１から送信される。
【００６２】
以上、本発明の実施の形態を説明した。上記実施の形態を任意に組み合わせても良い。また、本発明は上記実施の形態に限定されるものではなく、他の様々な実施の形態を含むものである。更に、本発明は特に、３０ＧＨｚ以上のミリ波帯域において微細な容量の調整を可能とするものであるが、３０ＧＨｚを下回るマイクロ波帯域やその他の周波数帯域でも使用することができる。
【００６３】
なお、上記のようにして容量を調整した半導体装置は、容量を形成するくし形電極部分と、回路内に組み込まれていない切断されたくし形電極部分の両方が含まれる。また、容量を調整していなければ、切断されていないくし形電極がそのまま回路内に組み込まれている。切断された部分は顕微鏡などで検証することができる。
【００６４】
【発明の効果】
以上説明したように、本発明によれば、数十ＧＨｚ以上の高い周波数帯域で精度良く容量を調整することができるインタディジタルキャパシタ及びその容量調整方法を提供することができる。
【図面の簡単な説明】
【図１】 従来の容量調整技術を説明するための図である。
【図２】 従来の別の容量調整技術を説明するための図である。
【図３】 ミリ波帯域で必要とされる微小容量を実現するインタディジタルキャパシタを説明するための図である。
【図４】 本発明の第1実施形態によるインタディジタルキャパシタの平面図であって、容量調整前（Ａ）と容量調整後（Ｂ）を示す。
【図５】 本発明の第２実施形態によるインタディジタルキャパシタの平面図である。
【図６】 本発明の第３実施形態によるインタディジタルキャパシタの平面図である。
【図７】 本発明の第４実施形態によるインタディジタルキャパシタの平面図（Ａ）及びＶＩＩB−ＶＩＩB線断面図（Ｂ）である。
【図８】 本発明の第５実施形態によるインタディジタルキャパシタの平面図（Ａ）及び別の構成を有するインタディジタルキャパシタの平面図（Ｂ）である。
【図９】 本発明の第６実施形態によるインタディジタルキャパシタの平面図である。
【図１０】 本発明の第７実施形態によるインタディジタルキャパシタの平面図（Ａ）及びこれを用いた発振回路（Ｂ）である。
【図１１】 本発明の第８実施形態によるインタディジタルキャパシタを示す図である。
【図１２】 本発明の第８実施形態によるインタディジタルキャパシタの平面図（Ａ）及び断面図（Ｂ）である。
【図１３】 本発明の第９実施形態によるミリ波発振回路の回路図である。
【図１４】 本発明の第１０実施形態による通信装置の構成を示すブロック図である。
【符号の説明】
１０、１２ くし形電極
１４、１６ 電極指対
２０、２２、２４ くし形電極
３０ くし形電極
３１ バスライン
３２ 電極指
３３ くし形電極
３４ バスライン
３５ 電極指
３６、３７ 切断位置（境界部分）
３８、３９ 信号ライン
４０、４１ くし形電極
４６、４７ くし形電極
４８、４９ バスライン部分
５２、５３ くし形電極
５４、５５ バスライン
５６、５７ 切断部
５８ 上層配線
５９、６０ ビア
６１ 半導体基板
６２ 絶縁膜
６４ くし形電極
６４ａ 第１の電極部分
６４ｂ 第２の電極部分
６５ くし形電極
６５ａ 第１の電極部分
６５ｂ 第２の電極部分
６６、６７、６８、６９ 電極指
７０ くし形電極
７０ａ 第１の電極部分
７０ｂ 第２の電極部分
７１ くし形電極
７２ 電極指
７４ａ、７４ｂ、７４ｃ 接続部分
７５ 信号ライン
７６ グランド
７７ 電界効果型トランジスタ（ＦＥＴ）
７９ シャント容量
８０ 半導体基板
８１ くし形電極
８２ 絶縁膜
８３ 窓
８４ バスライン部分
８５ 保護膜
８６ ストリップライン
８７ トランジスタ
８８ 電源線
Claims (20)
- 半導体基板と、この上に形成された一対のくし形電極とを有し、該一対のくし形電極の少なくとも一方は切断対象部を有しており、
前記一対のくし形電極は電極指とこれを連結するバスラインとを有し、前記切断対象部は前記一対のくし形電極の少なくとも一方のバスラインに設けられており、
前記切断対象部の幅と厚みの少なくとも１つは前記バスラインの他の部分よりも小さいことを特徴とするインタディジタルキャパシタ。 - 前記切断対象部は、電極指が延びる方向とは反対の方向に形成されるコの字状のバスライン部分であることを特徴とする請求項１記載のインタディジタルキャパシタ。
- 前記切断対象部は前記半導体基板から離間した位置にあることを特徴とする請求項１記載のインタディジタルキャパシタ。
- 前記切断対象部と前記バスラインとの間に絶縁膜が設けられ、該絶縁膜に設けられたビアを介して前記切断対象部と前記バスラインとは電気的に接続されていることを特徴とする請求項１記載のインタディジタルキャパシタ。
- 前記一対のくし形電極の少なくとも一方は、前記切断対象部で切断されていることを特徴とする請求項１から４のいずれか一項記載のインタディジタルキャパシタ。
- 前記一対のくし形電極の少なくとも一方は、前記切断対象部で切断されており、前記切断対象部は絶縁性の保護膜で覆われていることを特徴とする請求項１から５のいずれか一項記載のインタディジタルキャパシタ。
- 前記一対のくし形電極の他方にも、切断可能な切断対象部が設けられていることを特徴とする請求項１ないし６のいずれか一項記載のインタディジタルキャパシタ。
- 前記一対のくし形電極の各々は第１及び第２の電極部分を有し、該第１及び第２の電極部分は電極指の幅と長さと間隔の少なくとも一つが相違することを特徴とする請求項１記載のインタディジタルキャパシタ。
- 前記第１の電極部分の電極指の幅と間隔は、前記第２の電極部分の幅と間隔よりも大きいことを特徴とする請求項８記載のインタディジタルキャパシタ。
- 前記第１の電極部分の電極指の長さは、前記第２の電極部分の長さよりも短いことを特徴とする請求項８記載のインタディジタルキャパシタ。
- 前記第２の電極部分に信号ラインが接続されていることを特徴とする請求項８から１０のいずれか一項記載のインタディジタルキャパシタ。
- 前記インタディジタルキャパシタは、前記半導体基板上に形成されている電子回路を構成する部品であることを特徴とする請求項１ないし１１のいずれか一項記載のインタディジタルキャパシタ。
- 前記切断された部分は信号ラインに接続されていないことを特徴とする請求項１２記載のインタディジタルキャパシタ。
- 請求項１から１３のいずれか一項記載のインタディジタルキャパシタと、前記半導体基板に形成される回路素子とを含むことを特徴とする半導体装置。
- 請求項１から１３のいずれか一項記載のインタディジタルキャパシタを用いた回路と、該回路の出力信号を用いて送信信号又は受信信号を処理する回路とを具備することを特徴とする通信装置。
- 半導体基板上に形成された一対のくし形電極と、該一対のくし形電極を含む前記半導体基板上に形成された絶縁膜とを備えたインタディジタルキャパシタの容量調整方法において、前記絶縁膜に窓を形成する第１の工程と、該窓を介して露出する前記一対のくし形電極のバスラインである切断対象部を切断する第２の工程とを有し、
前記切断対象部は前記一対のくし形電極の少なくとも一方のバスラインに設けられており、前記切断対象部の幅と厚みの少なくとも１つは前記バスラインの他の部分よりも小さいことを特徴とする容量調整方法。 - 前記第１の工程は第１の波長のレーザ光を照射して前記絶縁膜に窓を形成し、前記第２の工程は、前記窓を介して露出する前記一対のくし形電極を、前記第１の波長とは異なる第２の波長のレーザ光を用いて切断することを特徴とする請求項１６に記載の容量調整方法。
- 前記容量調整方法は更に、前記窓を覆うように保護膜を塗布する第３の工程を含むことを特徴とする請求項１６又は１７に記載の容量調整方法。
- 所望の特性が得られるまで、前記第１及び第２の工程を繰り返すことを特徴とする請求項１６又は１７に記載の容量調整方法。
- 前記一対のくし形電極に接続する信号ラインから最も離れた位置付近から前記第１及び第２の工程を開始し、切断位置を次第に前記信号ラインに近づく方向に移動させながら、所望の特性が得られるまで前記第１及び第２の工程を繰り返すことを特徴とする請求項１６又は１７に記載の容量調整方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002093377A JP4014432B2 (ja) | 2002-03-28 | 2002-03-28 | インタディジタルキャパシタ及びその容量調整方法 |
| US10/396,502 US6903402B2 (en) | 2002-03-28 | 2003-03-26 | Interdigital capacitor having a cutting target portion |
| US10/986,653 US7015109B2 (en) | 2002-03-28 | 2004-11-12 | Interdigital capacitor and method for adjusting the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002093377A JP4014432B2 (ja) | 2002-03-28 | 2002-03-28 | インタディジタルキャパシタ及びその容量調整方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003297926A JP2003297926A (ja) | 2003-10-17 |
| JP4014432B2 true JP4014432B2 (ja) | 2007-11-28 |
Family
ID=28449653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002093377A Expired - Fee Related JP4014432B2 (ja) | 2002-03-28 | 2002-03-28 | インタディジタルキャパシタ及びその容量調整方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6903402B2 (ja) |
| JP (1) | JP4014432B2 (ja) |
Families Citing this family (94)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7765095B1 (en) | 2000-10-26 | 2010-07-27 | Cypress Semiconductor Corporation | Conditional branching in an in-circuit emulation system |
| US6724220B1 (en) | 2000-10-26 | 2004-04-20 | Cyress Semiconductor Corporation | Programmable microcontroller architecture (mixed analog/digital) |
| US8103496B1 (en) | 2000-10-26 | 2012-01-24 | Cypress Semicondutor Corporation | Breakpoint control in an in-circuit emulation system |
| US8149048B1 (en) | 2000-10-26 | 2012-04-03 | Cypress Semiconductor Corporation | Apparatus and method for programmable power management in a programmable analog circuit block |
| US8176296B2 (en) | 2000-10-26 | 2012-05-08 | Cypress Semiconductor Corporation | Programmable microcontroller architecture |
| US8160864B1 (en) | 2000-10-26 | 2012-04-17 | Cypress Semiconductor Corporation | In-circuit emulator and pod synchronized boot |
| JP2002134746A (ja) * | 2000-10-30 | 2002-05-10 | Toshiba Corp | 半導体装置及びその製造方法 |
| US7406674B1 (en) | 2001-10-24 | 2008-07-29 | Cypress Semiconductor Corporation | Method and apparatus for generating microcontroller configuration information |
| US8078970B1 (en) | 2001-11-09 | 2011-12-13 | Cypress Semiconductor Corporation | Graphical user interface with user-selectable list-box |
| US7774190B1 (en) | 2001-11-19 | 2010-08-10 | Cypress Semiconductor Corporation | Sleep and stall in an in-circuit emulation system |
| US7770113B1 (en) | 2001-11-19 | 2010-08-03 | Cypress Semiconductor Corporation | System and method for dynamically generating a configuration datasheet |
| US8069405B1 (en) | 2001-11-19 | 2011-11-29 | Cypress Semiconductor Corporation | User interface for efficiently browsing an electronic document using data-driven tabs |
| US7844437B1 (en) | 2001-11-19 | 2010-11-30 | Cypress Semiconductor Corporation | System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit |
| US6971004B1 (en) | 2001-11-19 | 2005-11-29 | Cypress Semiconductor Corp. | System and method of dynamically reconfiguring a programmable integrated circuit |
| US8103497B1 (en) | 2002-03-28 | 2012-01-24 | Cypress Semiconductor Corporation | External interface for event architecture |
| US7308608B1 (en) | 2002-05-01 | 2007-12-11 | Cypress Semiconductor Corporation | Reconfigurable testing system and method |
| US7761845B1 (en) | 2002-09-09 | 2010-07-20 | Cypress Semiconductor Corporation | Method for parameterizing a user module |
| JP2005158936A (ja) * | 2003-11-25 | 2005-06-16 | Sharp Corp | 調整インピーダンス素子、半導体装置及びトリミング方法 |
| TWI229354B (en) * | 2003-12-31 | 2005-03-11 | Via Tech Inc | Capacitor pair structure for increasing the match thereof |
| US7295049B1 (en) | 2004-03-25 | 2007-11-13 | Cypress Semiconductor Corporation | Method and circuit for rapid alignment of signals |
| JP4498836B2 (ja) * | 2004-06-23 | 2010-07-07 | 株式会社デンソー | 容量素子 |
| CN1842961B (zh) | 2004-07-23 | 2010-10-20 | 株式会社村田制作所 | 声表面波器件 |
| US8286125B2 (en) | 2004-08-13 | 2012-10-09 | Cypress Semiconductor Corporation | Model for a hardware device-independent method of defining embedded firmware for programmable systems |
| US8069436B2 (en) | 2004-08-13 | 2011-11-29 | Cypress Semiconductor Corporation | Providing hardware independence to automate code generation of processing device firmware |
| US7332976B1 (en) | 2005-02-04 | 2008-02-19 | Cypress Semiconductor Corporation | Poly-phase frequency synthesis oscillator |
| JP4815814B2 (ja) | 2005-02-04 | 2011-11-16 | 三菱電機株式会社 | 光モジュール |
| JP2006261455A (ja) * | 2005-03-17 | 2006-09-28 | Fujitsu Ltd | 半導体装置およびｍｉｍキャパシタ |
| US7400183B1 (en) | 2005-05-05 | 2008-07-15 | Cypress Semiconductor Corporation | Voltage controlled oscillator delay cell and method |
| US8089461B2 (en) | 2005-06-23 | 2012-01-03 | Cypress Semiconductor Corporation | Touch wake for electronic devices |
| US8085067B1 (en) | 2005-12-21 | 2011-12-27 | Cypress Semiconductor Corporation | Differential-to-single ended signal converter circuit and method |
| US7312616B2 (en) | 2006-01-20 | 2007-12-25 | Cypress Semiconductor Corporation | Successive approximate capacitance measurement circuit |
| US8067948B2 (en) | 2006-03-27 | 2011-11-29 | Cypress Semiconductor Corporation | Input/output multiplexer bus |
| US8144125B2 (en) | 2006-03-30 | 2012-03-27 | Cypress Semiconductor Corporation | Apparatus and method for reducing average scan rate to detect a conductive object on a sensing device |
| US7721609B2 (en) | 2006-03-31 | 2010-05-25 | Cypress Semiconductor Corporation | Method and apparatus for sensing the force with which a button is pressed |
| US8040142B1 (en) | 2006-03-31 | 2011-10-18 | Cypress Semiconductor Corporation | Touch detection techniques for capacitive touch sense systems |
| US8004497B2 (en) * | 2006-05-18 | 2011-08-23 | Cypress Semiconductor Corporation | Two-pin buttons |
| US8537121B2 (en) | 2006-05-26 | 2013-09-17 | Cypress Semiconductor Corporation | Multi-function slider in touchpad |
| US8089472B2 (en) | 2006-05-26 | 2012-01-03 | Cypress Semiconductor Corporation | Bidirectional slider with delete function |
| US8040321B2 (en) | 2006-07-10 | 2011-10-18 | Cypress Semiconductor Corporation | Touch-sensor with shared capacitive sensors |
| US9507465B2 (en) | 2006-07-25 | 2016-11-29 | Cypress Semiconductor Corporation | Technique for increasing the sensitivity of capacitive sensor arrays |
| US9766738B1 (en) | 2006-08-23 | 2017-09-19 | Cypress Semiconductor Corporation | Position and usage based prioritization for capacitance sense interface |
| US8547114B2 (en) | 2006-11-14 | 2013-10-01 | Cypress Semiconductor Corporation | Capacitance to code converter with sigma-delta modulator |
| US8089288B1 (en) | 2006-11-16 | 2012-01-03 | Cypress Semiconductor Corporation | Charge accumulation capacitance sensor with linear transfer characteristic |
| US8058937B2 (en) | 2007-01-30 | 2011-11-15 | Cypress Semiconductor Corporation | Setting a discharge rate and a charge rate of a relaxation oscillator circuit |
| US7838919B2 (en) * | 2007-03-29 | 2010-11-23 | Panasonic Corporation | Capacitor structure |
| US9564902B2 (en) | 2007-04-17 | 2017-02-07 | Cypress Semiconductor Corporation | Dynamically configurable and re-configurable data path |
| US8092083B2 (en) | 2007-04-17 | 2012-01-10 | Cypress Semiconductor Corporation | Temperature sensor with digital bandgap |
| US8130025B2 (en) | 2007-04-17 | 2012-03-06 | Cypress Semiconductor Corporation | Numerical band gap |
| US7737724B2 (en) | 2007-04-17 | 2010-06-15 | Cypress Semiconductor Corporation | Universal digital block interconnection and channel routing |
| US8040266B2 (en) | 2007-04-17 | 2011-10-18 | Cypress Semiconductor Corporation | Programmable sigma-delta analog-to-digital converter |
| US8026739B2 (en) | 2007-04-17 | 2011-09-27 | Cypress Semiconductor Corporation | System level interconnect with programmable switching |
| US8266575B1 (en) | 2007-04-25 | 2012-09-11 | Cypress Semiconductor Corporation | Systems and methods for dynamically reconfiguring a programmable system on a chip |
| US8144126B2 (en) | 2007-05-07 | 2012-03-27 | Cypress Semiconductor Corporation | Reducing sleep current in a capacitance sensing system |
| US20110254125A1 (en) * | 2007-05-16 | 2011-10-20 | Daisuke Nomasaki | Semiconductor integrated circuit |
| US9500686B1 (en) | 2007-06-29 | 2016-11-22 | Cypress Semiconductor Corporation | Capacitance measurement system and methods |
| US8089289B1 (en) | 2007-07-03 | 2012-01-03 | Cypress Semiconductor Corporation | Capacitive field sensor with sigma-delta modulator |
| WO2009006556A1 (en) | 2007-07-03 | 2009-01-08 | Cypress Semiconductor Corporation | Normalizing capacitive sensor array signals |
| US8169238B1 (en) | 2007-07-03 | 2012-05-01 | Cypress Semiconductor Corporation | Capacitance to frequency converter |
| US8570053B1 (en) | 2007-07-03 | 2013-10-29 | Cypress Semiconductor Corporation | Capacitive field sensor with sigma-delta modulator |
| US8049569B1 (en) | 2007-09-05 | 2011-11-01 | Cypress Semiconductor Corporation | Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes |
| KR100895617B1 (ko) * | 2007-09-28 | 2009-05-06 | 인천대학교 산학협력단 | 초소형 메타재질구조와 스터브를 이용한 통과특성과 차단특성이 향상된 초광대역 대역통과 여파기 |
| US8525798B2 (en) | 2008-01-28 | 2013-09-03 | Cypress Semiconductor Corporation | Touch sensing |
| US8487912B1 (en) | 2008-02-01 | 2013-07-16 | Cypress Semiconductor Corporation | Capacitive sense touch device with hysteresis threshold |
| US8358142B2 (en) | 2008-02-27 | 2013-01-22 | Cypress Semiconductor Corporation | Methods and circuits for measuring mutual and self capacitance |
| US8319505B1 (en) | 2008-10-24 | 2012-11-27 | Cypress Semiconductor Corporation | Methods and circuits for measuring mutual and self capacitance |
| US9104273B1 (en) | 2008-02-29 | 2015-08-11 | Cypress Semiconductor Corporation | Multi-touch sensing method |
| US8321174B1 (en) | 2008-09-26 | 2012-11-27 | Cypress Semiconductor Corporation | System and method to measure capacitance of capacitive sensor array |
| US8487639B1 (en) | 2008-11-21 | 2013-07-16 | Cypress Semiconductor Corporation | Receive demodulator for capacitive sensing |
| KR101595788B1 (ko) | 2009-03-18 | 2016-02-22 | 삼성전자주식회사 | 커패시터 구조물 및 그 제조 방법 |
| US8866500B2 (en) | 2009-03-26 | 2014-10-21 | Cypress Semiconductor Corporation | Multi-functional capacitance sensing circuit with a current conveyor |
| US9448964B2 (en) | 2009-05-04 | 2016-09-20 | Cypress Semiconductor Corporation | Autonomous control in a programmable system |
| US8723827B2 (en) | 2009-07-28 | 2014-05-13 | Cypress Semiconductor Corporation | Predictive touch surface scanning |
| KR101188047B1 (ko) | 2010-04-23 | 2012-10-05 | 인천대학교 산학협력단 | 개방 스터브가 삽입된 비균일 인터디지틀 결합 선로를 가지는 첨소형 0차 공진 메타메트리얼 구조의 초광대역 하반대역통과 여파기 |
| JP5664956B2 (ja) * | 2010-09-14 | 2015-02-04 | 独立行政法人国立高等専門学校機構 | 高周波フィルタ |
| WO2012056607A1 (ja) * | 2010-10-26 | 2012-05-03 | パナソニック株式会社 | 容量配列体およびそれを備えた信号処理装置 |
| US8493708B2 (en) * | 2011-02-21 | 2013-07-23 | International Business Machines Corporation | Capacitor structure |
| US8653844B2 (en) | 2011-03-07 | 2014-02-18 | Xilinx, Inc. | Calibrating device performance within an integrated circuit |
| US9268441B2 (en) | 2011-04-05 | 2016-02-23 | Parade Technologies, Ltd. | Active integrator for a capacitive sense array |
| FR2976715B1 (fr) * | 2011-06-15 | 2013-06-28 | St Microelectronics Sa | Dispositif capacitif integre et convertisseur analogique numerique integre comprenant un tel dispositif |
| US8941974B2 (en) * | 2011-09-09 | 2015-01-27 | Xilinx, Inc. | Interdigitated capacitor having digits of varying width |
| US8766345B2 (en) * | 2012-11-30 | 2014-07-01 | International Business Machines Corporation | Area-efficient capacitor using carbon nanotubes |
| US9059305B2 (en) | 2013-03-04 | 2015-06-16 | International Business Machines Corporation | Planar qubits having increased coherence times |
| US9270247B2 (en) | 2013-11-27 | 2016-02-23 | Xilinx, Inc. | High quality factor inductive and capacitive circuit structure |
| US9524964B2 (en) | 2014-08-14 | 2016-12-20 | Xilinx, Inc. | Capacitor structure in an integrated circuit |
| CN104681446A (zh) * | 2015-01-23 | 2015-06-03 | 上海华虹宏力半导体制造有限公司 | 一种精确控制多指型半导体器件参数波动的制造方法 |
| JP2016162925A (ja) * | 2015-03-03 | 2016-09-05 | 力晶科技股▲ふん▼有限公司 | Ｍｏｍキャパシタ回路及び半導体装置 |
| US10170680B2 (en) * | 2015-09-16 | 2019-01-01 | International Business Machines Corporation | Qubits by selective laser-modulated deposition |
| CN107632193B (zh) * | 2017-09-28 | 2019-05-07 | 东南大学 | 一种基于超材料结构的微波功率传感器 |
| JP2018006771A (ja) * | 2017-09-28 | 2018-01-11 | ローム株式会社 | チップ部品 |
| WO2019132879A1 (en) * | 2017-12-27 | 2019-07-04 | Intel Corporation | Compensation of resistance in thin film resistor |
| JP7078313B2 (ja) * | 2018-03-07 | 2022-05-31 | 住友電工デバイス・イノベーション株式会社 | 半導体装置 |
| US11251355B2 (en) | 2019-03-05 | 2022-02-15 | International Business Machines Corporation | Resonance frequency adjustment for fixed-frequency qubits |
| EP4333304A2 (en) * | 2019-10-31 | 2024-03-06 | Infineon Technologies Austria AG | Semiconductor device and inverter |
| CN114492810B (zh) * | 2022-02-11 | 2023-03-24 | 北京百度网讯科技有限公司 | 超导量子芯片设计方法及装置、电子设备和介质 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5565778A (en) * | 1992-06-01 | 1996-10-15 | Conductus, Inc. | Nuclear magnetic resonance probe coil |
| US5585723A (en) * | 1995-03-23 | 1996-12-17 | Conductus, Inc. | Inductively coupled superconducting coil assembly |
| JPH06232672A (ja) | 1993-02-04 | 1994-08-19 | Mitsubishi Electric Corp | 帯域通過フィルタ |
| EP0612114B1 (en) * | 1993-02-15 | 1997-05-14 | Sumitomo Electric Industries, Ltd. | Method for forming a patterned oxide superconductor thin film |
| JPH08130433A (ja) | 1994-10-28 | 1996-05-21 | Toko Inc | 表面弾性波装置とその保護膜形成方法 |
| KR100319618B1 (ko) * | 1999-04-20 | 2002-01-05 | 김영환 | 반도체 소자의 커패시터 및 제조방법 |
| EP1455448B1 (en) * | 2001-12-14 | 2008-09-24 | Mitsubishi Electric Corporation | Filter circuitry |
| US20050063135A1 (en) * | 2003-09-18 | 2005-03-24 | Borland William J. | High tolerance embedded capacitors |
| US7172917B2 (en) * | 2003-04-17 | 2007-02-06 | Robert Bosch Gmbh | Method of making a nanogap for variable capacitive elements, and device having a nanogap |
| JP4391263B2 (ja) * | 2004-02-20 | 2009-12-24 | Ｏｋｉセミコンダクタ株式会社 | 半導体素子、その製造方法及びその半導体素子を用いた高周波集積回路 |
-
2002
- 2002-03-28 JP JP2002093377A patent/JP4014432B2/ja not_active Expired - Fee Related
-
2003
- 2003-03-26 US US10/396,502 patent/US6903402B2/en not_active Expired - Fee Related
-
2004
- 2004-11-12 US US10/986,653 patent/US7015109B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20030183884A1 (en) | 2003-10-02 |
| US7015109B2 (en) | 2006-03-21 |
| JP2003297926A (ja) | 2003-10-17 |
| US6903402B2 (en) | 2005-06-07 |
| US20050064657A1 (en) | 2005-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4014432B2 (ja) | インタディジタルキャパシタ及びその容量調整方法 | |
| JP3450713B2 (ja) | 半導体装置およびその製造方法、マイクロストリップ線路の製造方法 | |
| US5233310A (en) | Microwave integrated circuit | |
| JPH05283487A (ja) | 高周波信号用配線及びそのボンディング装置 | |
| JP3158621B2 (ja) | マルチチップモジュール | |
| JP2790033B2 (ja) | 半導体装置 | |
| JP2010081487A (ja) | コプレーナ線路及びその製造方法 | |
| US4298846A (en) | Semiconductor device | |
| JP2002124828A (ja) | 発振器及びその発振特性調整方法 | |
| JP3517130B2 (ja) | 伝送線路、その電気的特性の調整方法、およびマイクロ波モノリシックｉｃ | |
| JPH11274411A (ja) | マイクロ波・ミリ波回路装置とその製造方法 | |
| TWI778214B (zh) | 具有嵌入式多孔介電質的電子產品、相關的半導體產品以及它們的製造方法 | |
| JP3448833B2 (ja) | 伝送線路及び半導体装置 | |
| JP3573935B2 (ja) | マイクロ波回路 | |
| JPH05206286A (ja) | 半導体集積回路 | |
| JPH0624223B2 (ja) | マイクロ波集積回路装置 | |
| JP3168969B2 (ja) | 電界効果トランジスタおよび集積回路、電界効果トランジスタあるいは集積回路の製造方法 | |
| JP2000101067A (ja) | 半導体装置および集積回路装置 | |
| JPH11346105A (ja) | マイクロ波平面回路 | |
| CN112382625B (zh) | 一种氮化镓基有源器件的保护环 | |
| KR100308041B1 (ko) | 밀리미터파용에프이티(fet)및그의제조방법 | |
| JPS6056306B2 (ja) | マイクロ波ｉｃ装置とその製造方法 | |
| JPS62294303A (ja) | 半導体装置およびその製造方法 | |
| EP0739034A2 (en) | Integrated circuit device and fabricating method thereof | |
| JP3533796B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060531 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060606 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060804 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070426 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070911 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070911 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130921 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |