JP3573935B2

JP3573935B2 - マイクロ波回路

Info

Publication number: JP3573935B2
Application number: JP33941997A
Authority: JP
Inventors: 一彦安達
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1997-11-25
Filing date: 1997-11-25
Publication date: 2004-10-06
Anticipated expiration: 2017-11-25
Also published as: JPH11163272A

Description

【０００１】
【発明の属する技術分野】
本発明は、マイクロ波回路に関する。
【０００２】
【従来の技術】
マイクロ波回路、特にＧＨｚ帯以上のマイクロ波回路においては、トランジスタ，キャパシタ，インダクタ，抵抗等を個別部品で構成することができなくなり、マイクロストリップ伝送線路あるいはコプレナ伝送線路を用いた集積回路が使われる。
【０００３】
ここで、マイクロストリップ伝送線路は、誘電体基板を介して、一方の面の全面に接地用電極を、他方の面に信号線を配置した構造になっている。その結果、トランジスタの端子，例えばＦＥＴのソース接地で回路を構成する場合、トランジスタのソース電極と、マイクロストリップ伝送線路の接地電極をスルーホールを介して接続する必要が生じる。この場合、周波数が低く伝送線路の寸法が比較的大きく、個別部品のキャパシタ，インダクタ，抵抗，トランジスタをガラスエポキシ基板上に配置する場合には、比較的容易にスルーホールは形成することができるが、周波数がＧＨｚ以上で、半導体基板にマイクロ波回路を集積化する場合には、微細加工技術を用いて半導体基板にスルーホールを形成する必要があった。このように、マイクロストリップ伝送線路を用いたマイクロ波集積回路では、半導体デバイスを含む部品が接地導体と同一平面にないための不具合があった。
【０００４】
このため、近年では、誘電体基板の表面に接地導体および信号線を配置してなるコプレナ伝送線路の開発が盛んに行なわれている。コプレナ伝送線路は、同一平面上に接地導体と信号線とが配置されるため、トランジスタの接地をスルーホールなしで容易に行なうことができるという利点がある。また、マイクロストリップ伝送線路では誘電体基板の厚さが特性インピーダンスに大きく影響されたのに対して、コプレナ伝送線路では誘電体基板の厚さは特性インピーダンスに差程影響がないという利点もある。
【０００５】
図６はコプレナ伝送線路で構成されたマイクロ波集積回路の一例を示す図（平面図）である。図６の例では、ＦＥＴ５のソース接地の場合が図示されており、簡単のため、バイアス回路およびＦＥＴ５のドレイン以降の回路は省略されている。図６の構成例では、誘電体基板として例えばＧａＡｓが用いられ、この基板上に、接地導体１と信号線２とからなるコプレナ伝送線路が、金などの金属で形成されており、信号線２の左端の広くなっている部分は入力パッドになっている。高周波信号は、このパッドから入力し、下部電極と上部電極で誘電体（絶縁層）を挟み込んだＭＩＭ（金属層−絶縁層−金属層）キャパシタ３からなる直流阻止キャパシタを通り、オープンスタブで構成されたインピーダンス整合回路４を経てＦＥＴ５に伝達されるようになっている。
【０００６】
図７（ａ），（ｂ）は図６のＭＩＭキャパシタ３の部分をより詳細に説明するための図であり、図７（ａ）は平面図、図７（ｂ）は図７（ａ）のＡ−Ａ線における断面図である。図７（ａ），（ｂ）を参照すると、ＧａＡｓなどの化合物半導体の半絶縁基板１１上に、下部電極７と、誘電体１０と、上部電極８を兼用する信号線２とが順次積層されて、ＭＩＭキャパシタ３が構成されている。なお、図中、符号９は下部電極７と左側信号線２とを接続するコンタクト部である。
【０００７】
【発明が解決しようとする課題】
ところで、コプレナ伝送線路を用いたＭＩＭキャパシタでは、図７（ａ）に示すように、接地導体１がＭＩＭキャパシタ３に接近して配置され、このようなコプレナ伝送線路で構成されたＭＩＭキャパシタの電気特性は、一般的に理想的なキャパシタ特性とはならない。図８は本願の発明者等が試作した設計容量値２．９ｐＦのＭＩＭキャパシタの高周波特性の一例を示す図である。図８には、設計値２．９ｐＦのＭＩＭキャパシタのＳ１１の測定結果と理論値（設計値）とが示されている。
【０００８】
なお、Ｓ１１は高周波回路の回路定数の一つである。すなわち、高周波回路での回路パラメータを表現する方法として、Ｓパラメータがあり、Ｓパラメータには、入力側からみた反射特性（ＦＥＴなら入力インピーダンス）Ｓ１１と、出力側からみた反射特性（ＦＥＴなら出力インピーダンス）Ｓ２２と、アイソレーション（出力側から入力側へ信号の透過）Ｓ１２と、利得Ｓ２１とがある。図８のＳ１１は、このように回路の反射特性を示している。すなわち、コンデンサのような受動素子では利得がないことから、Ｓ１１（Ｓ２２はＳ１１に等しい）だけで回路の特性を表現できる。従って、図８ではＳ１１を使用した。
【０００９】
図８からわかるように、ＭＩＭキャパシタの高周波特性の測定値は、高周波側で反射が大きくなる理想的なキャパシタから予想した理論値（設計値）と大きく異なった結果となっている。これは、ＭＩＭキャパシタを構成するための下部電極および上部電極の持つ寄生インダクタンス成分と、下部電極および上部電極とこれと接近して配置されている接地導体との間の寄生キャパシタンス成分との影響で、高周波特性が劣化するためである。図９には、ＭＩＭキャパシタの高周波等価回路が示されている。図９において、破線部分がＭＩＭキャパシタで、Ｃｔは上部および下部電極で挟まれた部分の容量，Ｌ１およびＬ２は下部電極および上部電極の寄生インダクタンス，Ｃｐ１およびＣｐ２は線路端に寄生するエッジ・キャパシタンス，ＭＳ１およびＭＳ２はＭＩＭキャパシタまでの伝送線路である。このように、ＭＩＭキャパシタには、その構造から寄生成分が存在し、高周波特性を劣化させていると考えられる。
【００１０】
寄生キャパシタンスを小さくするために、従来では、例えば図１０（ａ）に示すような構成のかわりに、図１０（ｂ）に示す構成のように、ＭＩＭキャパシタの下部電極および上部電極と接地電極との間を広くするようにしており、このため、コプレナ伝送線路を用いたマイクロ波集積回路の小型化が妨げられていた。すなわち、図１０（ｂ）の構成にすることで、図１０（ａ）に比べて、大型化してしまう（接地導体１によって取り囲まれたＭＩＭ部を含む部分の面積（ＭＩＭ部を取り囲む接地導体で定義される占有面積）が大きくなってしまう）。
【００１１】
本発明は、コプレナ伝送線路を用いたマイクロ波集積回路を構成する場合に、寄生キャパシタンスなどを小さくする（寄生成分を低減する）ことができるとともに、小型化を図ることの可能なマイクロ波回路を提供することを目的としている。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の発明は、誘電体基板上にコプレナ伝送線路が形成されたマイクロ波回路であって、前記誘電体基板上において、コプレナ伝送線路が上部電極と下部電極とに分離されて、上部電極および下部電極により誘電体を挟み込んだＭＩＭキャパシタが形成され、誘電体基板のＭＩＭキャパシタ直下の領域の厚さは、誘電体基板の他の領域の厚さよりも薄くなっていることを特徴としている。
【００１３】
また、請求項２記載の発明は、請求項１記載のマイクロ波回路において、前記誘電体基板の前記ＭＩＭキャパシタ直下の領域の厚さは、前記下部電極の幅および上部電極の幅よりも薄いことを特徴としている。
【００１４】
また、請求項３記載の発明は、誘電体基板上にコプレナ伝送線路が形成されたマイクロ波回路であって、前記誘電体基板上の一部には絶縁性部材が設けられ、前記絶縁性部材上において、コプレナ伝送線路が上部電極と下部電極とに分離されて、上部電極および下部電極により誘電体を挟み込んだＭＩＭキャパシタが形成され、該ＭＩＭキャパシタ直下の前記誘電体基板の領域が除去されていることを特徴としている。
【００１５】
また、請求項４記載の発明は、請求項１，請求項２または請求項３記載のマイクロ波回路において、前記誘電体基板は化合物半導体であることを特徴としている。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。図１（ａ），（ｂ）は本発明に係るマイクロ波回路のＭＩＭキャパシタ部分の第１の構成例（第１の実施形態）を示す図である。なお、図１（ａ）は平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線における断面図である。図１（ａ），（ｂ）を参照すると、このマイクロ波集積回路は、ＧａＡｓなどの化合物半導体の基板（半絶縁基板）１１上に、下部電極７と、誘電体１０と、上部電極８を兼用する信号線２とが順次積層されて、ＭＩＭキャパシタ３が構成されている。すなわち、このマイクロ波集積回路は、誘電体基板１１上にコプレナ伝送線路（信号線２，接地導体１）が形成されたマイクロ波回路であって、前記誘電体基板１１上には、コプレナ伝送線路（信号線２）からなる上部電極８および下部電極７により誘電体１０を挟み込んだＭＩＭキャパシタ３が形成されたものとなっている。なお、図１において、符号９は下部電極７と左側信号線２とを接続するコンタクト部である。
【００１７】
ところで、コプレナ伝送線路を用いたＭＩＭキャパシタでは、図７（ａ）に示すように、接地導体１がＭＩＭキャパシタ３に接近して配置され、このようなコプレナ伝送線路で構成されたＭＩＭキャパシタの電気特性は、一般的に理想的なキャパシタ特性とはならない。
【００１８】
この問題を回避するため、本発明の第１の実施形態では、図１（ｂ）に示すように、誘電体基板１１のＭＩＭキャパシタ部３の直下の領域１２の厚みｄ_２を、誘電体基板１１の他の領域の厚みｄ_１よりも薄くしている。
【００１９】
また、図２（ａ），（ｂ）は本発明に係るマイクロ波回路のＭＩＭキャパシタ部分の第２の構成例（第２の実施形態）を示す図である。なお、図２（ａ）は平面図、図２（ｂ）は図２（ａ）のＢ−Ｂ線における断面図である。図２（ａ），（ｂ）を参照すると、このマイクロ波集積回路は、ＧａＡｓなどの化合物半導体の基板（半絶縁基板）１１上の一部に、絶縁性部材１３が設けられ、絶縁性部材１３上に、コプレナ伝送線路からなる上部電極８および下部電極７により誘電体１０を挟み込んだＭＩＭキャパシタ３が形成されている。
【００２０】
そして、本発明の第２の実施形態では、コプレナ伝送線路を用いたＭＩＭキャパシタにおける前述の問題を回避するために、図２（ｂ）に示すように、ＭＩＭキャパシタ直下の誘電体基板の領域１２が除去されている。すなわち、符号１２で示す基板部分については、これが無くなっている。
【００２１】
このように、マイクロ波回路において、ＭＩＭキャパシタ部の直下の誘電体基板（化合物半導体，例えばＧａＡｓ）の厚さを薄いものにするかあるいは完全に無くすことにより、ＭＩＭキャパシタ部３と接地導体１との間の電磁気的結合が弱くなり、寄生キャパシタンスおよび寄生インダクタンスを著しく低減させることができる。
【００２２】
より詳しく説明すれば、ＭＩＭキャパシタを構成するコプレナ伝送線路の特性インピーダンスＺ_０とすれば、それらに寄生するキャパシタンスＣおよびインダクタンスＬは、次式で概算できる。
【００２３】
【数１】

【００２４】
ここで、ｃは光速、ε_ｅｆｆは実効誘電率、ｌは線路の長さである。厚さが均一な誘電体基板の場合、寄生キャパシタンスを低減するためには、数１からＺ_０を高くすれば良いが（つまり信号線２と接地導体１との間の間隔を広くすれば良いが）、この方法では、前述したように、コプレナ伝送線路を用いたマイクロ波集積回路の小型化が妨げられるという不具合が生ずる。
【００２５】
これに対し、本発明では、ＭＩＭキャパシタを形成する部分の直下の誘電体基板の部分（領域）を薄いものにするかあるいは完全に無くすことで、実効誘電率ε_ｅｆｆを小さくすることが可能となり、同じ特性インピーダンスで比較すれば、厚さが均一な誘電体基板の場合に比べて、各寄生成分（寄生キャパシタンスおよび寄生インダクタンス）を減少させることができる。
【００２６】
図３は、特性インピーダンス５０Ω一定で、ＭＩＭキャパシタ３の下部電極の幅ｗ_１および上部電極の幅ｗ_２（すなわち、信号線幅ｗ_１≒ｗ_２）を５０μｍ程度に固定した場合において、誘電体基板（誘電率ε＝１２．９）のＭＩＭキャパシタ３直下の領域１２の厚さｄ_２に対する、実効誘電率ε_ｅｆｆとの関係、接地導体と信号線との間の間隔（ギャップ長）との関係の計算結果を示す図である。なお、この計算においては、計算の便宜上、接地導体と信号線の厚さは無視した。
【００２７】
図３からわかるように、実効誘電率ε_ｅｆｆは、誘電体基板のＭＩＭキャパシタ３直下の領域１２の厚さｄ_２が信号線幅程度の厚さ（５０μｍ程度の厚さ）以下になると、この厚さ（５０μｍ程度）のところを境に急激に減少することが予想される。これは、誘電体基板が薄くなると、基板の下にも電磁界が漏れ出すためと考えられる。実効誘電率ε_ｅｆｆが減少するため、特性インピーダンスが５０Ω一定の伝送線路では、接地導体１と信号線２との間の間隔（ギャップ長）を短かくすることができる。すなわち、ＭＩＭキャパシタの下の誘電体基板の厚さを薄くすることで、図１０（ｂ）ではなく図１０（ａ）に示すような構成（接地導体１によって取り囲まれたＭＩＭ部を含む部分の面積（ＭＩＭ部を取り囲む接地導体で定義される占有面積）を小さくする構成にすることができ、小型化を図ることができる。
【００２８】
さらに、本願の発明者等は、図３で算出された実効誘電率ε_ｅｆｆなどと数１（寄生成分の算出式）を用いて、単位長さ当たりの寄生インダクタンスおよび寄生キャパシタンスの基板厚み依存性を試算した。図４は試算した単位長さ当たりの寄生インダクタンスおよび寄生キャパシタンスの基板厚み依存性を示す図である。図４からわかるように、誘電体基板の厚さを薄くすることで、寄生インダクタンスおよび寄生キャパシタンスの寄生成分が低減できることが予想される。
【００２９】
このように、誘電体基板のＭＩＭキャパシタ直下の領域１２の厚さを減少させることにより、コプレナ伝送線路が形成されたマイクロ波回路の小型化を図ることができるとともに、寄生成分（寄生キャパシタンスおよび寄生インダクタンス）の低減を図ることが可能になる。
【００３０】
この効果は、誘電体基板のＭＩＭキャパシタ直下の領域１２の厚さをコプレナ伝送線路の信号線幅程度まで薄くすると顕著になることが予想される。また、上記効果は、図２のようにＭＩＭキャパシタ部直下の誘電体基板の領域を全て取り除いても得られることは容易に理解できる。
【００３１】
【実施例】
次に、本発明の実施例を説明する。
【００３２】
実施例１
実施例１では、図１（ａ），（ｂ）のように、ＭＩＭキャパシタ部の直下の誘電体基板（ＧａＡｓ）の領域１２の厚さｄ_２を他の領域１１の厚さｄ_１よりも薄くした構造のマイクロ波集積回路を作製した。すなわち、半絶縁ＧａＡｓ基板１１上に、ＭＩＭキャパシタを先ず形成した。このＭＩＭキャパシタは、チタン（０．０１μｍ）と金（０．４μｍ）の二層構成の下部電極７を形成し、この下部電極７上にプラズマＣＶＤ法によって誘電体であるＳｉＯ層１０を成膜し、しかる後、このＳｉＯ層１０上に、上部電極８を金の電界メッキで形成することによって作製された。すなわち、このＭＩＭキャパシタは、誘電体であるＳｉＯ層１０を下部電極７と上部電極８とによって挟み込んだ構成になっている。
【００３３】
ここで、ＭＩＭキャパシタの下部電極７の面積，上部電極８の面積と誘電体１０の材料およびその厚みは、所定の容量値になるよう選択される。また、図１（ａ），（ｂ）において、左の信号線２と下部電極７はコンタクト部９で接続されている。
【００３４】
このようにして、ＭＩＭキャパシタを形成した後、誘電体基板（ＧａＡｓ）１１のＭＩＭキャパシタ直下の領域１２を、基板１１の裏面からウエットエッチングあるいはドライエッチングにより所定の厚みまで薄くして、図１（ａ），（ｂ）の構造のものとした。この際、ＧａＡｓ基板１１のＭＩＭキャパシタ直下の領域１２の厚さｄ_２を上部電極８および下部電極７の幅ｗ_１，ｗ_２程度以下とするのが良い。
【００３５】
このようにして作製されたＭＩＭキャパシタを構成するコプレナ伝送線路は、ＭＩＭキャパシタ直下の誘電体基板の領域１２の厚さが薄くなっていることから、実効誘電率が小さくなっており、同一の特性インピーダンスのコプレナ伝送線路でＭＩＭキャパシタを構成する場合、従来に比べて、接地導体と信号線との間の間隔（ギャップ）を狭くすることができ、従って、コプレナ伝送線路が形成されたマイクロ波回路の小型化を図ることができる。さらに、同一特性インピーダンスにおいて実効誘電率を低下させた結果、寄生キャパシタンスおよび寄生インダクタンスをも低減することが可能になり、高周波特性が改善された。
【００３６】
図５は、従来方法と実施例１とで、それぞれ、ＭＩＭキャパシタを２．９ｐＦのキャパシタンスで設計し試作したときの高周波特性測定結果が示されている。なお、図５には、寄生容量が全くない場合の理想キャパシタの計算値も併せて示されている。図５から、実施例１のＭＩＭキャパシタは従来よりも高周波特性が改善されていることが分かる。また、これとともに、ＭＩＭキャパシタの占有面積も低減することができた。
【００３７】
実施例２
実施例２では、図２（ａ），（ｂ）のように、ＭＩＭキャパシタ部の直下の誘電体基板（ＧａＡｓ）の領域１２を全て除去した構造のマイクロ波集積回路を作製した。すなわち、半絶縁ＧａＡｓ基板１１上に、先ず、ＭＩＭキャパシタを保持するための絶縁性支持体１３としてＳｉＮ膜をプラズマＣＶＤで０．３μｍ成膜した。次いで、このＳｉＮ膜１３上に、実施例１と同様にしてＭＩＭキャパシタを形成した。すなわち、このＭＩＭキャパシタは、チタン（０．０１μｍ）と金（０．４μｍ）の二層構成の下部電極７を形成し、この下部電極７上にプラズマＣＶＤ法によって誘電体であるＳｉＯ層１０を成膜し、しかる後、このＳｉＯ層１０上に、上部電極８を金の電界メッキで形成することによって作製された。すなわち、このＭＩＭキャパシタは、誘電体であるＳｉＯ層１０を下部電極７と上部電極８とによって挟み込んだ構成になっている。
【００３８】
ここで、ＭＩＭキャパシタの下部電極７の面積，上部電極８の面積と誘電体１０の材料およびその厚みは、所定の容量値になるよう選択される。また、図２（ａ），（ｂ）において、左の信号線２と下部電極７はコンタクト部９で接続されている。
【００３９】
このようにして、ＭＩＭキャパシタを形成した後、誘電体基板（ＧａＡｓ）１１のＭＩＭキャパシタ直下の領域１２を、基板１１の裏面からウエットエッチングあるいはドライエッチングにより全て除去して、図２（ａ），（ｂ）の構造のものとした。
【００４０】
このようにして作製されたＭＩＭキャパシタを構成するコプレナ伝送線路は、ＭＩＭキャパシタ直下の誘電体基板の領域１２が除去されていることから、実効誘電率が小さくなっており、同一の特性インピーダンスのコプレナ伝送線路でＭＩＭキャパシタを構成する場合、従来に比べて、接地導体と信号線との間の間隔（ギャップ）を狭くすることができ、従って、コプレナ伝送線路が形成されたマイクロ波回路の小型化を図ることができる。さらに、同一特性インピーダンスにおいて実効誘電率を低下させた結果、寄生キャパシタンスおよび寄生インダクタンスをも低減することが可能になり、高周波特性が改善された。
【００４１】
【発明の効果】
以上に説明したように、請求項１記載の発明によれば、上部電極および下部電極により誘電体を挟み込んだＭＩＭキャパシタ直下の誘電体基板の領域の厚さを薄くするので、ＭＩＭキャパシタを構成するコプレナ伝送線路の実効誘電率を減少させ、同一特性インピーダンスをもたせる場合に、従来に比べて、コプレナ伝送線路が形成されたマイクロ波回路の小型化を図ることができ、かつ寄生キャパシタンスおよび寄生インダクタンスを減少させて高周波特性を改善することができる。
【００４２】
また、請求項２記載の発明によれば、請求項１記載のマイクロ波回路において、前記ＭＩＭキャパシタ直下の前記誘電体基板の領域の厚さを、前記下部電極の幅および上部電極の幅よりも薄くすることにより、ＭＩＭキャパシタを構成するコプレナ伝送線路の実効誘電率をより一層減少させ、コプレナ伝送線路が形成されたマイクロ波回路のより一層の小型化を図り、かつ寄生キャパシタンスおよび寄生インダクタンスをより一層減少させて、より一層の高周波特性を改善することができる。
【００４３】
また、請求項３記載の発明によれば、誘電体基板上にコプレナ伝送線路が形成されたマイクロ波回路であって、前記誘電体基板上の一部には絶縁性部材が設けられ、前記絶縁性部材上において、コプレナ伝送線路が上部電極と下部電極とに分離されて、上部電極および下部電極により誘電体を挟み込んだＭＩＭキャパシタが形成され、該ＭＩＭキャパシタ直下の前記誘電体基板の領域が除去されていることにより、実効誘電率をさらにより一層低下させることが可能となり、コプレナ伝送線路が形成されたマイクロ波回路のより一層の小型化を図り、かつ寄生キャパシタンスおよび寄生インダクタンスをより一層減少させて、より一層の高周波特性を改善することができる。
【００４４】
また、請求項４記載の発明によれば、誘電体基板を半絶縁化が可能な化合物半導体とすることで、他のインダクタ，抵抗などの受動部品とトランジスタなどの能動部品をも、１つの基板上に集積化することができる。
【図面の簡単な説明】
【図１】本発明に係るマイクロ波回路の第１の構成例を示す図である。
【図２】本発明に係るマイクロ波回路の第２の構成例を示す図である。
【図３】特性インピーダンスを一定とした場合の、基板の厚みに対する、実効誘電率ε_ｅｆｆとの関係、接地導体と信号線間のギャップ長との関係の計算結果を示す図である。
【図４】試算した単位長さ当たりの寄生インダクタンスおよび寄生キャパシタンスの基板厚み依存性を示す図である。
【図５】従来方法と実施例１とで、それぞれ、ＭＩＭキャパシタを２．９ｐＦのキャパシタンスで設計し試作したときの高周波特性測定結果を示す図である。
【図６】コプレナ伝送線路で構成されたマイクロ波集積回路の一例を示す図（平面図）である。
【図７】図６のＭＩＭキャパシタの部分をより詳細に説明するための図である。
【図８】設計容量値２．９ｐＦのＭＩＭキャパシタの高周波特性の一例を示す図である。
【図９】ＭＩＭキャパシタの高周波等価回路を示す図である。
【図１０】占有面積の小さなマイクロ波回路と占有面積の大きなマイクロ波回路を示す図である。
【符号の説明】
１１基板
１接地導体
２信号線
３ＭＩＭキャパシタ部
７下部電極
８上部電極
９コンタクト部
７ゲート電極
１０誘電体

Claims

誘電体基板上にコプレナ伝送線路が形成されたマイクロ波回路であって、前記誘電体基板上において、コプレナ伝送線路が上部電極と下部電極とに分離されて、上部電極および下部電極により誘電体を挟み込んだＭＩＭキャパシタが形成され、誘電体基板のＭＩＭキャパシタ直下の領域の厚さは、誘電体基板の他の領域の厚さよりも薄くなっていることを特徴とするマイクロ波回路。
請求項１記載のマイクロ波回路において、前記誘電体基板の前記ＭＩＭキャパシタ直下の領域の厚さは、前記下部電極の幅および上部電極の幅よりも薄いことを特徴とするマイクロ波回路。
誘電体基板上にコプレナ伝送線路が形成されたマイクロ波回路であって、前記誘電体基板上の一部には絶縁性部材が設けられ、前記絶縁性部材上において、コプレナ伝送線路が上部電極と下部電極とに分離されて、上部電極および下部電極により誘電体を挟み込んだＭＩＭキャパシタが形成され、該ＭＩＭキャパシタ直下の前記誘電体基板の領域が除去されていることを特徴とするマイクロ波回路。
請求項１，請求項２または請求項３記載のマイクロ波回路において、前記誘電体基板は化合物半導体であることを特徴とするマイクロ波回路。