JPH11163272A - マイクロ波回路 - Google Patents
マイクロ波回路Info
- Publication number
- JPH11163272A JPH11163272A JP9339419A JP33941997A JPH11163272A JP H11163272 A JPH11163272 A JP H11163272A JP 9339419 A JP9339419 A JP 9339419A JP 33941997 A JP33941997 A JP 33941997A JP H11163272 A JPH11163272 A JP H11163272A
- Authority
- JP
- Japan
- Prior art keywords
- mim capacitor
- dielectric substrate
- transmission line
- thickness
- coplanar transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Microwave Amplifiers (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
- Waveguide Connection Structure (AREA)
- Waveguides (AREA)
Abstract
(57)【要約】
【課題】 コプレナ伝送線路を用いたマイクロ波集積回
路を構成する場合に、寄生キャパシタンスなどを小さく
し、小型化を図る。 【解決手段】 このマイクロ波集積回路は、誘電体基板
１１上にコプレナ伝送線路(信号線２，接地導体１)が形
成されたマイクロ波回路であって、誘電体基板１１上に
は、コプレナ伝送線路(信号線２)からなる上部電極８お
よび下部電極７により誘電体１０を挟み込んだＭＩＭキ
ャパシタ３が形成されたものとなっている。この際、誘
電体基板１１のＭＩＭキャパシタ部３の直下の領域１２
の厚みｄ2を、誘電体基板１１の他の領域の厚みｄ1より
も薄くしている。
路を構成する場合に、寄生キャパシタンスなどを小さく
し、小型化を図る。 【解決手段】 このマイクロ波集積回路は、誘電体基板
１１上にコプレナ伝送線路(信号線２，接地導体１)が形
成されたマイクロ波回路であって、誘電体基板１１上に
は、コプレナ伝送線路(信号線２)からなる上部電極８お
よび下部電極７により誘電体１０を挟み込んだＭＩＭキ
ャパシタ３が形成されたものとなっている。この際、誘
電体基板１１のＭＩＭキャパシタ部３の直下の領域１２
の厚みｄ2を、誘電体基板１１の他の領域の厚みｄ1より
も薄くしている。
Description
【０００１】
【発明の属する技術分野】本発明は、マイクロ波回路に
関する。
関する。
【０００２】
【従来の技術】マイクロ波回路、特にＧＨｚ帯以上のマ
イクロ波回路においては、トランジスタ，キャパシタ，
インダクタ，抵抗等を個別部品で構成することができな
くなり、マイクロストリップ伝送線路あるいはコプレナ
伝送線路を用いた集積回路が使われる。
イクロ波回路においては、トランジスタ，キャパシタ，
インダクタ，抵抗等を個別部品で構成することができな
くなり、マイクロストリップ伝送線路あるいはコプレナ
伝送線路を用いた集積回路が使われる。
【０００３】ここで、マイクロストリップ伝送線路は、
誘電体基板を介して、一方の面の全面に接地用電極を、
他方の面に信号線を配置した構造になっている。その結
果、トランジスタの端子，例えばＦＥＴのソース接地で
回路を構成する場合、トランジスタのソース電極と、マ
イクロストリップ伝送線路の接地電極をスルーホールを
介して接続する必要が生じる。この場合、周波数が低く
伝送線路の寸法が比較的大きく、個別部品のキャパシ
タ，インダクタ，抵抗，トランジスタをガラスエポキシ
基板上に配置する場合には、比較的容易にスルーホール
は形成することができるが、周波数がＧＨｚ以上で、半
導体基板にマイクロ波回路を集積化する場合には、微細
加工技術を用いて半導体基板にスルーホールを形成する
必要があった。このように、マイクロストリップ伝送線
路を用いたマイクロ波集積回路では、半導体デバイスを
含む部品が接地導体と同一平面にないための不具合があ
った。
誘電体基板を介して、一方の面の全面に接地用電極を、
他方の面に信号線を配置した構造になっている。その結
果、トランジスタの端子，例えばＦＥＴのソース接地で
回路を構成する場合、トランジスタのソース電極と、マ
イクロストリップ伝送線路の接地電極をスルーホールを
介して接続する必要が生じる。この場合、周波数が低く
伝送線路の寸法が比較的大きく、個別部品のキャパシ
タ，インダクタ，抵抗，トランジスタをガラスエポキシ
基板上に配置する場合には、比較的容易にスルーホール
は形成することができるが、周波数がＧＨｚ以上で、半
導体基板にマイクロ波回路を集積化する場合には、微細
加工技術を用いて半導体基板にスルーホールを形成する
必要があった。このように、マイクロストリップ伝送線
路を用いたマイクロ波集積回路では、半導体デバイスを
含む部品が接地導体と同一平面にないための不具合があ
った。
【０００４】このため、近年では、誘電体基板の表面に
接地導体および信号線を配置してなるコプレナ伝送線路
の開発が盛んに行なわれている。コプレナ伝送線路は、
同一平面上に接地導体と信号線とが配置されるため、ト
ランジスタの接地をスルーホールなしで容易に行なうこ
とができるという利点がある。また、マイクロストリッ
プ伝送線路では誘電体基板の厚さが特性インピーダンス
に大きく影響されたのに対して、コプレナ伝送線路では
誘電体基板の厚さは特性インピーダンスに差程影響がな
いという利点もある。
接地導体および信号線を配置してなるコプレナ伝送線路
の開発が盛んに行なわれている。コプレナ伝送線路は、
同一平面上に接地導体と信号線とが配置されるため、ト
ランジスタの接地をスルーホールなしで容易に行なうこ
とができるという利点がある。また、マイクロストリッ
プ伝送線路では誘電体基板の厚さが特性インピーダンス
に大きく影響されたのに対して、コプレナ伝送線路では
誘電体基板の厚さは特性インピーダンスに差程影響がな
いという利点もある。
【０００５】図６はコプレナ伝送線路で構成されたマイ
クロ波集積回路の一例を示す図(平面図)である。図６の
例では、ＦＥＴ５のソース接地の場合が図示されてお
り、簡単のため、バイアス回路およびＦＥＴ５のドレイ
ン以降の回路は省略されている。図６の構成例では、誘
電体基板として例えばＧａＡｓが用いられ、この基板上
に、接地導体１と信号線２とからなるコプレナ伝送線路
が、金などの金属で形成されており、信号線２の左端の
広くなっている部分は入力パッドになっている。高周波
信号は、このパッドから入力し、下部電極と上部電極で
誘電体(絶縁層)を挟み込んだＭＩＭ(金属層−絶縁層−
金属層)キャパシタ３からなる直流阻止キャパシタを通
り、オープンスタブで構成されたインピーダンス整合回
路４を経てＦＥＴ５に伝達されるようになっている。
クロ波集積回路の一例を示す図(平面図)である。図６の
例では、ＦＥＴ５のソース接地の場合が図示されてお
り、簡単のため、バイアス回路およびＦＥＴ５のドレイ
ン以降の回路は省略されている。図６の構成例では、誘
電体基板として例えばＧａＡｓが用いられ、この基板上
に、接地導体１と信号線２とからなるコプレナ伝送線路
が、金などの金属で形成されており、信号線２の左端の
広くなっている部分は入力パッドになっている。高周波
信号は、このパッドから入力し、下部電極と上部電極で
誘電体(絶縁層)を挟み込んだＭＩＭ(金属層−絶縁層−
金属層)キャパシタ３からなる直流阻止キャパシタを通
り、オープンスタブで構成されたインピーダンス整合回
路４を経てＦＥＴ５に伝達されるようになっている。
【０００６】図７(ａ)，(ｂ)は図６のＭＩＭキャパシタ
３の部分をより詳細に説明するための図であり、図７
(ａ)は平面図、図７(ｂ)は図７(ａ)のＡ−Ａ線における
断面図である。図７(ａ)，(ｂ)を参照すると、ＧａＡｓ
などの化合物半導体の半絶縁基板１１上に、下部電極７
と、誘電体１０と、上部電極８を兼用する信号線２とが
順次積層されて、ＭＩＭキャパシタ３が構成されてい
る。なお、図中、符号９は下部電極７と左側信号線２と
を接続するコンタクト部である。
３の部分をより詳細に説明するための図であり、図７
(ａ)は平面図、図７(ｂ)は図７(ａ)のＡ−Ａ線における
断面図である。図７(ａ)，(ｂ)を参照すると、ＧａＡｓ
などの化合物半導体の半絶縁基板１１上に、下部電極７
と、誘電体１０と、上部電極８を兼用する信号線２とが
順次積層されて、ＭＩＭキャパシタ３が構成されてい
る。なお、図中、符号９は下部電極７と左側信号線２と
を接続するコンタクト部である。
【０００７】
【発明が解決しようとする課題】ところで、コプレナ伝
送線路を用いたＭＩＭキャパシタでは、図７(ａ)に示す
ように、接地導体１がＭＩＭキャパシタ３に接近して配
置され、このようなコプレナ伝送線路で構成されたＭＩ
Ｍキャパシタの電気特性は、一般的に理想的なキャパシ
タ特性とはならない。図８は本願の発明者等が試作した
設計容量値２．９ｐＦのＭＩＭキャパシタの高周波特性
の一例を示す図である。図８には、設計値２．９ｐＦの
ＭＩＭキャパシタのＳ１１の測定結果と理論値(設計値)
とが示されている。
送線路を用いたＭＩＭキャパシタでは、図７(ａ)に示す
ように、接地導体１がＭＩＭキャパシタ３に接近して配
置され、このようなコプレナ伝送線路で構成されたＭＩ
Ｍキャパシタの電気特性は、一般的に理想的なキャパシ
タ特性とはならない。図８は本願の発明者等が試作した
設計容量値２．９ｐＦのＭＩＭキャパシタの高周波特性
の一例を示す図である。図８には、設計値２．９ｐＦの
ＭＩＭキャパシタのＳ１１の測定結果と理論値(設計値)
とが示されている。
【０００８】なお、Ｓ１１は高周波回路の回路定数の一
つである。すなわち、高周波回路での回路パラメータを
表現する方法として、Ｓパラメータがあり、Ｓパラメー
タには、入力側からみた反射特性(ＦＥＴなら入力イン
ピーダンス)Ｓ１１と、出力側からみた反射特性(ＦＥＴ
なら出力インピーダンス)Ｓ２２と、アイソレーション
(出力側から入力側へ信号の透過)Ｓ１２と、利得Ｓ２１
とがある。図８のＳ１１は、このように回路の反射特性
を示している。すなわち、コンデンサのような受動素子
では利得がないことから、Ｓ１１(Ｓ２２はＳ１１に等
しい)だけで回路の特性を表現できる。従って、図８で
はＳ１１を使用した。
つである。すなわち、高周波回路での回路パラメータを
表現する方法として、Ｓパラメータがあり、Ｓパラメー
タには、入力側からみた反射特性(ＦＥＴなら入力イン
ピーダンス)Ｓ１１と、出力側からみた反射特性(ＦＥＴ
なら出力インピーダンス)Ｓ２２と、アイソレーション
(出力側から入力側へ信号の透過)Ｓ１２と、利得Ｓ２１
とがある。図８のＳ１１は、このように回路の反射特性
を示している。すなわち、コンデンサのような受動素子
では利得がないことから、Ｓ１１(Ｓ２２はＳ１１に等
しい)だけで回路の特性を表現できる。従って、図８で
はＳ１１を使用した。
【０００９】図８からわかるように、ＭＩＭキャパシタ
の高周波特性の測定値は、高周波側で反射が大きくなる
理想的なキャパシタから予想した理論値(設計値)と大き
く異なった結果となっている。これは、ＭＩＭキャパシ
タを構成するための下部電極および上部電極の持つ寄生
インダクタンス成分と、下部電極および上部電極とこれ
と接近して配置されている接地導体との間の寄生キャパ
シタンス成分との影響で、高周波特性が劣化するためで
ある。図９には、ＭＩＭキャパシタの高周波等価回路が
示されている。図９において、破線部分がＭＩＭキャパ
シタで、Ｃｔは上部および下部電極で挟まれた部分の容
量，Ｌ１およびＬ２は下部電極および上部電極の寄生イ
ンダクタンス，Ｃｐ１およびＣｐ２は線路端に寄生する
エッジ・キャパシタンス，ＭＳ１およびＭＳ２はＭＩＭ
キャパシタまでの伝送線路である。このように、ＭＩＭ
キャパシタには、その構造から寄生成分が存在し、高周
波特性を劣化させていると考えられる。
の高周波特性の測定値は、高周波側で反射が大きくなる
理想的なキャパシタから予想した理論値(設計値)と大き
く異なった結果となっている。これは、ＭＩＭキャパシ
タを構成するための下部電極および上部電極の持つ寄生
インダクタンス成分と、下部電極および上部電極とこれ
と接近して配置されている接地導体との間の寄生キャパ
シタンス成分との影響で、高周波特性が劣化するためで
ある。図９には、ＭＩＭキャパシタの高周波等価回路が
示されている。図９において、破線部分がＭＩＭキャパ
シタで、Ｃｔは上部および下部電極で挟まれた部分の容
量，Ｌ１およびＬ２は下部電極および上部電極の寄生イ
ンダクタンス，Ｃｐ１およびＣｐ２は線路端に寄生する
エッジ・キャパシタンス，ＭＳ１およびＭＳ２はＭＩＭ
キャパシタまでの伝送線路である。このように、ＭＩＭ
キャパシタには、その構造から寄生成分が存在し、高周
波特性を劣化させていると考えられる。
【００１０】寄生キャパシタンスを小さくするために、
従来では、例えば図１０(ａ)に示すような構成のかわり
に、図１０(ｂ)に示す構成のように、ＭＩＭキャパシタ
の下部電極および上部電極と接地電極との間を広くする
ようにしており、このため、コプレナ伝送線路を用いた
マイクロ波集積回路の小型化が妨げられていた。すなわ
ち、図１０(ｂ)の構成にすることで、図１０(ａ)に比べ
て、大型化してしまう(接地導体１によって取り囲まれ
たＭＩＭ部を含む部分の面積(ＭＩＭ部を取り囲む接地
導体で定義される占有面積)が大きくなってしまう)。
従来では、例えば図１０(ａ)に示すような構成のかわり
に、図１０(ｂ)に示す構成のように、ＭＩＭキャパシタ
の下部電極および上部電極と接地電極との間を広くする
ようにしており、このため、コプレナ伝送線路を用いた
マイクロ波集積回路の小型化が妨げられていた。すなわ
ち、図１０(ｂ)の構成にすることで、図１０(ａ)に比べ
て、大型化してしまう(接地導体１によって取り囲まれ
たＭＩＭ部を含む部分の面積(ＭＩＭ部を取り囲む接地
導体で定義される占有面積)が大きくなってしまう)。
【００１１】本発明は、コプレナ伝送線路を用いたマイ
クロ波集積回路を構成する場合に、寄生キャパシタンス
などを小さくする(寄生成分を低減する)ことができると
ともに、小型化を図ることの可能なマイクロ波回路を提
供することを目的としている。
クロ波集積回路を構成する場合に、寄生キャパシタンス
などを小さくする(寄生成分を低減する)ことができると
ともに、小型化を図ることの可能なマイクロ波回路を提
供することを目的としている。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明は、誘電体基板上にコプレナ伝
送線路が形成されたマイクロ波回路であって、前記誘電
体基板上には、コプレナ伝送線路からなる上部電極およ
び下部電極により誘電体を挟み込んだＭＩＭキャパシタ
が形成され、誘電体基板のＭＩＭキャパシタ直下の領域
の厚さは、誘電体基板の他の領域の厚さよりも薄くなっ
ていることを特徴としている。
に、請求項１記載の発明は、誘電体基板上にコプレナ伝
送線路が形成されたマイクロ波回路であって、前記誘電
体基板上には、コプレナ伝送線路からなる上部電極およ
び下部電極により誘電体を挟み込んだＭＩＭキャパシタ
が形成され、誘電体基板のＭＩＭキャパシタ直下の領域
の厚さは、誘電体基板の他の領域の厚さよりも薄くなっ
ていることを特徴としている。
【００１３】また、請求項２記載の発明は、請求項１記
載のマイクロ波回路において、前記誘電体基板の前記Ｍ
ＩＭキャパシタ直下の領域の厚さは、前記下部電極の幅
および上部電極の幅よりも薄いことを特徴としている。
載のマイクロ波回路において、前記誘電体基板の前記Ｍ
ＩＭキャパシタ直下の領域の厚さは、前記下部電極の幅
および上部電極の幅よりも薄いことを特徴としている。
【００１４】また、請求項３記載の発明は、誘電体基板
上にコプレナ伝送線路が形成されたマイクロ波回路であ
って、前記誘電体基板上の一部には絶縁性部材が設けら
れ、前記絶縁性部材上には、コプレナ伝送線路からなる
上部電極および下部電極により誘電体を挟み込んだＭＩ
Ｍキャパシタが形成され、該ＭＩＭキャパシタ直下の前
記誘電体基板の領域が除去されていることを特徴として
いる。
上にコプレナ伝送線路が形成されたマイクロ波回路であ
って、前記誘電体基板上の一部には絶縁性部材が設けら
れ、前記絶縁性部材上には、コプレナ伝送線路からなる
上部電極および下部電極により誘電体を挟み込んだＭＩ
Ｍキャパシタが形成され、該ＭＩＭキャパシタ直下の前
記誘電体基板の領域が除去されていることを特徴として
いる。
【００１５】また、請求項４記載の発明は、請求項１，
請求項２または請求項３記載のマイクロ波回路におい
て、前記誘電体基板は化合物半導体であることを特徴と
している。
請求項２または請求項３記載のマイクロ波回路におい
て、前記誘電体基板は化合物半導体であることを特徴と
している。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図１(ａ)，(ｂ)は本発明に係るマ
イクロ波回路のＭＩＭキャパシタ部分の第１の構成例
(第１の実施形態)を示す図である。なお、図１(ａ)は平
面図、図１(ｂ)は図１(ａ)のＡ−Ａ線における断面図で
ある。図１(ａ)，(ｂ)を参照すると、このマイクロ波集
積回路は、ＧａＡｓなどの化合物半導体の基板(半絶縁
基板)１１上に、下部電極７と、誘電体１０と、上部電
極８を兼用する信号線２とが順次積層されて、ＭＩＭキ
ャパシタ３が構成されている。すなわち、このマイクロ
波集積回路は、誘電体基板１１上にコプレナ伝送線路
(信号線２，接地導体１)が形成されたマイクロ波回路で
あって、前記誘電体基板１１上には、コプレナ伝送線路
(信号線２)からなる上部電極８および下部電極７により
誘電体１０を挟み込んだＭＩＭキャパシタ３が形成され
たものとなっている。なお、図１において、符号９は下
部電極７と左側信号線２とを接続するコンタクト部であ
る。
に基づいて説明する。図１(ａ)，(ｂ)は本発明に係るマ
イクロ波回路のＭＩＭキャパシタ部分の第１の構成例
(第１の実施形態)を示す図である。なお、図１(ａ)は平
面図、図１(ｂ)は図１(ａ)のＡ−Ａ線における断面図で
ある。図１(ａ)，(ｂ)を参照すると、このマイクロ波集
積回路は、ＧａＡｓなどの化合物半導体の基板(半絶縁
基板)１１上に、下部電極７と、誘電体１０と、上部電
極８を兼用する信号線２とが順次積層されて、ＭＩＭキ
ャパシタ３が構成されている。すなわち、このマイクロ
波集積回路は、誘電体基板１１上にコプレナ伝送線路
(信号線２，接地導体１)が形成されたマイクロ波回路で
あって、前記誘電体基板１１上には、コプレナ伝送線路
(信号線２)からなる上部電極８および下部電極７により
誘電体１０を挟み込んだＭＩＭキャパシタ３が形成され
たものとなっている。なお、図１において、符号９は下
部電極７と左側信号線２とを接続するコンタクト部であ
る。
【００１７】ところで、コプレナ伝送線路を用いたＭＩ
Ｍキャパシタでは、図７(ａ)に示すように、接地導体１
がＭＩＭキャパシタ３に接近して配置され、このような
コプレナ伝送線路で構成されたＭＩＭキャパシタの電気
特性は、一般的に理想的なキャパシタ特性とはならな
い。
Ｍキャパシタでは、図７(ａ)に示すように、接地導体１
がＭＩＭキャパシタ３に接近して配置され、このような
コプレナ伝送線路で構成されたＭＩＭキャパシタの電気
特性は、一般的に理想的なキャパシタ特性とはならな
い。
【００１８】この問題を回避するため、本発明の第１の
実施形態では、図１(ｂ)に示すように、誘電体基板１１
のＭＩＭキャパシタ部３の直下の領域１２の厚みｄ
2を、誘電体基板１１の他の領域の厚みｄ1よりも薄くし
ている。
実施形態では、図１(ｂ)に示すように、誘電体基板１１
のＭＩＭキャパシタ部３の直下の領域１２の厚みｄ
2を、誘電体基板１１の他の領域の厚みｄ1よりも薄くし
ている。
【００１９】また、図２(ａ)，(ｂ)は本発明に係るマイ
クロ波回路のＭＩＭキャパシタ部分の第２の構成例(第
２の実施形態)を示す図である。なお、図２(ａ)は平面
図、図２(ｂ)は図２(ａ)のＢ−Ｂ線における断面図であ
る。図２(ａ)，(ｂ)を参照すると、このマイクロ波集積
回路は、ＧａＡｓなどの化合物半導体の基板(半絶縁基
板)１１上の一部に、絶縁性部材１３が設けられ、絶縁
性部材１３上に、コプレナ伝送線路からなる上部電極８
および下部電極７により誘電体１０を挟み込んだＭＩＭ
キャパシタ３が形成されている。
クロ波回路のＭＩＭキャパシタ部分の第２の構成例(第
２の実施形態)を示す図である。なお、図２(ａ)は平面
図、図２(ｂ)は図２(ａ)のＢ−Ｂ線における断面図であ
る。図２(ａ)，(ｂ)を参照すると、このマイクロ波集積
回路は、ＧａＡｓなどの化合物半導体の基板(半絶縁基
板)１１上の一部に、絶縁性部材１３が設けられ、絶縁
性部材１３上に、コプレナ伝送線路からなる上部電極８
および下部電極７により誘電体１０を挟み込んだＭＩＭ
キャパシタ３が形成されている。
【００２０】そして、本発明の第２の実施形態では、コ
プレナ伝送線路を用いたＭＩＭキャパシタにおける前述
の問題を回避するために、図２(ｂ)に示すように、ＭＩ
Ｍキャパシタ直下の誘電体基板の領域１２が除去されて
いる。すなわち、符号１２で示す基板部分については、
これが無くなっている。
プレナ伝送線路を用いたＭＩＭキャパシタにおける前述
の問題を回避するために、図２(ｂ)に示すように、ＭＩ
Ｍキャパシタ直下の誘電体基板の領域１２が除去されて
いる。すなわち、符号１２で示す基板部分については、
これが無くなっている。
【００２１】このように、マイクロ波回路において、Ｍ
ＩＭキャパシタ部の直下の誘電体基板(化合物半導体，
例えばＧａＡｓ)の厚さを薄いものにするかあるいは完
全に無くすことにより、ＭＩＭキャパシタ部３と接地導
体１との間の電磁気的結合が弱くなり、寄生キャパシタ
ンスおよび寄生インダクタンスを著しく低減させること
ができる。
ＩＭキャパシタ部の直下の誘電体基板(化合物半導体，
例えばＧａＡｓ)の厚さを薄いものにするかあるいは完
全に無くすことにより、ＭＩＭキャパシタ部３と接地導
体１との間の電磁気的結合が弱くなり、寄生キャパシタ
ンスおよび寄生インダクタンスを著しく低減させること
ができる。
【００２２】より詳しく説明すれば、ＭＩＭキャパシタ
を構成するコプレナ伝送線路の特性インピーダンスＺ0
とすれば、それらに寄生するキャパシタンスＣおよびイ
ンダクタンスＬは、次式で概算できる。
を構成するコプレナ伝送線路の特性インピーダンスＺ0
とすれば、それらに寄生するキャパシタンスＣおよびイ
ンダクタンスＬは、次式で概算できる。
【００２３】
【数１】
【００２４】ここで、ｃは光速、εeffは実効誘電率、
ｌは線路の長さである。厚さが均一な誘電体基板の場
合、寄生キャパシタンスを低減するためには、数１から
Ｚ0を高くすれば良いが(つまり信号線２と接地導体１と
の間の間隔を広くすれば良いが)、この方法では、前述
したように、コプレナ伝送線路を用いたマイクロ波集積
回路の小型化が妨げられるという不具合が生ずる。
ｌは線路の長さである。厚さが均一な誘電体基板の場
合、寄生キャパシタンスを低減するためには、数１から
Ｚ0を高くすれば良いが(つまり信号線２と接地導体１と
の間の間隔を広くすれば良いが)、この方法では、前述
したように、コプレナ伝送線路を用いたマイクロ波集積
回路の小型化が妨げられるという不具合が生ずる。
【００２５】これに対し、本発明では、ＭＩＭキャパシ
タを形成する部分の直下の誘電体基板の部分(領域)を薄
いものにするかあるいは完全に無くすことで、実効誘電
率εeffを小さくすることが可能となり、同じ特性イン
ピーダンスで比較すれば、厚さが均一な誘電体基板の場
合に比べて、各寄生成分(寄生キャパシタンスおよび寄
生インダクタンス)を減少させることができる。
タを形成する部分の直下の誘電体基板の部分(領域)を薄
いものにするかあるいは完全に無くすことで、実効誘電
率εeffを小さくすることが可能となり、同じ特性イン
ピーダンスで比較すれば、厚さが均一な誘電体基板の場
合に比べて、各寄生成分(寄生キャパシタンスおよび寄
生インダクタンス)を減少させることができる。
【００２６】図３は、特性インピーダンス５０Ω一定
で、ＭＩＭキャパシタ３の下部電極の幅ｗ1および上部
電極の幅ｗ2(すなわち、信号線幅ｗ1≒ｗ2)を５０μｍ
程度に固定した場合において、誘電体基板(誘電率ε＝
１２．９)のＭＩＭキャパシタ３直下の領域１２の厚さ
ｄ2に対する、実効誘電率εeffとの関係、接地導体と信
号線との間の間隔(ギャップ長)との関係の計算結果を示
す図である。なお、この計算においては、計算の便宜
上、接地導体と信号線の厚さは無視した。
で、ＭＩＭキャパシタ３の下部電極の幅ｗ1および上部
電極の幅ｗ2(すなわち、信号線幅ｗ1≒ｗ2)を５０μｍ
程度に固定した場合において、誘電体基板(誘電率ε＝
１２．９)のＭＩＭキャパシタ３直下の領域１２の厚さ
ｄ2に対する、実効誘電率εeffとの関係、接地導体と信
号線との間の間隔(ギャップ長)との関係の計算結果を示
す図である。なお、この計算においては、計算の便宜
上、接地導体と信号線の厚さは無視した。
【００２７】図３からわかるように、実効誘電率εeff
は、誘電体基板のＭＩＭキャパシタ３直下の領域１２の
厚さｄ2が信号線幅程度の厚さ(５０μｍ程度の厚さ)以
下になると、この厚さ(５０μｍ程度)のところを境に急
激に減少することが予想される。これは、誘電体基板が
薄くなると、基板の下にも電磁界が漏れ出すためと考え
られる。実効誘電率εeffが減少するため、特性インピ
ーダンスが５０Ω一定の伝送線路では、接地導体１と信
号線２との間の間隔(ギャップ長)を短かくすることがで
きる。すなわち、ＭＩＭキャパシタの下の誘電体基板の
厚さを薄くすることで、図１０(ｂ)ではなく図１０(ａ)
に示すような構成(接地導体１によって取り囲まれたＭ
ＩＭ部を含む部分の面積(ＭＩＭ部を取り囲む接地導体
で定義される占有面積)を小さくする構成にすることが
でき、小型化を図ることができる。
は、誘電体基板のＭＩＭキャパシタ３直下の領域１２の
厚さｄ2が信号線幅程度の厚さ(５０μｍ程度の厚さ)以
下になると、この厚さ(５０μｍ程度)のところを境に急
激に減少することが予想される。これは、誘電体基板が
薄くなると、基板の下にも電磁界が漏れ出すためと考え
られる。実効誘電率εeffが減少するため、特性インピ
ーダンスが５０Ω一定の伝送線路では、接地導体１と信
号線２との間の間隔(ギャップ長)を短かくすることがで
きる。すなわち、ＭＩＭキャパシタの下の誘電体基板の
厚さを薄くすることで、図１０(ｂ)ではなく図１０(ａ)
に示すような構成(接地導体１によって取り囲まれたＭ
ＩＭ部を含む部分の面積(ＭＩＭ部を取り囲む接地導体
で定義される占有面積)を小さくする構成にすることが
でき、小型化を図ることができる。
【００２８】さらに、本願の発明者等は、図３で算出さ
れた実効誘電率εeffなどと数１(寄生成分の算出式)を
用いて、単位長さ当たりの寄生インダクタンスおよび寄
生キャパシタンスの基板厚み依存性を試算した。図４は
試算した単位長さ当たりの寄生インダクタンスおよび寄
生キャパシタンスの基板厚み依存性を示す図である。図
４からわかるように、誘電体基板の厚さを薄くすること
で、寄生インダクタンスおよび寄生キャパシタンスの寄
生成分が低減できることが予想される。
れた実効誘電率εeffなどと数１(寄生成分の算出式)を
用いて、単位長さ当たりの寄生インダクタンスおよび寄
生キャパシタンスの基板厚み依存性を試算した。図４は
試算した単位長さ当たりの寄生インダクタンスおよび寄
生キャパシタンスの基板厚み依存性を示す図である。図
４からわかるように、誘電体基板の厚さを薄くすること
で、寄生インダクタンスおよび寄生キャパシタンスの寄
生成分が低減できることが予想される。
【００２９】このように、誘電体基板のＭＩＭキャパシ
タ直下の領域１２の厚さを減少させることにより、コプ
レナ伝送線路が形成されたマイクロ波回路の小型化を図
ることができるとともに、寄生成分(寄生キャパシタン
スおよび寄生インダクタンス)の低減を図ることが可能
になる。
タ直下の領域１２の厚さを減少させることにより、コプ
レナ伝送線路が形成されたマイクロ波回路の小型化を図
ることができるとともに、寄生成分(寄生キャパシタン
スおよび寄生インダクタンス)の低減を図ることが可能
になる。
【００３０】この効果は、誘電体基板のＭＩＭキャパシ
タ直下の領域１２の厚さをコプレナ伝送線路の信号線幅
程度まで薄くすると顕著になることが予想される。ま
た、上記効果は、図２のようにＭＩＭキャパシタ部直下
の誘電体基板の領域を全て取り除いても得られることは
容易に理解できる。
タ直下の領域１２の厚さをコプレナ伝送線路の信号線幅
程度まで薄くすると顕著になることが予想される。ま
た、上記効果は、図２のようにＭＩＭキャパシタ部直下
の誘電体基板の領域を全て取り除いても得られることは
容易に理解できる。
【００３１】
【実施例】次に、本発明の実施例を説明する。
【００３２】実施例１ 実施例１では、図１(ａ)，(ｂ)のように、ＭＩＭキャパ
シタ部の直下の誘電体基板(ＧａＡｓ)の領域１２の厚さ
ｄ2を他の領域１１の厚さｄ1よりも薄くした構造のマイ
クロ波集積回路を作製した。すなわち、半絶縁ＧａＡｓ
基板１１上に、ＭＩＭキャパシタを先ず形成した。この
ＭＩＭキャパシタは、チタン(０．０１μｍ)と金(０．
４μｍ)の二層構成の下部電極７を形成し、この下部電
極７上にプラズマＣＶＤ法によって誘電体であるＳｉＯ
層１０を成膜し、しかる後、このＳｉＯ層１０上に、上
部電極８を金の電界メッキで形成することによって作製
された。すなわち、このＭＩＭキャパシタは、誘電体で
あるＳｉＯ層１０を下部電極７と上部電極８とによって
挟み込んだ構成になっている。
シタ部の直下の誘電体基板(ＧａＡｓ)の領域１２の厚さ
ｄ2を他の領域１１の厚さｄ1よりも薄くした構造のマイ
クロ波集積回路を作製した。すなわち、半絶縁ＧａＡｓ
基板１１上に、ＭＩＭキャパシタを先ず形成した。この
ＭＩＭキャパシタは、チタン(０．０１μｍ)と金(０．
４μｍ)の二層構成の下部電極７を形成し、この下部電
極７上にプラズマＣＶＤ法によって誘電体であるＳｉＯ
層１０を成膜し、しかる後、このＳｉＯ層１０上に、上
部電極８を金の電界メッキで形成することによって作製
された。すなわち、このＭＩＭキャパシタは、誘電体で
あるＳｉＯ層１０を下部電極７と上部電極８とによって
挟み込んだ構成になっている。
【００３３】ここで、ＭＩＭキャパシタの下部電極７の
面積，上部電極８の面積と誘電体１０の材料およびその
厚みは、所定の容量値になるよう選択される。また、図
１(ａ)，(ｂ)において、左の信号線２と下部電極７はコ
ンタクト部９で接続されている。
面積，上部電極８の面積と誘電体１０の材料およびその
厚みは、所定の容量値になるよう選択される。また、図
１(ａ)，(ｂ)において、左の信号線２と下部電極７はコ
ンタクト部９で接続されている。
【００３４】このようにして、ＭＩＭキャパシタを形成
した後、誘電体基板(ＧａＡｓ)１１のＭＩＭキャパシタ
直下の領域１２を、基板１１の裏面からウエットエッチ
ングあるいはドライエッチングにより所定の厚みまで薄
くして、図１(ａ)，(ｂ)の構造のものとした。この際、
ＧａＡｓ基板１１のＭＩＭキャパシタ直下の領域１２の
厚さｄ2を上部電極８および下部電極７の幅ｗ1，ｗ2程
度以下とするのが良い。
した後、誘電体基板(ＧａＡｓ)１１のＭＩＭキャパシタ
直下の領域１２を、基板１１の裏面からウエットエッチ
ングあるいはドライエッチングにより所定の厚みまで薄
くして、図１(ａ)，(ｂ)の構造のものとした。この際、
ＧａＡｓ基板１１のＭＩＭキャパシタ直下の領域１２の
厚さｄ2を上部電極８および下部電極７の幅ｗ1，ｗ2程
度以下とするのが良い。
【００３５】このようにして作製されたＭＩＭキャパシ
タを構成するコプレナ伝送線路は、ＭＩＭキャパシタ直
下の誘電体基板の領域１２の厚さが薄くなっていること
から、実効誘電率が小さくなっており、同一の特性イン
ピーダンスのコプレナ伝送線路でＭＩＭキャパシタを構
成する場合、従来に比べて、接地導体と信号線との間の
間隔(ギャップ)を狭くすることができ、従って、コプレ
ナ伝送線路が形成されたマイクロ波回路の小型化を図る
ことができる。さらに、同一特性インピーダンスにおい
て実効誘電率を低下させた結果、寄生キャパシタンスお
よび寄生インダクタンスをも低減することが可能にな
り、高周波特性が改善された。
タを構成するコプレナ伝送線路は、ＭＩＭキャパシタ直
下の誘電体基板の領域１２の厚さが薄くなっていること
から、実効誘電率が小さくなっており、同一の特性イン
ピーダンスのコプレナ伝送線路でＭＩＭキャパシタを構
成する場合、従来に比べて、接地導体と信号線との間の
間隔(ギャップ)を狭くすることができ、従って、コプレ
ナ伝送線路が形成されたマイクロ波回路の小型化を図る
ことができる。さらに、同一特性インピーダンスにおい
て実効誘電率を低下させた結果、寄生キャパシタンスお
よび寄生インダクタンスをも低減することが可能にな
り、高周波特性が改善された。
【００３６】図５は、従来方法と実施例１とで、それぞ
れ、ＭＩＭキャパシタを２．９ｐＦのキャパシタンスで
設計し試作したときの高周波特性測定結果が示されてい
る。なお、図５には、寄生容量が全くない場合の理想キ
ャパシタの計算値も併せて示されている。図５から、実
施例１のＭＩＭキャパシタは従来よりも高周波特性が改
善されていることが分かる。また、これとともに、ＭＩ
Ｍキャパシタの占有面積も低減することができた。
れ、ＭＩＭキャパシタを２．９ｐＦのキャパシタンスで
設計し試作したときの高周波特性測定結果が示されてい
る。なお、図５には、寄生容量が全くない場合の理想キ
ャパシタの計算値も併せて示されている。図５から、実
施例１のＭＩＭキャパシタは従来よりも高周波特性が改
善されていることが分かる。また、これとともに、ＭＩ
Ｍキャパシタの占有面積も低減することができた。
【００３７】実施例２ 実施例２では、図２(ａ)，(ｂ)のように、ＭＩＭキャパ
シタ部の直下の誘電体基板(ＧａＡｓ)の領域１２を全て
除去した構造のマイクロ波集積回路を作製した。すなわ
ち、半絶縁ＧａＡｓ基板１１上に、先ず、ＭＩＭキャパ
シタを保持するための絶縁性支持体１３としてＳｉＮ膜
をプラズマＣＶＤで０．３μｍ成膜した。次いで、この
ＳｉＮ膜１３上に、実施例１と同様にしてＭＩＭキャパ
シタを形成した。すなわち、このＭＩＭキャパシタは、
チタン(０．０１μｍ)と金(０．４μｍ)の二層構成の下
部電極７を形成し、この下部電極７上にプラズマＣＶＤ
法によって誘電体であるＳｉＯ層１０を成膜し、しかる
後、このＳｉＯ層１０上に、上部電極８を金の電界メッ
キで形成することによって作製された。すなわち、この
ＭＩＭキャパシタは、誘電体であるＳｉＯ層１０を下部
電極７と上部電極８とによって挟み込んだ構成になって
いる。
シタ部の直下の誘電体基板(ＧａＡｓ)の領域１２を全て
除去した構造のマイクロ波集積回路を作製した。すなわ
ち、半絶縁ＧａＡｓ基板１１上に、先ず、ＭＩＭキャパ
シタを保持するための絶縁性支持体１３としてＳｉＮ膜
をプラズマＣＶＤで０．３μｍ成膜した。次いで、この
ＳｉＮ膜１３上に、実施例１と同様にしてＭＩＭキャパ
シタを形成した。すなわち、このＭＩＭキャパシタは、
チタン(０．０１μｍ)と金(０．４μｍ)の二層構成の下
部電極７を形成し、この下部電極７上にプラズマＣＶＤ
法によって誘電体であるＳｉＯ層１０を成膜し、しかる
後、このＳｉＯ層１０上に、上部電極８を金の電界メッ
キで形成することによって作製された。すなわち、この
ＭＩＭキャパシタは、誘電体であるＳｉＯ層１０を下部
電極７と上部電極８とによって挟み込んだ構成になって
いる。
【００３８】ここで、ＭＩＭキャパシタの下部電極７の
面積，上部電極８の面積と誘電体１０の材料およびその
厚みは、所定の容量値になるよう選択される。また、図
２(ａ)，(ｂ)において、左の信号線２と下部電極７はコ
ンタクト部９で接続されている。
面積，上部電極８の面積と誘電体１０の材料およびその
厚みは、所定の容量値になるよう選択される。また、図
２(ａ)，(ｂ)において、左の信号線２と下部電極７はコ
ンタクト部９で接続されている。
【００３９】このようにして、ＭＩＭキャパシタを形成
した後、誘電体基板(ＧａＡｓ)１１のＭＩＭキャパシタ
直下の領域１２を、基板１１の裏面からウエットエッチ
ングあるいはドライエッチングにより全て除去して、図
２(ａ)，(ｂ)の構造のものとした。
した後、誘電体基板(ＧａＡｓ)１１のＭＩＭキャパシタ
直下の領域１２を、基板１１の裏面からウエットエッチ
ングあるいはドライエッチングにより全て除去して、図
２(ａ)，(ｂ)の構造のものとした。
【００４０】このようにして作製されたＭＩＭキャパシ
タを構成するコプレナ伝送線路は、ＭＩＭキャパシタ直
下の誘電体基板の領域１２が除去されていることから、
実効誘電率が小さくなっており、同一の特性インピーダ
ンスのコプレナ伝送線路でＭＩＭキャパシタを構成する
場合、従来に比べて、接地導体と信号線との間の間隔
(ギャップ)を狭くすることができ、従って、コプレナ伝
送線路が形成されたマイクロ波回路の小型化を図ること
ができる。さらに、同一特性インピーダンスにおいて実
効誘電率を低下させた結果、寄生キャパシタンスおよび
寄生インダクタンスをも低減することが可能になり、高
周波特性が改善された。
タを構成するコプレナ伝送線路は、ＭＩＭキャパシタ直
下の誘電体基板の領域１２が除去されていることから、
実効誘電率が小さくなっており、同一の特性インピーダ
ンスのコプレナ伝送線路でＭＩＭキャパシタを構成する
場合、従来に比べて、接地導体と信号線との間の間隔
(ギャップ)を狭くすることができ、従って、コプレナ伝
送線路が形成されたマイクロ波回路の小型化を図ること
ができる。さらに、同一特性インピーダンスにおいて実
効誘電率を低下させた結果、寄生キャパシタンスおよび
寄生インダクタンスをも低減することが可能になり、高
周波特性が改善された。
【００４１】
【発明の効果】以上に説明したように、請求項１記載の
発明によれば、コプレナ伝送線路からなる上部電極およ
び下部電極により誘電体を挟み込んだＭＩＭキャパシタ
直下の誘電体基板の領域の厚さを薄くするので、ＭＩＭ
キャパシタを構成するコプレナ伝送線路の実効誘電率を
減少させ、同一特性インピーダンスをもたせる場合に、
従来に比べて、コプレナ伝送線路が形成されたマイクロ
波回路の小型化を図ることができ、かつ寄生キャパシタ
ンスおよび寄生インダクタンスを減少させて高周波特性
を改善することができる。
発明によれば、コプレナ伝送線路からなる上部電極およ
び下部電極により誘電体を挟み込んだＭＩＭキャパシタ
直下の誘電体基板の領域の厚さを薄くするので、ＭＩＭ
キャパシタを構成するコプレナ伝送線路の実効誘電率を
減少させ、同一特性インピーダンスをもたせる場合に、
従来に比べて、コプレナ伝送線路が形成されたマイクロ
波回路の小型化を図ることができ、かつ寄生キャパシタ
ンスおよび寄生インダクタンスを減少させて高周波特性
を改善することができる。
【００４２】また、請求項２記載の発明によれば、請求
項１記載のマイクロ波回路において、前記ＭＩＭキャパ
シタ直下の前記誘電体基板の領域の厚さを、前記下部電
極の幅および上部電極の幅よりも薄くすることにより、
ＭＩＭキャパシタを構成するコプレナ伝送線路の実効誘
電率をより一層減少させ、コプレナ伝送線路が形成され
たマイクロ波回路のより一層の小型化を図り、かつ寄生
キャパシタンスおよび寄生インダクタンスをより一層減
少させて、より一層の高周波特性を改善することができ
る。
項１記載のマイクロ波回路において、前記ＭＩＭキャパ
シタ直下の前記誘電体基板の領域の厚さを、前記下部電
極の幅および上部電極の幅よりも薄くすることにより、
ＭＩＭキャパシタを構成するコプレナ伝送線路の実効誘
電率をより一層減少させ、コプレナ伝送線路が形成され
たマイクロ波回路のより一層の小型化を図り、かつ寄生
キャパシタンスおよび寄生インダクタンスをより一層減
少させて、より一層の高周波特性を改善することができ
る。
【００４３】また、請求項３記載の発明によれば、誘電
体基板上にコプレナ伝送線路が形成されたマイクロ波回
路であって、前記誘電体基板上の一部には絶縁性部材が
設けられ、前記絶縁性部材上には、コプレナ伝送線路か
らなる上部電極および下部電極により誘電体を挟み込ん
だＭＩＭキャパシタが形成され、該ＭＩＭキャパシタ直
下の前記誘電体基板の領域が除去されていることによ
り、実効誘電率をさらにより一層低下させることが可能
となり、コプレナ伝送線路が形成されたマイクロ波回路
のより一層の小型化を図り、かつ寄生キャパシタンスお
よび寄生インダクタンスをより一層減少させて、より一
層の高周波特性を改善することができる。
体基板上にコプレナ伝送線路が形成されたマイクロ波回
路であって、前記誘電体基板上の一部には絶縁性部材が
設けられ、前記絶縁性部材上には、コプレナ伝送線路か
らなる上部電極および下部電極により誘電体を挟み込ん
だＭＩＭキャパシタが形成され、該ＭＩＭキャパシタ直
下の前記誘電体基板の領域が除去されていることによ
り、実効誘電率をさらにより一層低下させることが可能
となり、コプレナ伝送線路が形成されたマイクロ波回路
のより一層の小型化を図り、かつ寄生キャパシタンスお
よび寄生インダクタンスをより一層減少させて、より一
層の高周波特性を改善することができる。
【００４４】また、請求項４記載の発明によれば、誘電
体基板を半絶縁化が可能な化合物半導体とすることで、
他のインダクタ，抵抗などの受動部品とトランジスタな
どの能動部品をも、１つの基板上に集積化することがで
きる。
体基板を半絶縁化が可能な化合物半導体とすることで、
他のインダクタ，抵抗などの受動部品とトランジスタな
どの能動部品をも、１つの基板上に集積化することがで
きる。
【図１】本発明に係るマイクロ波回路の第１の構成例を
示す図である。
示す図である。
【図２】本発明に係るマイクロ波回路の第２の構成例を
示す図である。
示す図である。
【図３】特性インピーダンスを一定とした場合の、基板
の厚みに対する、実効誘電率εeffとの関係、接地導体
と信号線間のギャップ長との関係の計算結果を示す図で
ある。
の厚みに対する、実効誘電率εeffとの関係、接地導体
と信号線間のギャップ長との関係の計算結果を示す図で
ある。
【図４】試算した単位長さ当たりの寄生インダクタンス
および寄生キャパシタンスの基板厚み依存性を示す図で
ある。
および寄生キャパシタンスの基板厚み依存性を示す図で
ある。
【図５】従来方法と実施例１とで、それぞれ、ＭＩＭキ
ャパシタを２．９ｐＦのキャパシタンスで設計し試作し
たときの高周波特性測定結果を示す図である。
ャパシタを２．９ｐＦのキャパシタンスで設計し試作し
たときの高周波特性測定結果を示す図である。
【図６】コプレナ伝送線路で構成されたマイクロ波集積
回路の一例を示す図(平面図)である。
回路の一例を示す図(平面図)である。
【図７】図６のＭＩＭキャパシタの部分をより詳細に説
明するための図である。
明するための図である。
【図８】設計容量値２．９ｐＦのＭＩＭキャパシタの高
周波特性の一例を示す図である。
周波特性の一例を示す図である。
【図９】ＭＩＭキャパシタの高周波等価回路を示す図で
ある。
ある。
【図１０】占有面積の小さなマイクロ波回路と占有面積
の大きなマイクロ波回路を示す図である。
の大きなマイクロ波回路を示す図である。
１１ 基板 １ 接地導体 ２ 信号線 ３ ＭＩＭキャパシタ部 ７ 下部電極 ８ 上部電極 ９ コンタクト部 ７ ゲート電極 １０ 誘電体
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｐ 1/00 Ｈ０１Ｇ 4/06 １０２ 3/02 Ｈ０１Ｌ 29/80 Ｒ 3/08 Ｈ０３Ｆ 3/60
Claims (4)
- 【請求項１】 誘電体基板上にコプレナ伝送線路が形成
されたマイクロ波回路であって、前記誘電体基板上に
は、コプレナ伝送線路からなる上部電極および下部電極
により誘電体を挟み込んだＭＩＭキャパシタが形成さ
れ、誘電体基板のＭＩＭキャパシタ直下の領域の厚さ
は、誘電体基板の他の領域の厚さよりも薄くなっている
ことを特徴とするマイクロ波回路。 - 【請求項２】 請求項１記載のマイクロ波回路におい
て、前記誘電体基板の前記ＭＩＭキャパシタ直下の領域
の厚さは、前記下部電極の幅および上部電極の幅よりも
薄いことを特徴とするマイクロ波回路。 - 【請求項３】 誘電体基板上にコプレナ伝送線路が形成
されたマイクロ波回路であって、前記誘電体基板上の一
部には絶縁性部材が設けられ、前記絶縁性部材上には、
コプレナ伝送線路からなる上部電極および下部電極によ
り誘電体を挟み込んだＭＩＭキャパシタが形成され、該
ＭＩＭキャパシタ直下の前記誘電体基板の領域が除去さ
れていることを特徴とするマイクロ波回路。 - 【請求項４】 請求項１，請求項２または請求項３記載
のマイクロ波回路において、前記誘電体基板は化合物半
導体であることを特徴とするマイクロ波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33941997A JP3573935B2 (ja) | 1997-11-25 | 1997-11-25 | マイクロ波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33941997A JP3573935B2 (ja) | 1997-11-25 | 1997-11-25 | マイクロ波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11163272A true JPH11163272A (ja) | 1999-06-18 |
| JP3573935B2 JP3573935B2 (ja) | 2004-10-06 |
Family
ID=18327300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33941997A Expired - Fee Related JP3573935B2 (ja) | 1997-11-25 | 1997-11-25 | マイクロ波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3573935B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6638816B2 (en) | 2000-03-29 | 2003-10-28 | Nec Electronics Corporation | Integrated circuit device with MIM capacitance circuit and method of manufacturing the same |
| US7969261B2 (en) | 2008-09-09 | 2011-06-28 | Mitsubishi Electric Corporation | Transmission line substrate having overlapping ground conductors that constitute a MIM capacitor |
| CN114630497A (zh) * | 2022-03-18 | 2022-06-14 | 爱科微半导体(上海)有限公司 | 一种开槽间距的确定方法、装置、设备及存储介质 |
| WO2022224354A1 (ja) * | 2021-04-20 | 2022-10-27 | 三菱電機株式会社 | 半導体装置 |
-
1997
- 1997-11-25 JP JP33941997A patent/JP3573935B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6638816B2 (en) | 2000-03-29 | 2003-10-28 | Nec Electronics Corporation | Integrated circuit device with MIM capacitance circuit and method of manufacturing the same |
| US7969261B2 (en) | 2008-09-09 | 2011-06-28 | Mitsubishi Electric Corporation | Transmission line substrate having overlapping ground conductors that constitute a MIM capacitor |
| WO2022224354A1 (ja) * | 2021-04-20 | 2022-10-27 | 三菱電機株式会社 | 半導体装置 |
| CN114630497A (zh) * | 2022-03-18 | 2022-06-14 | 爱科微半导体(上海)有限公司 | 一种开槽间距的确定方法、装置、设备及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3573935B2 (ja) | 2004-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5233310A (en) | Microwave integrated circuit | |
| US5760650A (en) | Coplanar waveguide amplifier | |
| EP0015709B1 (en) | Constructional arrangement for semiconductor devices | |
| JPH07297609A (ja) | 半導体装置 | |
| KR100228754B1 (ko) | 고주파 증폭 집적-회로 장치 | |
| JPH08172161A (ja) | インダクタ素子とその製法およびそれを用いたモノリシックマイクロ波集積回路素子 | |
| JP3573935B2 (ja) | マイクロ波回路 | |
| EP0818824A2 (en) | High-frequency semiconductor device | |
| JP3004882B2 (ja) | スパイラルインダクタ、マイクロ波増幅回路およびマイクロ波増幅装置 | |
| JP3455413B2 (ja) | 半導体装置 | |
| JPH05335487A (ja) | 伝送回路素子 | |
| US6800929B1 (en) | Semiconductor device | |
| JP2001345606A (ja) | Ｍｍｉｃ増幅器 | |
| JP2594558B2 (ja) | 電界効果型トランジスタ | |
| JPH0624223B2 (ja) | マイクロ波集積回路装置 | |
| JPH11346105A (ja) | マイクロ波平面回路 | |
| JP2001352204A (ja) | 伝送線路およびそれを用いた回路素子およびそれらを用いた電子回路およびそれを用いた電子装置 | |
| JPH04109604A (ja) | マイクロ波半導体装置 | |
| JPS5811746B2 (ja) | 超高周波トランジスタ増幅器 | |
| JPH11243306A (ja) | 高周波モジュールおよびそれを用いた通信装置 | |
| JPH0746963Y2 (ja) | マイクロ波半導体パツケージ | |
| JPH066150A (ja) | 高周波トランジスタ回路 | |
| JP3402795B2 (ja) | 半導体装置 | |
| JPH08204133A (ja) | 高周波集積回路 | |
| JP2003142587A (ja) | 高周波用半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040322 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040407 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040602 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040629 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040630 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070709 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120709 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120709 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |