JP2003142587A - 高周波用半導体装置 - Google Patents
高周波用半導体装置Info
- Publication number
- JP2003142587A JP2003142587A JP2001336043A JP2001336043A JP2003142587A JP 2003142587 A JP2003142587 A JP 2003142587A JP 2001336043 A JP2001336043 A JP 2001336043A JP 2001336043 A JP2001336043 A JP 2001336043A JP 2003142587 A JP2003142587 A JP 2003142587A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- silicon semiconductor
- insulating layer
- reactance element
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 シリコン半導体基板表面に形成されたリアク
タンス素子のインピーダンス特性を安定化することので
きる高周波用半導体装置を提供する。 【解決手段】 シリコン半導体基板１０の表面に絶縁層
１２が形成されており、絶縁層１２の表面にはＭＩＭキ
ャパシタ２０が形成されている。導電層２２が絶縁層１
２を貫通してシリコン半導体基板１０の表面に形成され
ており、グランド電極２４が導電層２２と電気的に接続
されて絶縁層１２の表面に形成されている。そして、グ
ランド電極２４及び導電層２２が、ＭＩＭキャパシタ２
０の周辺にほぼ一定の距離で近接して配置されている。
タンス素子のインピーダンス特性を安定化することので
きる高周波用半導体装置を提供する。 【解決手段】 シリコン半導体基板１０の表面に絶縁層
１２が形成されており、絶縁層１２の表面にはＭＩＭキ
ャパシタ２０が形成されている。導電層２２が絶縁層１
２を貫通してシリコン半導体基板１０の表面に形成され
ており、グランド電極２４が導電層２２と電気的に接続
されて絶縁層１２の表面に形成されている。そして、グ
ランド電極２４及び導電層２２が、ＭＩＭキャパシタ２
０の周辺にほぼ一定の距離で近接して配置されている。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、高周波用半導体装
置に関し、特に、高い導電性を有するシリコン半導体基
板あるいはシリコン−ゲルマニウム半導体基板を用いた
高周波用半導体装置に関する。そして、以下の説明にお
いてはシリコン半導体基板を用いた場合について説明す
るが、本発明は、シリコン−ゲルマニウム半導体基板を
用いた場合についても適用可能である。 【０００２】 【従来の技術】高周波用半導体装置において、シリコン
半導体基板表面にＭＩＭ（Metal Insulator Metal）キ
ャパシタあるいはスパイラルインダクタ等のリアクタン
ス素子を形成する場合は、以下のようにして形成する。
ＭＩＭキャパシタにおいては、シリコン半導体基板表面
に絶縁層を形成し、その絶縁層表面に別の絶縁層（誘電
体層）を挟んだ２層の信号電極を形成することによって
容量性素子を形成する。スパイラルインダクタにおいて
は、シリコン半導体基板表面に絶縁層を形成し、その絶
縁層表面に信号電極をスパイラル状に形成し、信号電極
の形状を細くかつ長くすることによって誘導性素子を形
成する。このようないずれのリアクタンス素子において
も、絶縁層表面にグランド電極が形成され、グランド電
極とシリコン半導体基板が絶縁層を貫通している導電層
を介して電気的に接続されている。 【０００３】 【発明が解決しようとする課題】しかしながら、上記の
ようにしてシリコン半導体基板表面にリアクタンス素子
を形成した場合は、以下の問題点が発生する。シリコン
半導体基板はガリウム−ヒ素基板と比較して導電性が高
いために、リアクタンス素子とグランド電極の間に、リ
アクタンス素子の電極とシリコン半導体基板とが絶縁層
を挟むことによる寄生容量及びシリコン半導体基板内部
による寄生抵抗が発生する。特に、シリコン半導体基板
内部による寄生抵抗は、リアクタンス素子とグランド電
極との距離によって変化する。したがって、リアクタン
ス素子のインピーダンス特性は、シリコン半導体基板表
面におけるリアクタンス素子及びグランド電極のレイア
ウトによって、たとえ同一の電極形状のリアクタンス素
子であってもばらついてしまう。そのために、例えばＭ
ＩＭキャパシタあるいはスパイラルインダクタ等のリア
クタンス素子を用いて増幅回路を設計した場合において
は、所望の利得が得られず、設計値通りの特性が得られ
ないという課題があった。 【０００４】本発明は上記課題に鑑みてなされたもので
あり、シリコン半導体基板表面に形成されたリアクタン
ス素子のインピーダンス特性を安定化することのできる
高周波用半導体装置を提供することを目的とする。 【０００５】 【課題を解決するための手段】このような目的を達成す
るために、本発明に係る高周波用半導体装置は、導電性
を有するシリコン半導体部を含む半導体基板と、この半
導体基板の表面に形成された絶縁層と、この絶縁層の表
面に形成されたリアクタンス素子と、前記半導体基板と
電気的に接続され、前記絶縁層を貫通する導電層と、こ
の導電層と電気的に接続されたグランド電極と、を含
み、前記リアクタンス素子と前記導電層との間の前記半
導体基板による寄生インピーダンスを略一定にするため
に、前記グランド電極及び前記導電層が前記リアクタン
ス素子の周辺に略一定の距離で近接して備えられている
ことを特徴とする。 【０００６】このように、グランド電極及び導電層がリ
アクタンス素子の周辺に略一定の距離で近接して備えら
れているので、リアクタンス素子を含む半導体装置を形
成する場合に、リアクタンス素子の半導体基板表面への
レイアウト位置に関係なく、リアクタンス素子と導電層
との間の半導体基板による寄生インピーダンスを略一定
にすることができる。したがって、リアクタンス素子の
インピーダンス特性を安定化させることができ、例え
ば、シリコン半導体基板表面にリアクタンス素子を含む
増幅回路を形成した場合において、設計値通りの利得特
性を得ることができる。 【０００７】 【発明の実施の形態】以下、本発明の実施の形態（以下
実施形態という）を、図面に従って説明する。 【０００８】（１）第１実施形態 図１は、本発明の第１実施形態に係る高周波用半導体装
置の構成を示す図で、シリコン半導体基板表面にリアク
タンス素子としてのＭＩＭキャパシタが形成されている
場合に本発明を適用した図である。そして、図１におい
て（Ａ）は平面図を示し、（Ｂ）は（Ａ）において断面
Ｂ−Ｂで切断した断面図を示す。ただし、図１では、高
周波用半導体装置におけるＭＩＭキャパシタの部分のみ
を取り出して図示している。 【０００９】シリコン半導体基板１０の表面に絶縁層１
２が形成されており、絶縁層１２の表面にはＭＩＭキャ
パシタ２０が形成されている。ＭＩＭキャパシタ２０
は、絶縁層１２の表面に形成された第１信号電極の端部
１４、第１信号電極の端部１４の表面に形成された絶縁
層１８及び絶縁層１８の表面に形成された第２信号電極
の端部１６によって構成されている。第１信号電極及び
第２信号電極は、それぞれの端部１４、１６において電
極幅が広くなっており、第１信号電極の端部１４と第２
信号電極の端部１６とが絶縁層１８を挟んでいる部分に
おいて容量を形成している。導電層２２が絶縁層１２を
貫通してシリコン半導体基板１０の表面に形成されてお
り、グランド電極２４が導電層２２と電気的に接続され
て絶縁層１２の表面に形成されている。なお、グランド
電極２４の導電層２２との接続面における接続部分は、
図１に示すように接続面の周辺部のみであってもよい
し、あるいは後述する第２実施形態の図４に示すように
接続面全体であってもよい。そして本実施形態において
は、グランド電極２４及び導電層２２が、ＭＩＭキャパ
シタ２０の周辺にほぼ一定の距離で近接して配置されて
いる。 【００１０】ここで、従来技術の問題点について図２を
用いて再度詳細に説明する。ここで図２は高周波用半導
体装置の側面の断面図を示す。シリコン半導体基板１０
は高い導電性を示すため、ＭＩＭキャパシタ２０には図
２に示すように、第１信号電極の端部１４と第２信号電
極の端部１６とが絶縁層１８を挟むことによって形成さ
れる正規の容量Ｃ０の他に、第１信号電極の端部１４と
シリコン半導体基板１０とが絶縁層１２を挟むことによ
って形成される寄生容量Ｃ１及び寄生容量Ｃ１と導電層
２２との間におけるシリコン半導体基板１０内部による
寄生抵抗Ｒ１が存在する。そして、シリコン半導体基板
１０内部による寄生抵抗Ｒ１は、ＭＩＭキャパシタ２０
の第１信号電極の端部１４とグランド電極２４に接続さ
れた導電層２２との距離によって変化する。したがっ
て、ＭＩＭキャパシタ２０の寄生抵抗Ｒ１は、シリコン
半導体基板１０表面におけるＭＩＭキャパシタ２０及び
グランド電極２４のレイアウトによってたとえ同一の電
極形状のＭＩＭキャパシタ２０であってもばらついてし
まい、例えばＭＩＭキャパシタ２０を含む増幅回路を形
成した場合に設計値通りの特性を得ることができなかっ
た。 【００１１】本実施形態においては、グランド電極２４
及び導電層２２が、ＭＩＭキャパシタ２０の周辺にほぼ
一定の距離で近接して配置されていることにより、ＭＩ
Ｍキャパシタ２０のシリコン半導体基板１０表面へのレ
イアウト位置に関係なくシリコン半導体基板１０内部に
よる寄生抵抗Ｒ１をほぼ一定にすることができる。した
がって、ＭＩＭキャパシタ２０のインピーダンス特性を
安定化させることができる。 【００１２】図３に本実施形態の構成のＭＩＭキャパシ
タ２０を用いた増幅回路の１例を示す。図３は、シリコ
ン半導体基板１０表面にバイポーラトランジスタあるい
はＦＥＴの増幅素子２８を含む増幅回路をレイアウトし
た平面図である。ＭＩＭキャパシタ２０−１、２０−２
は同一の電極形状を有しており、ＭＩＭキャパシタ２０
−１、２０−２の周辺に、グランド電極２４−１、２４
−２及び導電層２２−１、２２−２がそれぞれほぼ一定
の距離で近接して配置されている。したがって、従来に
おいてはたとえ同一の電極形状のＭＩＭキャパシタであ
ってもばらついていたシリコン半導体基板１０内部によ
る寄生抵抗Ｒ１を、図３の構成においてはＭＩＭキャパ
シタ２０−１とＭＩＭキャパシタ２０−２で寄生抵抗Ｒ
１をほぼ一定にすることができる。したがって、ＭＩＭ
キャパシタの形状から寄生抵抗Ｒ１を見積もることがで
き、設計値通りの利得特性を得ることができる。 【００１３】（２）第２実施形態 図４は、本発明の第２実施形態に係る高周波用半導体装
置の構成を示す図で、シリコン半導体基板表面にリアク
タンス素子としてのスパイラルインダクタが形成されて
いる場合に本発明を適用した図である。そして、図４に
おいて（Ａ）は平面図を示し、（Ｂ）は（Ａ）において
断面Ｂ−Ｂで切断した断面図を示す。ただし、図４で
は、高周波用半導体装置におけるスパイラルインダクタ
の部分のみを取り出して図示している。 【００１４】本実施形態においては、絶縁層１２の表面
に信号電極をスパイラル状に形成したスパイラルインダ
クタ２６が形成されている。スパイラルインダクタ２６
は、信号電極の形状を細くかつ長くすることによってイ
ンダクタンス成分を形成している。そして本実施形態に
おいては、グランド電極２４及び導電層２２が、スパイ
ラルインダクタ２６の周辺にほぼ一定の距離で近接して
配置されている。他の構成は第１実施形態と同様のため
省略する。 【００１５】スパイラルインダクタ２６についても図５
の高周波用半導体装置の側面の断面図に示すように、ス
パイラルインダクタ２６の信号電極とシリコン半導体基
板１０とが絶縁層１２を挟むことによって形成される寄
生容量Ｃ１及び寄生容量Ｃ１と導電層２２との間におけ
るシリコン半導体基板１０内部による寄生抵抗Ｒ１が存
在する。そして、シリコン半導体基板１０内部による寄
生抵抗Ｒ１は、スパイラルインダクタ２６の信号電極と
グランド電極２４に接続された導電層２２との距離によ
って変化する。したがって、スパイラルインダクタ２６
の寄生抵抗Ｒ１についても、従来はシリコン半導体基板
１０表面におけるスパイラルインダクタ２６及びグラン
ド電極２４のレイアウトによってたとえ同一の電極形状
のスパイラルインダクタ２６であってもばらついてしま
い、例えばスパイラルインダクタ２６を含む増幅回路を
形成した場合に設計値通りの特性を得ることができなか
った。 【００１６】本実施形態においては、グランド電極２４
及び導電層２２が、スパイラルインダクタ２６の周辺に
ほぼ一定の距離で近接して配置されていることにより、
スパイラルインダクタ２６のシリコン半導体基板１０表
面へのレイアウト位置に関係なくシリコン半導体基板１
０内部による寄生抵抗Ｒ１をほぼ一定にすることができ
る。したがって、スパイラルインダクタ２６のインピー
ダンス特性を安定化させることができる。 【００１７】図６に本実施形態の構成のスパイラルイン
ダクタ２６を用いた増幅回路の１例を示す。図６は、シ
リコン半導体基板１０表面にバイポーラトランジスタあ
るいはＦＥＴの増幅素子２８を含む増幅回路をレイアウ
トした平面図である。スパイラルインダクタ２６−１、
２６−２は同一の電極形状を有しており、スパイラルイ
ンダクタ２６−１、２６−２の周辺に、グランド電極２
４−１、２４−２及び導電層２２−１、２２−２がそれ
ぞれほぼ一定の距離で近接して配置されている。したが
って、従来においてはたとえ同一の電極形状のスパイラ
ルインダクタであってもばらついていたシリコン半導体
基板１０内部による寄生抵抗Ｒ１を、図６の構成におい
てはスパイラルインダクタ２６−１とスパイラルインダ
クタ２６−２で寄生抵抗Ｒ１をほぼ一定にすることがで
きる。したがって、スパイラルインダクタの形状から寄
生抵抗Ｒ１を見積もることができ、設計値通りの利得特
性を得ることができる。 【００１８】なお、以上の実施形態においては、リアク
タンス素子がＭＩＭキャパシタあるいはスパイラルイン
ダクタである場合について説明したが、本発明は他のリ
アクタンス素子についても適用可能である。
置に関し、特に、高い導電性を有するシリコン半導体基
板あるいはシリコン−ゲルマニウム半導体基板を用いた
高周波用半導体装置に関する。そして、以下の説明にお
いてはシリコン半導体基板を用いた場合について説明す
るが、本発明は、シリコン−ゲルマニウム半導体基板を
用いた場合についても適用可能である。 【０００２】 【従来の技術】高周波用半導体装置において、シリコン
半導体基板表面にＭＩＭ（Metal Insulator Metal）キ
ャパシタあるいはスパイラルインダクタ等のリアクタン
ス素子を形成する場合は、以下のようにして形成する。
ＭＩＭキャパシタにおいては、シリコン半導体基板表面
に絶縁層を形成し、その絶縁層表面に別の絶縁層（誘電
体層）を挟んだ２層の信号電極を形成することによって
容量性素子を形成する。スパイラルインダクタにおいて
は、シリコン半導体基板表面に絶縁層を形成し、その絶
縁層表面に信号電極をスパイラル状に形成し、信号電極
の形状を細くかつ長くすることによって誘導性素子を形
成する。このようないずれのリアクタンス素子において
も、絶縁層表面にグランド電極が形成され、グランド電
極とシリコン半導体基板が絶縁層を貫通している導電層
を介して電気的に接続されている。 【０００３】 【発明が解決しようとする課題】しかしながら、上記の
ようにしてシリコン半導体基板表面にリアクタンス素子
を形成した場合は、以下の問題点が発生する。シリコン
半導体基板はガリウム−ヒ素基板と比較して導電性が高
いために、リアクタンス素子とグランド電極の間に、リ
アクタンス素子の電極とシリコン半導体基板とが絶縁層
を挟むことによる寄生容量及びシリコン半導体基板内部
による寄生抵抗が発生する。特に、シリコン半導体基板
内部による寄生抵抗は、リアクタンス素子とグランド電
極との距離によって変化する。したがって、リアクタン
ス素子のインピーダンス特性は、シリコン半導体基板表
面におけるリアクタンス素子及びグランド電極のレイア
ウトによって、たとえ同一の電極形状のリアクタンス素
子であってもばらついてしまう。そのために、例えばＭ
ＩＭキャパシタあるいはスパイラルインダクタ等のリア
クタンス素子を用いて増幅回路を設計した場合において
は、所望の利得が得られず、設計値通りの特性が得られ
ないという課題があった。 【０００４】本発明は上記課題に鑑みてなされたもので
あり、シリコン半導体基板表面に形成されたリアクタン
ス素子のインピーダンス特性を安定化することのできる
高周波用半導体装置を提供することを目的とする。 【０００５】 【課題を解決するための手段】このような目的を達成す
るために、本発明に係る高周波用半導体装置は、導電性
を有するシリコン半導体部を含む半導体基板と、この半
導体基板の表面に形成された絶縁層と、この絶縁層の表
面に形成されたリアクタンス素子と、前記半導体基板と
電気的に接続され、前記絶縁層を貫通する導電層と、こ
の導電層と電気的に接続されたグランド電極と、を含
み、前記リアクタンス素子と前記導電層との間の前記半
導体基板による寄生インピーダンスを略一定にするため
に、前記グランド電極及び前記導電層が前記リアクタン
ス素子の周辺に略一定の距離で近接して備えられている
ことを特徴とする。 【０００６】このように、グランド電極及び導電層がリ
アクタンス素子の周辺に略一定の距離で近接して備えら
れているので、リアクタンス素子を含む半導体装置を形
成する場合に、リアクタンス素子の半導体基板表面への
レイアウト位置に関係なく、リアクタンス素子と導電層
との間の半導体基板による寄生インピーダンスを略一定
にすることができる。したがって、リアクタンス素子の
インピーダンス特性を安定化させることができ、例え
ば、シリコン半導体基板表面にリアクタンス素子を含む
増幅回路を形成した場合において、設計値通りの利得特
性を得ることができる。 【０００７】 【発明の実施の形態】以下、本発明の実施の形態（以下
実施形態という）を、図面に従って説明する。 【０００８】（１）第１実施形態 図１は、本発明の第１実施形態に係る高周波用半導体装
置の構成を示す図で、シリコン半導体基板表面にリアク
タンス素子としてのＭＩＭキャパシタが形成されている
場合に本発明を適用した図である。そして、図１におい
て（Ａ）は平面図を示し、（Ｂ）は（Ａ）において断面
Ｂ−Ｂで切断した断面図を示す。ただし、図１では、高
周波用半導体装置におけるＭＩＭキャパシタの部分のみ
を取り出して図示している。 【０００９】シリコン半導体基板１０の表面に絶縁層１
２が形成されており、絶縁層１２の表面にはＭＩＭキャ
パシタ２０が形成されている。ＭＩＭキャパシタ２０
は、絶縁層１２の表面に形成された第１信号電極の端部
１４、第１信号電極の端部１４の表面に形成された絶縁
層１８及び絶縁層１８の表面に形成された第２信号電極
の端部１６によって構成されている。第１信号電極及び
第２信号電極は、それぞれの端部１４、１６において電
極幅が広くなっており、第１信号電極の端部１４と第２
信号電極の端部１６とが絶縁層１８を挟んでいる部分に
おいて容量を形成している。導電層２２が絶縁層１２を
貫通してシリコン半導体基板１０の表面に形成されてお
り、グランド電極２４が導電層２２と電気的に接続され
て絶縁層１２の表面に形成されている。なお、グランド
電極２４の導電層２２との接続面における接続部分は、
図１に示すように接続面の周辺部のみであってもよい
し、あるいは後述する第２実施形態の図４に示すように
接続面全体であってもよい。そして本実施形態において
は、グランド電極２４及び導電層２２が、ＭＩＭキャパ
シタ２０の周辺にほぼ一定の距離で近接して配置されて
いる。 【００１０】ここで、従来技術の問題点について図２を
用いて再度詳細に説明する。ここで図２は高周波用半導
体装置の側面の断面図を示す。シリコン半導体基板１０
は高い導電性を示すため、ＭＩＭキャパシタ２０には図
２に示すように、第１信号電極の端部１４と第２信号電
極の端部１６とが絶縁層１８を挟むことによって形成さ
れる正規の容量Ｃ０の他に、第１信号電極の端部１４と
シリコン半導体基板１０とが絶縁層１２を挟むことによ
って形成される寄生容量Ｃ１及び寄生容量Ｃ１と導電層
２２との間におけるシリコン半導体基板１０内部による
寄生抵抗Ｒ１が存在する。そして、シリコン半導体基板
１０内部による寄生抵抗Ｒ１は、ＭＩＭキャパシタ２０
の第１信号電極の端部１４とグランド電極２４に接続さ
れた導電層２２との距離によって変化する。したがっ
て、ＭＩＭキャパシタ２０の寄生抵抗Ｒ１は、シリコン
半導体基板１０表面におけるＭＩＭキャパシタ２０及び
グランド電極２４のレイアウトによってたとえ同一の電
極形状のＭＩＭキャパシタ２０であってもばらついてし
まい、例えばＭＩＭキャパシタ２０を含む増幅回路を形
成した場合に設計値通りの特性を得ることができなかっ
た。 【００１１】本実施形態においては、グランド電極２４
及び導電層２２が、ＭＩＭキャパシタ２０の周辺にほぼ
一定の距離で近接して配置されていることにより、ＭＩ
Ｍキャパシタ２０のシリコン半導体基板１０表面へのレ
イアウト位置に関係なくシリコン半導体基板１０内部に
よる寄生抵抗Ｒ１をほぼ一定にすることができる。した
がって、ＭＩＭキャパシタ２０のインピーダンス特性を
安定化させることができる。 【００１２】図３に本実施形態の構成のＭＩＭキャパシ
タ２０を用いた増幅回路の１例を示す。図３は、シリコ
ン半導体基板１０表面にバイポーラトランジスタあるい
はＦＥＴの増幅素子２８を含む増幅回路をレイアウトし
た平面図である。ＭＩＭキャパシタ２０−１、２０−２
は同一の電極形状を有しており、ＭＩＭキャパシタ２０
−１、２０−２の周辺に、グランド電極２４−１、２４
−２及び導電層２２−１、２２−２がそれぞれほぼ一定
の距離で近接して配置されている。したがって、従来に
おいてはたとえ同一の電極形状のＭＩＭキャパシタであ
ってもばらついていたシリコン半導体基板１０内部によ
る寄生抵抗Ｒ１を、図３の構成においてはＭＩＭキャパ
シタ２０−１とＭＩＭキャパシタ２０−２で寄生抵抗Ｒ
１をほぼ一定にすることができる。したがって、ＭＩＭ
キャパシタの形状から寄生抵抗Ｒ１を見積もることがで
き、設計値通りの利得特性を得ることができる。 【００１３】（２）第２実施形態 図４は、本発明の第２実施形態に係る高周波用半導体装
置の構成を示す図で、シリコン半導体基板表面にリアク
タンス素子としてのスパイラルインダクタが形成されて
いる場合に本発明を適用した図である。そして、図４に
おいて（Ａ）は平面図を示し、（Ｂ）は（Ａ）において
断面Ｂ−Ｂで切断した断面図を示す。ただし、図４で
は、高周波用半導体装置におけるスパイラルインダクタ
の部分のみを取り出して図示している。 【００１４】本実施形態においては、絶縁層１２の表面
に信号電極をスパイラル状に形成したスパイラルインダ
クタ２６が形成されている。スパイラルインダクタ２６
は、信号電極の形状を細くかつ長くすることによってイ
ンダクタンス成分を形成している。そして本実施形態に
おいては、グランド電極２４及び導電層２２が、スパイ
ラルインダクタ２６の周辺にほぼ一定の距離で近接して
配置されている。他の構成は第１実施形態と同様のため
省略する。 【００１５】スパイラルインダクタ２６についても図５
の高周波用半導体装置の側面の断面図に示すように、ス
パイラルインダクタ２６の信号電極とシリコン半導体基
板１０とが絶縁層１２を挟むことによって形成される寄
生容量Ｃ１及び寄生容量Ｃ１と導電層２２との間におけ
るシリコン半導体基板１０内部による寄生抵抗Ｒ１が存
在する。そして、シリコン半導体基板１０内部による寄
生抵抗Ｒ１は、スパイラルインダクタ２６の信号電極と
グランド電極２４に接続された導電層２２との距離によ
って変化する。したがって、スパイラルインダクタ２６
の寄生抵抗Ｒ１についても、従来はシリコン半導体基板
１０表面におけるスパイラルインダクタ２６及びグラン
ド電極２４のレイアウトによってたとえ同一の電極形状
のスパイラルインダクタ２６であってもばらついてしま
い、例えばスパイラルインダクタ２６を含む増幅回路を
形成した場合に設計値通りの特性を得ることができなか
った。 【００１６】本実施形態においては、グランド電極２４
及び導電層２２が、スパイラルインダクタ２６の周辺に
ほぼ一定の距離で近接して配置されていることにより、
スパイラルインダクタ２６のシリコン半導体基板１０表
面へのレイアウト位置に関係なくシリコン半導体基板１
０内部による寄生抵抗Ｒ１をほぼ一定にすることができ
る。したがって、スパイラルインダクタ２６のインピー
ダンス特性を安定化させることができる。 【００１７】図６に本実施形態の構成のスパイラルイン
ダクタ２６を用いた増幅回路の１例を示す。図６は、シ
リコン半導体基板１０表面にバイポーラトランジスタあ
るいはＦＥＴの増幅素子２８を含む増幅回路をレイアウ
トした平面図である。スパイラルインダクタ２６−１、
２６−２は同一の電極形状を有しており、スパイラルイ
ンダクタ２６−１、２６−２の周辺に、グランド電極２
４−１、２４−２及び導電層２２−１、２２−２がそれ
ぞれほぼ一定の距離で近接して配置されている。したが
って、従来においてはたとえ同一の電極形状のスパイラ
ルインダクタであってもばらついていたシリコン半導体
基板１０内部による寄生抵抗Ｒ１を、図６の構成におい
てはスパイラルインダクタ２６−１とスパイラルインダ
クタ２６−２で寄生抵抗Ｒ１をほぼ一定にすることがで
きる。したがって、スパイラルインダクタの形状から寄
生抵抗Ｒ１を見積もることができ、設計値通りの利得特
性を得ることができる。 【００１８】なお、以上の実施形態においては、リアク
タンス素子がＭＩＭキャパシタあるいはスパイラルイン
ダクタである場合について説明したが、本発明は他のリ
アクタンス素子についても適用可能である。
【図面の簡単な説明】
【図１】 本発明の第１実施形態に係る高周波用半導体
装置の構成を示す図である。 【図２】 ＭＩＭキャパシタの寄生抵抗を説明するため
の高周波用半導体装置の側面の断面図である。 【図３】 シリコン半導体基板表面に第１実施形態の構
成を有するＭＩＭキャパシタを含む増幅回路をレイアウ
トした平面図である。 【図４】 本発明の第２実施形態に係る高周波用半導体
装置の構成を示す図である。 【図５】 スパイラルインダクタの寄生抵抗を説明する
ための高周波用半導体装置の側面の断面図である。 【図６】 シリコン半導体基板表面に第２実施形態の構
成を有するスパイラルインダクタを含む増幅回路をレイ
アウトした平面図である。 【符号の説明】 １０ シリコン半導体基板、１２，１８ 絶縁層、２０
ＭＩＭキャパシタ、２２ 導電層、２４ グランド電
極、２６ スパイラルインダクタ。
装置の構成を示す図である。 【図２】 ＭＩＭキャパシタの寄生抵抗を説明するため
の高周波用半導体装置の側面の断面図である。 【図３】 シリコン半導体基板表面に第１実施形態の構
成を有するＭＩＭキャパシタを含む増幅回路をレイアウ
トした平面図である。 【図４】 本発明の第２実施形態に係る高周波用半導体
装置の構成を示す図である。 【図５】 スパイラルインダクタの寄生抵抗を説明する
ための高周波用半導体装置の側面の断面図である。 【図６】 シリコン半導体基板表面に第２実施形態の構
成を有するスパイラルインダクタを含む増幅回路をレイ
アウトした平面図である。 【符号の説明】 １０ シリコン半導体基板、１２，１８ 絶縁層、２０
ＭＩＭキャパシタ、２２ 導電層、２４ グランド電
極、２６ スパイラルインダクタ。
Claims (1)
- 【特許請求の範囲】 【請求項１】 導電性を有するシリコン半導体部を含む
半導体基板と、 この半導体基板の表面に形成された絶縁層と、 この絶縁層の表面に形成されたリアクタンス素子と、 前記半導体基板と電気的に接続され、前記絶縁層を貫通
する導電層と、 この導電層と電気的に接続されたグランド電極と、 を含み、 前記リアクタンス素子と前記導電層との間の前記半導体
基板による寄生インピーダンスを略一定にするために、
前記グランド電極及び前記導電層が前記リアクタンス素
子の周辺に略一定の距離で近接して備えられていること
を特徴とする高周波用半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001336043A JP2003142587A (ja) | 2001-11-01 | 2001-11-01 | 高周波用半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001336043A JP2003142587A (ja) | 2001-11-01 | 2001-11-01 | 高周波用半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003142587A true JP2003142587A (ja) | 2003-05-16 |
Family
ID=19150940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001336043A Pending JP2003142587A (ja) | 2001-11-01 | 2001-11-01 | 高周波用半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003142587A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005236033A (ja) * | 2004-02-19 | 2005-09-02 | Mitsubishi Electric Corp | 半導体装置 |
| JP2018006695A (ja) * | 2016-07-08 | 2018-01-11 | ルネサスエレクトロニクス株式会社 | 無線通信装置及びそれを備えた電力量計測装置 |
-
2001
- 2001-11-01 JP JP2001336043A patent/JP2003142587A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005236033A (ja) * | 2004-02-19 | 2005-09-02 | Mitsubishi Electric Corp | 半導体装置 |
| JP2018006695A (ja) * | 2016-07-08 | 2018-01-11 | ルネサスエレクトロニクス株式会社 | 無線通信装置及びそれを備えた電力量計測装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6587327B1 (en) | Integrated broadband ceramic capacitor array | |
| JP4256575B2 (ja) | バイアホールを備えた高周波受動回路および高周波増幅器 | |
| JP5054019B2 (ja) | 高周波数動作においてアプリケーションを分離するのに適したトレンチキャパシタ装置 | |
| US7307829B1 (en) | Integrated broadband ceramic capacitor array | |
| JP2002094054A5 (ja) | ||
| US5760650A (en) | Coplanar waveguide amplifier | |
| EP3213411B1 (en) | Output matching network having a single combined series and shunt capacitor component | |
| US7671704B2 (en) | LC resonant circuit | |
| US6922126B1 (en) | Inductor element | |
| KR100228754B1 (ko) | 고주파 증폭 집적-회로 장치 | |
| JP2001308610A (ja) | マイクロストリップ線路、その製造方法、インダクタ素子及び高周波半導体装置 | |
| JP2003142587A (ja) | 高周波用半導体装置 | |
| JP3279282B2 (ja) | 高周波半導体装置 | |
| JP2007324422A (ja) | 半導体装置およびその製造方法 | |
| JP3077636B2 (ja) | モノリシックマイクロ波集積回路 | |
| US6906610B1 (en) | Inductor element | |
| WO2023181803A1 (ja) | 電子部品及び回路装置 | |
| JPH11340709A (ja) | 回路基板およびそれを用いた電子装置 | |
| JPH066600Y2 (ja) | 高周波回路装置 | |
| JP2567210B2 (ja) | マイクロ波接地構造 | |
| JPH11163272A (ja) | マイクロ波回路 | |
| JP2001345606A (ja) | Ｍｍｉｃ増幅器 | |
| JPH03261202A (ja) | マイクロ波半導体装置 | |
| JPH0441616Y2 (ja) | ||
| JP2006203082A (ja) | 集積素子 |