JPH0746963Y2 - マイクロ波半導体パツケージ - Google Patents
マイクロ波半導体パツケージInfo
- Publication number
- JPH0746963Y2 JPH0746963Y2 JP13945489U JP13945489U JPH0746963Y2 JP H0746963 Y2 JPH0746963 Y2 JP H0746963Y2 JP 13945489 U JP13945489 U JP 13945489U JP 13945489 U JP13945489 U JP 13945489U JP H0746963 Y2 JPH0746963 Y2 JP H0746963Y2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric
- package
- wall portion
- microwave semiconductor
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【考案の詳細な説明】 「産業上の利用分野」 本考案はマイクロ波半導体パツケージの電気的整合をと
ることによつて伝送信号の反射を防止する構成に関す
る。
ることによつて伝送信号の反射を防止する構成に関す
る。
「従来の技術」 マイクロ波帯域に及ぶ高周波領域での半導体素子の封入
パツケージにあつては、半導体素子の高周波特性の向上
はもとよりこれを封入するための誘電体パツケージにつ
いても、第３図に示すように入力信号が誘電体壁部を介
して容器内に進入，出する部分で容量成分に基因する電
気的な不連続性を増大せしめ、伝送ラインの特性インピ
ーダンスZ0と伝送線路の周辺のインダクタンス成分Ｌ及
び容量成分Ｃとの関係式 から、Z0が不連続的に減小することが判る。
パツケージにあつては、半導体素子の高周波特性の向上
はもとよりこれを封入するための誘電体パツケージにつ
いても、第３図に示すように入力信号が誘電体壁部を介
して容器内に進入，出する部分で容量成分に基因する電
気的な不連続性を増大せしめ、伝送ラインの特性インピ
ーダンスZ0と伝送線路の周辺のインダクタンス成分Ｌ及
び容量成分Ｃとの関係式 から、Z0が不連続的に減小することが判る。
一方、半導体素子の入、出力インピーダンスは、誘電体
パツケージと接続される伝送線路の特性インピーダンス
に比較して低く、誘電体壁部を境界にしてパツケージ内
は外部よりも特性インピーダンスとしては低い値を呈す
るものである。
パツケージと接続される伝送線路の特性インピーダンス
に比較して低く、誘電体壁部を境界にしてパツケージ内
は外部よりも特性インピーダンスとしては低い値を呈す
るものである。
従来、上記特性インピーダンスの不連続性を補償するた
めに、電子部品等とともに、上記パツケージを取付ける
ためのプリント基板において抵抗器の外付け加工に依存
してきた。
めに、電子部品等とともに、上記パツケージを取付ける
ためのプリント基板において抵抗器の外付け加工に依存
してきた。
「考案が解決しようとする問題点」 しかるに従来公知のマイクロ波パツケージに見られる特
性インピーダンスの不連続に基因する伝送信号の反射障
害は、超高周波領域では更に大きな問題になることが明
らかであり、本考案はこの障害の原因となるパツケージ
の伝送ラインとの構造を改善せんとするにある。
性インピーダンスの不連続に基因する伝送信号の反射障
害は、超高周波領域では更に大きな問題になることが明
らかであり、本考案はこの障害の原因となるパツケージ
の伝送ラインとの構造を改善せんとするにある。
「問題点を解決するための手段」 よつて誘電体基板上に配置される接地ライン、信号入、
出力ライン及び誘電体壁部により取囲まれた容器との電
気的整合をとるため、信号ライン上の誘電体壁部との間
に、入力信号ラインと直列、出力信号ラインとは並列に
抵抗体を夫夫介挿した構造とするものである。
出力ライン及び誘電体壁部により取囲まれた容器との電
気的整合をとるため、信号ライン上の誘電体壁部との間
に、入力信号ラインと直列、出力信号ラインとは並列に
抵抗体を夫夫介挿した構造とするものである。
以下に図により本考案の一実施例について詳説する。
「実施例」 第１図は本考案マイクロ波半導体パツケージの構成を説
明するための分解斜視図、第２図は従来構造のパツケー
ジによる模式的な電気的等価回路図、第３図は誘電体壁
部の内、外における信号伝送ライン上の特性インピーダ
ンスの不連続性を表わしたグラフである。
明するための分解斜視図、第２図は従来構造のパツケー
ジによる模式的な電気的等価回路図、第３図は誘電体壁
部の内、外における信号伝送ライン上の特性インピーダ
ンスの不連続性を表わしたグラフである。
先づ第１図において１は誘電体基板、２は壁部21から周
囲を取囲んだ無底の上記基板上に固定される誘電体容
器、３は接地ライン端子41,42を上記基板上に固定する
ためにメタライズされた接地パターン、51,52は夫夫、
入、出力ライン端子61,62を上記基板上に固定するメタ
ライズされた入、出力ラインパターンで、上記接地パタ
ーンと直交配置されている。71は信号伝送の媒体である
入力ライン端子、入力ラインパターン、誘電体壁部の底
面、接地パターン上に固定されるマイクロ波半導体素子
（図示せず）に至る入力信号伝送路の入力ラインパター
ン上に薄層状に形成した直列抵抗体、72は出力ラインパ
ターンから一対の接地ライン端子に向つて夫夫、接地ラ
インとの間に挾まれるごとく薄層状に基板表面上に設け
た並列抵抗体である。
囲を取囲んだ無底の上記基板上に固定される誘電体容
器、３は接地ライン端子41,42を上記基板上に固定する
ためにメタライズされた接地パターン、51,52は夫夫、
入、出力ライン端子61,62を上記基板上に固定するメタ
ライズされた入、出力ラインパターンで、上記接地パタ
ーンと直交配置されている。71は信号伝送の媒体である
入力ライン端子、入力ラインパターン、誘電体壁部の底
面、接地パターン上に固定されるマイクロ波半導体素子
（図示せず）に至る入力信号伝送路の入力ラインパター
ン上に薄層状に形成した直列抵抗体、72は出力ラインパ
ターンから一対の接地ライン端子に向つて夫夫、接地ラ
インとの間に挾まれるごとく薄層状に基板表面上に設け
た並列抵抗体である。
上記の構成に基いて信号伝送によるパツケージの内、外
の入、出力インピーダンスは、前述したように、信号の
パツケージ内、外への進入、出する部分において、半導
体素子を含むパツケージ内の特性インピーダンスZ02が
パツケージ外部の特性インピーダンスZ01よりも低いた
めに第３図のグラフのように不連続になるのを、伝送信
号の進入部と進出部とに電気的整合手段として抵抗体を
設けることによつて信号伝送ラインの特性インピーダン
スの格差に基づく反射を防遏することができた。なお抵
抗体としてはボンデイングによつて該当部分を接続して
も同様の効果が得られる。
の入、出力インピーダンスは、前述したように、信号の
パツケージ内、外への進入、出する部分において、半導
体素子を含むパツケージ内の特性インピーダンスZ02が
パツケージ外部の特性インピーダンスZ01よりも低いた
めに第３図のグラフのように不連続になるのを、伝送信
号の進入部と進出部とに電気的整合手段として抵抗体を
設けることによつて信号伝送ラインの特性インピーダン
スの格差に基づく反射を防遏することができた。なお抵
抗体としてはボンデイングによつて該当部分を接続して
も同様の効果が得られる。
「効果」 本考案によるマイクロ波半導体パツケージは、従来プリ
ント回路基板に部品を外付けしていたのとは異なり、パ
ツケージ内で、電気的に不連続を惹起する誘電体壁部の
最大境界近傍に平面的な整合手段を配設する構成のため
に、特性インピーダンスの不連続性を惹起し易い部位に
有効に作用するとともに、全体として装置の小型化と製
造工数の軽減が計れ、狭小空間内において確実な電気的
整合性をとるための特性インピーダンスの均分化を達成
することができて、反射波を惹起する障害を排除するに
貢献するものである。
ント回路基板に部品を外付けしていたのとは異なり、パ
ツケージ内で、電気的に不連続を惹起する誘電体壁部の
最大境界近傍に平面的な整合手段を配設する構成のため
に、特性インピーダンスの不連続性を惹起し易い部位に
有効に作用するとともに、全体として装置の小型化と製
造工数の軽減が計れ、狭小空間内において確実な電気的
整合性をとるための特性インピーダンスの均分化を達成
することができて、反射波を惹起する障害を排除するに
貢献するものである。
第１図は本考案のマイクロ波半導体パツケージの分解斜
視図、第２図はパツケージの内、外における特性インピ
ーダンスの模式的な等価回路図、第３図は従来のパツケ
ージによる特性インピーダンスの不連続性を表わしたグ
ラフである。 １……誘電体基板、２……誘電体容器、21……壁部、３
……接地パターン、41,42……接地ライン端子、51,52…
…入、出力ラインパターン、61,62……入、出力ライン
端子、71……直列抵抗体、72……並列抵抗体、Z01,Z02
……パツケージの外、内特性インピーダンス。
視図、第２図はパツケージの内、外における特性インピ
ーダンスの模式的な等価回路図、第３図は従来のパツケ
ージによる特性インピーダンスの不連続性を表わしたグ
ラフである。 １……誘電体基板、２……誘電体容器、21……壁部、３
……接地パターン、41,42……接地ライン端子、51,52…
…入、出力ラインパターン、61,62……入、出力ライン
端子、71……直列抵抗体、72……並列抵抗体、Z01,Z02
……パツケージの外、内特性インピーダンス。
Claims (1)
- 【請求項１】誘電体基板とその上面に周辺を取囲む誘電
体壁部とにより封止容器となし、該容器内の上記誘電体
基板面に設けた接地パターン上で固定されるマイクロ波
半導体素子に対し、上記壁部の外方より上記容器内に向
かう上記接地パターンと連接する接地ライン端子と、上
記接地パターンと直交する入、出力信号ラインを導電パ
ターン上に備えるマイクロ波半導体パツケージにおい
て、上記入力信号ライン側の上記導電パターン上と上記
壁部底面との接触面に直列抵抗体を設けるとともに、上
記出力ライン側に上記接地ラインとの間に挾まれるごと
く上記壁部底面との接触面に並列抵抗体を形成すること
により電気的整合させるようにしたことを特徴とするマ
イクロ波半導体パツケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13945489U JPH0746963Y2 (ja) | 1989-11-30 | 1989-11-30 | マイクロ波半導体パツケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13945489U JPH0746963Y2 (ja) | 1989-11-30 | 1989-11-30 | マイクロ波半導体パツケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0377504U JPH0377504U (ja) | 1991-08-05 |
| JPH0746963Y2 true JPH0746963Y2 (ja) | 1995-10-25 |
Family
ID=31686498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13945489U Expired - Lifetime JPH0746963Y2 (ja) | 1989-11-30 | 1989-11-30 | マイクロ波半導体パツケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0746963Y2 (ja) |
-
1989
- 1989-11-30 JP JP13945489U patent/JPH0746963Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0377504U (ja) | 1991-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4725582B2 (ja) | 高周波モジュール | |
| KR100430299B1 (ko) | 다층 기판 상의 고주파 회로 모듈 | |
| US7064623B2 (en) | Coaxial line type components with low characteristic impedance | |
| US5495125A (en) | Molded semiconductor device | |
| JPS6352781B2 (ja) | ||
| EP0660649B1 (en) | Mounting structure for electronic component | |
| JPH0766949B2 (ja) | Ｉｃパッケージ | |
| US5497030A (en) | Lead frame and resin-molded-type semiconductor device | |
| JP3161831B2 (ja) | 回路素子モジュール | |
| JP4054188B2 (ja) | 半導体装置 | |
| JPH0746963Y2 (ja) | マイクロ波半導体パツケージ | |
| JP3743427B2 (ja) | 電磁波シールド型半導体装置 | |
| JP6940286B2 (ja) | 配線基板、電子部品用パッケージおよび電子装置 | |
| JP3573935B2 (ja) | マイクロ波回路 | |
| JPS6033604Y2 (ja) | ストリツプ線路フイルタ | |
| JPH02234501A (ja) | ストリップ線路と同軸コネクタの接続構造 | |
| JPH0982826A (ja) | 半導体素子封止用パッケージおよびそれを用いた回路装置の実装構造 | |
| JPH1093012A (ja) | 高周波集積回路装置 | |
| JP3600729B2 (ja) | 高周波回路用パッケージ | |
| JPS5827554Y2 (ja) | 弾性表面波装置 | |
| JPH087682Y2 (ja) | マイクロ波半導体パツケージ | |
| JPS6114163Y2 (ja) | ||
| JPH04132707U (ja) | マイクロ波集積回路 | |
| JPH05211279A (ja) | 混成集積回路 | |
| JPH0141226Y2 (ja) |