JPH087682Y2 - マイクロ波半導体パツケージ - Google Patents
マイクロ波半導体パツケージInfo
- Publication number
- JPH087682Y2 JPH087682Y2 JP1989139456U JP13945689U JPH087682Y2 JP H087682 Y2 JPH087682 Y2 JP H087682Y2 JP 1989139456 U JP1989139456 U JP 1989139456U JP 13945689 U JP13945689 U JP 13945689U JP H087682 Y2 JPH087682 Y2 JP H087682Y2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric
- wall portion
- container
- semiconductor package
- metallized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Waveguides (AREA)
Description
【考案の詳細な説明】 「産業上の利用分野」 本考案はマイクロ波半導体パツケージの電気的整合を
とるための手段を施すことにより、伝送信号の反射障害
を排除することを目的としている。
とるための手段を施すことにより、伝送信号の反射障害
を排除することを目的としている。
「従来の技術」 従来から超高周波半導体パツケージは、誘電体基板上
にメタライズパターンを形成してこれに固定した入、出
力ピンを介して信号伝送路を形成し、誘電体環状壁部を
上記基板上に載置固定するとともに、壁部内に半導体チ
ツプを固定し、誘電体上蓋を上記容器頂部にろう接した
封止構造を備えている。
にメタライズパターンを形成してこれに固定した入、出
力ピンを介して信号伝送路を形成し、誘電体環状壁部を
上記基板上に載置固定するとともに、壁部内に半導体チ
ツプを固定し、誘電体上蓋を上記容器頂部にろう接した
封止構造を備えている。
ところで電気信号は入力ピンからメタライズ導体層に
伝わり、誘電体壁部との接触部を経過して半導体チツ
プ、再び壁部との接触部を経て出力ピンへと伝送される
が、上記信号の壁部との進入、出部において上記誘電体
による誘電体壁部を挾んで、上記基板及び壁部頂面に形
成されたメタライズ導体層との間に容器成分を呈して、
信号伝送に伴ない上記容量Ｃが不連続に増大し、伝送線
路のインピーダンスZ0と伝送線路の周囲のインダクタン
ス成分Ｌとの間に、 が成立し、伝送線路の特性インピーダンスが不連続的に
発生する結果、マイクロ波帯域以上の高周波信号の通過
に伴ない誘電体壁部との接触部分で反射障害を惹起する
という技術的問題があつた。
伝わり、誘電体壁部との接触部を経過して半導体チツ
プ、再び壁部との接触部を経て出力ピンへと伝送される
が、上記信号の壁部との進入、出部において上記誘電体
による誘電体壁部を挾んで、上記基板及び壁部頂面に形
成されたメタライズ導体層との間に容器成分を呈して、
信号伝送に伴ない上記容量Ｃが不連続に増大し、伝送線
路のインピーダンスZ0と伝送線路の周囲のインダクタン
ス成分Ｌとの間に、 が成立し、伝送線路の特性インピーダンスが不連続的に
発生する結果、マイクロ波帯域以上の高周波信号の通過
に伴ない誘電体壁部との接触部分で反射障害を惹起する
という技術的問題があつた。
「考案が解決しようとする問題点」 かくて本考案は、誘電体壁部と信号伝送ラインとなる
メタライズパターンとの間、及び上記壁部を挾んでその
頂、底面に形成されるメタライズ導体層との間におい
て、信号伝送に伴ない生じる特性インピーダンスの不連
続性に基づく反射障害を防遏するにある。
メタライズパターンとの間、及び上記壁部を挾んでその
頂、底面に形成されるメタライズ導体層との間におい
て、信号伝送に伴ない生じる特性インピーダンスの不連
続性に基づく反射障害を防遏するにある。
「問題点を解決するための手段」 従つて信号伝送線路となるメタライズ導体層と誘電体
壁部との間並びに壁部の誘電体基板及び上蓋との間の各
接触部における特性インピーダンスの不連続性に基づく
電気信号の反射を防止するために、誘電体壁部及びその
上面の上蓋ろう接用メタライズ導体層を壁部から遠退く
につれて信号伝送路に沿い先細の膨出部を連続的に形成
することである。
壁部との間並びに壁部の誘電体基板及び上蓋との間の各
接触部における特性インピーダンスの不連続性に基づく
電気信号の反射を防止するために、誘電体壁部及びその
上面の上蓋ろう接用メタライズ導体層を壁部から遠退く
につれて信号伝送路に沿い先細の膨出部を連続的に形成
することである。
以下図面に従つて本考案の具体的実施例について説明
する。
する。
「実施例」 第１図は本考案の一実施例の外観斜視図であり、１は
誘電体基板、20は上記基板上に形成した入、出力メタラ
イズ導体51,52に跨がつて底面が固定した環状壁部、61,
62は信号伝送路の入、出力端子となる入、出力リードピ
ン、23,32は誘電体壁部又はメタライズ導体層の膨出
部、24、31は壁部の頂面又は誘電体よりなる上蓋30の下
面に形成したメタライズ導体層である。
誘電体基板、20は上記基板上に形成した入、出力メタラ
イズ導体51,52に跨がつて底面が固定した環状壁部、61,
62は信号伝送路の入、出力端子となる入、出力リードピ
ン、23,32は誘電体壁部又はメタライズ導体層の膨出
部、24、31は壁部の頂面又は誘電体よりなる上蓋30の下
面に形成したメタライズ導体層である。
しかして第１図は電気信号の伝送路となる入、出力メ
タライズ導体51,52に沿つて壁部20の少なくとも一面か
ら夫夫遠退くに従つて先細の膨出部を備えしめ、この容
器に合同形状で壁部頂面にろう接される部位にメタライ
ズ導体層を形成した蓋を示し、また電気信号の伝送線路
への通過に伴つて、第２図のように、表紙面から裏方向
へメタライズ導体に通電電流によつて矢示の如く伝送線
路の両端部で極度に電気力線が集中し、中央部は疎にな
るが、信号伝送線路とその中央部に誘電体壁部の膨出部
が挿入される配置であるため、電界分布が乱されず、む
しろ均一化される。
タライズ導体51,52に沿つて壁部20の少なくとも一面か
ら夫夫遠退くに従つて先細の膨出部を備えしめ、この容
器に合同形状で壁部頂面にろう接される部位にメタライ
ズ導体層を形成した蓋を示し、また電気信号の伝送線路
への通過に伴つて、第２図のように、表紙面から裏方向
へメタライズ導体に通電電流によつて矢示の如く伝送線
路の両端部で極度に電気力線が集中し、中央部は疎にな
るが、信号伝送線路とその中央部に誘電体壁部の膨出部
が挿入される配置であるため、電界分布が乱されず、む
しろ均一化される。
従つて前記第１図の実施例において電界の乱れを最小
に抑制するとともに誘電体壁部のメタライズ導体との間
の特性インピーダンスの不連続性をも同時に解消するこ
とができた。
に抑制するとともに誘電体壁部のメタライズ導体との間
の特性インピーダンスの不連続性をも同時に解消するこ
とができた。
「効果」 かくて本考案によれば、少なくとも入、出力導体と一
面が接する容器と、蓋の下面に形成したメタライズ導体
とに、信号伝送線に沿つて容器壁部の一面から遠退くに
従つて先細の膨出部を連続的に形成したため、キヤパシ
タ成分が壁部に近づくにつれ連続的に増え、遠ざかるに
つれ減小して信号の進入、進出する部分における特性イ
ンピーダンスの不連続性が払拭され、信号伝送路の中央
部に誘電体壁部の膨出部を配置したことによつて電界の
不均一性をも排除でき、結局電気的整合性が得られる結
果、電気信号の反射障害を防遏する効果は甚大である。
面が接する容器と、蓋の下面に形成したメタライズ導体
とに、信号伝送線に沿つて容器壁部の一面から遠退くに
従つて先細の膨出部を連続的に形成したため、キヤパシ
タ成分が壁部に近づくにつれ連続的に増え、遠ざかるに
つれ減小して信号の進入、進出する部分における特性イ
ンピーダンスの不連続性が払拭され、信号伝送路の中央
部に誘電体壁部の膨出部を配置したことによつて電界の
不均一性をも排除でき、結局電気的整合性が得られる結
果、電気信号の反射障害を防遏する効果は甚大である。
第１図は本考案の一実施例の外観斜視図であり、第２図
は信号電流の伝送線路から誘電体基板を介しての接地パ
ターンへの電気力線の形成図である。 １…誘電体基板、20…環状壁部、51,52…入、出力メタ
ライズ導体、61,62…入、出リードピン、23,32…誘電体
又はメタライズ導体の膨出部、24,31…メタライズ導体
層、30…蓋。
は信号電流の伝送線路から誘電体基板を介しての接地パ
ターンへの電気力線の形成図である。 １…誘電体基板、20…環状壁部、51,52…入、出力メタ
ライズ導体、61,62…入、出リードピン、23,32…誘電体
又はメタライズ導体の膨出部、24,31…メタライズ導体
層、30…蓋。
Claims (1)
- 【請求項１】誘電体基板とその上面に誘電体よりなる環
状壁部を固定して半導体素子を封入する容器を構成し、
上記容器の壁部外方でリードピンが接続された信号伝送
ラインとなる第１のメタライズパターンを入、出力導体
として備えるマイクロ波半導体パッケージにおいて、上
記容器の環状壁部の上面に設けられた第２のメタライズ
パターンまたは上記第２のメタライズパターンにろう付
けされる金属性封止蓋が上記壁部の一面から遠退くにつ
れて先細となることによって実効誘電率が漸減される膨
出部を形成してなることを特徴とするマイクロ波半導体
パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989139456U JPH087682Y2 (ja) | 1989-11-30 | 1989-11-30 | マイクロ波半導体パツケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989139456U JPH087682Y2 (ja) | 1989-11-30 | 1989-11-30 | マイクロ波半導体パツケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0377506U JPH0377506U (ja) | 1991-08-05 |
| JPH087682Y2 true JPH087682Y2 (ja) | 1996-03-04 |
Family
ID=31686500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1989139456U Expired - Lifetime JPH087682Y2 (ja) | 1989-11-30 | 1989-11-30 | マイクロ波半導体パツケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH087682Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3077505U (ja) * | 2000-11-07 | 2001-05-25 | 佳必▲き▼國際股▲ふん▼有限公司 | Ｐｄａ付加装置 |
-
1989
- 1989-11-30 JP JP1989139456U patent/JPH087682Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0377506U (ja) | 1991-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4739448A (en) | Microwave multiport multilayered integrated circuit chip carrier | |
| EP0503200B1 (en) | Package for microwave integrated circuit | |
| US4725878A (en) | Semiconductor device | |
| US3683241A (en) | Radio frequency transistor package | |
| US4604591A (en) | Automatically adjustable delay circuit having adjustable diode mesa microstrip delay line | |
| US5994983A (en) | Microwave circuit, capped microwave circuit and use thereof in a circuit arrangement | |
| CN102473690A (zh) | 具有屏蔽层和电容耦合芯片侧电源端子的半导体器件 | |
| JPH0766949B2 (ja) | Ｉｃパッケージ | |
| JP2014512135A (ja) | ワイドバンドギャップパワートランジスタ用の改良されたマッチング技術 | |
| EP0680141B1 (en) | Improvement of frequency characteristic of semiconductor device in microwave frequency band | |
| US4032865A (en) | Radial impedance matching device package | |
| US20040050587A1 (en) | Transmission line and device including the same | |
| CA2230419C (en) | Planar dielectric integrated circuit | |
| JPH087682Y2 (ja) | マイクロ波半導体パツケージ | |
| US5399906A (en) | High-frequency hybrid semiconductor integrated circuit structure including multiple coupling substrate and thermal dissipator | |
| JPH02198158A (ja) | 半導体装置 | |
| JP2914345B2 (ja) | フリップチップ型半導体装置 | |
| JPH02234501A (ja) | ストリップ線路と同軸コネクタの接続構造 | |
| JPH05199019A (ja) | 高周波回路パッケージ | |
| JPH0746963Y2 (ja) | マイクロ波半導体パツケージ | |
| JPS6348129Y2 (ja) | ||
| JP2534447Y2 (ja) | マイクロ波半導体パッケージ | |
| JP2529778Y2 (ja) | マイクロ波集積回路 | |
| JPS6035247Y2 (ja) | 半導体装置 | |
| JPH0121564Y2 (ja) |