JP2014512135A - ワイドバンドギャップパワートランジスタ用の改良されたマッチング技術 - Google Patents

ワイドバンドギャップパワートランジスタ用の改良されたマッチング技術 Download PDF

Info

Publication number
JP2014512135A
JP2014512135A JP2014503136A JP2014503136A JP2014512135A JP 2014512135 A JP2014512135 A JP 2014512135A JP 2014503136 A JP2014503136 A JP 2014503136A JP 2014503136 A JP2014503136 A JP 2014503136A JP 2014512135 A JP2014512135 A JP 2014512135A
Authority
JP
Japan
Prior art keywords
transmission line
impedance
microwave transmission
transistor
microwave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014503136A
Other languages
English (en)
Other versions
JP2014512135A5 (ja
Inventor
リチャード・ジョン・ラング
リチャード・ポール・ヒルトン
ジョナサン・デイビッド・スタンレー・ジル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Diamond Microwave Devices Ltd
Original Assignee
Diamond Microwave Devices Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Diamond Microwave Devices Ltd filed Critical Diamond Microwave Devices Ltd
Publication of JP2014512135A publication Critical patent/JP2014512135A/ja
Publication of JP2014512135A5 publication Critical patent/JP2014512135A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Microwave Amplifiers (AREA)
  • Amplifiers (AREA)

Abstract

インピーダンスマッチング回路とマイクロ波パワートランジスタに対するインピーダンスマッチング技術が開示される。分布キャパシターインダクター回路が用いられ、特にインダクタンス値に関して、既存の集中キャパシター配列と比較して、高程度の制御と精度が提供される。ボンドワイヤの使用が低減され、キャパシター上のマイクロストリップ伝送線路によりインダクタンスが主に提供される。

Description

本出願は、パワーアンプ特性の向上のためにディスクリートのマイクロ波パワートランジスタのマッチング前後における分布型キャパシタンスとそのアレイの使用に関する。
ディスクリート（非パッケージ）のワイドバンドギャップトランジスタを使用したマイクロ波パワーアンプは、所定の特性レベルを達成するために、単一のトランジスタを用いる若しくは（並列に）結合のトランジスタといった幾つかを用いて、特定の個々の受動電子部品と共に組み立てられたハイブリッド配列にて実現可能である。より高い「Ｑ」の外部埋め込み電子部品の使用を介して更に向上した特性に繋がることができるため、ハイブリッドマイクロ波集積回路（ＭＩＣ）実現が、度々、（マイクロ波モノリシック集積回路又はＭＭＩＣといった）統合的解決に好適である。ＭＩＣ配列の要求は、多くのボンドワイヤの使用を介して入出力マッチング回路又は部品にディスクリートトランジスタが接続されることである。各トランジスタの出力が、多数の固有並列給電を備え、従って（低パワートランジスタと比較して）低いインピーダンスを有し、他方、入力が、多数のゲートを備え、従って（低パワートランジスタと比較して）相対的に高いキャパシタンスを有する。従って、トランジスタとその埋め込み回路間の適切なインピーダンスマッチングを提供して要求の周波数帯に亘る良好な電力転送を提供することが困難になり得る。そのようなマッチングは、所定の誘導性及び容量性リアクタンスの適用を要求する。
ＭＩＣ装置のボンドワイヤが個々のディスクリート部品を一緒に接続するために用いられ、典型的には、従来のワイヤボンディング装置を用いて組み立てられる、薄い（例えば、直径２５μｍ）短長（例えば、５０〜５００μｍ）の高導電性（度々、金又はアルミニウム）ワイヤである。これらのボンドワイヤは、動作周波数（XL=ωL、ここで、XLが誘導性リアクタンスであり、ωが周波数であり、Lがボンドワイヤの長さである）と共に増加し、かつワイヤの長さや配向に決定的に依存する誘導性リアクタンスを有する。
しかしながら、これにより問題が生じる：ボンドワイヤを使用してインピーダンス変換のインダクタンスの一部を形成する設計は、ボンドワイヤ製造生産公差から特性変動を受けやすい。特には、ボンドワイヤにより提供されたインダクタンスは、その長さと形状により顕著に決定され、ボンドワイヤ長さや配向の若干の変動が、特に高周波数においてはインダクタンスの変化に繋がる。例えば、２ＧＨｚで特に問題を提示しないボンドワイヤ長さの変動が２０ＧＨｚではかなりの問題になり、ここでそのリアクタンスが同じ長さのワイヤにとって１０倍高い。
全体ハイブリッドアンプ回路の一部のボンドワイヤインダクタンスは、繰り返し及び高効率の回路特性を確保するために正確に制御される必要がある。幾らかの一貫性や制御が、自動化されたワイヤボンディング技術の使用の介在で達成できるが、これは、少量生産の稼働にとっては常に可能なものではなく、ワイヤ長さが依然として特定の製造公差の影響を受ける。
従って、主な問題は、重要な埋め込みマッチング回路内において潜在的に無秩序又は規則的に変動する寸法のボンドワイヤを使用するＭＩＣパワーアンプの内在する特性変動（及び必然の製造公差上の制限）を如何にして克服するのかにある。換言すれば、アンプマッチング回路において使用のボンドワイヤにおける製造変動に対してそのようなアンプの特性の感度を如何にして顕著に低減するのかにある。
この主たる問題に加えて、（他の慣例のＦＥＴ装置でも同じ問題が存在するが）ワイドバンドギャップトランジスタの低出力インピーダンスと高入力リアクタンスに適応できるマッチング回路を実施する必要がある。これは、インピーダンス変換器として外部「集中」シャント容量性マッチング素子（チップキャパシター）の使用を介して達成することができるが、これらは、外部ボンドワイヤインダクタンスの影響への慎重な検討を要求する。そのようなマッチング回路の例がＥＰ２１９７０３０に知られており、各々が複数のボンドワイヤにより実現される、多数の並列入力と多数の並列出力を有する電界効果トランジスタ（ＦＥＴ）の形態を取る高周波数半導体装置が開示される。
別の問題は、別々のインダクター（ボンドワイヤ）とチップキャパシターを用いてインピーダンス変換を実施する集中型設計は、容量性及び誘導性の段数が増加しない限り、分布型回路の使用と比較して内在のバンド幅制限を持つ。
ある側面から見ると、マイクロ波パワートランジスタ用の中間インピーダンス変換装置が提供され、該装置は、各々が長さを有して当該基板に亘る又は通じて延びる複数の伸長のマイクロ波伝送線路を支持又は含む誘電性基板を備え、各マイクロ波伝送線路が、第１端と第２端を有し、単位長さ当たり所定の直列インダクタンスであり、また、単位長さ当たり所定のシャントキャパシタンスの電気的に絶縁された導電板又は層と組み合わせて、各マイクロ波伝送線路の長さが、前記導電板又は層と一緒に所定の特性インピーダンス及び位相定数を有し、該装置は、付随のインピーダンスを持つ特定の最小の実際長のボンドワイヤが前記マイクロ波伝送線路の一つの一端とマイクロ波パワートランジスタの間に接続される時、前記ボンドワイヤの前記インピーダンスが、前記マイクロ波伝送線路の単位長さ当たりのインピーダンスに吸収されるように構成される。
別の観点から見ると、第１誘電率を有する第１誘電性基板上に形成されたマイクロ波パワートランジスタと、先の観点の少なくとも一つの中間インピーダンス変換装置を備えるインピーダンス変換配列が提供される。
別の観点から見ると、マイクロ波パワートランジスタと組み合わせのインピーダンス変換配列が提供され、当該インピーダンス変換配列が、第１誘電率を有する第１誘電性基板上に形成されたマッチング回路と、少なくとも一つの中間インピーダンス変換装置を備える。
また別の観点から見ると、本発明が、マイクロ波パワートランジスタに対するインピーダンスマッチング方法を提供し、ここで、複数のマイクロ波伝送線路が各々がインピーダンスを有するボンドワイヤにより前記トランジスタのゲート又はドレイン端子に接続され、前記マイクロ波伝送線路が誘電性基板に亘り又は通じて延び、前記マイクロ波伝送線路が所定の直列インダクタンスを有し、所定のシャントキャパシタンスの電気的に絶縁された導電板又は層と組み合わせて、各マイクロ波伝送線路が、前記導電板又は層と一緒に所定の特性インピーダンス及び位相定数を有し、また各ボンドワイヤのインピーダンスが、それが接続された前記マイクロ波伝送線路のインピーダンスに吸収される。
典型的な実施形態においては、インピーダンスマッチング装置は、横並びに並列形態において配列されたマイクロ波伝送線路のアレイを備える。各線路は、電磁結合によりその隣接する線路又は線路群に影響する可能性があり、従って、その単位長さ当たりの有効キャパシタンス又はインダクタンスを変更する。アレイがトランジスタのゲート側又はトランジスタのドレイン側に提供され、又は２つのアレイが提供され、マッチング前又後にトランジスタの各側に一つ提供される。各アレイが一個の誘導性基板上に形成され、又は別々の個片の誘電性基板上の夫々の幾つかのアレイがトランジスタのある側又は他の側又は両側に提供される。装置は、（トランジスタの各側にとって）単一部品として製造され、又は幾つかの同一部品が横並び形態において採用可能である。
分布インダクタンス及びキャパシタンスを備えるインピーダンス変換装置が、バーキャパシターのアレイに見られ又はそのように構成され、典型的には、第１及び第２の実質的に並行な主面を有し、第１及び第２面に金属被覆によりキャパシターのプレートが形成された矩形の誘電性基板の形態を取る。一面上の金属被覆が、実質的に全面に亘り、他方、他方の反対の面上の金属被覆が、導電性マイクロストリップ伝送線路、共平面導波路(coplanar waveguide)、又は導電性ストリップライン伝送線路といったマイクロ波伝送線路の形態を取る。全体形状がバー形状（長く、平坦で薄い）であり、従ってバーキャパシターと命名される。典型的には、マイクロ波伝送線路又は線路群が矩形の誘電性基板の実質的に全長に沿って延びる。
同タイプの装置に特有の利点は、マイクロ波伝送線路がインダクタンスを包含し、同様に誘電性基板の他方側の対向の金属被覆に対してキャパシタンスを提供する。対向の金属被覆面からのマイクロ波伝送線路の間隔や誘電性材料の誘電率と共に、マイクロ波伝送線路の幅と長さを注意深く選択することにより、単位長さ当たりの良く規定されたインダクタンス及びキャパシタンス（又はインピーダンス）を有するインピーダンスマッチング部品を形成することができる。インダクタンスを主に規定するマイクロ波伝送線路の長さが良く規定されるため（なぜなら、それが誘電性基板の一端から他端へ延びるため）、インダクタンスが良く規定される。更には、外部における「集中」シャントキャパシターに代えて、バーキャパシターアレイにおいて主にインピーダンスマッチングを実行することにより、任意の外部ボンドワイヤの長さが顕著に低減される。もちろん、分布又はバーキャパシターをトランジスタに結合するに要求される最小長が通常は採用され、またこの有限のボンドワイヤインダクタンスがマッチング回路に吸収される。これは、外部ボンドワイヤの長さや取付点における多少の変動がバーキャパシターアレイ（この主たる部分は、マイクロ波伝送線路である）により提供される全体インダクタンスと比較して小さいことを意味する。
別の利点は、装置の誘電性基板が、ＦＲ４又はＤｕｒｏｉｄ（登録商標）又は同種のものといった一般的なＰＣＢ基板のものよりも高い誘電率を有する材料から成ることにある。例えば、ＧａＡｓを用いたＭＭＩＣといったモノリシック環境においては、モノリシック基板の誘電率が約１２．９である。本実施形態の装置は、１２．９を超える、例えば、１３、２０、３０、４０又はこれ以上の誘電率を有する高誘電率基板で構成され、幾つかの変形例では３００未満である。
本装置の幾つかの実施形態は、（例えばＭＭＩＣのように、モノリシック環境が用いられるならば、通常はどれが用いられるかということに関して高い）高誘電率材料を用いる伝送線路の（短い）長さに関して見られる。効果においては、装置は、集中キャパシターを有限長の「マイクロストリップ」伝送線路で置換し、これは、その最も単純な形態において、直列インダクターとシャントキャパシターの形態を取る単位素子の直列カスケードとしてモデル化可能である。「共平面導波路」又は他の同種の伝送線路タイプを採用することも可能である。本質においては、全線路キャパシタンスが集中キャパシタンスを置換するが、追加の「分布」インダクタンスがマッチング解決にて使用可能であることに追加の利益がある。実際には、伝送線路のインピーダンスが、単位長さ当たりのキャパシタンスにより割られた単位長さ当たりのインダクタンスの平方根として規定され、これがマッチング解決においても用いられる。高誘電率（例えば、１３、４０以上、しかしながら、幾つかの実施形態においては３００を超えない）基板と共に、この方法で別の又は「ディスクリート」伝送線路を使用することで、（例えば、ＧａＡｓにて１２．９の誘電率の）平面集積回路上で達成可能であるよりも単位長さ当たりの高いキャパシタンスの使用が許容され、より小型でより融通のきくインピーダンス変換回路に至る。
幾つかの実施形態においては、誘電性基板の一つの主面が完全に又は実質的に全体的に金属被覆され、他方、反対の主面にはマイクロ波伝送線路の形態の並行金属線路のアレイが提供される。
不可能でないにしても、隣接するマイクロ波伝送ストリップ間の結合を避けることは困難であるが、結合量が確実に決定できるのであれば、そのために補償することが比較的に簡潔である。均等に規則的に間隔をあけるように高精度技術を用いて、マイクロ波伝送ストリップが誘電性基板上にプリント又はフォトリソグラフィーによるエッチング又は他の方法で形成可能であり、結合が予測可能である。これは、そのように均等又は規則的に間隔があけられない個別配置のボンドワイヤのアレイとは対照的である。
ある実施形態は、内在及び必要なボンドワイヤインダクタンス（マイクロ波パワートランジスタ上のゲート及びドレイン接続に接続されるため）を、ディスクリートマイクロ波ワイドバンドギャップパワートランジスタのマッチング前及びマッチング後回路のいずれか（又は両方）のカスタムの高誘電率のキャパシターアレイ内に吸収することを探求する。
集中キャパシターと一組のボンドワイヤ（図１）とは対照に、バーキャパシターアレイ（図２）は、効果的に要求されるマッチングインダクタンスを「吸収」し、ワイヤボンドに要求されるインダクタンス量を顕著に低減し、後者が製造変動や交差の影響を受ける。バーキャパシターアレイは、正確なフォトリソグラフィー技術を用いて製造可能であり、高繰り返し可能（又は所定の小さな公差を有するように選択可能）であり、より困難なボンドワイヤアプローチの製造の高い公差への依存を低減する。
バーキャパシターアレイは、広範囲の高誘電率材料の使用も可能であり、設計者がマッチングインピーダンスの最適化を求めることを許容する。加えて、単一基板上のプリント又はエッチングされたキャパシターの「アレイ」の使用により、パワートランジスタの多数のゲート及びドレイン接続への入出力接続もより良く制御され、これが、各装置端子に適用されるリアクタンスを含み、また、（通常は別々に組み立てられる）容量性素子間の電磁結合も含む。
この方法における分布又はバーキャパシターアレイの使用の全体の効果は、従来の集中素子又はディスクリートチップ実現と比較して、マイクロ波パワーアンプの特性と製造歩留まりが向上されることである。
この技術は、そのようなアンプの製造歩留まりを高めることが期待され、完成製品の製造コストの低減をもたらす。加えて、より従来の集中素子マッチング技術と比較して、この技術は、全体バンド幅特性の向上にも期待される。
ある実施形態の追加の利点は、回路ボード基板上に実装する時にマイクロ波パワートランジスタの縁端(edges)の近くにバーキャパシターアレイの近位端を単に整列することにより、信頼性ある再現可能なマッチング特性を持つマッチング回路を容易に組み立てられることにある。これは、マイクロ波パワートランジスタのゲート及びドレイン側の両方で可能であり、更に、一貫性が無いボンドワイヤ長に起因した誤差のマージンを低減する。マイクロ波トランジスタのドレイン又はゲート端子に接続する前にバーキャパシターアレイの近位端をトランジスタの縁端の近くに整列することにより、マイクロ波伝送線路の正確な配向が促進され、また、ただ短いボンドワイヤ部分がマイクロストリップ伝送線路を関連のトランジスタ端子に接続するのに用いられる必要がある。確かに、各マイクロストリップ伝送線路の端部とその関連のトランジスタ端子の間の距離が大体同じであるため、同一長のボンドワイヤが使用可能である。幾つかの実施形態においては、バーキャパシターアレイの近位端をマイクロ波トランジスタの端部に接触させることが可能であるが、多くの場合、回路基板や他の基板上にその部品を配置及び固定するために用いられた方法に起因して小さなギャップがある。特には、エポキシ又は半田の使用と金型取り扱いコレットが、バーキャパシターアレイの近位端を接触させてトランジスタ部品の縁端に実際に接触することを困難にする。
ある実施形態においては、中間インピーダンス変換装置が、パワートランジスタと外部埋め込み回路の間で「フリップチップ」態様で逆さまに実装され、パワートランジスタと外部回路が同一の誘電性基板（例えば、モノリシック集積回路）上で組み立てられる。そのような配列においては、外部ボンドワイヤが「半田バンプ」、導電性エポキシ又は事前形成の導電性線路又は同様の取付方法により置換され、また装置のグランドプレーンへの接続が装置内の導電性ビア接続又は装置の縁端の「巻き(wrap-around)」接続により可能である。
要約すれば、本出願の実施形態が、誘電性基板上の精度よく製造されたマイクロ波伝送線路の良く規定された直列インダクタンス内に任意の必要なボンドワイヤのインダクタンスを吸収又は無視可能にすることにより働き、また対向プレート又は金属被覆の態様でこの直列インダクタンスにシャントキャパシタンスを設けることにより働く。改良された単位長さ当たりのキャパシタンスが、ＭＭＩＣやＭＩＣ実装に典型的に用いられる基板のものよりも高い高誘電率の誘電性基板を用いて獲得される。この方法にて、マイクロ波パワートランジスタへの改良されたインピーダンスマッチングが促進される。
本発明の実施形態が添付図面を参照して本明細書に更に記述される。
図１は、従来の集中チップキャパシター及び外部ボンドワイヤ配列を示す回路図である。 図２は、本実施形態の分布インダクターキャパシター回路を示す回路図である。 図３は、更なる実施形態のバーキャパシターアレイの概略図である。 図４は、本実施形態のバーキャパシターアレイマッチング回路及びパワートランジスタの概略図である。
図１は、２つのポートＰ１及びＰ２の間の既知のインピーダンス変換配列を示す。ポートＰ１は、インピーダンスＺ１の外部回路に等価であり、ポートＰ２は、パワートランジスタにより示されるインピーダンスに等価である。この配列は、ＥＰ２１９７０３０に開示のインピーダンス変換配列に似ている。ボンドワイヤ１、２の形態の２つのインダクターが、ディスクリート又は集中キャパシター４を外部マッチング回路及びパワートランジスタの各々に接続する。第１ボンドワイヤ１がポートＰ１を集中キャパシター４の一つのプレート３と第２ボンドワイヤ２に接続し、第２ボンドワイヤ２が集中キャパシター４のプレート３をポートＰ２に接続する。ボンドワイヤ１及び５は、各々インダクターとして構成される。適切なインダクタンス及びキャパシタンス特性を選択することにより、ポートＰ１及びＰ２でのインピーダンスが所定の信号周波数にとってお互いに整合可能である。しかしながら、ボンドワイヤ１、２の夫々のインダクタンスは、各ボンドワイヤの長さや構成に主に依存し、ある程度、その空間配向に依存する。顕微鏡の元でボンドワイヤを手動で取付ける時、所望の公差に制御することが困難である。自動化されたボンドワイヤ装置を用いる時でも、最善の予定の公差を獲得するために十分に高い繰り返し度合いを達成することが困難である。
図２は、回路図において、本出願の実施形態を示す。ここで、図１に図示された集中キャパシター４の代わりに、分布キャパシターインダクター回路又は装置６が用いられる。本装置６が回路図において図示され、またグランドへの容量性接続１３、１４、１５、１６、１７が並列に間に設けられた一連の良好規定のインダクター７、８、９、１０、１１、１２に等価である。実際の組立条件においては、装置６が、基板として誘電性材料１８の矩形スラブを備え、グランドプレーンとして金属被覆された下面、及び反対の上面上にプリント又はエッチング又は他の方法で形成されたマイクロ波伝送線路を有し、マイクロ波伝送線路が直列インダクターとして機能する。ポートＰ１及びＰ２は、ボンドワイヤ１、２によりマイクロ波伝送線路の端部に接続されたままであるが、これらのボンドワイヤ１、２が全体直列インダクターの小部分のみを形成し、ボンドワイヤ１、２のインダクタンスの任意の変動が、全体として装置６の全体インダクタンスに相応の僅かな影響を持つ。
図３は、高誘電率（例えば、誘電性セラミック材料）の誘電性基板の矩形スラブ３２の上面上にプリント又はエッチングされた概して並列の高導電性キャパシターストリップ３１（例えば、マイクロストリップ伝送線路）の１×４アレイ３０を備える本出願の実施形態を示す。スラブ３２の下面は、高導電性グランドプレーン（不図示）で被覆される。
図４は、マイクロ波パワートランジスタ４１の入力側４０の図２に図示したタイプの第１の１×４アレイ３０、及びトランジスタ４１の出力側４２の別の１×４アレイ３０’を用いる本出願の実施形態を示す。各アレイ３０、３０’の近位端３３、３３’がトランジスタ４１の縁端に配列され、各キャパシターストリップ３１、３１’をその関連のトランジスタ４１上の端子に接続することに短長の外部ボンドワイヤ４３のみが必要である。各アレイ３０、３０’の遠位端３４、３４’がトランジスタ４１のいずれか側の個別の回路パターンに対向し、これはマイクロ波パワートランジスタ配列において標準であり、また、相対的に短長のボンドワイヤ４４でそこに接続される。
図４の実施形態が、各々の誘導性基板３２、３２’の露出面上の最上にキャパシターストリップ（マイクロストリップ伝送線路）３１、３１’を有する個々のアレイ３０、３０’を示すが、別の実施形態においては上下反対にアレイ３０、３０’を実装することもできる。「フリップチップ」配列として本産業にて知られている配列においては、完全にボンドワイヤを省き、はんだバンプに依存することも可能であり、導電性エポキシ及び／又は事前形成された導電性線路でマッチング回路からアレイ３０、３０’を介してトランジスタ４１に至る電気的接続を形成する。
本明細書の詳細説明や請求項に亘り、用語「備える」及び「含む」及びこれらの変形が、「含むがこれに限れない」ことを意味し、これらは他の部分、付加、部品、完全体又はステップを排除するように意図されない（また排除しない）。本明細書の詳細説明や請求項に亘り、内容が違うように要求しなければ、単数形が複数形も包含する。特に、不定冠詞が用いられる場合、内容が違うように要求しなければ、単数と同様に複数も予期すると明細書が理解される。
本発明の特定の側面、実施形態又は実施例と同時に記述の特徴、整数、特性、化合物、化学部分又は基は、両立しないのでなければ、本明細書に記述のその他の側面、実施形態又は実施例にも適用可能であるものと理解される。この明細書（付属の請求項、要約及び図面を含む）に開示の全特徴、及び／又はそのように開示の任意の方法又はプロセスの全ステップは、少なくともそのような特徴及び／又はステップの幾つかが互いに相容れない組み合わせを除いて、任意の組み合わせにて組み合わされ得る。本発明は、任意の上述の実施形態の詳細に制限されない。本発明は、この明細書（任意の付属の請求項、要約及び図面を含む）に開示の特徴の新しい一つ、又は任意の新しい組み合わせ、又はそのように開示の任意の方法又はプロセスのステップの任意の新しい一つ、又は任意の新しい組み合わせにまで及ぶ。
読者の注意は、この出願との関係においてこの明細書と同時又は前に提出された全ての書面及び書類に向けられ、またこれはこの明細書と共に公衆閲覧に開かれ、またそのような全書面及び書類の内容が参照により本明細書に組み込まれる。

Claims (21)

  1. マイクロ波パワートランジスタ用の中間インピーダンス変換装置であって、
    該装置は、各々が長さを有して当該基板に亘る又は通じて延びる複数の伸長のマイクロ波伝送線路を支持又は含む誘電性基板を備え、各マイクロ波伝送線路が、第１端と第２端を有し、単位長さ当たり所定の直列インダクタンスであり、また、単位長さ当たり所定のシャントキャパシタンスの電気的に絶縁された導電板又は層と組み合わせて、各マイクロ波伝送線路の長さが、前記導電板又は層と一緒に所定の特性インピーダンス及び位相定数を有し、
    該装置は、付随のインピーダンスを持つ特定の最小の実際長のボンドワイヤが前記マイクロ波伝送線路の一つの一端とマイクロ波パワートランジスタの間に接続される時、前記ボンドワイヤの前記インピーダンスが、前記マイクロ波伝送線路の単位長さ当たりのインピーダンスに吸収されるように構成される。
  2. 前記誘電性基板が、１３、好適には４０を超える誘電率を有する、請求項１に記載の装置。
  3. 各マイクロ波伝送線路が、導電性マイクロストリップ伝送線路である、請求項１又は２に記載の装置。
  4. 各マイクロ波伝送線路が、共平面導波路である、請求項１又は２に記載の装置。
  5. 各マイクロ波伝送線路が導電性ストリップライン伝送線路である、請求項１又は２に記載の装置。
  6. 第１及び第２対向主面を備える誘電性基板の概して長方形のスラブを備え、第１面が金属被覆され、第２面がそこに亘り延びる少なくとも一つのマイクロ波伝送線路を支持する、請求項１乃至５のいずれか一項に記載の装置。
  7. 前記誘電性基板には、そこに亘り又はそこを通じて延びる複数の実質的に並行なマイクロ波伝送線路が設けられる、請求項１乃至６のいずれか一項に記載の装置。
  8. 各マイクロ波伝送線路が、同一の所定のインダクタンス及び位相定数を生じさせる、請求項１乃至７のいずれか一項に記載の装置。
  9. 前記複数のマイクロ波伝送線路が、異なる所定のインダクタンス及び位相定数を生じさせるように構成される、請求項１乃至７のいずれか一項に記載の装置。
  10. マイクロ波パワートランジスタと組み合わせのインピーダンス変換配列であって、当該インピーダンス変換配列が、第１誘電率を有する第１誘電性基板上に形成されたマッチング回路と、請求項１乃至７のいずれか一項に記載の少なくとも一つの中間インピーダンス変換装置を備える。
  11. 前記インピーダンス変換装置の前記誘電性基板が前記第１誘電率よりも大きい誘電率を有する、請求項１０に記載の配列。
  12. 前記少なくとも一つの装置が、そのような装置のアレイの一部である、請求項１０又は１１に記載の配列。
  13. 前記少なくとも一つの装置が、前記トランジスタのゲート端子上又は入力側に配置される、請求項１０乃至１２のいずれか一項に記載の配列。
  14. 前記少なくとも一つの装置が、前記トランジスタのドレイン端子上又は出力側に配置される、請求項１０乃至１２のいずれか一項に記載の配列。
  15. 前記少なくとも一つの装置が、前記トランジスタのゲート端子上又は入力側に配置され、また前記少なくとも一つの装置が、前記トランジスタのドレイン端子上又は出力側に配置される、請求項１０乃至１２のいずれか一項に記載の配列。
  16. 前記又は各マイクロ波伝送線路が第１及び第２端を有し、ここで、前記第１端が前記マイクロ波伝送線路よりも短い長さの接続により前記トランジスタに電気的に接続される、請求項１０乃至１５のいずれか一項に記載の配列。
  17. 前記少なくとも一つの装置の一端が、前記トランジスタの入力又は出力側に実質的に並列である、請求項１０乃至１６のいずれか一項に記載の配列。
  18. マイクロ波パワートランジスタに対するインピーダンスマッチング方法であって、複数のマイクロ波伝送線路が各々がインピーダンスを有するボンドワイヤにより前記トランジスタのゲート又はドレイン端子に接続され、前記マイクロ波伝送線路が誘電性基板に亘り又は通じて延び、各マイクロ波伝送線路が所定の直列インダクタンスを有し、所定のシャントキャパシタンスの電気的に絶縁された導電板又は層と組み合わせて、各マイクロ波伝送線路が、前記導電板又は層と一緒に所定の特性インピーダンス及び位相定数を有し、また各ボンドワイヤのインピーダンスが、それが接続された前記マイクロ波伝送線路のインピーダンスに吸収される。
  19. 実質的に添付図面の図２乃至４を参照して上述又は図示したマイクロ波パワートランジスタ用の中間インピーダンス変換装置。
  20. 実質的に添付図面の図２乃至４を参照して上述又は図示したインピーダンス変換配列。
  21. 実質的に添付図面の図２乃至４を参照して上述又は図示したマイクロ波パワートランジスタに対するインピーダンスマッチング方法。
JP2014503136A 2011-04-07 2012-04-04 ワイドバンドギャップパワートランジスタ用の改良されたマッチング技術 Pending JP2014512135A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GBGB1105912.8A GB201105912D0 (en) 2011-04-07 2011-04-07 Improved matching techniques for power transistors
GB1105912.8 2011-04-07
PCT/EP2012/056202 WO2012136719A1 (en) 2011-04-07 2012-04-04 Improved matching techniques for wide-bandgap power transistors

Publications (2)

Publication Number Publication Date
JP2014512135A true JP2014512135A (ja) 2014-05-19
JP2014512135A5 JP2014512135A5 (ja) 2015-05-28

Family

ID=44072115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014503136A Pending JP2014512135A (ja) 2011-04-07 2012-04-04 ワイドバンドギャップパワートランジスタ用の改良されたマッチング技術

Country Status (6)

Country Link
US (1) US9799599B2 (ja)
EP (1) EP2695191A1 (ja)
JP (1) JP2014512135A (ja)
CN (1) CN103688354A (ja)
GB (3) GB201105912D0 (ja)
WO (1) WO2012136719A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018056690A (ja) * 2016-09-27 2018-04-05 三菱電機株式会社 半導体装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201323159D0 (en) * 2013-12-31 2014-02-12 Diamond Microwave Devices Ltd Improved matching techniques for wide-bandgap power transistors
US9419580B2 (en) 2014-10-31 2016-08-16 Raytheon Company Output matching network having a single combined series and shunt capacitor component
FR3029717A1 (ja) * 2014-12-09 2016-06-10 St Microelectronics Crolles 2 Sas
US10450637B2 (en) * 2015-10-14 2019-10-22 General Cable Technologies Corporation Cables and wires having conductive elements formed from improved aluminum-zirconium alloys
EP3288183B1 (en) 2016-08-24 2021-01-13 NXP USA, Inc. Power transistor with harmonic control
CN108763703B (zh) * 2018-05-18 2021-12-21 上海交通大学 一种基于阶梯阻抗传输线的键合线阻抗匹配方法
EP4333304A2 (en) * 2019-10-31 2024-03-06 Infineon Technologies Austria AG Semiconductor device and inverter
CN113838824B (zh) * 2021-08-25 2024-03-15 北京普能微电子科技有限公司 功率放大器芯片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04159732A (ja) * 1990-10-23 1992-06-02 Mitsubishi Electric Corp 電界効果トランジスタ
JP2001320252A (ja) * 2000-05-12 2001-11-16 Mitsubishi Electric Corp ハイブリッド電力増幅器
JP2002335136A (ja) * 2001-05-11 2002-11-22 Matsushita Electric Ind Co Ltd 高周波半導体装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4168507A (en) * 1977-11-21 1979-09-18 Motorola, Inc. Structure and technique for achieving reduced inductive effect of undesired components of common lead inductance in a semiconductive RF power package
US4386324A (en) * 1980-12-05 1983-05-31 Hughes Aircraft Company Planar chip-level power combiner
DE69022332T2 (de) * 1989-08-04 1996-05-02 Matsushita Electric Ind Co Ltd Anpassungsnetzwerk für Hochfrequenz-Transistor.
JP2579371B2 (ja) * 1989-10-20 1997-02-05 富士通株式会社 高周波信号用の電力分配／合成器
US5132641A (en) * 1991-05-01 1992-07-21 Fujitsu Limited Apparatus and method for dividing/combining microwave power from an odd number of transistor chips
DE69318879T2 (de) 1992-04-03 1998-10-08 Matsushita Electric Ind Co Ltd Keramisches Mehrschicht-Substrat für hohe Frequenzen
JPH0661760A (ja) 1992-08-12 1994-03-04 Mitsubishi Electric Corp マイクロ波増幅器
JPH07283668A (ja) * 1994-04-04 1995-10-27 Mitsubishi Electric Corp 高周波増幅器
JPH07297609A (ja) 1994-04-28 1995-11-10 Nec Yamagata Ltd 半導体装置
US5942957A (en) 1994-09-26 1999-08-24 Endgate Corporation Flip-mounted impedance
JPH09139639A (ja) * 1995-11-13 1997-05-27 Mitsubishi Electric Corp 高周波半導体増幅器
JP3364404B2 (ja) * 1997-02-12 2003-01-08 株式会社東芝 半導体の入出力接続構造
US5973567A (en) * 1997-06-16 1999-10-26 Hughes Electronics Corporation Tunable impedance matching network for a mic power amplifier module
US6343369B1 (en) * 1998-09-15 2002-01-29 Microconnect, Inc. Methods for making contact device for making connection to an electronic circuit device and methods of using the same
US6529081B1 (en) 2000-06-08 2003-03-04 Zeta, Division Of Sierra Tech Inc. Method of operating a solid state power amplifying device
US20020041009A1 (en) 2000-07-05 2002-04-11 Matsushita Electric Industrial Co., Ltd Transmission line assembly chip and a manufacturing method thereof in a multi-chip module
GB2381668A (en) * 2001-11-01 2003-05-07 Marconi Optical Components Ltd Microstrip to coplanar waveguide transition
ATE339013T1 (de) * 2002-01-29 2006-09-15 Advanced Power Technology Leistungsmodul mit geteiltem gatter und methode zur unterdrückung von schwingungen darin
US7187249B2 (en) * 2004-09-24 2007-03-06 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Interconnecting a port of a microwave circuit package and a microwave component mounted in the microwave circuit package
JP2007312031A (ja) 2006-05-17 2007-11-29 Matsushita Electric Ind Co Ltd 電子デバイス
WO2008114519A1 (ja) 2007-03-16 2008-09-25 Nec Corporation 伝送線路フィルタ
US8400237B2 (en) * 2007-10-09 2013-03-19 Panasonic Corporation Circuit device including a nano-composite dielectric film
US7911271B1 (en) * 2007-12-14 2011-03-22 Pengcheng Jia Hybrid broadband power amplifier with capacitor matching network
US8159052B2 (en) * 2008-04-10 2012-04-17 Semtech Corporation Apparatus and method for a chip assembly including a frequency extending device
JP2010135722A (ja) * 2008-11-05 2010-06-17 Toshiba Corp 半導体装置
US8431973B2 (en) 2008-12-10 2013-04-30 Kabushiki Kaisha Toshiba High frequency semiconductor device
JP5274332B2 (ja) 2009-03-24 2013-08-28 三菱電機株式会社 マイクロ波半導体装置
JP5648295B2 (ja) * 2010-02-19 2015-01-07 富士通株式会社 インピーダンス変換器、集積回路装置、増幅器および通信機モジュール
WO2011111130A1 (ja) 2010-03-09 2011-09-15 パナソニック株式会社 半導体装置
JP5185324B2 (ja) 2010-06-04 2013-04-17 株式会社東芝 高周波回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04159732A (ja) * 1990-10-23 1992-06-02 Mitsubishi Electric Corp 電界効果トランジスタ
JP2001320252A (ja) * 2000-05-12 2001-11-16 Mitsubishi Electric Corp ハイブリッド電力増幅器
JP2002335136A (ja) * 2001-05-11 2002-11-22 Matsushita Electric Ind Co Ltd 高周波半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018056690A (ja) * 2016-09-27 2018-04-05 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
GB201105912D0 (en) 2011-05-18
US9799599B2 (en) 2017-10-24
GB2504421A (en) 2014-01-29
GB2489814A (en) 2012-10-10
GB201319568D0 (en) 2013-12-18
GB2504421B (en) 2015-11-18
US20150041914A1 (en) 2015-02-12
EP2695191A1 (en) 2014-02-12
GB201206045D0 (en) 2012-05-16
WO2012136719A1 (en) 2012-10-11
GB2489814B (en) 2015-09-02
CN103688354A (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
JP2014512135A (ja) ワイドバンドギャップパワートランジスタ用の改良されたマッチング技術
US7683480B2 (en) Methods and apparatus for a reduced inductance wirebond array
US7854368B2 (en) Method and structure for controlled impedance wire bonds using co-dispensing of dielectric spacers
US6838953B2 (en) High-frequency interconnection for circuits
US8035203B2 (en) Radio frequency over-molded leadframe package
US20090057872A1 (en) Through-Chip Via Interconnects for Stacked Integrated Circuit Structures
TWI517350B (zh) 用於無線應用之高功率半導體裝置及用以形成高功率半導體裝置之方法
JP3158621B2 (ja) マルチチップモジュール
US20160322942A1 (en) Improved matching techniques for wide-bandgap power transistors
EP3017470B1 (en) Electronic device having a lead with selectively modified electrical properties and method of manufacturing the same
US7242266B2 (en) Distributed interconnect
US8829659B2 (en) Integrated circuit
US6933596B2 (en) Ultra wideband BGA
US9347980B2 (en) Radio frequency characteristics measurement jig device
WO2010130293A1 (en) A transition from a chip to a waveguide
JPH02198158A (ja) 半導体装置
JP3435028B2 (ja) 高周波用半導体装置
US20240021971A1 (en) Microelectronic device package with integral waveguide transition
JP2006020206A (ja) 増幅回路
JPH0427170Y2 (ja)
JPS62119807A (ja) コンダクタの製造方法およびコンダクタ
JP2001102487A (ja) 高周波モジュール及びその製造方法
JP2010219653A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150403

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160322

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160609

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161206