JP3364404B2 - 半導体の入出力接続構造 - Google Patents

半導体の入出力接続構造

Info

Publication number
JP3364404B2
JP3364404B2 JP02753597A JP2753597A JP3364404B2 JP 3364404 B2 JP3364404 B2 JP 3364404B2 JP 02753597 A JP02753597 A JP 02753597A JP 2753597 A JP2753597 A JP 2753597A JP 3364404 B2 JP3364404 B2 JP 3364404B2
Authority
JP
Japan
Prior art keywords
input
electrode
dielectric substrate
output
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02753597A
Other languages
English (en)
Other versions
JPH10223674A (ja
Inventor
治夫 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP02753597A priority Critical patent/JP3364404B2/ja
Priority to KR1019980003794A priority patent/KR100300235B1/ko
Priority to US09/022,123 priority patent/US6023080A/en
Publication of JPH10223674A publication Critical patent/JPH10223674A/ja
Application granted granted Critical
Publication of JP3364404B2 publication Critical patent/JP3364404B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4801—Structure
    • H01L2224/48011—Length
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microwave Amplifiers (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、例えばパッケージ
入り内部整合形ＦＥＴなどの半導体の入出力接続構造に
関する。
【０００２】
【従来の技術】従来の半導体チップとして電力ＦＥＴチ
ップ（以下ＦＥＴと称する）を使用した場合の入出力接
続構造を図６に平面図で示す。金属キャリア６に誘電体
基板５とＦＥＴ１が固定され、マイクロストリップ線路
の入出力上部電極７とＦＥＴ１のゲート電極２、ドレイ
ン電極３がそれぞれ金属ワイヤ４で接続されている。こ
こで誘電体基板５の入出力上部電極７の特性インピーダ
ンスを所望の特性インピーダンスに設定すると、入出力
上部電極７の幅と、誘電体基板５の比誘電率と基板厚が
決定され、一方のＦＥＴ１のチップ幅はほぼＦＥＴ１の
飽和電力で決定されている。
【０００３】そのため、誘電体基板５の入出力上部電極
７の幅とＦＥＴ１のチップ幅は一致しない場合が多く、
ＦＥＴ１の飽和電力が高くなるとＦＥＴ１のチップ幅が
誘電体基板５の入出力上部電極７の幅より大きくなる。
従って、通常入出力上部電極７の幅は図６のように金属
ワイヤ４が接続される部分が大きくなっている。なお金
属ワイヤ４が接続される部分の幅を大きくしない場合
は、ＦＥＴ１の幅方向の中央部よりエッジ部の金属ワイ
ヤ４を長くする必要がある。
【０００４】
【発明が解決しようとする課題】従来の入出力構造で
は、入出力上部電極７の幅は金属ワイヤ４が接続される
部分で大きくなっているために、図６ Ａ点からＢ点ま
での位相変化量は、ＦＥＴ１の幅方向で中央部よりエッ
ジ部の方が大きくなってしまう。その結果、ＦＥＴ１の
ゲート電極２、ドレイン電極３の幅方向の中央部とエッ
ジ部で位相差が生じてＦＥＴ１部の最大有能電力利得が
低下し、電力付加効率も低下してしまう。この現象はＦ
ＥＴ１の飽和電力が高くなるほど悪化し、さらに、周波
数が高くなるほど悪化する。
【０００５】本発明は上記の欠点を解決するもので、Ｆ
ＥＴのゲート電極、ドレイン電極の幅方向での中央部と
エッジ部の位相差を大幅に低減し、ＦＥＴ１部の最大有
能電力利得および電力付加効率を向上させることが可能
となり、高周波電力増幅器の小形化、低価格化が可能と
なる半導体の入出力構造を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記課題を解決するため
本発明は、金属キャリア上に誘電体基板と半導体チップ
が固定され、前記誘電体基板上にマイクロストリップ線
路が形成され、前記半導体チップの入出力電極と前記マ
イクロストリップ線路よりも幅広なマイクロストリップ
線路の入出力上部電極が複数の金属ワイヤで接続された
マイクロ波ＩＣ構造において、前記半導体チップの幅方
向のエッジ部から中央部になるに従い前記金属ワイヤの
長さが長くなることを特徴とする。
【０００７】また、金属キャリア上に誘電体基板と半導
体チップが固定され、前記誘電体基板上にマイクロスト
リップ線路が形成され、前記半導体チップの入出力電極
と前記マイクロストリップ線路よりも幅広なマイクロス
トリップ線路の入出力上部電極が複数の金属ワイヤで接
続されたマイクロ波ＩＣ構造において、前記入出力上部
電極の幅方向の前記マイクロストリップ線路に遠い部分
から近い部分になるに従い前記金属ワイヤの長さが長く
なることを特徴とする。
【０００８】また、金属キャリア上に誘電体基板と半導
体チップが固定され、前記誘電体基板上にマイクロスト
リップ線路が形成され、前記半導体チップの入出力電極
と前記マイクロストリップ線路よりも幅広なマイクロス
トリップ線路の入出力上部電極が複数の金属ワイヤで接
続されたマイクロ波ＩＣ構造において、前記入出力上部
電極の先端が複数の電極パターンに分割され、前記半導
体チップの幅方向のエッジ部から中央部になるに従い電
極パターンの特性インピーダンスが高くなることを特徴
とする。
【０００９】また、金属キャリア上に誘電体基板と半導
体チップが固定され、前記誘電体基板上にマイクロスト
リップ線路が形成され、前記半導体チップの入出力電極
と前記マイクロストリップ線路よりも幅広なマイクロス
トリップ線路の入出力上部電極が複数の金属ワイヤで接
続されたマイクロ波ＩＣ構造において、前記入出力上部
電極の先端が複数の電極パターンに分割され、前記入出
力上部電極の幅方向の前記マイクロストリップ線路に遠
い部分から近い部分になるに従い電極パターンの特性イ
ンピーダンスが高くなることを特徴とする。
【００１０】また、金属キャリア上に誘電体基板が固定
され、前記誘電体基板上に半導体チップが固定され、前
記誘電体基板上にマイクロストリップ線路が形成され、
前記半導体チップの入出力電極と前記マイクロストリッ
プ線路よりも幅広なマイクロストリップ線路の入出力上
部電極が複数の金属ワイヤで接続されたマイクロ波ＩＣ
構造において、前記半導体チップの幅方向のエッジ部か
ら中央部になるに従い前記金属ワイヤの長さが長くなる
ことを特徴とする。
【００１１】また、金属キャリア上に誘電体基板が固定
され、前記誘電体基板上に半導体チップが固定され、前
記誘電体基板上にマイクロストリップ線路が形成され、
前記半導体チップの入出力電極と前記マイクロストリッ
プ線路よりも幅広なマイクロストリップ線路の入出力上
部電極が複数の金属ワイヤで接続されたマイクロ波ＩＣ
構造において、前記入出力上部電極の幅方向の前記マイ
クロストリップ線路に遠い部分から近い部分になるに従
い前記金属ワイヤの長さが長くなることを特徴とする。
【００１２】また、金属キャリア上に誘電体基板が固定
され、前記誘電体基板上に半導体チップが固定され、前
記誘電体基板上にマイクロストリップ線路が形成され、
前記半導体チップの入出力電極と前記マイクロストリッ
プ線路よりも幅広なマイクロストリップ線路の入出力上
部電極が複数の金属ワイヤで接続されたマイクロ波ＩＣ
構造において、前記入出力上部電極の先端が複数の電極
パターンに分割され、前記半導体チップの幅方向のエッ
ジ部から中央部になるに従い電極パターンの特性インピ
ーダンスが高くなることを特徴とする。
【００１３】また、金属キャリア上に誘電体基板が固定
され、前記誘電体基板上に半導体チップが固定され、前
記誘電体基板上にマイクロストリップ線路が形成され、
前記半導体チップの入出力電極と前記マイクロストリッ
プ線路よりも幅広なマイクロストリップ線路の入出力上
部電極が複数の金属ワイヤで接続されたマイクロ波ＩＣ
構造において、前記入出力上部電極の先端が複数の電極
パターンに分割され、前記入出力上部電極の幅方向の前
記マイクロストリップ線路に遠い部分から近い部分にな
るに従い電極パターンの特性インピーダンスが高くなる
ことを特徴とする。
【００１４】また、マイクロストリップ線路の入出力上
部電極の半導体チップに対向する部分が半導体チップに
対して凹型形状のパターンであり、前記入出力上部電極
の半導体チップに対向する端から等距離の位置に金属ワ
イヤを接続することを特徴とする。
【００１５】また、入出力上部電極の先端を複数に分割
した電極パターンの幅を前記マイクロストリップ線路に
遠い部分から近い部分になるに従い狭くすることで電極
パターンの特性インピーダンスを変えることを特徴とす
る。
【００１６】また、誘電体基板上にマイクロストリップ
線路と半導体が形成され、前記半導体の入出力電極と前
記マイクロストリップ線路の入出力上部電極を複数に分
割した電極パターンで接続されたモノリシックマイクロ
波ＩＣ構造において、前記半導体の幅方向のエッジ部か
ら中央部になるに従い前記電極パターンの特性インピー
ダンスが高くなることを特徴とする
【００１７】
【発明の実施の形態】本発明の、半導体にＦＥＴを使用
した場合について実施の一形態の入出力接続構造を平面
図で図１に示す。
【００１８】金属キャリア６に誘電体基板５とＦＥＴ１
が固定され、マイクロストリップ線路の入出力上部電極
７とＦＥＴ１のゲート電極２、ドレイン電極３がそれぞ
れ金属ワイヤ４で接続されている。ここで、誘電体基板
５上の入出力上部電極７の幅は、金属ワイヤ４が接続さ
れる部分で大きく幅広になっている。
【００１９】また、入出力上部電極７の幅広部のＦＥＴ
１との対向部はＦＥＴ１に対して凹型状のパターンにな
っており、入出力上部電極７の幅広部のＦＥＴ１との対
向端とＦＥＴ１との距離はＦＥＴ１の幅方向のエッジ部
から中央部になるに従い長くなっている。そして、入出
力上部電極７と金属ワイヤ４の接続点Ｂは入出力上部電
極７の凹型状対向端から等距離の点とする。そのため、
金属ワイヤ４の長さはＦＥＴ１の幅方向のエッジ部から
中央部になるに従い長くなっている。
【００２０】従って、上記構成から誘電体基板５上の入
出力上部電極７の金属ワイヤ４が接続される部分では、
図１のＡ点からＢ点までの位相変化量は、ＦＥＴ１の幅
方向で中央部よりエッジ部の方が大きくなる。一方、金
属ワイヤ４の長さがエッジ部から中央部になるに従い長
くなっており、金属ワイヤ４部分による位相変化量はＦ
ＥＴ１の幅方向でエッジ部より中央部の方が大きくなる
ため、ＦＥＴ１のゲート電極２、ドレイン電極３の幅方
向でのエッジ部と中央部の位相差を大幅に低減できる。
【００２１】本発明者が行ったシミュレーションによる
と、例えば、誘電体基板５の基板厚を０．３８１ｍｍ、
比誘電率を９．８、誘電体基板５の入出力上部電極７の
特性インピーダンスを５０Ω、入出力上部電極７の金属
ワイヤ４が接続される部分の幅を１．８ｍｍとして、Ｆ
ＥＴ１に２Ｗ級を使用した場合、本構造の効果により、
周波数１４ＧＨｚ帯での最大有能電力利得は１．５ｄＢ
程度向上するという結果が得られた。
【００２２】なお、金属キャリア６を金属パッケージや
金属板付きセラミックパッケージ、あるいは、ＦＥＴ１
のゲート電極２、ドレイン電極３をバイポーラトランジ
スタのベース電極、コレクタ電極にそれぞれ置き換えて
も同様の効果があることはいうまでもない。
【００２３】図２に本発明の他の実施の形態を平面図で
示す。
【００２４】金属キャリア６に誘電体基板５とＦＥＴ１
が固定され、マイクロストリップ線路の入出力上部電極
７とＦＥＴ１のゲート電極２、ドレイン電極３がそれぞ
れ金属ワイヤ４で接続されている。ここで、誘電体基板
５上の入出力上部電極７の幅は、金属ワイヤ４が接続さ
れる部分で大きくなっている。そして、誘電体基板５上
の入出力上部電極７は、複数の電極パターン９に分割さ
れ、かつ、分割された電極パターンの幅はＦＥＴ１の幅
方向のエッジ部から中央部になるに従い小さくなってい
る。このため電極パターン９の特性インピーダンスは、
ＦＥＴ１の幅方向のエッジ部から中央部になるに従い高
くなっている。
【００２５】従って、上記構成から誘電体基板５上の入
出力上部電極７の電極パターン９はＦＥＴ１の幅方向で
中央部よりエッジ部の方が長くなるが特性インピーダン
スが低くなるため、ＦＥＴ１のゲート電極２、ドレイン
電極３の幅方向でのエッジ部と中央部の位相差を大幅に
低減できる。
【００２６】図３に本発明の他の実施の形態を平面図で
示す。
【００２７】金属キャリア６に誘電体基板５が固定さ
れ、誘電体基板５にＦＥＴ１が固定され、マイクロスト
リップ線路の入出力上部電極７とＦＥＴ１のゲート電極
２、ドレイン電極３がそれぞれ金属ワイヤ４で接続され
ている。ここで、誘電体基板５上の入出力上部電極７の
幅は、金属ワイヤ４が接続される部分で大きく、金属ワ
イヤ４の長さはＦＥＴ１の幅方向のエッジ部から中央部
になるに従い長くなっている。ＦＥＴ１直下の誘電体基
板５には、バイアホール中にタングステン等の金属を充
填した形の金属埋め込み形バイアホール８が形成されて
おり、金属キャリア６に接地する構造をとっている。
【００２８】従って上記構成から、誘電体基板５上の入
出力上部電極７の金属ワイヤ４が接続される部分では、
ＦＥＴ１の幅方向で中央部よりエッジ部の方が大きくな
る一方、金属ワイヤ４の長さがエッジ部から中央部にな
るに従い長くなっており、金属ワイヤ４部分による位相
変化量はＦＥＴ１の幅方向でエッジ部より中央部の方が
大きくなるため、ＦＥＴ１のゲート電極２、ドレイン電
極３の幅方向での位相差を大幅に低減できる。
【００２９】図４に本発明の他の実施の形態を平面図で
示す。
【００３０】金属キャリア６に誘電体基板５が固定さ
れ、誘電体基板５にＦＥＴ１が固定され、マイクロスト
リップ線路の入出力上部電極７とＦＥＴ１のゲート電極
２、ドレイン電極３がそれぞれ金属ワイヤ４で接続され
ている。ここで、誘電体基板５上の入出力上部電極７の
幅は、金属ワイヤ４が接続される部分で大きくなってい
る。そして、誘電体基板５上の入出力上部電極７は、複
数の電極パターン９に分割され、かつ、電極パターン９
の特性インピーダンスは、ＦＥＴ１の幅方向のエッジ部
から中央部になるに従い高くなっている。なお、ＦＥＴ
１直下の誘電体基板５には、バイアホール中にタングス
テン等の金属を充填した形の金属埋め込み形バイアホー
ル８が形成されており、金属キャリア６に接地する構造
をとっている。
【００３１】従って上記構成から、誘電体基板５上の入
出力上部電極７の電極パターン９はＦＥＴ１の幅方向で
エッジ部より中央部の方が短くなるが特性インピーダン
スが高くなるため、ＦＥＴ１のゲート電極２、ドレイン
電極３の幅方向でのエッジ部と中央部の位相差を大幅に
低減できる。
【００３２】図５に本発明の他の実施の形態を平面図で
示す。
【００３３】誘電体基板５にＦＥＴ１とマイクロストリ
ップ線路の入出力上部電極７が形成され、入出力上部電
極７がＦＥＴ１のゲート電極２、ドレイン電極３側で複
数の電極パターン９に分割されている。分割された電極
パターンの幅はＦＥＴ１の幅方向のエッジ部から中央部
になるに従い小さくなっている。このため電極パターン
９の特性インピーダンスは、ＦＥＴ１の幅方向のエッジ
部から中央部になるに従い高くなっている。
【００３４】さらに、電極パターン９はそれぞれ金属ワ
イヤを介さず直接ＦＥＴ１のゲート電極２、ドレイン電
極３に接続され、モノリシックマイクロ波ＩＣ構造を形
成している。
【００３５】従って上記構成から、誘電体基板５上の入
出力上部電極７の電極パターン９はＦＥＴ１の幅方向で
エッジ部より中央部の方が短くなるが特性インピーダン
スが高くなるため、ＦＥＴ１のゲート電極２、ドレイン
電極３の幅方向でのエッジ部と中央部の位相差を大幅に
低減できる。
【００３６】以上述べたように本発明によれば、ＦＥＴ
のゲート電極、ドレイン電極の幅方向での中央部とエッ
ジ部の位相差を大幅に低減し、ＦＥＴ部の最大有能電力
利得および電力付加効率を向上させることが可能とな
り、高周波電力増幅器の小形化、低価格化が可能となる
半導体の入出力接続構造を提供できる。
【００３７】
【発明の効果】本発明によれば、高性能で小形、低価格
の高周波電力増幅器を提供できる。
【図面の簡単な説明】
【図１】本発明を説明する平面図である。
【図２】本発明を説明する平面図である。
【図３】本発明を説明する平面図である。
【図４】本発明を説明する平面図である。
【図５】本発明を説明する平面図である。
【図６】従来例を説明する平面図である。
【符号の説明】
１…電力ＦＥＴ ２…電力ＦＥＴのゲート電極 ３…電力ＦＥＴのドレイン電極 ４…金属ワイヤ ５…誘電体基板 ６…金属キャリア ７…マイクロストリップ線路の入出力上部電極 ８…金属埋め込み形バイアホール ９…電極パターン
フロントページの続き (56)参考文献 特開 平４−365358（ＪＰ，Ａ) 特開 平５−299784（ＪＰ，Ａ) 特開 昭57−68057（ＪＰ，Ａ) 実開 平７−32952（ＪＰ，Ｕ) 実開 平６−15310（ＪＰ，Ｕ) 実開 平１−104046（ＪＰ，Ｕ) 実開 平１−160835（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H01L 23/12 H01L 23/48 H01L 23/50

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 金属キャリア上に誘電体基板と半導体チ
    ップが固定され、前記誘電体基板上にマイクロストリッ
    プ線路が形成され、前記半導体チップの入出力電極と前
    記マイクロストリップ線路よりも幅広なマイクロストリ
    ップ線路の入出力上部電極が複数の金属ワイヤで接続さ
    れたマイクロ波ＩＣ構造において、前記入出力上部電極
    の先端が複数の電極パターンに分割され、前記半導体チ
    ップの幅方向のエッジ部から中央部になるに従い電極パ
    ターンの特性インピーダンスが高くなることを特徴とす
    る半導体の入出力接続構造。
  2. 【請求項２】 金属キャリア上に誘電体基板と半導体チ
    ップが固定され、前記誘電体基板上にマイクロストリッ
    プ線路が形成され、前記半導体チップの入出力電極と前
    記マイクロストリップ線路よりも幅広なマイクロストリ
    ップ線路の入出力上部電極が複数の金属ワイヤで接続さ
    れたマイクロ波ＩＣ構造において、前記入出力上部電極
    の先端が複数の電極パターンに分割され、前記入出力上
    部電極の幅方向の前記マイクロストリップ線路に遠い部
    分から近い部分になるに従い電極パターンの特性インピ
    ーダンスが高くなることを特徴とする半導体の入出力接
    続構造。
  3. 【請求項３】 金属キャリア上に誘電体基板が固定さ
    れ、前記誘電体基板上に半導体チップが固定され、前記
    誘電体基板上にマイクロストリップ線路が形成され、前
    記半導体チップの入出力電極と前記マイクロストリップ
    線路よりも幅広なマイクロストリップ線路の入出力上部
    電極が複数の金属ワイヤで接続されたマイクロ波ＩＣ構
    造において、前記入出力上部電極の先端が複数の電極パ
    ターンに分割され、前記半導体チップの幅方向のエッジ
    部から中央部になるに従い電極パターンの特性インピー
    ダンスが高くなることを特徴とする半導体の入出力接続
    構造。
  4. 【請求項４】 金属キャリア上に誘電体基板が固定さ
    れ、前記誘電体基板上に半導体チップが固定され、前記
    誘電体基板上にマイクロストリップ線路が形成され、前
    記半導体チップの入出力電極と前記マイクロストリップ
    線路よりも幅広なマイクロストリップ線路の入出力上部
    電極が複数の金属ワイヤで接続されたマイクロ波ＩＣ構
    造において、前記入出力上部電極の先端が複数の電極パ
    ターンに分 割され、前記入出力上部電極の幅方向の前記
    マイクロストリップ線路に遠い部分から近い部分になる
    に従い電極パターンの特性インピーダンスが高くなるこ
    とを特徴とする半導体の入出力接続構造。
  5. 【請求項５】 入出力上部電極の先端を複数に分割した
    電極パターンの幅を前記マイクロストリップ線路に遠い
    部分から近い部分になるに従い狭くすることで電極パタ
    ーンの特性インピーダンスを変えることを特徴とする請
    求項１乃至請求項４のいずれか１つに記載の半導体の入
    出力接続構造。
  6. 【請求項６】 誘電体基板上にマイクロストリップ線路
    と半導体が形成され、前記半導体の入出力電極と前記マ
    イクロストリップ線路の入出力上部電極を複数に分割し
    た電極パターンで接続されたモノリシックマイクロ波Ｉ
    Ｃ構造において、前記半導体の幅方向のエッジ部から中
    央部になるに従い前記電極パターンの特性インピーダン
    スが高くなることを特徴とする半導体の入出力接続構
    造。
JP02753597A 1997-02-12 1997-02-12 半導体の入出力接続構造 Expired - Fee Related JP3364404B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP02753597A JP3364404B2 (ja) 1997-02-12 1997-02-12 半導体の入出力接続構造
KR1019980003794A KR100300235B1 (ko) 1997-02-12 1998-02-10 반도체의입출력접속구조
US09/022,123 US6023080A (en) 1997-02-12 1998-02-11 Input/output connection structure of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02753597A JP3364404B2 (ja) 1997-02-12 1997-02-12 半導体の入出力接続構造

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2002270255A Division JP2003158407A (ja) 2002-09-17 2002-09-17 半導体の入出力接続構造

Publications (2)

Publication Number Publication Date
JPH10223674A JPH10223674A (ja) 1998-08-21
JP3364404B2 true JP3364404B2 (ja) 2003-01-08

Family

ID=12223806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02753597A Expired - Fee Related JP3364404B2 (ja) 1997-02-12 1997-02-12 半導体の入出力接続構造

Country Status (3)

Country Link
US (1) US6023080A (ja)
JP (1) JP3364404B2 (ja)
KR (1) KR100300235B1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297700B1 (en) * 2000-02-18 2001-10-02 Ultrarf, Inc. RF power transistor having cascaded cells with phase matching between cells
US6529081B1 (en) 2000-06-08 2003-03-04 Zeta, Division Of Sierra Tech Inc. Method of operating a solid state power amplifying device
WO2002005342A1 (en) * 2000-07-06 2002-01-17 Zeta, A Division Of Sierratech, Inc. A solid state power amplifying device
US6424223B1 (en) * 2001-01-19 2002-07-23 Eic Corporation MMIC power amplifier with wirebond output matching circuit
US7122884B2 (en) * 2002-04-16 2006-10-17 Fairchild Semiconductor Corporation Robust leaded molded packages and methods for forming the same
KR100779168B1 (ko) * 2006-12-07 2007-11-26 한국전자통신연구원 밀리미터파 대역용 신호 전송로
US20100013559A1 (en) * 2007-02-02 2010-01-21 Max Lee B High frequency amplifying device
US8098201B2 (en) * 2007-11-29 2012-01-17 Electronics & Telecommunications Research Institute Radio frequency identification tag and radio frequency identification tag antenna
JP2010135722A (ja) 2008-11-05 2010-06-17 Toshiba Corp 半導体装置
US8431973B2 (en) * 2008-12-10 2013-04-30 Kabushiki Kaisha Toshiba High frequency semiconductor device
GB201105912D0 (en) * 2011-04-07 2011-05-18 Diamond Microwave Devices Ltd Improved matching techniques for power transistors
GB201323159D0 (en) * 2013-12-31 2014-02-12 Diamond Microwave Devices Ltd Improved matching techniques for wide-bandgap power transistors
US9401682B2 (en) * 2014-04-17 2016-07-26 Freescale Semiconductor, Inc. Structure for a radio frequency power amplifier module within a radio frequency power amplifier package
JP6569417B2 (ja) * 2015-09-16 2019-09-04 三菱電機株式会社 増幅器
JP6665759B2 (ja) * 2016-11-10 2020-03-13 三菱電機株式会社 高周波回路
KR20190138829A (ko) 2017-05-17 2019-12-16 미쓰비시덴키 가부시키가이샤 증폭기

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3387190A (en) * 1965-08-19 1968-06-04 Itt High frequency power transistor having electrodes forming transmission lines
US3753056A (en) * 1971-03-22 1973-08-14 Texas Instruments Inc Microwave semiconductor device
JPS62292007A (ja) * 1986-06-11 1987-12-18 Nec Corp 高周波増幅器
JPS6482552A (en) * 1987-09-24 1989-03-28 Mitsubishi Electric Corp Semiconductor device
US4996582A (en) * 1988-09-14 1991-02-26 Mitsubishi Denki Kabushiki Kaisha Field effect transistor for microstrip mounting and microstrip-mounted transistor assembly
JPH0425036A (ja) * 1990-05-16 1992-01-28 Mitsubishi Electric Corp マイクロ波半導体装置
JPH0513631A (ja) * 1991-06-28 1993-01-22 Matsushita Electron Corp 高出力半導体素子
JP2864841B2 (ja) * 1992-02-04 1999-03-08 三菱電機株式会社 高周波高出力トランジスタ
US5422615A (en) * 1992-09-14 1995-06-06 Hitachi, Ltd. High frequency circuit device
JPH07240482A (ja) * 1994-03-02 1995-09-12 Sharp Corp 樹脂封止型半導体素子
JPH07321140A (ja) * 1994-05-19 1995-12-08 Toshiba Corp 半導体装置
KR100197187B1 (ko) * 1995-04-05 1999-06-15 모리 가즈히로 고주파전력 증폭회로장치

Also Published As

Publication number Publication date
JPH10223674A (ja) 1998-08-21
KR19980071219A (ko) 1998-10-26
US6023080A (en) 2000-02-08
KR100300235B1 (ko) 2001-09-06

Similar Documents

Publication Publication Date Title
JP3364404B2 (ja) 半導体の入出力接続構造
US5760650A (en) Coplanar waveguide amplifier
US20040145034A1 (en) Semiconductor device
JP2004260364A (ja) 半導体装置及び高出力電力増幅装置並びにパソコンカード
US6081006A (en) Reduced size field effect transistor
JPH0514069A (ja) 高出力電界効果トランジスタ増幅器
JP2003158407A (ja) 半導体の入出力接続構造
JP4496176B2 (ja) 半導体の入出力接続構造
JPH0615310U (ja) 高周波回路基板
JP2737874B2 (ja) 半導体線路変換装置
JP2576773B2 (ja) マルチフィンガー型電界効果トランジスタ
JP2868939B2 (ja) マイクロ波増幅器
EP4195260A2 (en) Transistor with odd-mode oscillation stabilization circuit
JPH07226489A (ja) マイクロ波半導体装置
JP2001244710A (ja) 高周波装置及びこれを使用した移動無線器
US5635759A (en) Semiconductor device for mounting high-frequency element
JPH08172306A (ja) 高周波装置及びこれを使用した移動無線器
JPH054281Y2 (ja)
JP3096046B2 (ja) マイクロ波半導体装置
JPH0817291B2 (ja) マイクロ波回路
JP2002043812A (ja) 高周波装置及びこれを使用した移動無線器
JPH10200312A (ja) マイクロ波集積回路
JPS6211018Y2 (ja)
JP2570638B2 (ja) 半導体用パッケージ
JPS61133702A (ja) マイクロ波回路のインピ−ダンス調整方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081025

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081025

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091025

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101025

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111025

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111025

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121025

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131025

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees