KR19980071219A - 반도체의 입출력 접속 구조 - Google Patents

반도체의 입출력 접속 구조 Download PDF

Info

Publication number
KR19980071219A
KR19980071219A KR1019980003794A KR19980003794A KR19980071219A KR 19980071219 A KR19980071219 A KR 19980071219A KR 1019980003794 A KR1019980003794 A KR 1019980003794A KR 19980003794 A KR19980003794 A KR 19980003794A KR 19980071219 A KR19980071219 A KR 19980071219A
Authority
KR
South Korea
Prior art keywords
input
electrode
upper electrode
output upper
semiconductor chip
Prior art date
Application number
KR1019980003794A
Other languages
English (en)
Other versions
KR100300235B1 (ko
Inventor
하루오 코지마
Original Assignee
니시무로 타이조
가부시기가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이조, 가부시기가이샤 도시바 filed Critical 니시무로 타이조
Publication of KR19980071219A publication Critical patent/KR19980071219A/ko
Application granted granted Critical
Publication of KR100300235B1 publication Critical patent/KR100300235B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4801—Structure
    • H01L2224/48011—Length
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microwave Amplifiers (AREA)
  • Wire Bonding (AREA)

Abstract

전계 효과 트랜지스터(FET)의 게이트 전극, 드레인 전극의 폭방향에서의 중앙부와 에지부의 위상차가 커지고, 최대 유효 전력 이득이 저하됨과 동시에, 전력 부가 효율도 저하되는 결점을 해결하는 것으로, 금속 캐리어(6)상의 유전체 기판(5)에 FET(1)가 고정되고, 이 유전체 기판(5)상에 마이크로 스트립 선로가 형성되며, FET(1)의 게이트 전극(2), 드레인 전극(3)과 마이크로 스트립 선로보다도 폭이 넓은 마이크로 스트립 선로의 입출력 상부 전극(7)이 복수의 금속 와이어(4)로 접속되고, FET(1)의 폭방향의 에지부에서 중앙부로 근접함에 따라서 금속 와이어(4)의 길이를 길게 한 반도체의 입출력 접속 구조이다.

Description

반도체의 입출력 접속 구조
본 발명은 반도체의 입출력 접속 구조에 관한 것으로, 특히 마이크로파 반도체의 입출력 접속 구조에 관한 것이다. 본 발명은 예컨대 패키지가 들어 있는 내부 정합형 전계 효과 트랜지스터(이하, FET라 칭한다.) 등의 반도체의 입출력 접속 구조에 적합하다.
종래의 반도체 칩으로서, 전력 FET 칩을 사용한 경우의 반도체 칩 입출력 접속 구조를 도6에 도시한다. 금속 캐리어(6)에 유전체 기판(5)과 FET(1)가 고정되고, 마이크로 스트립 선로의 입출력 상부 전극(7)과 FET(1)의 게이트 전극(2), 드레인 전극(3)이 각각 금속 와이어로 접속되어 있다. 여기서 유전체 기판(5)의 입출력 상부 전극(7)의 특성 임피던스를 원하는 특성 임피던스로 설정하면, 입출력 상부 전극(7)의 폭과, 유전체 기판(5)의 비유전율과 기판 두께가 결정되고, 한쪽 FET(1)의 칩폭은 거의 FEF(1)의 포화 전력으로 결정되어 있다.
그 때문에, 유전체 기판(5)의 입출력 상부 전극(7)의 폭과 FET(1)의 칩폭은 일치하지 않는 경우가 많고, FET(1)의 포화 전력이 높아지면 FET(1)의 칩폭이 유전체 기판(5)의 입출력 상부 전극(7)의 폭보다 커진다. 따라서, 통상 입출력 상부 전극(7)의 폭은 도6에 도시된 바와 같이, 금속 와이어(4)가 접속되는 부분이 커지고 있다. 또, 금속 와이어(4)가 접속되는 부분의 폭을 크게하지 않는 경우는, FET(1)의 폭방향의 중앙부보다 에지부의 금속 와이어(4)를 길게 할 필요가 있다.
종래의 반도체 입출력 구조에서는 입출력 상부 전극(7)의 폭은 금속 와이어(4)가 접속되는 부분에서 커지고 있기 때문에, 도6의 A점에서 B점까지의 위상 변화량은 FET(1)의 폭방향에서 중앙부보다도 에지부의 쪽이 커지게 된다.
그 결과, FET(1)의 게이트 전극(2), 드레인 전극(3)의 폭방향의 중앙부와 에지부에서 위상차가 생겨, FET(1)의 최대 유효 전력 이득이 저하되고, 전력 부가 효율도 저하되게 된다. 이 현상은 FET(1)의 포화 전력이 높아질수록 악화되고, 나아가서는 주파수가 높아질수록 악화된다.
본 발명은 상기의 결점을 해결하는 것으로, FET의 게이트 전극, 드레인 전극의 폭방향에서의 중앙부와 에지부의 위상차를 대폭 감소하고, FET(1)의 최대 유효 전력 이득 및 전력 부가 효율을 향상시킬 수 있으며, 고주파 전력 증폭기의 소형화·저가격화가 가능하게 되는 마이크로파 반도체의 입출력 구조를 제공하는 것을 목적으로 한다.
도1은 본 발명의 실시예를 설명하는 평면도.
도2는 본 발명의 다른 실시예를 설명하는 평면도.
도3은 본 발명의 다른 실시예를 설명하는 평면도.
도4는 본 발명의 다른 실시예를 설명하는 평면도.
도5는 본 발명의 다른 실시예를 설명하는 평면도.
도6은 종래예를 설명하는 평면도.
도면의 주요 부분에 대한 부호의 설명
1: 전계 효과 트랜지스터(FET)
2: 게이트 전극
3: 드레인 전극
4: 금속 와이어
5: 유전체 기판
6: 금속 캐리어
7: 입출력 상부 전극
상기 과제를 해결하기 위해서, 본 발명은 금속 캐리어상에 유전체 기판과 반도체 칩이 고정되고, 상기 유전체 기판상에 마이크로 스트립 선로가 형성되며, 상기 반도체 칩의 입출력 전극과 상기 마이크로 스트립 선로보다도 폭이 넓은 마이크로 스트립 선로의 입출력 상부 전극이 복수의 금속 와이어로 접속된 마이크로파 집적 회로(이하 IC라고 한다.) 구조에 있어서, 상기 반도체 칩의 폭방향의 에지부에서 중앙부로 근접함에 따라서 상기 금속 와이어의 길이가 길어지는 것을 특징으로 한다.
또한, 입출력 상부 전극의 폭방향의 상기 마이크로 스트립 선로로부터 먼 부분에서 가까운 부분으로 근접함에 따라서 상기 금속 와이어의 길이가 길어지는 것을 특징으로 한다.
또한, 금속 캐리어상에 유전체 기판과 반도체 칩이 고정되고, 상기 유전체 기판상에 마이크로 스트립 선로가 형성되며, 상기 반도체 칩의 입출력 전극과 상기 마이크로 스트립 선로보다도 폭이 넓은 마이크로 스트립 선로의 입출력 상부 전극이 복수의 금속 와이어로 접속된 마이크로파 IC 구조에 있어서, 상기 입출력 상부 전극의 선단이 복수의 전극 패턴으로 분할되고, 상기 반도체 칩의 폭방향의 에지부에서 중앙부로 근접함에 따라서 전극 패턴의 특성 임피던스가 높아지는 것을 특징으로 한다.
입출력 상부 전극의 선단이 복수의 전극 패턴으로 분할되고, 상기 입출력 상부 전극의 폭방향의 상기 마이크로 스트립 선로로부터 먼 부분에서 가까운 부분으로 근접함에 따라서 전극 패턴의 특성 임피던스가 높아지는 것을 특징으로 한다.
또한, 금속 캐리어상에 유전체 기판이 고정되고, 상기 유전체 기판상에 반도체 칩이 고정되며, 상기 유전체 기판상에 마이크로 스트립 선로가 형성되고, 상기 반도체 칩의 입출력 전극과 상기 마이크로 스트립 선로보다도 폭이 넓은 마이크로 스트립 선로의 입출력 상부 전극이 복수의 금속 와이어로 접속된 마이크로파 IC 구조에 있어서, 상기 반도체 칩의 폭방향의 에지부에서 중앙부로 근접함에 따라서 상기 금속 와이어의 길이가 길어지는 것을 특징으로 한다.
또한, 입출력 상부 전극의 폭방향의 상기 마이크로 스트립 선로로부터 먼 부분에서 가까운 부분으로 근접함에 따라서 상기 금속 와이어의 길이가 길어지는 것을 특징으로 한다.
또한, 금속 캐리어상에 유전체 기판이 고정되고, 상기 유전체 기판상에 반도체 칩이 고정되며, 상기 유전체 기판상에 마이크로 스트립 선로가 형성되고, 상기 반도체 칩의 입출력 전극과 상기 마이크로 스트립 선로보다도 폭이 넓은 마이크로 스트립 선로의 입출력 상부 전극이 복수의 금속 와이어로 접속된 마이크로파 IC 구조에 있어서, 상기 입출력 상부 전극의 선단이 복수의 전극 패턴으로 분할되고, 상기 반도체 칩의 폭방향의 에지부에서 중앙부로 근접함에 따라서 전극 패턴의 특성 임피던스가 높아지는 것을 특징으로 한다.
입출력 상부 전극의 선단이 복수의 전극 패턴으로 분할되고, 상기 입출력 상부 전극의 폭방향의 상기 마이크로 스트립 선로로부터 먼 부분에서 가까운 부분으로 근접함에 따라서 전극 패턴의 특성 임피던스가 높아지는 것을 특징으로 한다.
또한, 마이크로 스트립 선로의 입출력 상부 전극의 반도체 칩에 대향하는 부분이 반도체 칩에 대하여 오목 형상의 패턴이고, 상기 입출력 상부 전극의 반도체 칩에 대향하는 단부로부터 등거리의 위치에 금속 와이어를 접속하는 것을 특징으로 한다.
또한, 입출력 상부 전극의 선단을 복수로 분할한 상기 마이크로 스트립 선로로부터 먼 부분에서 가까운 부분이 됨에 따라서 전극 패턴의 폭을 좁게 함으로써 전극 패턴의 특성 임피던스를 변경시키는 것을 특징으로 한다.
또한, 유전체 기판상에 마이크로 스트립 선로와 반도체가 형성되고, 상기 반도체의 입출력 전극과 상기 마이크로 스트립 선로의 입출력 상부 전극을 복수로 분할한 전극 패턴으로 접속된 모놀리식 마이크로파 IC 구조에 있어서, 상기 반도체의 폭방향의 에지부에서 중앙부로 근접함에 따라서 상기 전극 패턴의 특성 임피던스가 높아지는 것을 특징으로 한다.
본 발명의 입출력 접속 구조를, 반도체로서 전계 효과 트랜지스터(FET)를 사용한 경우의 일실시 형태를 도1의 평면도를 이용하여 설명한다.
금속 캐리어(6)에 유전체 기판(5)과 FET(1)가 고정되고, 마이크로 스트립 선로의 입출력 상부 전극(7)과 FET(1)의 게이트 전극(2), 드레인 전극(3)이 각각 금속 와이어(4)로 접속되어 있다. 여기서, 유전체 기판(5)상의 입출력 상부 전극(7)의 폭은 금속 와이어(4)가 접속되는 부분에서 크게 넓어지게 되어 있다.
또한, 입출력 상부 전극(7)의 광폭부의 FET(1)와의 대향부는 FET(1)에 대하여 오목 형상의 패턴으로 되어 있고, 입출력 상부 전극(7)의 광폭부의 FET(1)와의 대향부 단부와 FET(1)와의 거리는 FET(1)의 폭방향의 에지부에서 중앙부로 근접함에 따라서 길어지고 있다. 그리고, 입출력 상부 전극(7)과 금속 와이어(4)의 접속점 B는 입출력 상부 전극(7)의 오목 형상 대향단으로부터 등거리의 점이다. 그 때문에, 금속 와이어(4)의 길이는 FET(1)의 폭방향의 에지부에서 중앙부로 근접함에 따라서 길어지고 있다.
따라서, 상기 구성으로부터 유전체 기판(5)상의 입출력 상부 전극(7)의 금속 와이어(4)가 접속되는 부분에서 도1의 A점에서 B점까지의 위상 변화량은 FET(1)의 폭방향에서 중앙부보다 에지부의 쪽이 커진다. 한편, 금속 와이어(4)의 길이가 에지부에서 중앙부로 근접함에 따라서 길어지고 있고, 금속 와이어(4)의 부분에 의한 위상 변화량은 FET(1)의 폭방향에서 에지부보다 중앙부의 쪽이 커진다.
이 때문에, FET(1)의 게이트 전극(2)·드레인 전극(3)의 폭방향에서의 에지부와 중앙부와의 위상차를 대폭 감소시킬 수 있다.
본 발명자가 행한 시뮬레이션에서는 예컨대, 유전체 기판(5)의 기판 두께를 0.381mm, 비유전율 9.8, 유전체 기판(5)의 입출력 상부 전극(7)의 특성 임피던스를 50옴(ohm), 입출력 상부 전극(7)의 금속 와이어(4)가 접속되는 부분의 폭을 1.8mm로 하여, FET(1)에 2와트(W)급을 사용했을 경우, 본 발명 구조의 효과에 의해, 주파수 14GHz대에서의 최대 유효 전력 이득은 1.5dB 정도 향상되는 결과를 얻을 수 있다.
또, 금속 캐리어(6)를 금속 패키지나 금속판 부착 세라믹 패키지 또는 FET(1)의 게이트 전극(2), 드레인 전극(3)을 바이폴라 트랜지스터의 베이스 전극, 콜렉터 전극으로 각각 대체하여도 당연히, 본 발명으로서의 동일한 효과를 얻을 수 있다.
도2에 본 발명의 다른 실시 형태를 도시한다.
금속 캐리어(6)에 유전체 기판(5)과 FET(1)가 고정되고, 마이크로 스트립 선로의 입출력 상부 전극(7)과 FET(1)의 게이트 전극(2), 드레인 전극(3)이 각각 금속 와이어(4)로 접속되어 있다.
여기서, 유전체 기판(5)상의 입출력 상부 전극(7)의 폭은 금속 와이어(4)가 접속되는 부분에서 커지고 있다. 그리고, 유전체 기판(5)상의 입출력 상부 전극(7)은 복수의 전극 패턴(9)으로 분할되거나 또한 분할된 전극 패턴의 폭은 FET(1)의 폭방향의 에지부에서 중앙부로 근접함에 따라서 작아지고 있다. 이 때문에 전극 패턴(9)의 특성 임피던스는 FET(1)의 폭방향의 에지부에서 중앙부로 근접함에 따라서 높아지고 있다.
따라서, 상기 구성으로부터 유전체 기판(5)상의 입출력 상부 전극(7)의 전극 패턴(9)은 FET(1)의 폭방향에서 중앙부보다 에지부의 쪽이 길어지지만, 특성 임피던스가 낮아지기 때문에, FET(1)의 게이트 전극(2), 드레인 전극(3)의 폭방향에서의 에지부와 중앙부의 위상차를 대폭 감소시킬 수 있다.
도3에 본 발명의 다른 실시 형태를 평면도로 도시한다.
금속 캐리어(6)에 유전체 기판(5)이 고정되고, 유전체 기판(5)에 FET(1)가 고정되며, 마이크로 스트립 선로의 입출력 상부 전극(7)과 FET(1)의 게이트 전극(2), 드레인 전극(3)이 각각 금속 와이어(4)로 접속되어 있다.
여기서, 유전체 기판(5)상의 입출력 상부 전극(7)의 폭은 금속 와이어(4)가 접속되는 부분에서 커지고, 금속 와이어(4)의 길이는 FET(1)의 폭방향의 에지부에서 중앙부로 근접함에 따라서 길어지고 있다. FET(1)의 바로 아래의 유전체 기판(5)에는 바이어(via) 홀속에 텅스텐 등의 금속을 충전한 형태의 금속 매립형 바이어 홀(8)이 형성되어 있고, 금속 캐리어(6)에 접지하는 구조를 취하고 있다.
따라서 상기 구성으로부터 유전체 기판(5)상의 입출력 상부 전극(7)의 금속 와이어(4)가 접속되는 부분에서는 FET(1)의 폭방향에서 중앙부보다 에지부의 쪽이 커지는 한편, 금속 와이어(4)의 길이가 에지부에서 중앙부가 됨에 따라서 길어지고 있고, 금속 와이어 부분(4)에 의한 위상 변화량은 FET(1)의 폭방향에서 에지부보다 중앙부의 쪽이 커진다. 이 때문에, FET(1)의 게이트 전극(2), 드레인 전극(3)의 폭방향에서 위상차를 대폭 감소시킬 수 있다.
도4에 본 발명의 다른 실시 형태를 평면도로 도시한다.
금속 캐리어(6)에 유전체 기판(5)이 고정되고, 유전체 기판(5)에 FET(1)가 고정되며, 마이크로 스트립 선로의 입출력 상부 전극(7)과 FET(1)의 게이트 전극(2), 드레인 전극(3)이 각각 금속 와이어(4)로 접속되어 있다. 여기서, 유전체 기판(5)상의 입출력 상부 전극(7)의 폭은 금속 와이어(4)가 접속되는 부분에서 커지고 있다. 그리고, 유전체 기판(5)상의 입출력 상부 전극(7)은 복수의 전극 패턴(9)으로 분할되고, 또한, 전극 패턴(9)의 특성 임피던스는 FET(1)의 폭방향의 에지부에서 중앙부로에 근접함에 따라서 높아지고 있다. 또, FET(1)의 바로 아래의 유전체 기판(5)에는 바이어 홀속에 텅스텐 등의 금속을 충전한 형태의 금속 매립형 바이어 홀(8)이 형성되어 있고, 금속 캐리어(6)에 접지하는 구조를 취하고 있다.
따라서 상기 구성으로부터 유전체 기판(5)상의 입출력 상부 전극(7)의 전극 패턴(9)은 FET(1)의 폭방향에서 에지부보다 중앙부의 쪽이 짧아지지만, 특성 임피던스가 높아지기 때문에, FET(1)의 게이트 전극(2), 드레인 전극(3)의 폭방향에서의 에지부와 중앙부와의 위상차를 대폭 감소시킬 수 있다.
도5에 본 발명의 다른 실시 형태를 평면도로 도시한다.
유전체 기판(5)에 FET(1)와 마이크로 스트립 선로의 입출력 상부 전극(7)이 형성되고, 입출력 상부 전극(7)이 FET(1)의 게이트 전극(2), 드레인 전극(3)측에서 복수의 전극 패턴(9)으로 분할되어 있다. 분할된 전극 패턴의 폭은 FET(1)의 폭방향의 에지부에서 중앙부가 됨에 따라 작아지고 있다. 이 때문에 전극 패턴(9)의 특성 임피던스는 FET(1)의 폭방향의 에지부에서 중앙부가 됨에 따라 높아지고 있다.
더욱이, 전극 패턴(9)은 각각 금속 와이어를 통하지 않고서 직접 FET(1)의 게이트 전극(2), 드레인 전극(3)에 접속되며, 모놀리식 마이크로파 집적 회로 구조를 형성하고 있다.
따라서 상기 구성으로부터 유전체 기판(5)상의 입출력 상부 전극(7)의 전극 패턴(9)은 FET(1)의 폭방향에서 에지부보다 중앙부의 쪽이 짧아지지만, 특성 임피던스가 높아지기 때문에, FET(1)의 게이트 전극(2), 드레인 전극(3)의 폭방향에서의 에지부와 중앙부의 위상차를 대폭 감소시킬 수 있다.
이상 기술한 바와 같이, 본 발명에 따르면, FET의 게이트 전극, 드레인 전극의 폭방향에서의 중앙부와 에지부의 위상차를 대폭 감소하고, FET부의 최대 유효 전력 이득 및 전력 부가 효율을 향상시킬 수 있으며, 고주파 전력 증폭기의 소형화, 저가격화가 가능해지는 반도체의 입출력 접속 구조를 제공할 수 있다.
본 발명의 반도체 입출력 접속 구조에 따르면, 전계 효과 트랜지스터의 최대 유효 전력 이득 및 전력 부가 효율을 향상시킬 수 있고, 고성능이고 소형, 저가격인 고주파 전력 증폭기를 제공할 수 있다.

Claims (14)

  1. 금속 캐리어상에 유전체 기판과 반도체 칩이 고정되고, 상기 유전체 기판상에 마이크로 스트립 선로가 형성되며, 상기 반도체 칩의 입출력 전극과 상기 마이크로 스트립 선로보다도 폭이 넓은 마이크로 스트립 선로의 입출력 상부 전극이 복수의 금속 와이어로 접속된 마이크로파 집적 회로 구조에 있어서, 상기 반도체 칩의 폭방향의 에지부에서 중앙부로 근접함에 따라서 상기 금속 와이어의 길이가 길어지는 것을 특징으로 하는 반도체의 입출력 접속 구조.
  2. 제1항에 있어서, 입출력 상부 전극의 폭방향의 상기 마이크로 스트립 선로로부터 먼 부분에서 가까운 부분으로 근접함에 따라서 상기 금속 와이어의 길이가 길어지는 것을 특징으로 하는 반도체의 입출력 접속 구조.
  3. 금속 캐리어상에 유전체 기판과 반도체 칩이 고정되고, 상기 유전체 기판상에 마이크로 스트립 선로가 형성되며, 상기 반도체 칩의 입출력 전극과 상기 마이크로 스트립 선로보다도 폭이 넓은 마이크로 스트립 선로의 입출력 상부 전극이 복수의 금속 와이어로 접속된 마이크로파 집적 회로 구조에 있어서, 상기 입출력 상부 전극의 선단이 복수의 전극 패턴으로 분할되고, 상기 반도체 칩의 폭방향의 에지부에서 중앙부로 근접함에 따라서 전극 패턴의 특성 임피던스가 높아지는 것을 특징으로 하는 반도체의 입출력 접속 구조.
  4. 제3항에 있어서, 입출력 상부 전극의 선단이 복수의 전극 패턴으로 분할되고, 상기 입출력 상부 전극의 폭방향의 상기 마이크로 스트립 선로로부터 먼 부분에서 가까운 부분으로 근접함에 따라서 전극 패턴의 특성 임피던스가 높아지는 것을 특징으로 하는 반도체의 입출력 접속 구조.
  5. 금속 캐리어상에 유전체 기판이 고정되고, 상기 유전체 기판상에 반도체 칩이 고정되며, 상기 유전체 기판상에 마이크로 스트립 선로가 형성되고, 상기 반도체 칩의 입출력 전극과 상기 마이크로 스트립 선로보다도 폭이 넓은 마이크로 스트립 선로의 입출력 상부 전극이 복수의 금속 와이어로 접속된 마이크로파 집적 회로 구조에 있어서, 상기 반도체 칩의 폭방향의 에지부에서 중앙부로 근접함에 따라서 상기 금속 와이어의 길이가 길어지는 것을 특징으로 하는 반도체의 입출력 접속 구조.
  6. 제5항에 있어서, 입출력 상부 전극의 폭방향의 상기 마이크로 스트립 선로로부터 먼 부분에서 가까운 부분으로 근접함에 따라서 상기 금속 와이어의 길이가 길어지는 것을 특징으로 하는 반도체의 입출력 접속 구조.
  7. 금속 캐리어상에 유전체 기판이 고정되고, 상기 유전체 기판상에 반도체 칩이 고정되며, 상기 유전체 기판상에 마이크로 스트립 선로가 형성되고, 상기 반도체 칩의 입출력 전극과 상기 마이크로 스트립 선로보다도 폭이 넓은 마이크로 스트립 선로의 입출력 상부 전극이 복수의 금속 와이어로 접속된 마이크로파 집적 회로 구조에 있어서, 상기 입출력 상부 전극의 선단이 복수의 전극 패턴으로 분할되고, 상기 반도체 칩의 폭방향의 에지부에서 중앙부로 근접함에 따라서 전극 패턴의 특성 임피던스가 높아지는 것을 특징으로 하는 반도체의 입출력 접속 구조.
  8. 제7항에 있어서, 입출력 상부 전극의 선단이 복수의 전극 패턴으로 분할되고, 상기 입출력 상부 전극의 폭방향의 상기 마이크로 스트립 선로로부터 먼 부분에서 가까운 부분으로 근접함에 따라서 전극 패턴의 특성 임피던스가 높아지는 것을 특징으로 하는 반도체의 입출력 접속 구조.
  9. 유전체 기판상에 마이크로 스트립 선로와 반도체가 형성되고, 상기 반도체의 입출력 전극과 상기 마이크로 스트립 선로의 입출력 상부 전극을 복수로 분할한 전극 패턴으로 접속된 모놀리식 마이크로파 집적 회로 구조에 있어서, 상기 반도체의 폭방향의 에지부에서 중앙부로 근접함에 따라서 상기 전극 패턴의 특성 임피던스가 높아지는 것을 특징으로 하는 반도체의 입출력 구조.
  10. 제2항에 있어서, 마이크로 스트립 선로의 입출력 상부 전극의 반도체 칩에 대향하는 부분이 반도체 칩에 대하여 오목 형상의 패턴이고, 상기 입출력 상부 전극의 반도체 칩에 대향하는 단부로부터 등거리의 위치에 금속 와이어를 접속하는 것을 특징으로 하는 반도체의 입출력 접속 구조.
  11. 제6항에 있어서, 마이크로 스트립 선로의 입출력 상부 전극의 반도체 칩에 대향하는 부분이 반도체 칩에 대하여 오목 형상의 패턴이고, 상기 입출력 상부 전극의 반도체 칩에 대향하는 단부로부터 등거리의 위치에 금속 와이어를 접속하는 것을 특징으로 하는 반도체의 입출력 접속 구조.
  12. 제4항에 있어서, 입출력 상부 전극의 선단을 복수로 분할한 전극 패턴의 폭을 상기 마이크로 스트립 선로로부터 먼 부분에서 가까운 부분이 됨에 따라서 좁게 함으로써 전극 패턴의 특성 임피던스를 변경시키는 것을 특징으로 하는 반도체의 입출력 구조.
  13. 제8항에 있어서, 입출력 상부 전극의 선단을 복수로 분할한 전극 패턴의 폭을 상기 마이크로 스트립 선로로부터 먼 부분에서 가까운 부분이 됨에 따라서 좁게 함으로써 전극 패턴의 특성 임피던스를 변경시키는 것을 특징으로 하는 반도체의 입출력 구조.
  14. 제9항에 있어서, 입출력 상부 전극의 선단을 복수로 분할한 전극 패턴의 폭을 상기 마이크로 스트립 선로로부터 먼 부분에서 가까운 부분이 됨에 따라서 좁게 함으로써 전극 패턴의 특성 임피던스를 변경시키는 것을 특징으로 하는 반도체의 입출력 구조.
KR1019980003794A 1997-02-12 1998-02-10 반도체의입출력접속구조 KR100300235B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP97-027535 1997-02-12
JP97-27535 1997-02-12
JP02753597A JP3364404B2 (ja) 1997-02-12 1997-02-12 半導体の入出力接続構造

Publications (2)

Publication Number Publication Date
KR19980071219A true KR19980071219A (ko) 1998-10-26
KR100300235B1 KR100300235B1 (ko) 2001-09-06

Family

ID=12223806

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980003794A KR100300235B1 (ko) 1997-02-12 1998-02-10 반도체의입출력접속구조

Country Status (3)

Country Link
US (1) US6023080A (ko)
JP (1) JP3364404B2 (ko)
KR (1) KR100300235B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297700B1 (en) * 2000-02-18 2001-10-02 Ultrarf, Inc. RF power transistor having cascaded cells with phase matching between cells
US6529081B1 (en) 2000-06-08 2003-03-04 Zeta, Division Of Sierra Tech Inc. Method of operating a solid state power amplifying device
WO2002005342A1 (en) * 2000-07-06 2002-01-17 Zeta, A Division Of Sierratech, Inc. A solid state power amplifying device
US6424223B1 (en) * 2001-01-19 2002-07-23 Eic Corporation MMIC power amplifier with wirebond output matching circuit
US7122884B2 (en) * 2002-04-16 2006-10-17 Fairchild Semiconductor Corporation Robust leaded molded packages and methods for forming the same
KR100779168B1 (ko) * 2006-12-07 2007-11-26 한국전자통신연구원 밀리미터파 대역용 신호 전송로
US20100013559A1 (en) * 2007-02-02 2010-01-21 Max Lee B High frequency amplifying device
US8098201B2 (en) * 2007-11-29 2012-01-17 Electronics & Telecommunications Research Institute Radio frequency identification tag and radio frequency identification tag antenna
JP2010135722A (ja) * 2008-11-05 2010-06-17 Toshiba Corp 半導体装置
US8431973B2 (en) * 2008-12-10 2013-04-30 Kabushiki Kaisha Toshiba High frequency semiconductor device
GB201105912D0 (en) * 2011-04-07 2011-05-18 Diamond Microwave Devices Ltd Improved matching techniques for power transistors
GB201323159D0 (en) * 2013-12-31 2014-02-12 Diamond Microwave Devices Ltd Improved matching techniques for wide-bandgap power transistors
US9401682B2 (en) * 2014-04-17 2016-07-26 Freescale Semiconductor, Inc. Structure for a radio frequency power amplifier module within a radio frequency power amplifier package
JP6569417B2 (ja) * 2015-09-16 2019-09-04 三菱電機株式会社 増幅器
JP6665759B2 (ja) * 2016-11-10 2020-03-13 三菱電機株式会社 高周波回路
KR20190138829A (ko) 2017-05-17 2019-12-16 미쓰비시덴키 가부시키가이샤 증폭기

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3387190A (en) * 1965-08-19 1968-06-04 Itt High frequency power transistor having electrodes forming transmission lines
US3753056A (en) * 1971-03-22 1973-08-14 Texas Instruments Inc Microwave semiconductor device
JPS62292007A (ja) * 1986-06-11 1987-12-18 Nec Corp 高周波増幅器
JPS6482552A (en) * 1987-09-24 1989-03-28 Mitsubishi Electric Corp Semiconductor device
US4996582A (en) * 1988-09-14 1991-02-26 Mitsubishi Denki Kabushiki Kaisha Field effect transistor for microstrip mounting and microstrip-mounted transistor assembly
JPH0425036A (ja) * 1990-05-16 1992-01-28 Mitsubishi Electric Corp マイクロ波半導体装置
JPH0513631A (ja) * 1991-06-28 1993-01-22 Matsushita Electron Corp 高出力半導体素子
JP2864841B2 (ja) * 1992-02-04 1999-03-08 三菱電機株式会社 高周波高出力トランジスタ
US5422615A (en) * 1992-09-14 1995-06-06 Hitachi, Ltd. High frequency circuit device
JPH07240482A (ja) * 1994-03-02 1995-09-12 Sharp Corp 樹脂封止型半導体素子
JPH07321140A (ja) * 1994-05-19 1995-12-08 Toshiba Corp 半導体装置
US5717249A (en) * 1995-04-05 1998-02-10 Matsushita Electronics Corporation RF power amplifying circuit device

Also Published As

Publication number Publication date
KR100300235B1 (ko) 2001-09-06
JP3364404B2 (ja) 2003-01-08
US6023080A (en) 2000-02-08
JPH10223674A (ja) 1998-08-21

Similar Documents

Publication Publication Date Title
KR100300235B1 (ko) 반도체의입출력접속구조
US7332806B2 (en) Thin, thermally enhanced molded package with leadframe having protruding region
US6900482B2 (en) Semiconductor device having divided active regions with comb-teeth electrodes thereon
US6424006B1 (en) Semiconductor component
KR20010071766A (ko) 반도체 소자용 캡슐
WO1998016006A1 (en) Coplanar waveguide amplifier
JP2021193836A (ja) バイアスストリップを有するｒｆ増幅器パッケージ
JP2023525450A (ja) パワー・トランジスタ用の改善されたレイアウトの技法及び最適化
JP2003163310A (ja) 高周波半導体装置
US9899967B1 (en) Embedded harmonic termination on high power RF transistor
KR100264924B1 (ko) 소형반도체용패키지및반도체용패키지에사용되는리드프레임의제조방법
US10332847B2 (en) Semiconductor package with integrated harmonic termination feature
JP4496176B2 (ja) 半導体の入出力接続構造
JP3556450B2 (ja) 半導体装置
JP2003158407A (ja) 半導体の入出力接続構造
US5635759A (en) Semiconductor device for mounting high-frequency element
US5525841A (en) Power gaAs fet having internal matching circuit
JPH03286611A (ja) 高周波増幅器
JP2570638B2 (ja) 半導体用パッケージ
EP2107607A2 (en) High frequency semiconductor circuit device
JPS5844732A (ja) 半導体装置
JPH09232334A (ja) 化合物半導体装置
JPS6256684B2 (ko)
JPH06260563A (ja) トランジスタ用パッケージ
JPH05218223A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130520

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140516

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee