JP2023525450A - パワー・トランジスタ用の改善されたレイアウトの技法及び最適化 - Google Patents

パワー・トランジスタ用の改善されたレイアウトの技法及び最適化 Download PDF

Info

Publication number
JP2023525450A
JP2023525450A JP2022558286A JP2022558286A JP2023525450A JP 2023525450 A JP2023525450 A JP 2023525450A JP 2022558286 A JP2022558286 A JP 2022558286A JP 2022558286 A JP2022558286 A JP 2022558286A JP 2023525450 A JP2023525450 A JP 2023525450A
Authority
JP
Japan
Prior art keywords
drain metal
gate
field effect
effect transistor
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022558286A
Other languages
English (en)
Other versions
JPWO2021230895A5 (ja
Inventor
ソム、シャミット
マック ストラブル、ウェイン
マシュー バレット、ジェイソン
アール． ヤムジャラ、ニシャント
スティーブン アサートン、ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MACOM Technology Solutions Holdings Inc
Original Assignee
MACOM Technology Solutions Holdings Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MACOM Technology Solutions Holdings Inc filed Critical MACOM Technology Solutions Holdings Inc
Publication of JP2023525450A publication Critical patent/JP2023525450A/ja
Publication of JPWO2021230895A5 publication Critical patent/JPWO2021230895A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4821—Bridge structure with air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Figure 2023525450000001
ＲＦ電力増幅器のトランジスタなど、改良されて構造的に最適化されたトランジスタについて、様々な実施形態が開示されている。トランジスタは、基板の表面から隆起したドレイン金属部分、切欠き領域を有するドレイン金属、ゲート・マニホルドから延在する傾斜ゲート・タブを有するゲート・マニホルド本体、及び／又はソース接続シールドを含んでもよい。このトランジスタには、高電子移動度トランジスタ（ＨＥＭＴ）、窒化ガリウム（ＧａＮ）オンシリコン・トランジスタ、ＧａＮオンシリコンカーバイド・トランジスタ、又は他のタイプのトランジスタが含まれ得る。

Description

本発明は、パワー・トランジスタ用の改善されたレイアウトの技法及び最適化に関する。
マルチフィンガ・プレーナ電界効果トランジスタ（ＦＥＴ）のレイアウトは、ゲート金属、ドレイン金属、及びソース金属用のくし型コンタクトからなる。ドレイン・コンタクトと基板との間、並びにドレイン・コンタクトとダイの裏側接地平面との間には、出力寄生容量が形成される。こうした出力寄生容量は、デバイスの無線周波数（ＲＦ）での性能に有害な影響を及ぼす場合があり、たとえば、デバイスの効率を低下させる。
以下に説明するように、ＧａＮオンシリコン（ＧａＮ－ｏｎ－ｓｉｌｉｃｏｎ）パワー・トランジスタ、並びに他のトランジスタなど、改良されて構造的に最適化されたトランジスタについて、様々な実施形態が開示されている。
第１の態様においては、電界効果トランジスタは、基板の表面から隆起したドレイン金属部分を含む。電界効果トランジスタは、基板、第１のソース金属、第２のソース金属、及び第１のソース金属と第２のソース金属との間に配置されたドレイン金属を含む。このドレイン金属は、第１のドレイン金属柱及び第２のドレイン金属柱を形成する第１のドレイン金属を含み、電界効果トランジスタは、第２のドレイン金属を含む。第１のドレイン金属柱は、第２のドレイン金属の第１の先端部において第２のドレイン金属の下方に配置され、第２のドレイン金属柱は、第２のドレイン金属が基板から隆起するように、第２のドレイン金属の第２の先端部において第２のドレイン金属の下方に配置される。開口は、第１のドレイン金属柱と第２のドレイン金属柱との間で、第２のドレイン金属の下方に画定される。
電界効果トランジスタは、第１のソース金属及びソース接続フィールド・プレート（ＳＦＰ）、第２のソース金属及びソース接続フィールド・プレート（ＳＦＰ）、第１のゲート・フィンガ、並びに第２のゲート・フィンガをさらに備えてもよい。第１のソース金属及びＳＦＰ、並びに第２のソース金属及びＳＦＰはそれぞれ、ゲート・フィンガがそれぞれ配置される突出部開口を画定する突出部を含むようにサイズ調整されて配置される。
第２の態様においては、電界効果トランジスタは、切欠き領域を有するドレイン金属を含む。電界効果トランジスタは、第１のソース金属、第２のソース金属、及び第１のソース金属と第２のソース金属との間に配置されたドレイン金属を含む。ドレイン金属は、ドレイン金属体を含み、ドレイン金属体は、ドレイン金属体の第１の突出部及び第２の突出部を画定する切欠き領域を有する。ドレイン金属体の第１の突出部及び第２の突出部は、切欠き領域のそれぞれの側部に配置される。この切欠き領域は、様々な例では、三角形又はＵ字形の切欠き領域である。
第３の態様においては、電界効果トランジスタは、ゲート・マニホルドから延在する傾斜ゲート・タブを有するゲート・マニホルド本体を含む。電界効果トランジスタは、ソース金属と、ゲート・マニホルド本体、第１の傾斜ゲート・タブ、及び第２の傾斜ゲート・タブを有するゲート・マニホルドと、第１のドレイン金属コンタクト及び第２のドレイン金属コンタクトを有するドレイン金属とを含む。第１の傾斜ゲート・タブは、ゲート・マニホルドから第１の角度で延在し、第２傾斜ゲート・タブは、ゲート・マニホルド本体から第２の角度で延在する。
第１の傾斜ゲート・タブは、ゲート・マニホルド本体の第１の隅部に接触するとともにそこから延在する第１の領域と、第１の傾斜ゲート・タブの第１の領域から延在する第２の領域とを含み、第２の傾斜ゲート・タブは、ゲート・マニホルド本体の第２の隅部に接触するとともにそこから延在する第１の領域と、第２の傾斜ゲート・タブの第１の領域から延在する第２の領域とを含む。第１の傾斜ゲート・タブ及び第２の傾斜ゲート・タブは、それぞれのコンタクト領域がドレイン金属よりも広く配置されるように、サイズ調整されて配置される。
実施形態によっては、第１の傾斜ゲート・タブの第２の領域は、ゲート・マニホルド本体の第１の側部に対して平行にオフセットして配置され、第２の傾斜ゲート・タブの第２の領域は、ゲート・マニホルド本体の第２の側部に対して平行にオフセットして配置される。
第４の態様においては、ソース接続シールドを有する電界効果トランジスタを説明する。電界効果トランジスタは、ゲート・マニホルド、第１のソース金属、及び第２のソース金属と、第１のソース金属と第２のソース金属との間に配置されたドレイン金属と、第１のソース金属に接続された第１の端部、及び第２のソース金属に接続された第２の端部を有するシールドであって、ゲート・マニホルドとドレイン・コンタクトの間に配置されたシールドとを含む。このシールドの幅は、約１０μｍ～約１５μｍでもよいが、本明細書に記載の各実施形態は、こうした寸法には限定されない。
実施形態によっては、このシールドは、第１の階段状領域、第２の階段状領域、及び第１の階段状領域と第２の階段状領域との間に配置されるくぼんだ領域を含んでもよい。このくぼんだ領域は、基板と直接接触してもよい。第１の階段状領域及び第２の階段状領域は、基板の表面から隆起していてもよい。
ゲート・マニホルドは、ゲート・マニホルド本体、第１の傾斜ゲート・タブ、及び第２の傾斜ゲート・タブを備えてもよい。第１の傾斜ゲート・タブは、シールドが第１の傾斜ゲート・タブと接触しないように、このシールドの第１の階段状領域によって画定されるくぼみ内に配置されてもよい。第２の傾斜ゲート・タブは、シールドが第２の傾斜ゲート・タブと接触しないように、このシールドの第２の階段状領域によって画定されるくぼみ内に配置されてもよい。
追加のトランジスタは、本明細書に記載の通り、第１の態様、第２の態様、第３の態様、第４の態様、及び／又は追加の態様の様々な組合せを含んでもよい。さらに、前述の電界効果トランジスタには、高電子移動度トランジスタ（ＨＥＭＴ）が含まれ得る。さらに、前述の電界効果トランジスタには、ガリウムヒ素（ＧａＡｓ）及び窒化ガリウム（ＧａＮ）を含むが、それだけには限定されない、種々の典型的なマイクロ波半導体材料でのトランジスタが含まれ得る。
以下の各図面を参照することで、本開示の数多くの態様をよりよく理解することができる。各図面での各構成要素は必ずしも縮尺通りではなく、その代わりに、本開示の原理を明確に説明することに重点が置かれている。さらに、各図面では、いくつかの図を通して、同じ参照番号は対応する部分を示す。
関連技術での電界効果トランジスタの斜視図である。 本開示の様々な実施形態による電界効果トランジスタの斜視図である。 本開示の様々な実施形態による電界効果トランジスタの斜視図である。 本開示の様々な実施形態による電界効果トランジスタに生じる寄生容量を示す回路図である。 本開示の様々な実施形態による電界効果トランジスタの上面図に対して示してある、この電界効果トランジスタの側面図である。 本開示の様々な実施形態による電界効果トランジスタの上面図に対して示してある、この電界効果トランジスタの別の側面図である。 本開示の様々な実施形態による電界効果トランジスタの上面図である。 関連技術での電界効果トランジスタの上面図である。 本開示の様々な実施形態による電界効果トランジスタの上面図である。 本開示の様々な実施形態による電界効果トランジスタの上面図である。 本開示の様々な実施形態による電界効果トランジスタの上面図である。 本開示の様々な実施形態による電界効果トランジスタの上面図である。 本開示の様々な実施形態による電界効果トランジスタの、構成要素の様々な組合せを示す図である。 本開示の様々な実施形態による電界効果トランジスタの、電磁（ＥＭ）シミュレーション結果を示すチャートである。 本開示の様々な実施形態による電界効果トランジスタの、電磁（ＥＭ）シミュレーション結果を示すチャートである。 本開示の様々な実施形態による、並列に配置された電界効果トランジスタの複数のフィンガを有するトランジスタ用のダイのレイアウトの一例である。 本開示の様々な実施形態による電界効果トランジスタの、測定結果を示すチャートである。 本開示の様々な実施形態による電界効果トランジスタの、測定結果を示すチャートである。 本開示の様々な実施形態による電界効果トランジスタの、測定結果を示すチャートである。 本開示の様々な実施形態による電界効果トランジスタの、測定結果を示すチャートである。 従来の電界効果トランジスタの複数のフィンガをもつトランジスタを有するダイを示す。 本開示の様々な実施形態によって説明される電界効果トランジスタの複数のフィンガをもつトランジスタを有するダイを示す。 本開示の様々な実施形態による電界効果トランジスタの拡大上面図である。
本開示は、半導体デバイス用のレイアウトの技法及び最適化に関する。本明細書に記載の考え方は、いくつかの異なる半導体プロセス及び半導体技法を使用して形成される、他の半導体デバイスのうちでも様々なタイプの電界効果トランジスタに適用可能である。非限定的な例によっては、レイアウトの技法及び最適化は、窒化ガリウム（ＧａＮ）高電子移動度トランジスタ（ＨＥＭＴ）、ガリウムヒ素（ＧａＡｓ）シュードモルフィック高電子移動度トランジスタ（ｐＨＥＭＴ）、メタモルフィック高電子移動度トランジスタ（ｍＨＥＭＴ）、及び／又はＧａＮオンシリコン電力増幅器トランジスタに適用される。本明細書に記載の様々な実施形態は、ＧａＮオンシリコンのパワー・トランジスタについて説明してあるが、以下で明らかになるように、本明細書に記載の原理及び実施形態は他のタイプのトランジスタにも適用できることが理解される。
前述の通り、ドレイン・コンタクトと基板との間、並びにドレイン・コンタクトとダイの裏側接地平面との間には、出力寄生容量が形成される場合がある。こうした寄生容量は、デバイスの総合的なＲＦ性能に有害な影響を及ぼす場合があり、たとえば、デバイスの利得、電力、及び効率が低下することになる。したがって、トランジスタが本質的にどのように動作するかについての基本的な物理的性質を変えることなく、窒化ガリウムＧａＮオンシリコン・トランジスタ、又は他の同様のトランジスタのＲＦ利得を増大させることが有益である。たとえば、トランジスタの固有のレイアウト設計、又は半導体材料の特性を変更する代わりに、トランジスタが他のデバイスにどのように接続されるかに変更を加えてもよい。こうした接続は、埋込みネットワーク又はメタライゼーションと呼ばれることが多い。
ＦＥＴには３つの主要な接続部、すなわち、ゲート・コンタクト、ドレイン・コンタクト、及びソース・コンタクトが存在する。複数のＦＥＴチャネル全体にわたって、ある１つのフィンガの接続部を他のフィンガに電気的に結合するためのメタライゼーションが設けられる。ＦＥＴの実際の構造を変更することなく、メタライゼーションの変更に依存して、ＦＥＴのいくつかの異なる性能特性を改善することができる。
以下に説明するように、任意の適切な基板上でのＧａＮパワー・トランジスタ、並びに他のデバイスなど、改良されて構造的に最適化されたトランジスタについて、様々な実施形態が開示されている。第１の態様においては、電界効果トランジスタは、基板の表面から隆起したドレイン金属部分を含む。電界効果トランジスタは、基板、第１のソース金属、第２のソース金属、及び第１のソース金属と第２のソース金属との間に配置されたドレイン金属を含む。ドレイン金属は、第１のドレイン金属柱及び第２のドレイン金属柱を形成する第１のドレイン金属を含み、電界効果トランジスタは、第２のドレイン金属を含む。第１のドレイン金属柱は、第２のドレイン金属の第１の先端部において第２のドレイン金属の下方に配置され、第２のドレイン金属柱は、第２のドレイン金属が基板から隆起するように、第２のドレイン金属の第２の先端部において第２のドレイン金属の下方に配置される。開口は、第１のドレイン金属柱と第２のドレイン金属柱との間で、第２のドレイン金属の下方に画定される。
電界効果トランジスタは、第１のソース金属及びソース接続フィールド・プレート（ＳＦＰ）、第２のソース金属及びＳＦＰ、第１のゲート・フィンガ、並びに第２のゲート・フィンガをさらに備えてもよい。第１のソース金属及びＳＦＰ、並びに第２のソース金属及びＳＦＰはそれぞれ、ゲート・フィンガがそれぞれ配置される突出部開口を画定する突出部を含むようにサイズ調整されて配置される。
第２の態様においては、電界効果トランジスタは、切欠き領域を有するドレイン金属を含む。電界効果トランジスタは、第１のソース金属、第２のソース金属、及び第１のソース金属と第２のソース金属との間に配置されたドレイン金属を含む。ドレイン金属は、ドレイン金属体を含み、ドレイン金属体は、ドレイン金属体の第１の突出部及び第２の突出部を画定する切欠き領域を有する。ドレイン金属体の第１の突出部及び第２の突出部は、切欠き領域のそれぞれの側部に配置される。この切欠き領域は、様々な例では、三角形又はＵ字形の切欠き領域である。
第３の態様においては、電界効果トランジスタは、ゲート・マニホルドから延在する傾斜ゲート・タブを有するゲート・マニホルド本体を含む。電界効果トランジスタは、ソース金属と、ゲート・マニホルド本体、第１の傾斜ゲート・タブ、第２の傾斜ゲート・タブを有するゲート・マニホルドと、第１のドレイン金属コンタクト及び第２のドレイン金属コンタクトを有するドレイン金属とを含む。
第１の傾斜ゲート・タブは、ゲート・マニホルド本体の第１の隅部に接触するとともにそこから延在する第１の領域と、第１の傾斜ゲート・タブの第１の領域から延在する第２の領域とを含む。第２の傾斜ゲート・タブは、ゲート・マニホルド本体の第２の隅部に接触するとともにそこから延在する第１の領域と、第２の傾斜ゲート・タブの第１の領域から延在する第２の領域とを含む。第１の傾斜ゲート・タブ及び第２の傾斜ゲート・タブは、それぞれのコンタクト領域がドレイン金属よりも広く配置されるように、サイズ調整されて配置される。
実施形態によっては、第１の傾斜ゲート・タブの第２の領域は、ゲート・マニホルド本体の第１の側部に対して平行にオフセットして配置され、第２の傾斜ゲート・タブの第２の領域は、ゲート・マニホルド本体の第２の側部に対して平行にオフセットして配置される。
第４の態様においては、電界効果トランジスタは、ソース接続シールドを備える。電界効果トランジスタは、ゲート・マニホルド、第１のソース金属、及び第２のソース金属を含む。このトランジスタはまた、第１のソース金属と第２のソース金属との間に配置されたドレイン金属と、第１のソース金属に接続された第１の端部、及び第２のソース金属に接続された第２の端部を有するシールドであって、ゲート・マニホルドとドレイン・コンタクトの間に配置されたシールドとを含む。このシールドの幅は、約１０μｍ～約１５μｍでもよい。
実施形態によっては、このシールドは、第１の階段状領域、第２の階段状領域、及び第１の階段状領域と第２の階段状領域との間に配置されるくぼんだ領域を含んでもよい。このくぼんだ領域は、基板と直接接触してもよい。第１の階段状領域及び第２の階段状領域は、基板の表面から隆起していてもよい。
ゲート・マニホルドは、ゲート・マニホルド本体、第１の傾斜ゲート・タブ、及び第２の傾斜ゲート・タブを備えてもよい。第１の傾斜ゲート・タブは、シールドが第１の傾斜ゲート・タブと接触しないように、このシールドの第１の階段状領域によって画定されるくぼみ内に配置されてもよい。第２の傾斜ゲート・タブは、シールドが第２の傾斜ゲート・タブと接触しないように、このシールドの第２の階段状領域によって画定されるくぼみ内に配置されてもよい。
追加のトランジスタは、本明細書に記載の通り、第１の態様、第２の態様、第３の態様、第４の態様、及び／又は追加の態様の様々な組合せを含んでもよい。さらに、本明細書に記載の電界効果トランジスタは、高電子移動度トランジスタ（ＨＥＭＴ）として実施されてもよい。さらに、本明細書に記載の電界効果トランジスタは、窒化ガリウム（ＧａＮ）オンシリコン・トランジスタ、ＧａＮオンシリコンカーバイド・トランジスタ、又は他の適切なタイプの基板上に形成されるＧａＮトランジスタとして実施することができる。
次に図１に移ると、電界効果トランジスタ１０の斜視図が示してある。以下に述べる構造的特徴と比較してその差を強調するために、比較的従来の構造への参照として、この電界効果トランジスタ１０を図１に提示する。電界効果トランジスタ１０の特徴は、図１において必ずしも一定の縮尺で描かれてはいない。電界効果トランジスタ１０は、図に示したものと比較して、サイズ、形状、比率、及び他の側面において変化させることができるが、それでもなお、本明細書に記載の考え方の利点に忠実であり、この利点を組み込んでいる。電界効果トランジスタ１０は、図１に示していない他の構造的特徴を含むことができ、又は場合によっては、図に示した構造的特徴のうち１つ又は複数を省略することができる。
一例では、電界効果トランジスタ１０は、たとえば、ＧａＮオンシリコンのパワー・トランジスタとして実施することができるが、他の適切な基板上に形成することもできる。図に示すように、電界効果トランジスタ１０は、ソース金属１５、ドレイン金属２５、及びゲートとも呼ばれるゲート・マニホルド３０を含む。例によっては、ソース金属１５は、基板５上の様々な位置に配置された、第１のソース金属１５ａ及び第２のソース金属１５ｂを含む。
電界効果トランジスタ１０は、マルチフィンガ・プレーナ電界効果トランジスタとして実施することができる。マルチフィンガ・プレーナ電界効果トランジスタのレイアウトは、ゲート・マニホルド３０、ドレイン金属２５、及びソース金属１５用のくし型コンタクトからなる。従来のトランジスタ・レイアウトは、ダイの一方の側でゲート・コンタクトのすべてを接続するようにマニホルド構造を使用し、ダイの反対側でドレイン・コンタクトのすべてを接続するように同様のマニホルド構造を使用する。ゲート・マニホルドがドレイン・コンタクト金属に近接していると、結果として、ゲート・ドレイン容量（ＣＧＤ）と呼ばれる寄生容量が生じることになり、半導体デバイスの使用可能で安定な利得が低下する。
次に図２及び図３をともに参照すると、本明細書に記載の様々な実施形態による電界効果トランジスタ１００の非限定的な例の斜視図が示してある。電界効果トランジスタ１００は、基板１０５、ソース金属１１５、ドレイン金属１２５、及びゲート・マニホルド１３０又はゲートを備える。例によっては、ソース金属１１５は、第１のソース金属１１５ａ及び第２のソース金属１１５ｂを含み、ドレイン金属１２５は、第１のソース金属１１５ａと第２のソース金属１１５ｂとの間に配置される。第１のソース金属１１５ａ及び第２のソース金属１１５ｂは、ドレイン金属１２５の様々な側部に配置されてもよい。実施形態によっては、ゲート・マニホルド１３０は第１の金属で形成され、第１のソース金属１１５ａ、第２のソース金属１１５ｂ、及びドレイン金属１２５は、第２の金属で形成される。
図２及び図３に示すように、ドレイン金属１２５は、ドレイン金属体の第１の突出部１４０及び第２の突出部１４５を画定する切欠き領域１３５を有するドレイン金属体を含む。理解できるように、切欠き領域１３５には、ドレイン金属１２５が存在しなくてもよい。第１の突出部１４０及び第２の突出部１４５は、切欠き領域１３５のそれぞれの側部に配置される。様々な実施形態において、この切欠き領域１３５は、三角形の切欠き領域である。しかし、代替実施形態では、切欠き領域１３５は、Ｕ字形の切欠き領域、又は他の適切な形状の切欠き領域である。
ドレイン金属１２５内の電流の大部分は、ドレイン・マニホルドに向かって（たとえば、ゲート・マニホルド１３０とは逆の方向Ｄ１に）流れるので、ドレイン・マニホルドの反対側にあるドレイン金属１２５の各部分は、電流の流れに寄与しないことが観察されてきた。したがって、ドレイン金属１２５が切欠きを含まないとき、ドレイン金属１２５の切欠き領域１３５の区域にはわずかな電流が流れる。したがって、切欠き領域１３５におけるドレイン金属１２５の一部分を除去すると、ドレイン金属１２５の総合性能には無視できるほどの影響しか及ぼさないが、ドレイン金属１２５の面積を著しく減少させ、したがって静電容量ＣＤＳを減少させる。
さらに、図２及び図３のゲート・マニホルド１３０は、図１のゲート・マニホルド３０の構造とは異なる構造を有するものとして示してある。より具体的には、１つ又は複数の実施形態においては、図２のゲート・マニホルド１３０は、ゲート・マニホルド本体１５０、第１の傾斜ゲート・タブ１５５、及び第２の傾斜ゲート・タブ１６０を備えてもよい。ドレイン金属１２５は、少なくとも第１のドレイン金属コンタクト（図示せず）及び第２のドレイン金属コンタクト（図示せず）を備えるので、第１の傾斜ゲート・タブ１５５は、ゲート・マニホルド本体１５０から第１の角度で延在する。同様に、第２の傾斜ゲート・タブ１６０は、ゲート・マニホルド本体から第２の角度で延在する。実施形態によっては、ゲート・マニホルド本体１５０は、正方形又は長方形の形状である。
第１の傾斜ゲート・タブ１５５は、ゲート・マニホルド本体１５０の第１の隅部に接触するとともにそこから延在する第１の長方形領域、及びこの第１の長方形領域から延在する第２の長方形領域を含んでもよい。第２の長方形領域は、ゲート・マニホルド本体１５０の第１の側部に対して平行にオフセットして配置される。同様に、第２の傾斜ゲート・タブ１６０は、ゲート・マニホルド本体１５０の、第１の隅部とは反対側の第２の隅部に接触するとともにそこから延在する第１の長方形領域を含んでもよい。第２の傾斜ゲート・タブ１６０は、第１の長方形領域から延在する第２の長方形領域をさらに含んでもよく、この第２の長方形領域は、ゲート・マニホルド本体１５０の第２の側部に対して平行にオフセットして配置される。
さらに、１つ又は複数の実施形態において、電界効果トランジスタ１００は、シールド１７０を備えてもよい。実施形態によっては、シールド１７０は、ゲート・マニホルド１３０とドレイン・コンタクトとの間、すなわち、ゲート・マニホルド１３０とドレイン金属１２５との間に配置されてもよい。シールド１７０は、たとえば、ドレイン金属１２５と接触することなく、第１のソース金属１１５ａ及び第２のソース金属１１５ｂと接触するのに十分な長さを有してもよい（又は、サイズ調整されて配置されてもよい）。したがって、例によっては、シールド１７０は、ソース接続シールド１７０と呼ばれることがある。
さらに、実施形態によっては、シールド１７０は、ゲート・マニホルド１３０とゲート・フィンガ１９０ａ、１９０ｂ（図３）との接続部の上方で横断し、したがって、シールド１７０は、ゲート・マニホルド１３０（又は、より具体的には、ゲート・マニホルド１３０の第１の傾斜ゲート・タブ１５５及び第２の傾斜ゲート・タブ１６０）又はゲート・フィンガ１９０に触れることもなく、又は接触することもない。したがって、実施形態によっては、シールド１７０は、第１の階段状領域１７５、第２の階段状領域１８０、及び第１の階段状領域１７５と第２の階段状領域１８０との間に配置されるくぼんだ領域１８５を含む。たとえば、第１の傾斜ゲート・タブ１５５は、シールド１７０の第１の階段状領域１７５によって画定されるくぼみ内に配置されてもよく、同様に、第２の傾斜ゲート・タブ１６０は、シールド１７０の第２の階段状領域１８０によって画定されるくぼみ内に配置されてもよい。くぼんだ領域１８５は、基板１０５に直接触れても、又は接触してもよく、第１の階段状領域１７５及び第２の階段状領域１８０は、基板１０５の表面から隆起している。
実施形態によっては、くぼんだ領域１８５は、ドレイン金属１２５の長さと同じか、又は同様の長さを有してもよく、シールド１７０のくぼんだ領域１８５は、ドレイン金属１２５とゲート・マニホルド１３０との間に直接配置される。一例では、シールド１７０の幅は、約１０μｍ～約１５μｍ（±２μｍ）であるが、寄生容量を低減するために任意の適切な寸法を使用することができる。
様々な実施形態において、図２の電界効果トランジスタ１００はＨＥＭＴを含んでもよい。したがって、図２の電界効果トランジスタ１００には、ＧａＮ ＨＥＭＴ、ＧａＡｓ ｐＨＥＭＴ、ｍＨＥＭＴ、又は他のタイプのトランジスタが含まれ得る。実施形態によっては、電界効果トランジスタ１００は、ＧａＮ電力増幅器などの電力増幅器に組み込むことができるが、この電界効果トランジスタ１００は、他の回路設計でのデバイス構成要素として、また他の目的のために使用することができる。
図２及び図３に示す解決策により、ゲート・マニホルド１３０とドレイン・コンタクトとの間にソース接続シールド１７０を設けることによって、寄生容量が大幅に低減する。本明細書に記載の各実施形態によって、材料コストを負わせることなく、レイアウト変更によって電気的、熱的、及び信頼性の改善がもたらされる。低静電容量のクロスオーバ能力を有する複数の相互接続金属層をもたらす任意の標準的な半導体プロセスにおいて、シールド１７０を実装することができる。この解決策は、プロセスに依存しない単純なレイアウト修正形態によって実現することができ、様々な技術及び半導体プロセスにおいてこの解決策を実装することができる。
次に図４を参照すると、電界効果トランジスタ１０に生じる様々な寄生容量を示す回路図２００が示してある。より具体的には、静電容量には、数多くの用途において望ましくない寄生容量が含まれ得る。たとえば、３つの内部寄生容量Ｃｇｓ＿ｉｎｔ、Ｃｄｓ＿ｉｎｔ、及びＣｇｄ＿ｉｎｔを有する真性トランジスタ２０５が示してあり、ここで、Ｃｇｓ＿ｉｎｔはゲートとソースとの間に生じる内部静電容量であり、Ｃｄｓ＿ｉｎｔはドレインとソースの間に生じる内部静電容量であり、Ｃｇｄ＿ｉｎｔはゲートとドレインの間に生じる内部静電容量である。真性トランジスタ２０５の外側では、Ｃｇｓ＿ｅｘｔ、Ｃｇｄ＿ｅｘｔ、Ｃｄｓ＿ｅｘｔなど、追加の寄生容量が生じ、ここで、Ｃｇｓ＿ｅｘｔはゲートとソースとの間に生じる外部静電容量であり、Ｃｄｓ＿ｅｘｔはドレインとソースとの間に生じる外部静電容量であり、Ｃｇｄ＿ｅｘｔはゲートとドレインとの間に生じる外部静電容量である。図４に示す寄生容量を減少させることによって、ＧａＮ電力増幅器又は他の同様のデバイスのデバイス効率を上げることができる。
図５に移ると、本開示の様々な実施形態による電界効果トランジスタ１００の上面図に対して、この電界効果トランジスタ１００の側面図が示してある。特に、図５には、ドレイン金属１２５及びソース金属１１５が、オーミック・コンタクト及び／又は基板１０５の表面から隆起し、それによって寄生容量を減少させる一実施形態が示してある。電界効果トランジスタ１００は、第１の金属材料の第１のドレイン金属１２５ａ、及び第１の金属材料とは異なる場合がある第２の金属材料の第２のドレイン金属１２５ｂを含む。
電界効果トランジスタ１００は、同じ金属材料から作製できる第１のソース金属１１５ａ及び第２のソース金属１１５ｂをさらに含む。第１のソース金属１１５ａの下方では、第１のソース金属及びソース接続フィールド・プレート（ＳＦＰ）２１０ａが、第１のオーミック・コンタクト２１５ａの上方に配置されてもよい。同様に、第２のソース金属１１５ｂの下方では、第２のソース金属及びＳＦＰ２１０ｂが、第２のオーミック・コンタクト２１５ｂの上方に配置されてもよい。理解できるように、第１のオーミック・コンタクト２１５ａ及び第２のオーミック・コンタクト２１５ｂは、ソース・オーミック・コンタクトを含んでもよい。
さらに、第３のオーミック・コンタクト２１５ｃは、第１のドレイン金属１２５ａの第１の先端部の下方に配置され、第４のオーミック・コンタクト２１５ｄは、第１のドレイン金属１２５ａの第２の先端部（第１の先端部の反対側）の下方に配置され、第３のオーミック・コンタクト２１５ｃと第４のオーミック・コンタクト２１５ｄとの間に開口を画定する。この開口はさらに、第１のドレイン金属１２５ａ及び第２のドレイン金属１２５ｂの下方に配置される。理解できるように、第３のオーミック・コンタクト２１５ｃ及び第４のオーミック・コンタクト２１５ｄは、ドレイン・オーミック・コンタクトを含んでもよい。
理解できるように、従来の電界効果トランジスタ１０においては、オーミック・コンタクトは、ドレイン金属１２５の幅全体にまたがる。しかし、図５に示すように、第１のオーミック・コンタクト２１５ａ及び第２のオーミック・コンタクト２１５ｂの幅は、それぞれ、第１のソース金属及びＳＦＰ２１０ａ、並びに第２のソース金属及びＳＦＰ２１０ｂの底部の幅よりも狭い。たとえば、ソース金属及びＳＦＰ２１０、並びにドレイン金属１２５を、基板１０５及び／又はオーミック・コンタクト２１５から隆起させることによって、電界効果トランジスタ１００での寄生容量が低減する。
次に図６を参照すると、本開示の様々な実施形態による電界効果トランジスタ１００の上面図に対して、この電界効果トランジスタ１００の別の側面図が示してある。具体的には、図６には、ドレイン金属１２５及びソース金属１１５が、オーミック・コンタクト及び／又は基板１０５の表面から隆起し、それによって寄生容量を減少させる一実施形態が示してある。しかし、図５の電界効果トランジスタ１００と比較すると、第１のドレイン金属１２５ａは、第１のドレイン金属柱２２０ａと第２のドレイン金属柱２２０ｂとに分割され、この第１のドレイン金属柱２２０ａと第２のドレイン金属柱２２０ｂとの間に開口２２５が画定される。電界効果トランジスタ１００は、第１の金属材料の第１のドレイン金属１２５ａ、及び第２の金属材料の第２のドレイン金属１２５ｂを含み、実施形態によっては、この第２の金属材料は、第１の金属材料とは異なる場合がある。
図５と同様に、図６の電界効果トランジスタ１００は、同じ金属材料から作製できる第１のソース金属１１５ａ及び第２のソース金属１１５ｂをさらに含む。第１のソース金属１１５ａの下方では、第１のソース金属及びＳＦＰ２１０ａが、第１のオーミック・コンタクト２１５ａの上方に配置されてもよい。同様に、第２のソース金属１１５ｂの下方では、第２のソース金属及びＳＦＰ２１０ｂが、第２のオーミック・コンタクト２１５ｂの上方に配置されてもよい。
さらに、第３のオーミック・コンタクト２１５ｃは、第１のドレイン金属１２５ａの第１の先端部の下方に配置され、第４のオーミック・コンタクト２１５ｄは、第１のドレイン金属１２５ａの第２の先端部（第１の先端部の反対側）の下方に配置され、第３のオーミック・コンタクト２１５ｃと第４のオーミック・コンタクト２１５ｄとの間に開口を画定する。この開口はさらに、第１のドレイン金属１２５ａ及び第２のドレイン金属１２５ｂの下方に配置される。理解できるように、従来の電界効果トランジスタ１０においては、オーミック・コンタクトは、ドレイン金属１２５の幅全体にまたがる。
特に、第１のオーミック・コンタクト２１５ａ及び第２のオーミック・コンタクト２１５ｂの幅は、それぞれ、第１のソース金属及びＳＦＰ２１０ａ、並びに第２のソース金属及びＳＦＰ２１０ｂの底部の幅よりも狭い。実施形態によっては、第３のオーミック・コンタクト２１５ａの幅は、第１のソース金属柱２１５ｃの幅と同じか、又は実質的に同様である。たとえば、ソース金属及びＳＦＰ２１０、並びにドレイン金属１２５を、基板１０５及び／又はオーミック・コンタクト２１５から隆起させることによって、電界効果トランジスタ１００での寄生容量が低減する。
図５及び図６をまとめて参照すると、ソース金属及びＳＦＰ２１０はそれぞれ、突出部２３０ａ、２３０ｂをそれぞれ含むようにサイズ調整されて配置される。各突出部２３０は、突出部開口２３５ａ、２３５ｂを画定し、この開口では、ゲート・フィンガ１９０ａ、１９０ｂはそれぞれ、ソース金属及びＳＦＰ２１０がこのゲート・フィンガ１９０ａ、１９０ｂと接触せず、ゲート・フィンガ１９０ａ、１９０ｂの正常動作を妨げないように配置される。
たとえば、先行して図２３を参照すると、電界効果トランジスタ１００の拡大上面図が示してある。拡大されたコールアウト領域２３を見ると、ゲート・マニホルド１３０が、ソース金属１１５ｂに接触しないものとして示してある。より具体的には、ゲート・フィンガ１９０ｂとソース金属１１５ｂとの間に明瞭なギャップを観察することができる。さらに、ＳＦＰ２１０ｂは、ゲート・マニホルド１３０と部分的に重なり合ってもよいが、ＳＦＰ２１０ｂは、ゲート・マニホルド１３０に接触又は接続しない。
次に図７を参照すると、本開示の様々な実施形態による電界効果トランジスタ１００の上面図が示してある。たとえば、図７には、ＧａＮ又は同様のタイプのトランジスタを有する半導体ダイの上面図が示してある。たとえば、図７に示すいくつかのセルを別のセルの上に積み重ねて、さらに大きい電界効果トランジスタ１００を形成することができる。寄生容量は、注目すべき２つの領域で生じる。従来、ドレイン・コンタクトは、半導体の裏側接地平面に結合しており、これによってドレイン／ソースの寄生容量ＣＤＳが生成される。注目すべき別の静電容量は、図の左側でのゲート・マニホルド１３０と、図の右側でのドレイン金属１２５との間で生じる。そうした金属が近接すると、ＣＧＤと呼ばれる寄生容量が生成される。
図７では、ゲート・コンタクト領域２４０を有する、従来タイプのゲート・マニホルド１３０が示してある。さらに、電界効果トランジスタ１００のソース接続部２４５ａ、２４５ｂが示してある。出力寄生容量（ＣＤＳ）が、ドレイン・コンタクト（たとえば、オーミック・コンタクト２１５ｃ及び第４のオーミック・コンタクト２１５ｄ）と基板１０５との間、並びに／又はダイの裏側接地平面との間に形成される。この出力容量は、デバイスのＲＦ性能全体、すなわちデバイスの効率及び帯域幅の低下に有害な影響を及ぼす。基板１０５からドレイン金属１２５を隆起させることにより、ドレイン・メタライゼーションが基板１０５及び裏側接地平面に近づくのを抑えることによって寄生容量の大きさが最小限に抑えられる。この実施形態は、プロセスに依存しない非常に単純なレイアウト修正形態によって実現することができ、様々な技術及び半導体プロセスにおいてこの解決策を実装することができる。基板１０５からドレイン金属１２５を隆起させる前述の実施形態が示してあるが、図７の実施形態では、シールド１７０、及びドレイン金属１２５の切欠き領域１３５は含まれない。
図８に移ると、関連技術では従来通りの、電界効果トランジスタ１０の上面図が示してある。特に、オーミック・コンタクト２１５ａ、２１５ｂ、及び２１５ｃが、それぞれ第１のソース金属１１５ａ、第２のソース金属１１５ｂ、及びドレイン金属１２５の全体にまたがっており、半導体デバイスの効率に影響を及ぼす大きい寄生容量を生成する。
次に図９に移ると、本開示の様々な実施形態による電界効果トランジスタ１００の上面図が示してある。具体的には、図５又は図６に示すように、図９の電界効果トランジスタ１００の実施形態は、基板１０５から隆起しているドレイン金属１２５を含む。さらに、図９の電界効果トランジスタ１００の実施形態には、ドレイン金属１２５に設けられている切欠き領域１３５が示してある。従来タイプのゲート・マニホルド１３０が示してあり、図９の実施形態は、図２及び図３について説明したシールド１７０を含まない。
図１０及び図１１に移ると、本開示の様々な実施形態による電界効果トランジスタ１００の上面図が示してある。図５又は図６に示すように、図１０及び図１１の電界効果トランジスタ１００の実施形態は、基板１０５から隆起しているドレイン金属１２５を含む。さらに、図１０及び図１１の電界効果トランジスタ１００の実施形態には、内部に設けられたシールド１７０が示してある。シールド１７０は、ゲート・マニホルド１３０とドレイン・コンタクトとの間、すなわち、ゲート・マニホルド１３０とドレイン金属１２５との間に配置されているものとして示してある。シールド１７０は、たとえば、ドレイン金属１２５と接触することなく、第１のソース金属１１５ａ及び第２のソース金属１１５ｂと接触するのに十分な長さを有してもよい（又は、サイズ調整されて配置されてもよい）。したがって、例によっては、シールド１７０は、ソース接続シールド１７０と呼ばれることがある。従来タイプのゲート・マニホルド１３０が、電界効果トランジスタ１００に示してあり、図１０及び図１１の実施形態は、図２及び図３について説明した切欠き領域１３５を含まない。
シールド１７０は、ゲート・マニホルド１３０とゲート・フィンガ１９０ａ、１９０ｂとの接続部の上方で横断してもよく、したがって、シールド１７０は、ゲート・マニホルド１３０又はゲート・フィンガ１９０に触れることもなく、又は接触することもない。しかし、ゲート・マニホルド１３０は、ゲート・フィンガ１９０との接続部を形成してもよい。具体的には、図１０の実施形態では、シールド１７０の幅Ｗが約１０μｍであるのに対して、図１１の実施形態では、シールド１７０の幅Ｗは約１５μｍであるが、他の適切な幅を利用してもよい。しかし、シールド１７０の幅としては、１０μｍ～１５μｍが望ましい範囲であることが観測されてきた。
次に図１２を参照すると、本開示の様々な実施形態による電界効果トランジスタ１００の上面図が示してある。具体的には、図５又は図６に示すように、図１２の電界効果トランジスタ１００の実施形態は、基板１０５から隆起しているドレイン金属１２５を含む。さらに、図１２の電界効果トランジスタ１００の実施形態には、図８～図１１のゲート・マニホルド１３０の構造とは異なる構造を有するゲート・マニホルド１３０が示してある。
より具体的には、１つ又は複数の実施形態においては、ゲート・マニホルド１３０は、ゲート・マニホルド本体１５０、第１の傾斜ゲート・タブ１５５、及び第２の傾斜ゲート・タブ１６０を備える。ドレイン金属１２５は、第３のオーミック・コンタクト２１５ｃ（たとえば、第１のドレイン金属コンタクト）及び第４のオーミック・コンタクト（たとえば、第２のドレイン金属コンタクト）上に配置されているので、第１の傾斜ゲート・タブ１５５は、ゲート・マニホルド本体１５０から第１の角度で延在し、第１のドレイン金属コンタクトに接触することができる。同様に、第２の傾斜ゲート・タブ１６０は、ゲート・マニホルド本体１５０から第２の角度で延在し、第２のドレイン金属コンタクトに接触する。実施形態によっては、ゲート・マニホルド本体１５０は、正方形又は長方形の形状である。
第１の傾斜ゲート・タブ１５５は、ゲート・マニホルド本体１５０の第１の隅部に接触するとともにそこから延在する第１の長方形領域２５０、及びこの第１の長方形領域２５０から延在する第２の長方形領域２５５を含んでもよい。第２の長方形領域２５５は、ゲート・マニホルド本体１５０に対して平行にオフセットして配置される。同様に、第２の傾斜ゲート・タブ１６０は、ゲート・マニホルド本体１５０の、第１の隅部とは反対側の第２の隅部に接触するとともにそこから延在する第１の長方形領域２６０を含んでもよい。第２の傾斜ゲート・タブ１６０は、第１の長方形領域から延在する第２の長方形領域２６５をさらに含んでもよく、この第２の長方形領域は、ゲート・マニホルド本体１５０に対して平行にオフセットして配置される。
実施形態によっては、第１の傾斜ゲート・タブ１５５は、正方形又は長方形の形状でもよいコンタクト領域２７０を含む。同様に、実施形態によっては、第２の傾斜ゲート・タブ１６０は、正方形又は長方形の形状でもよいコンタクト領域２７５を含む。第１の傾斜ゲート・タブ１５５及び第２の傾斜ゲート・タブ１６０は、コンタクト領域２７０、２７５がドレイン金属１２５よりも広く配置されるように、サイズ調整されて配置される。
図１３は、本開示の様々な実施形態によって説明する電界効果トランジスタ１００の、構成要素の様々な組合せを示す図である。たとえば、（ａ）基板１０５から隆起したドレイン金属１２５及び／若しくはソース金属１１５、（ｂ）傾斜ゲート・タブ１５５、１６０を有するゲート・マニホルド１３０、（ｃ）切欠き領域１３５を有するドレイン金属１２５、並びに／又は（ｄ）ゲート・マニホルド１３０と、ドレイン金属及びソース金属との間に配置されたシールド１７０の様々な組合せが示してある。こうした実施形態のあらゆる組合せは、本開示によって開示されるものであることが理解される。
図１４及び図１５は、本開示によって本明細書に記載の電界効果トランジスタ１００の各実施形態の様々な組合せの、電磁（ＥＭ）シミュレーション結果を示すチャートである。具体的には、図１４には、Ｓ１２散乱パラメータ（Ｓ１２［ｄｂ］）が示してあり、図１５には、ｐＦ／ｍｍで測定される接地ドレイン静電容量ＣＧＤが示してある。マーカｍ１及びマーカｍ３は、５ＧＨｚでの値を示す。
あらゆる修正形態でＳ１２／ＣＧＤが下がることが、図１４及び図１５から観察できる。特に、傾斜ゲート・タブ１５５、１６０は、ドレイン金属１２５の切欠き領域１３５と比較して約２倍は効果的である。シールド１７０は、ドレイン金属１２５の切欠き領域１３５と比較して、約４倍は効果的である。幅が１０μｍのシールド１７０と幅が１５μｍのシールド１７０との間の違いはほんのわずかである。しかし、シールド１７０、ドレイン金属１２５の切欠き領域１３５、及び傾斜ゲート・タブ１５５、１６０の組合せが最良の結果をもたらす。
図１６は、本開示の様々な実施形態による、電界効果トランジスタ１００ａ、１００ｂの複数の「フィンガ」を含む単一トランジスタ用のダイのレイアウトの一例である。より具体的には、標準的な０．２２ｍｍのドライバ・ダイの２８Ｖ変換の一例が示してある。
図１７～図２０は、本開示の様々な実施形態による電界効果トランジスタ１００の、測定結果を示すチャートである。具体的には、図１７は、周波数に対してＳ１２の大きさが約１．５ｄＢ改善することを示すチャートである。図１８は、周波数に対して寄生容量ＣＧＤがｐＦで約２０パーセント減少することを示すチャートを含む。図１９は、周波数に対して寄生容量ＣＤＳがｐＦで約８パーセント減少することを示すチャートを含む。図２０は、周波数に対して最大利得（Ｇｍａｘ）が約１ｄＢ増加することを示すチャートを含む。
図２１には、従来の電界効果トランジスタ１０の複数のフィンガをもつトランジスタを有するダイが示してあり、図２２には、本開示の様々な実施形態によって説明する電界効果トランジスタ１００の複数のフィンガをもつトランジスタを有するダイが示してある。具体的には、図２１の従来の電界効果トランジスタ１０を有するダイと比較すると、基板１０５から隆起しているドレイン金属１２５を観察することができ、並びに切欠き領域１３５、傾斜ゲート・タブ１５５、１６０、及びシールド１７０を観察することができる。
ＧａＮオンシリコン・トランジスタについて、本明細書に記載の実施形態のいくつかが説明されており、本明細書に記載のこの実施形態は、ＧａＮオンシリコンカーバイド（ＧａＮ ｏｎ ＳｉＣ）トランジスタ、並びに他のタイプのトランジスタにも適用できることが理解される。いずれにしても、ＧａＮでのパワー・トランジスタ設計のための、本開示の様々な実施形態で説明する技法及び最適化が、基本的なデバイス性能を改善することになる。たとえば、ドレインのメタライゼーションを隆起させ、切り欠くことで、ＣＤＳが減少することになり、それによって効率及び帯域幅が実現する。ラップアラウンドのソース・フィールド・プレートを使用することによって、ＣＧＳが減少することになり、利得及び帯域幅が改善する。シールド１７０及び傾斜ゲート・タブ１５５、１６０を使用することにより、シールドされたゲート・マニホルドを設けてＣＧＤを低減することになり、半導体デバイスには安定な利得及び安定性がもたらされる。ゲート／ドレイン間隔を修正してＲＤを最適化し、利得、電力、及び効率を改善する。
前述の特徴、構造、又は特性は、任意の適切な方式で１つ又は複数の実施形態において組み合わせてもよく、様々な実施形態において議論される特徴は、可能ならば交換可能である。以下の説明では、本開示の実施形態を完全に理解するために、数多くの具体的な詳細が提示されている。しかし、本開示の技術的解決は、具体的な詳細のうち１つ又は複数の詳細なしに実施されてもよく、又は他の方法、構成要素、材料などを利用してもよいことが当業者には理解されよう。他の例では、本開示の態様が曖昧にならないように、よく知られた構造、材料、又は動作を示したり、詳細に説明したりすることはない。
「上（ｏｎ）」、「下方（ｂｅｌｏｗ）」、「上部（ｕｐｐｅｒ）」、「下部（ｌｏｗｅｒ）」などの相対語は、本明細書においては、ある１つの構成要素と別の構成要素との相対的な関係を説明するために使用されるが、こうした用語は、本明細書においては、たとえば各図面に示す一例における方向として、もっぱら便宜上使用される。装置が上下逆になる場合、前述の「上部」の構成要素は、「下部」の構成要素になることを理解されたい。ある構造体が別の構造体の「上」にあるとき、この構造体が、別の構造体の上に一体形成されること、又はこの構造体が、別の構造体の上に「直接」配置されること、又はこの構造体が他の構造体を介してその他の構造体の上に「間接的に」配置されることが可能である。
本明細書では、「備える（ｃｏｍｐｒｉｓｅ）」、「含む（ｉｎｃｌｕｄｅ）」、「有する（ｈａｖｅ）」、「含有する（ｃｏｎｔａｉｎ）」という用語、及びその変化形を使用して、オープン・エンドになるようにし、添付の特許請求の範囲に別段の指定がない限り、列挙された要素、構成部品などに加えて、追加の要素、構成部品などを含むことを意味する。「第１の」、「第２の」などの用語は、対象物の数を限定するものではなく、もっぱらラベルとして使用される。
本開示の前述の各実施形態は、本開示の原理を明確に理解するために説明した実装形態の単なる実現可能な例である。本開示の精神及び原理から実質的に逸脱することなく、前述の実施形態には、数多くの変形及び修正を加えてもよい。このようなあらゆる修正形態及び変形形態は、本明細書において本開示の範囲内に含まれ、添付の特許請求の範囲によって保護されるものである。

Claims (20)

  1. 第１のソース金属と、
    第２のソース金属と、
    前記第１のソース金属と前記第２のソース金属との間に配置されるドレイン金属と、を備え、前記ドレイン金属はドレイン金属体を備え、前記ドレイン金属体は該ドレイン金属体の第１の突出部及び第２の突出部を画定する切欠き領域を有し、前記第１の突出部及び前記第２の突出部は、前記切欠き領域のそれぞれの側部に配置されている、電界効果トランジスタ。
  2. 前記切欠き領域が、三角形の切欠き領域である、請求項１に記載の電界効果トランジスタ。
  3. 前記切欠き領域が、Ｕ字形の切欠き領域である、請求項１又は２に記載の電界効果トランジスタ。
  4. 前記電界効果トランジスタが基板を備え、
    前記ドレイン金属が、第１のドレイン金属柱及び第２のドレイン金属柱を形成する第１のドレイン金属であり、
    前記電界効果トランジスタが、第２のドレイン金属を含み、
    前記第１のドレイン金属柱及び前記第２のドレイン金属柱が、それぞれ、前記第２のドレイン金属の第１の先端部及び第２の先端部において前記第２のドレイン金属の下方に配置され、
    開口が、前記第１のドレイン金属柱と前記第２のドレイン金属柱との間の前記第２のドレイン金属の下方に画定される、請求項１～３のいずれか一項に記載の電界効果トランジスタ。
  5. 第１のソース金属及びソース接続フィールド・プレート（ＳＦＰ）、第２のソース金属及びソース接続フィールド・プレート（ＳＦＰ）、第１のゲート・フィンガ、並びに第２のゲート・フィンガを備える、請求項１～４のいずれか一項に記載の電界効果トランジスタ。
  6. 前記電界効果トランジスタが、高電子移動度トランジスタ（ＨＥＭＴ）、シュードモルフィック高電子移動度トランジスタ（ｐＨＥＭＴ）、又はメタモルフィック高電子移動度トランジスタ（ｍＨＥＭＴ）である、請求項１～５のいずれか一項に記載の電界効果トランジスタ。
  7. ソース金属と、
    ゲート・マニホルド本体、第１の傾斜ゲート・タブ、及び第２の傾斜ゲート・タブを有するゲート・マニホルドと、
    第１のドレイン金属コンタクト及び第２のドレイン金属コンタクトを有するドレイン金属と、を備え、
    前記第１の傾斜ゲート・タブが、前記ゲート・マニホルド本体から第１の角度で延在し、前記第２の傾斜ゲート・タブが、前記ゲート・マニホルド本体から第２の角度で延在する、電界効果トランジスタ。
  8. 前記第１の傾斜ゲート・タブが、前記ゲート・マニホルド本体の第１の隅部に接触するとともにそこから延在する第１の領域と、前記第１の傾斜ゲート・タブの前記第１の領域から延在する第２の領域とを含み、
    前記第２の傾斜ゲート・タブが、前記ゲート・マニホルド本体の第２の隅部に接触するとともにそこから延在する第１の領域と、前記第２の傾斜ゲート・タブの前記第１の領域から延在する第２の領域とを含み、
    前記第１の傾斜ゲート・タブ及び前記第２の傾斜ゲート・タブは、それぞれのコンタクト領域が前記ドレイン金属よりも広く配置されるように、サイズ調整されて配置される、請求項７に記載の電界効果トランジスタ。
  9. 前記第１の傾斜ゲート・タブの前記第２の領域が、前記ゲート・マニホルド本体の第１の側部に対して平行にオフセットして配置され、
    前記第２の傾斜ゲート・タブの前記第２の領域が、前記ゲート・マニホルド本体の第２の側部に対して平行にオフセットして配置される、請求項８に記載の電界効果トランジスタ。
  10. 前記電界効果トランジスタが基板を備え、
    前記ドレイン金属が、第１のドレイン金属柱及び第２のドレイン金属柱を形成する第１のドレイン金属であり、
    前記電界効果トランジスタが、第２のドレイン金属を含み、
    前記第１のドレイン金属柱及び前記第２のドレイン金属柱が、それぞれ、前記第２のドレイン金属の第１の先端部及び第２の先端部において前記第２のドレイン金属の下方に配置される、請求項７～１０のいずれか一項に記載の電界効果トランジスタ。
  11. 開口が、前記第１のドレイン金属柱と前記第２のドレイン金属柱との間の前記第２のドレイン金属の下方に画定される、請求項１０に記載の電界効果トランジスタ。
  12. 前記電界効果トランジスタが、第１のソース金属及びソース接続フィールド・プレート（ＳＦＰ）、第２のソース金属及びソース接続フィールド・プレート（ＳＦＰ）、第１のゲート・フィンガ、並びに第２のゲート・フィンガを備え、
    前記第１のソース金属及びＳＦＰ、並びに前記第２のソース金属及びＳＦＰはそれぞれ、前記ゲート・フィンガがそれぞれ配置される突出部開口を画定する突出部を含むようにサイズ調整されて配置される、請求項７～１１のいずれか一項に記載の電界効果トランジスタ。
  13. 前記電界効果トランジスタが、高電子移動度トランジスタ（ＨＥＭＴ）、シュードモルフィック高電子移動度トランジスタ（ｐＨＥＭＴ）、又はメタモルフィック高電子移動度トランジスタ（ｍＨＥＭＴ）である、請求項１～１２のいずれか一項に記載の電界効果トランジスタ。
  14. 前記電界効果トランジスタが、窒化ガリウム（ＧａＮ）オンシリコン・トランジスタ、又はＧａＮオンシリコンカーバイド・トランジスタである、請求項１～１３のいずれか一項に記載の電界効果トランジスタ。
  15. ゲート・マニホルド、第１のソース金属、及び第２のソース金属と、
    前記第１のソース金属と前記第２のソース金属との間に配置されたドレイン金属と、
    前記第１のソース金属に接続された第１の端部、及び前記第２のソース金属に接続された第２の端部を有するシールドであって、前記ゲート・マニホルドとドレイン・コンタクトとの間に配置されたシールドと
    を含む、電界効果トランジスタ。
  16. 前記シールドの幅が、約１０μｍ～約１５μｍである、請求項１５に記載の電界効果トランジスタ。
  17. 前記シールドが、第１の階段状領域と、第２の階段状領域と、前記第１の階段状領域と前記第２の階段状領域との間に配置されるくぼんだ領域とを含み、前記くぼんだ領域が、基板と直接接触し、前記第１の階段状領域及び前記第２の階段状領域が、前記基板の表面から隆起する、請求項１５又は１６に記載の電界効果トランジスタ。
  18. 前記ゲート・マニホルドが、ゲート・マニホルド本体、第１の傾斜ゲート・タブ、及び第２の傾斜ゲート・タブを含み、
    前記第１の傾斜ゲート・タブは、前記シールドが前記第１の傾斜ゲート・タブに接触しないように、前記シールドの前記第１の階段状領域によって画定されるくぼみ内に配置され、
    前記第２の傾斜ゲート・タブは、前記シールドが前記第２の傾斜ゲート・タブに接触しないように、前記シールドの前記第２の階段状領域によって画定されるくぼみ内に配置される、請求項１７に記載の電界効果トランジスタ。
  19. 前記電界効果トランジスタが基板を備え、
    前記ドレイン金属が、第１のドレイン金属柱及び第２のドレイン金属柱を形成する第１のドレイン金属であり、
    前記電界効果トランジスタが、第２のドレイン金属を含み、
    前記第１のドレイン金属柱及び前記第２のドレイン金属柱が、それぞれ、前記第２のドレイン金属の第１の先端部及び第２の先端部において前記第２のドレイン金属の下方に配置され、
    開口が、前記第１のドレイン金属柱と前記第２のドレイン金属柱との間の前記第２のドレイン金属の下方に画定され、
    前記電界効果トランジスタが、第１のソース金属及びソース接続フィールド・プレート（ＳＦＰ）、第２のソース金属及びソース接続フィールド・プレート（ＳＦＰ）、第１のゲート・フィンガ、並びに第２のゲート・フィンガをさらに備え、
    前記第１のソース金属及びＳＦＰ、並びに前記第２のソース金属及びＳＦＰはそれぞれ、前記ゲート・フィンガがそれぞれ配置される突出部開口を画定する突出部を含むようにサイズ調整されて配置される、請求項１５～１８のいずれか一項に記載の電界効果トランジスタ。
  20. 前記電界効果トランジスタが、高電子移動度トランジスタ（ＨＥＭＴ）、シュードモルフィック高電子移動度トランジスタ（ｐＨＥＭＴ）、又はメタモルフィック高電子移動度トランジスタ（ｍＨＥＭＴ）である、請求項１５～１９のいずれか一項に記載の電界効果トランジスタ。
JP2022558286A 2020-05-14 2020-07-15 パワー・トランジスタ用の改善されたレイアウトの技法及び最適化 Pending JP2023525450A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/874,098 US11929408B2 (en) 2020-05-14 2020-05-14 Layout techniques and optimization for power transistors
US16/874,098 2020-05-14
PCT/US2020/042058 WO2021230895A1 (en) 2020-05-14 2020-07-15 Improved layout techniques and optimization for power transistors

Publications (2)

Publication Number Publication Date
JP2023525450A true JP2023525450A (ja) 2023-06-16
JPWO2021230895A5 JPWO2021230895A5 (ja) 2023-07-21

Family

ID=71948768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022558286A Pending JP2023525450A (ja) 2020-05-14 2020-07-15 パワー・トランジスタ用の改善されたレイアウトの技法及び最適化

Country Status (6)

Country Link
US (2) US11929408B2 (ja)
EP (1) EP4150674A1 (ja)
JP (1) JP2023525450A (ja)
CN (1) CN115461874A (ja)
TW (1) TWI836127B (ja)
WO (1) WO2021230895A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202249209A (zh) * 2021-03-05 2022-12-16 日商住友電工器件創新股份有限公司 半導體裝置
CN117010321B (zh) * 2023-06-06 2024-07-09 北京华大九天科技股份有限公司 一种multi-finger MOS器件版图的EM和IR分析方法
CN117457735A (zh) * 2023-12-22 2024-01-26 英诺赛科（珠海）科技有限公司 一种晶体管结构及其制作方法、芯片

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4104672A (en) * 1976-10-29 1978-08-01 Bell Telephone Laboratories, Incorporated High power gallium arsenide schottky barrier field effect transistor
US5057882A (en) * 1989-06-30 1991-10-15 Texas Instruments Incorporated Thermally optimized interdigitated transistor
US6559513B1 (en) * 2002-04-22 2003-05-06 M/A-Com, Inc. Field-plate MESFET
JP2004260364A (ja) * 2003-02-25 2004-09-16 Renesas Technology Corp 半導体装置及び高出力電力増幅装置並びにパソコンカード
JP5117698B2 (ja) * 2006-09-27 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置
JP5712516B2 (ja) * 2010-07-14 2015-05-07 住友電気工業株式会社 半導体装置
TWI443832B (zh) 2011-07-08 2014-07-01 Nuvoton Technology Corp 金氧半場效電晶體
US9093420B2 (en) * 2012-04-18 2015-07-28 Rf Micro Devices, Inc. Methods for fabricating high voltage field effect transistor finger terminations
US8816397B2 (en) 2012-12-21 2014-08-26 The United States Of America As Represented By The Secretary Of The Army Ring-shaped transistors providing reduced self-heating
JP2014175368A (ja) * 2013-03-06 2014-09-22 Toshiba Corp 電界効果トランジスタおよび半導体装置
CN103367403B (zh) * 2013-08-01 2019-10-08 苏州能讯高能半导体有限公司 半导体器件及其制造方法
WO2015157845A1 (en) * 2014-04-16 2015-10-22 Gan Systems Inc. Embedded packaging for devices and systems comprising lateral gan power transistors
CN105280695A (zh) * 2014-06-06 2016-01-27 台达电子工业股份有限公司 半导体装置与其的制造方法
JP6299665B2 (ja) 2015-04-30 2018-03-28 三菱電機株式会社 電界効果トランジスタ
US9685438B2 (en) * 2015-08-19 2017-06-20 Raytheon Company Field effect transistor having two-dimensionally distributed field effect transistor cells
JP6400618B2 (ja) * 2016-03-09 2018-10-03 株式会社東芝 半導体装置
EP3474316B1 (en) * 2016-07-25 2021-03-03 Mitsubishi Electric Corporation Semiconductor device
US10770146B2 (en) 2018-06-08 2020-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for PUF generator characterization
US11038023B2 (en) 2018-07-19 2021-06-15 Macom Technology Solutions Holdings, Inc. III-nitride material semiconductor structures on conductive silicon substrates

Also Published As

Publication number Publication date
US20240194750A1 (en) 2024-06-13
TWI836127B (zh) 2024-03-21
US20210359092A1 (en) 2021-11-18
WO2021230895A1 (en) 2021-11-18
EP4150674A1 (en) 2023-03-22
TW202143087A (zh) 2021-11-16
CN115461874A (zh) 2022-12-09
US11929408B2 (en) 2024-03-12

Similar Documents

Publication Publication Date Title
JP7474782B2 (ja) 内側供給フィンガを有する高出力トランジスタ
JP2023525450A (ja) パワー・トランジスタ用の改善されたレイアウトの技法及び最適化
US6707102B2 (en) Semiconductor device including an insulated gate type field effect transistor and method for fabricating the same
US8546852B2 (en) Semiconductor device
US20100025737A1 (en) Field-effect transistor
US11652461B2 (en) Transistor level input and output harmonic terminations
JP2021530868A (ja) 改善されたドレイン相互接続部及び／又はゲート相互接続部、並びにフィンガ構造
US6580107B2 (en) Compound semiconductor device with depletion layer stop region
KR19980071219A (ko) 반도체의 입출력 접속 구조
US9899967B1 (en) Embedded harmonic termination on high power RF transistor
RU2393589C1 (ru) Мощный свч полевой транзистор с барьером шотки
EP1788634B1 (en) Field effect transistor and method for manufactoring the same
KR102718855B1 (ko) 내부-급전 핑거들을 갖는 고전력 트랜지스터
CN118281051A (zh) 一种半导体器件
CN118281049A (zh) 一种半导体器件

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230712

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240229

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240617

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20241001