JP2737874B2 - 半導体線路変換装置 - Google Patents
半導体線路変換装置Info
- Publication number
- JP2737874B2 JP2737874B2 JP61314194A JP31419486A JP2737874B2 JP 2737874 B2 JP2737874 B2 JP 2737874B2 JP 61314194 A JP61314194 A JP 61314194A JP 31419486 A JP31419486 A JP 31419486A JP 2737874 B2 JP2737874 B2 JP 2737874B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- line
- input
- effect transistor
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Junction Field-Effect Transistors (AREA)
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、トランジスタおよびその電極配置により形
成される異種線路を一体的に組み合わせて実現する機能
性に富んだ超小型半導体線路変換装置に関する。 ［従来の技術］ 第４図（Ａ）は従来例の入出力マイクロストリップ線
路を備えたゲート接地の金属−半導体電界効果トランジ
スタ（以下、MESFETという。）回路の平面図であり、第
４図（Ｂ）は第４図（Ａ）のＡ−Ａ′線についての縦断
面図である。 第４図（Ａ）及び（Ｂ）において、下表面全面に接地
導体10が形成された半導体基板１上に、入出力マイクロ
ストリップ線路２及び３が、半導体基板１の略中央部に
形成されたMESFET4を間にはさんで互いに対向して形成
される。また、入力マイクロストリップ線路２がMESFET
4のソース電極５に接続され、一方、MESFET4のドレイン
電極７が出力マイクロストリップ線路３に接続され、さ
らに、MESFET4のゲート電極６がゲート電極６の図上の
下側の導体８並びに、導体８の略中央部に形成されたバ
イアホール９の導体9aを介して、接地導体10に接続され
る。 以上のように構成されたゲート接地のMESFET回路は、
入出力マイクロストリップ線路２及び３を介してマイク
ロ波信号を入出力することができるとともに、MESFET4
のゲート電極５のゲート幅ｗを調整することによってア
クティブマッチングを行い、ソース電極５から見た入力
インピーダンスを入力マイクロストリップ線路２の特性
インピーダンスに整合させることができるという特徴を
有する。ここで、アクティブマッチングとは、ゲート接
地のMESFET回路の入力インピーダンスが、当該MESFETの
相互コンダクタンスgmの逆数に等しいことを用いたイン
ピーダンス整合手法であり、非常に広い周波数帯域にわ
たってインピーダンス整合を行うことができる。この方
法は、受動回路による整合回路に比べて大幅に形状を小
さくすることができる。 また、ゲート接地のMESFET回路においては、当該MESF
ETのドレイン・ゲート間が上記入力インピーダンスに比
べて10倍程度高いインピーダンスであり、かつ、入出力
はMESFETの非可逆性によって分離されているので、ゲー
ト接地のMESFET回路は、アイソレーション特性の良好な
インピーダンス変換回路として動作するという特徴を有
している。ここで、当該MESFETのドレイン・ゲート間に
抵抗を接続し、当該抵抗の抵抗値を変更することによっ
て所望のインピーダンス変換比を得ることができる。 ［発明が解決しようとする問題点］ しかしながら、上述の従来例のゲート接地のMESFET回
路において、MESFET4のゲート電極６を直流的にかつ高
周波的に接地するためには、上述のように、バイアホー
ル９を形成するか、あるいは、基板側面の導体層又はボ
ンディングワイヤを介して接地することが必要となり、
その結果、接地インダクタンスの影響を受けやすいゲー
ト接地のMESFETの動作が不安定になりやすい。これによ
って、例えば10GHz以上の周波数帯において広帯域な周
波数特性を得難くなるという問題点があった。 これらの問題点を解決するために、マイクロストリッ
プ線路の代わりにコプレナー線路やスロット線路といっ
た共平面線路を使用し、接地インダクタンスを数分の１
に小さくする方法などが採られている。 しかしながら、ゲート接地のFETを単独で用いる応用
例は無く、一般に、後段に増幅器やミキサなどの回路を
接続し、全体として小型かつインピーダンス整合性の良
好な回路を小型に実現する方法が採られている。後段の
回路がプッシュプル増幅器やバランスミキサのような平
衡回路の場合には、特に整合回路を小型化する効果が大
きい。ここで、後段に平衡回路を接続するためには、不
平衡モードの入力信号を平衡モードの信号に変換しなけ
ればならない。従来、不平衡・平衡モード変換回路を受
動回路により構成していたので、線路モード変換部に複
数の1/4波長線路を組み合わせたバランを設ける必要が
あり、上記の小型化の効果が相殺され、結果として回路
全体の小型化に限界があった。 本発明の目的は以上の問題点を解決し、広帯域の周波
数特性を有し、コプレナー線路からスロット線路への線
路変換、又は、スロット線路からコプレナー線路への線
路変換を行うことが可能であって、従来に比較し大幅に
小型化することができる半導体線路変換装置を提供する
ことにある。 ［問題点を解決するための手段］ 本発明に係る特許請求の範囲第１項記載の半導体線路
変換装置は、半導体基板上に、所定のゲート幅を有する
長方形状のゲート電極と、ソース電極と、ドレイン電極
とを並置してなるゲート接地の電界効果トランジスタ
と、 上記半導体基板上に上記電界効果トランジスタと共平面
関係で形成され、中心導体とその両側に形成された第１
の接地導体と第２の接地導体とからなり、高周波信号が
入力される入力コプレナー線路と、 上記半導体基板上に上記電界効果トランジスタと共平
面関係で形成され、互いに所定の間隔だけ離れて形成さ
れた第１の導体と第２の導体とからなり、上記入力コプ
レナー線路から上記電界効果トランジスタを介して出力
される高周波信号を出力する出力スロット線路とを備え
る半導体線路変換装置であって、 上記中心導体は上記ソース電極と一体的に形成されて
接続され、 上記第１の接地導体は上記ゲート電極の長手方向の一
端に接続され、 上記第１の導体は上記ドレイン電極と一体的に形成さ
れて接続され、 上記第２の接地導体は上記ゲート電極の長手方向の他
端に接続されるとともに上記第２の導体と接続され、 上記第１の接地導体と上記第２の接地導体と上記ゲー
ト電極と上記第２の導体とがともに一体的に形成され、 上記ゲート電極のゲート幅は、上記ソース電極から上
記電界効果トランジスタを見たときの上記電界効果トラ
ンジスタの入力インピーダンスが上記入力コプレナー線
路の線路インピーダンスに一致するように設定され、 上記電界効果トランジスタと上記入力コプレナー線路
と上記出力スロット線路とがともに一体的に上記半導体
基板上に形成されたことを特徴とする。 また、本発明に係る特許請求の範囲第２項記載の半導
体線路変換装置は、半導体基板上に、所定のゲート幅を
有する長方形状のゲート電極と、ソース電極と、ドレイ
ン電極とを並置してなるゲート接地の電界効果トランジ
スタと、 上記半導体基板上に上記電界効果トランジスタと共平
面関係で形成され、互いに所定の間隔だけ離れて形成さ
れた第１の導体と第２の導体とからなり、高周波信号が
入力される入力スロット線路と、 上記半導体基板上に上記電界効果トランジスタと共平
面関係で形成され、中心導体とその両側に形成された第
１の接地導体と第２の接地導体とからなり、上記入力ス
ロット線路から上記電界効果トランジスタを介して出力
される高周波信号を出力する出力コプレナー線路とを備
える半導体線路変換装置であって、 上記第１の導体は上記ソース電極と一体的に形成され
て接続され、 上記中心導体は上記ドレイン電極と一体的に形成され
て接続され、 上記第２の導体は上記ゲート電極の長手方向の一端に
接続されるとともに上記第１の接地導体に接続され、 上記第２の接地導体は上記ゲート電極の長手方向の他
端に接続され、 上記第１の接地導体と上記第２の接地導体と上記ゲー
ト電極と上記第２の導体とがともに一体的に形成され、 上記ゲート電極のゲート幅は、上記ソース電極から上
記電界効果トランジスタを見たときの上記電界効果トラ
ンジスタの入力インピーダンスが上記入力スロット線路
の線路インピーダンスに一致するように設定され、 上記電界効果トランジスタと上記入力スロット線路と
上記出力コプレナー線路とがともに一体的に上記半導体
基板上に形成されたことを特徴とする。 ［作用］ 以上のように構成された特許請求の範囲第１項記載の
半導体装置においては、上記電界効果トランジスタのゲ
ート電極とソース電極との間に上記入力コプレナー線路
が接続され、上記ゲート接地の電界効果トランジスタの
機能により、入力整合及びインピーダンス変換が行われ
る。一方、上記電界効果トランジスタのゲート電極とド
レイン電極との間に上記出力スロット線路が接続され
る。これによって、上記入力コプレナー線路と上記出力
スロット線路との間で、線路モードの変換が上記電界効
果トランジスタによって行われる。ここで、上記ゲート
電極のゲート幅は、上記ソース電極から上記電界効果ト
ランジスタを見たときの上記電界効果トランジスタの入
力インピーダンスが上記入力コプレナー線路の線路イン
ピーダンスに一致するように設定されているので、上記
入力コプレナー線路と上記電界効果トランジスタの入力
端との間の入力インピーダンス整合を行うことができ、
しかもゲート電極の長手方向の両端に、コプレナー線路
の第１と第２の接地導体とスロット線路の一方の導体を
接続することで、広い周波数帯域にわたって入力インピ
ーダンス整合を実現することができる。 また、特許請求の範囲第２項記載の半導体装置におい
ては、上記電界効果トランジスタのゲート電極とソース
電極との間に上記入力スロット線路が接続され、上記ゲ
ート接地の電界効果トランジスタの機能により、入力整
合及びインピーダンス変換が行われる。一方、上記電界
効果トランジスタのゲート電極とドレイン電極との間に
上記出力コプレナー線路が接続される。これによって、
上記入力スロット線路と上記出力コプレナー線路置との
間で、線路モードの変換が上記電界効果トランジスタに
よって行われる。ここで、上記ゲート電極のゲート幅
は、上記ソース電極から上記電界効果トランジスタを見
たときの上記電界効果トランジスタの入力インピーダン
スが上記入力コプレナー線路の線路インピーダンスに一
致するように設定されているので、上記入力スロット線
路と上記電界効果トランジスタの入力端との間の入力イ
ンピーダンス整合を行うことができ、しかもゲート電極
の長手方向の両端に、コプレナー線路の第１と第２の接
地導体とスロット線路の一方の導体を接続することで、
広い周波数帯域にわたって入力インピーダンス整合を実
現することができる。 ［実施例］ 第１の実施例 第１図は本発明の第１の実施例である入力コプレナー
線路33及び出力スロット線路32を備えたゲート接地のME
SFET回路を用いた半導体線路変換装置の平面図であり、
第３図は第１図のＣ−Ｃ′線についての縦断面図であ
る。第１図及び第３図において、第４図（Ａ）及び
（Ｂ）と同一のものについては同一の符号を付してい
る。 第１図及び第３図において、半絶縁性のGaAs半導体基
板１の略中央位置であってMESFET4が形成される位置の
全面上に、半導体基板１の上表面から例えばSi+等の不
純物イオンを注入して動作層20を形成した後、さらに、
該動作層領域の中央部を除いて両側に高濃度の不純物イ
オンを注入してオーム接触用の層を形成する。その後、
動作層20が形成された半導体基板１を所定の高温状態で
熱処理して、半導体基板１に注入された不純部イオンを
活性化する。次いで、Auにてなるショットキー障壁接触
のゲート電極６が、上記動作層20の略中央位置に導体14
a及び14bと一体的に形成され、ここで、該ゲート電極６
の平面形状は長手のゲート幅ｗとゲート長ｇの２辺を有
する長方形状であり、該ゲート電極６のゲート長ｇの辺
は入力コプレナー線路33及び出力スロット線路32の長手
方向と並行している。さらに、Auと上記高濃度の不純物
層にてなるオーム接触のソース電極５及びドレイン電極
７が、上記ゲート電極６を間にはさんで、それぞれ上記
ゲート電極６と所定の間隔だけ離れて、上記動作層20上
にそれぞれ導体15及び17と一体的に形成される。ここ
で、上記ソース電極５及びドレイン電極７の各平面形状
は上記ゲート電極６の略同一形状であって、該電極5,7
の長手方向の辺が上記ゲート電極６のゲート幅ｗ方向の
辺と平行している。 半導体基板１内の動作層20上に以上のように公知の方
法で形成されたドレイン電極７、ゲート電極６及びソー
ス電極５によって、MESFET4を構成している。なお、以
下、第１図のMESFET4の左側をMESFET4の入力側といい、
また、MESFET4の右側をMESFET4の出力側といい、以下の
第２図におけるMESFET4においても同様とする。また、
ゲート電極６のゲート幅ｗは、従来の技術で述べたアク
ティブマッチング法を用いて、ソース電極４からMESFET
4を見たときのMESFET4の入力インピーダンスが入力コプ
レナー線路33の線路インピーダンスに一致するように設
定される。 さらに、Auにてなる接地導体14aが上記MESFET4が形成
された位置の第１図の平面図の下側全面の上記半導体基
板１上に公知の蒸着方法によりゲート電極６及び接地導
体14bと一体的にかつ接地導体14b及び導体15,17と共平
面関係で形成される。ここで、該接地導体14aの平面形
状はゲート幅ｗ方向の幅が間隔l1及びl2に比較して十分
に広い略長方形状であり、該接地導体14aの中央側のゲ
ート長ｇ方向の辺の中央部分がゲート電極６のゲート長
ｇの一辺と接続される。 また、接地導体14aは、MESFET4の入力側で導体15と所
定の間隔l2だけ離れて形成され、一方、MESFET4の出力
側で導体17と所定の間隔l1だけ離れて形成される。ま
た、Auにてなる接地導体14bが上記MESFET4が形成された
位置の第１図の平面図の左上側の上記半導体基板１上に
公知の蒸着方法によりゲート電極６と一体的にかつ接地
導体14a及び導体15と共平面関係で形成される。ここ
で、該接地導体14bの平面形状は、ゲート長ｇ方向の幅
が間隔l1およびl2に比較して十分に広い略長方形状であ
り、該接地導体14bの中央側の頂点部分がゲート電極６
のゲート長ｇ方向の他辺と接続される。さらに、接地導
体14bは、MESFET4の入力側で導体15と所定の間隔l3だけ
離れて形成され、一方、接地導体14bにおいて、導体17
との浮遊容量を最小限にするため導体17と可能な限り離
れるように、導体17側のゲート長ｇ方向の幅が最小とさ
れる。 また、Auにてなる導体15が、MESFET4の入力側で上記
接地導体14a及び14bとそれぞれ所定の間隔l3だけ離れ
て、該ソース電極５と一体的にかつ接地導体14a及び14b
と共平面関係で公知の蒸着方法により上記半導体基板１
上に形成される。該導体15の平面形状は、ゲート幅ｗ方
向の所定の幅l2を有する長方形状であって、該導体15の
MESFET4側の幅l2の辺が、MESFET4のソース電極５のゲー
ト幅ｗ方向の辺の中央部分と接続される。この導体15と
接地導体14a,14bによって、入力コプレナー線路33を構
成している。 またさらに、Auにてなる導体17が、MESFET4の出力側
で接地導体14aと所定の間隔l1だけ離れ、ドレイン電極
７と一体的にかつ接地導体14aと共平面関係で公知の蒸
着方法により上記半導体基板１上に形成される。ここ
で、該導体17の平面形状は、上記接地導体14bとの浮遊
容量を最小限にするため接地導体14bと可能な限り離れ
るようにドレイン電極７と接続される部分のゲート幅ｗ
方向の幅がゲート幅ｗとなって最小となり、かつ導体17
の信号出力端側（第１図の半導体基板１の右側）のゲー
ト幅ｗ方向の幅が接地導体14aとの間隔l1よりも十分に
広い略台形形状であり、該導体17のMESFET4側のゲート
幅ｗ方向の辺がMESFET4のドレイン電極７のゲート幅ｗ
の一辺と接続される。この導体17と接地導体14aによっ
て出力スロット線路32を構成している。 以上のように構成された入力コプレナー線路33及び出
力スロット線路32を有するゲート接地のMESFET回路を用
いた半導体線路変換装置は、入力コプレナー線路33を介
して入力される不平衡モードの信号に対して、当該MESF
ET4のカットオフ周波数程度の非常に広い周波数範囲で
インピーダンス整合し、これによって、低インピーダン
スから高インピーダンスへのインピーダンス変換を行な
うと同時に、不平衡モードから平衡モードへの信号のモ
ード変換を行なった後、モード変換後の信号を出力スロ
ット線路32に出力する。 また、入出力線路として共平面線路であるコプレナー
線路33及びスロット線路32を備えているので、その線路
の構成導体が同一平面上にあり、従って、ウェハー上で
該MESFET回路の各種高周波特性を測定することができ
る。さらに、該MESFET回路において、入出力線路である
コプレナー線路33及びスロット線路32とMESFET4が一体
化されて形成されているので回路の小型化が可能となる
とともに、従来例のように接地のためにバイアホール９
を形成する必要がないので接地インダクタンスを極めて
小さくすることができ、広帯域な周波数特性を得ること
ができる。 第２の実施例 第２図は、本発明の第２の実施例である入力スロット
線路31及び出力コプレナー線路34を備えたゲート接地の
MESFET回路を用いた半導体線路変換装置の平面図であ
る。第２図のＣ−Ｃ′線についての縦断面図は第３図と
同様であるが、第３図上の符号15は第２図の18となり、
第３図上の符号17は第２図の16となる。第２図におい
て、第１図及び第４図（Ａ），（Ｂ）と同一のものにつ
いては、同一の符号を付している。 第２図において、半絶縁性のGaAs半導体基板１の略中
央位置に上述の第１の実施例と同様に公知の方法でMESF
ET4が形成される。ここで、ゲート電極６のゲート幅ｗ
は、従来の技術で延べたアクティブマッチング法を用い
て、ソース電極４からMESFET4を見たときのMESFET4の入
力インピーダンスが入力スロット線路31の線路インピー
ダンスに一致するように設定される。 さらに、Auにてなる接地導体14aが、上記MESFET4が形
成された位置の第２図の平面図の右下側の上記半導体基
板１上に公知の蒸着方法によりゲート電極６と一体的に
かつ接地導体14b及び導体16と共平面関係で形成され
る。ここで、該接地導体14aの平面形状は、間隔l1及びl
2に比較して十分に広いゲート長ｇ方向の幅を有する略
長方形状であって、導体18との浮遊容量が最小限とする
ため導体18と可能な限り離れるように導体18の近傍側で
ゲート幅ｗ方向の幅が最小となっている。さらに、該接
地導体14aの中央側の頂点部分がゲート電極６のゲート
長ｇの一辺と接続され、接地導体14aは、MESFET4の出力
側で導体16と所定の間隔l3だけ離れて形成される。ま
た、Auにてなる接地導体14bが、上記MESFET4が形成され
た位置の第２図の上側全面の上記半導体基板１上に公知
の蒸着方法によりゲート電極６と一体的にかつ導体16,1
8及び接地導体14aと共平面関係で形成される。該接地導
体14bの平面形状は、ゲート幅ｗ方向の幅が間隔l1及びl
2に比較して十分に広い略長方形状であって、該接地導
体14bは、MESFET4の入力端側で導体18と所定の間隔l1だ
け離れ、一方、MESFET4の出力端側で導体16と所定の間
隔l3だけ離れている。また、該接地導体14bの中央側の
ゲート長ｇ方向の辺の中央部分がゲート電極６のゲート
長ｇ方向の他辺と接続される。またさらに、Auにてなる
導体18が、MESFET4の入力側で接地導体14bと所定の間隔
l1だけ離れ、ソース電極５と一体的にかつ接地導体14b
と共平面関係で公知の蒸着方法により上記半導体基板１
上に形成される。ここで、該導体18のMESFET4側のゲー
ト幅ｗ方向の辺が、MESFET4のソース電極５のゲート幅
ｗ方向の一辺と接続され、該導体18の平面形状において
は、上記接地導体14aとの浮遊容量を最小限にするため
接地導体14aと可能な限り離れるように、ソース電極５
と接続される部分のゲート幅ｗ方向の幅がゲート幅ｗと
なり最小とされ、かつ導体18の信号入力端側（第２図の
半導体基板１の左側）のゲート幅ｗ方向の幅が接地導体
14bとの間隔l1よりも十分に広くされる。この導体18と
接地導体14bによって入力スロット線路31を構成してい
る。 また、Auにてなる導体16がMESFET4の出力側で上記接
地導体14a及び14bとそれぞれ所定の間隔l3だけ離れて、
該ドレイン電極７と一体的にかつ接地導体14a及び14bと
共平面関係で公知の蒸着方法により上記半導体基板１上
に形成される。ここで、該導体16の平面形状は、ゲート
幅ｗ方向の所定の幅l2を有する長方形状であって、該導
体16のMESFET4側のゲート幅ｗ方向の辺がMESFET4のドレ
イン電極７のゲート幅ｗ方向の一辺の中央部分と接続さ
れる。この導体16と接地導体14a及び14bによって出力コ
プレナー線路34を構成している。 以上のように構成された入力スロット線路31及び出力
コプレナー線路34を有するゲート接地のMESFET回路を用
いた半導体線路御変換装置は、入力スロット線路31を介
して入力される平衡モードの信号に対して、当該MESFET
4のカットオフ周波数程度の非常に広い周波数範囲でイ
ンピーダンス整合し、これによって、低インピーダンス
から高インピーダンスへのインピーダンス変換を行なう
と同時に、平衡モードから不平衡モードへの信号のモー
ド変換を行なった後、モード変換後の信号を出力コプレ
ナー線路34に出力する。 また、入出力線路として共平面線路であるスロット線
路31及びコプレナー線路34を備えているので、その線路
の構成導体が同一平面上にあり、従って、ウェハー上で
該MESFET回路の各種高周波特性を測定することができ
る。さらに、該MESFET回路において、入出力線路である
スロット線路31及びコプレナー線路34とMESFET4が一体
化されて形成されているので回路の小型化が可能となる
とともに、従来例のように接地のためにバイアホール９
を形成する必要がないので接地インダクタンスを極めて
小さくすることができ、広帯域な周波数特性を得ること
ができる。 他の実施例 以上の実施例において、入出力線路を接続する能動素
子としてMESFETを用いているが、これに限らず、その他
の種類のFET並びにベース電極、コレクタ電極及びエミ
ッタ電極を有するバイポーラトランジスタ等の能動素子
を用いてもよい。また、入出力線路としてスロット線路
又はコプレナー線路を用いているが、これに限らず、そ
の他の共平面線路を用いてもよい。 ［発明の効果］ 以上詳述したように本発明に係る半導体線路変換装置
によれば、ゲート接地の電界効果トランジスタを用いて
線路変換を行うための構成のうち、本願発明は、特に、
以下の点に特徴を有する。 （ア）ゲート電極の長手方向の両端に、コプレナー線路
の第１と第２の接地導体とスロット線路の一方の導体を
接続すること。 （イ）ゲート電極のゲート幅は、ソース電極から電界効
果トランジスタを見たときの電界効果トランジスタの入
力インピーダンスが入力線路の線路インピーダンスに一
致するように設定されること。上記（ア）の構成を有す
るので、上記ゲート電極の幅を自由に設定することがで
き、本願発明では、上記ゲート電極の幅を上記のように
構成している。 （ウ）入力線路と、ゲート接地の電界効果トランジスタ
と、出力線路がともに一体的に半導体基板上に形成され
ること。 従って、本発明は以下の特有の効果を有する。 （Ａ）上記（ア）の構成を有してゲート接地を構成して
おり、これによって、従来例のように、バイアホール９
を形成する必要がないので、接地インダクタンスを極め
て小さくすることができ、広帯域な周波数特性を得るこ
とができる。 （Ｂ）上記（ア）と上記（イ）の構成を用いることと、
上記電界効果トランジスタの本来の特性を用いることに
より、上記入力線路と上記電界効果トランジスタの入力
端との間の入力インピーダンス整合を行うことができ、
しかも上記（Ａ）の効果により、広い周波数帯域にわた
って入力インピーダンス整合を実現することができ、付
加的な受動整合回路を必要としない。 （Ｃ）ゲート接地の電界効果トランジスタは本来入力イ
ンピーダンスが低く、出力インピーダンスが高いという
特徴を有するので、本発明の半導体線路変換装置はイン
ピーダンス変換回路としての機能を有する。 （Ｄ）上記入力線路を介して入力される高周波信号は、
集中定数回路としての電界効果トランジスタ内で電圧・
電流の関係に変換された後、上記出力線路が接続される
１対の電界効果トランジスタの電極、すなわちゲート電
極とドレイン電極間から線路モードの変換後の高周波信
号が上記出力線路に出力されるので、当該半導体線路変
換装置は、線路モードの変換機能を有する。 （Ｅ）上記（ウ）の構成により、半導体線路変換装置
を、トランジスタの形状に近い超小型形状で実現するこ
とができ、大幅に小型化することができる。例えば、上
記（ウ）の構成ではなく、入力線路と出力線路との間
に、一体形成ではなく個別に能動素子を挿入して線路変
換装置を構成する場合、マイクロ波帯では、接続部分に
キャパシタンス成分やインダクタンス成分が発生し、良
好な変換特性が得られない。しかしながら、本発明のよ
うに、入力線路と出力線路と電界効果トランジスタとを
一体形成することによって、変換部の能動素子が集中定
数素子としてみなせるという利点がある。
成される異種線路を一体的に組み合わせて実現する機能
性に富んだ超小型半導体線路変換装置に関する。 ［従来の技術］ 第４図（Ａ）は従来例の入出力マイクロストリップ線
路を備えたゲート接地の金属−半導体電界効果トランジ
スタ（以下、MESFETという。）回路の平面図であり、第
４図（Ｂ）は第４図（Ａ）のＡ−Ａ′線についての縦断
面図である。 第４図（Ａ）及び（Ｂ）において、下表面全面に接地
導体10が形成された半導体基板１上に、入出力マイクロ
ストリップ線路２及び３が、半導体基板１の略中央部に
形成されたMESFET4を間にはさんで互いに対向して形成
される。また、入力マイクロストリップ線路２がMESFET
4のソース電極５に接続され、一方、MESFET4のドレイン
電極７が出力マイクロストリップ線路３に接続され、さ
らに、MESFET4のゲート電極６がゲート電極６の図上の
下側の導体８並びに、導体８の略中央部に形成されたバ
イアホール９の導体9aを介して、接地導体10に接続され
る。 以上のように構成されたゲート接地のMESFET回路は、
入出力マイクロストリップ線路２及び３を介してマイク
ロ波信号を入出力することができるとともに、MESFET4
のゲート電極５のゲート幅ｗを調整することによってア
クティブマッチングを行い、ソース電極５から見た入力
インピーダンスを入力マイクロストリップ線路２の特性
インピーダンスに整合させることができるという特徴を
有する。ここで、アクティブマッチングとは、ゲート接
地のMESFET回路の入力インピーダンスが、当該MESFETの
相互コンダクタンスgmの逆数に等しいことを用いたイン
ピーダンス整合手法であり、非常に広い周波数帯域にわ
たってインピーダンス整合を行うことができる。この方
法は、受動回路による整合回路に比べて大幅に形状を小
さくすることができる。 また、ゲート接地のMESFET回路においては、当該MESF
ETのドレイン・ゲート間が上記入力インピーダンスに比
べて10倍程度高いインピーダンスであり、かつ、入出力
はMESFETの非可逆性によって分離されているので、ゲー
ト接地のMESFET回路は、アイソレーション特性の良好な
インピーダンス変換回路として動作するという特徴を有
している。ここで、当該MESFETのドレイン・ゲート間に
抵抗を接続し、当該抵抗の抵抗値を変更することによっ
て所望のインピーダンス変換比を得ることができる。 ［発明が解決しようとする問題点］ しかしながら、上述の従来例のゲート接地のMESFET回
路において、MESFET4のゲート電極６を直流的にかつ高
周波的に接地するためには、上述のように、バイアホー
ル９を形成するか、あるいは、基板側面の導体層又はボ
ンディングワイヤを介して接地することが必要となり、
その結果、接地インダクタンスの影響を受けやすいゲー
ト接地のMESFETの動作が不安定になりやすい。これによ
って、例えば10GHz以上の周波数帯において広帯域な周
波数特性を得難くなるという問題点があった。 これらの問題点を解決するために、マイクロストリッ
プ線路の代わりにコプレナー線路やスロット線路といっ
た共平面線路を使用し、接地インダクタンスを数分の１
に小さくする方法などが採られている。 しかしながら、ゲート接地のFETを単独で用いる応用
例は無く、一般に、後段に増幅器やミキサなどの回路を
接続し、全体として小型かつインピーダンス整合性の良
好な回路を小型に実現する方法が採られている。後段の
回路がプッシュプル増幅器やバランスミキサのような平
衡回路の場合には、特に整合回路を小型化する効果が大
きい。ここで、後段に平衡回路を接続するためには、不
平衡モードの入力信号を平衡モードの信号に変換しなけ
ればならない。従来、不平衡・平衡モード変換回路を受
動回路により構成していたので、線路モード変換部に複
数の1/4波長線路を組み合わせたバランを設ける必要が
あり、上記の小型化の効果が相殺され、結果として回路
全体の小型化に限界があった。 本発明の目的は以上の問題点を解決し、広帯域の周波
数特性を有し、コプレナー線路からスロット線路への線
路変換、又は、スロット線路からコプレナー線路への線
路変換を行うことが可能であって、従来に比較し大幅に
小型化することができる半導体線路変換装置を提供する
ことにある。 ［問題点を解決するための手段］ 本発明に係る特許請求の範囲第１項記載の半導体線路
変換装置は、半導体基板上に、所定のゲート幅を有する
長方形状のゲート電極と、ソース電極と、ドレイン電極
とを並置してなるゲート接地の電界効果トランジスタ
と、 上記半導体基板上に上記電界効果トランジスタと共平面
関係で形成され、中心導体とその両側に形成された第１
の接地導体と第２の接地導体とからなり、高周波信号が
入力される入力コプレナー線路と、 上記半導体基板上に上記電界効果トランジスタと共平
面関係で形成され、互いに所定の間隔だけ離れて形成さ
れた第１の導体と第２の導体とからなり、上記入力コプ
レナー線路から上記電界効果トランジスタを介して出力
される高周波信号を出力する出力スロット線路とを備え
る半導体線路変換装置であって、 上記中心導体は上記ソース電極と一体的に形成されて
接続され、 上記第１の接地導体は上記ゲート電極の長手方向の一
端に接続され、 上記第１の導体は上記ドレイン電極と一体的に形成さ
れて接続され、 上記第２の接地導体は上記ゲート電極の長手方向の他
端に接続されるとともに上記第２の導体と接続され、 上記第１の接地導体と上記第２の接地導体と上記ゲー
ト電極と上記第２の導体とがともに一体的に形成され、 上記ゲート電極のゲート幅は、上記ソース電極から上
記電界効果トランジスタを見たときの上記電界効果トラ
ンジスタの入力インピーダンスが上記入力コプレナー線
路の線路インピーダンスに一致するように設定され、 上記電界効果トランジスタと上記入力コプレナー線路
と上記出力スロット線路とがともに一体的に上記半導体
基板上に形成されたことを特徴とする。 また、本発明に係る特許請求の範囲第２項記載の半導
体線路変換装置は、半導体基板上に、所定のゲート幅を
有する長方形状のゲート電極と、ソース電極と、ドレイ
ン電極とを並置してなるゲート接地の電界効果トランジ
スタと、 上記半導体基板上に上記電界効果トランジスタと共平
面関係で形成され、互いに所定の間隔だけ離れて形成さ
れた第１の導体と第２の導体とからなり、高周波信号が
入力される入力スロット線路と、 上記半導体基板上に上記電界効果トランジスタと共平
面関係で形成され、中心導体とその両側に形成された第
１の接地導体と第２の接地導体とからなり、上記入力ス
ロット線路から上記電界効果トランジスタを介して出力
される高周波信号を出力する出力コプレナー線路とを備
える半導体線路変換装置であって、 上記第１の導体は上記ソース電極と一体的に形成され
て接続され、 上記中心導体は上記ドレイン電極と一体的に形成され
て接続され、 上記第２の導体は上記ゲート電極の長手方向の一端に
接続されるとともに上記第１の接地導体に接続され、 上記第２の接地導体は上記ゲート電極の長手方向の他
端に接続され、 上記第１の接地導体と上記第２の接地導体と上記ゲー
ト電極と上記第２の導体とがともに一体的に形成され、 上記ゲート電極のゲート幅は、上記ソース電極から上
記電界効果トランジスタを見たときの上記電界効果トラ
ンジスタの入力インピーダンスが上記入力スロット線路
の線路インピーダンスに一致するように設定され、 上記電界効果トランジスタと上記入力スロット線路と
上記出力コプレナー線路とがともに一体的に上記半導体
基板上に形成されたことを特徴とする。 ［作用］ 以上のように構成された特許請求の範囲第１項記載の
半導体装置においては、上記電界効果トランジスタのゲ
ート電極とソース電極との間に上記入力コプレナー線路
が接続され、上記ゲート接地の電界効果トランジスタの
機能により、入力整合及びインピーダンス変換が行われ
る。一方、上記電界効果トランジスタのゲート電極とド
レイン電極との間に上記出力スロット線路が接続され
る。これによって、上記入力コプレナー線路と上記出力
スロット線路との間で、線路モードの変換が上記電界効
果トランジスタによって行われる。ここで、上記ゲート
電極のゲート幅は、上記ソース電極から上記電界効果ト
ランジスタを見たときの上記電界効果トランジスタの入
力インピーダンスが上記入力コプレナー線路の線路イン
ピーダンスに一致するように設定されているので、上記
入力コプレナー線路と上記電界効果トランジスタの入力
端との間の入力インピーダンス整合を行うことができ、
しかもゲート電極の長手方向の両端に、コプレナー線路
の第１と第２の接地導体とスロット線路の一方の導体を
接続することで、広い周波数帯域にわたって入力インピ
ーダンス整合を実現することができる。 また、特許請求の範囲第２項記載の半導体装置におい
ては、上記電界効果トランジスタのゲート電極とソース
電極との間に上記入力スロット線路が接続され、上記ゲ
ート接地の電界効果トランジスタの機能により、入力整
合及びインピーダンス変換が行われる。一方、上記電界
効果トランジスタのゲート電極とドレイン電極との間に
上記出力コプレナー線路が接続される。これによって、
上記入力スロット線路と上記出力コプレナー線路置との
間で、線路モードの変換が上記電界効果トランジスタに
よって行われる。ここで、上記ゲート電極のゲート幅
は、上記ソース電極から上記電界効果トランジスタを見
たときの上記電界効果トランジスタの入力インピーダン
スが上記入力コプレナー線路の線路インピーダンスに一
致するように設定されているので、上記入力スロット線
路と上記電界効果トランジスタの入力端との間の入力イ
ンピーダンス整合を行うことができ、しかもゲート電極
の長手方向の両端に、コプレナー線路の第１と第２の接
地導体とスロット線路の一方の導体を接続することで、
広い周波数帯域にわたって入力インピーダンス整合を実
現することができる。 ［実施例］ 第１の実施例 第１図は本発明の第１の実施例である入力コプレナー
線路33及び出力スロット線路32を備えたゲート接地のME
SFET回路を用いた半導体線路変換装置の平面図であり、
第３図は第１図のＣ−Ｃ′線についての縦断面図であ
る。第１図及び第３図において、第４図（Ａ）及び
（Ｂ）と同一のものについては同一の符号を付してい
る。 第１図及び第３図において、半絶縁性のGaAs半導体基
板１の略中央位置であってMESFET4が形成される位置の
全面上に、半導体基板１の上表面から例えばSi+等の不
純物イオンを注入して動作層20を形成した後、さらに、
該動作層領域の中央部を除いて両側に高濃度の不純物イ
オンを注入してオーム接触用の層を形成する。その後、
動作層20が形成された半導体基板１を所定の高温状態で
熱処理して、半導体基板１に注入された不純部イオンを
活性化する。次いで、Auにてなるショットキー障壁接触
のゲート電極６が、上記動作層20の略中央位置に導体14
a及び14bと一体的に形成され、ここで、該ゲート電極６
の平面形状は長手のゲート幅ｗとゲート長ｇの２辺を有
する長方形状であり、該ゲート電極６のゲート長ｇの辺
は入力コプレナー線路33及び出力スロット線路32の長手
方向と並行している。さらに、Auと上記高濃度の不純物
層にてなるオーム接触のソース電極５及びドレイン電極
７が、上記ゲート電極６を間にはさんで、それぞれ上記
ゲート電極６と所定の間隔だけ離れて、上記動作層20上
にそれぞれ導体15及び17と一体的に形成される。ここ
で、上記ソース電極５及びドレイン電極７の各平面形状
は上記ゲート電極６の略同一形状であって、該電極5,7
の長手方向の辺が上記ゲート電極６のゲート幅ｗ方向の
辺と平行している。 半導体基板１内の動作層20上に以上のように公知の方
法で形成されたドレイン電極７、ゲート電極６及びソー
ス電極５によって、MESFET4を構成している。なお、以
下、第１図のMESFET4の左側をMESFET4の入力側といい、
また、MESFET4の右側をMESFET4の出力側といい、以下の
第２図におけるMESFET4においても同様とする。また、
ゲート電極６のゲート幅ｗは、従来の技術で述べたアク
ティブマッチング法を用いて、ソース電極４からMESFET
4を見たときのMESFET4の入力インピーダンスが入力コプ
レナー線路33の線路インピーダンスに一致するように設
定される。 さらに、Auにてなる接地導体14aが上記MESFET4が形成
された位置の第１図の平面図の下側全面の上記半導体基
板１上に公知の蒸着方法によりゲート電極６及び接地導
体14bと一体的にかつ接地導体14b及び導体15,17と共平
面関係で形成される。ここで、該接地導体14aの平面形
状はゲート幅ｗ方向の幅が間隔l1及びl2に比較して十分
に広い略長方形状であり、該接地導体14aの中央側のゲ
ート長ｇ方向の辺の中央部分がゲート電極６のゲート長
ｇの一辺と接続される。 また、接地導体14aは、MESFET4の入力側で導体15と所
定の間隔l2だけ離れて形成され、一方、MESFET4の出力
側で導体17と所定の間隔l1だけ離れて形成される。ま
た、Auにてなる接地導体14bが上記MESFET4が形成された
位置の第１図の平面図の左上側の上記半導体基板１上に
公知の蒸着方法によりゲート電極６と一体的にかつ接地
導体14a及び導体15と共平面関係で形成される。ここ
で、該接地導体14bの平面形状は、ゲート長ｇ方向の幅
が間隔l1およびl2に比較して十分に広い略長方形状であ
り、該接地導体14bの中央側の頂点部分がゲート電極６
のゲート長ｇ方向の他辺と接続される。さらに、接地導
体14bは、MESFET4の入力側で導体15と所定の間隔l3だけ
離れて形成され、一方、接地導体14bにおいて、導体17
との浮遊容量を最小限にするため導体17と可能な限り離
れるように、導体17側のゲート長ｇ方向の幅が最小とさ
れる。 また、Auにてなる導体15が、MESFET4の入力側で上記
接地導体14a及び14bとそれぞれ所定の間隔l3だけ離れ
て、該ソース電極５と一体的にかつ接地導体14a及び14b
と共平面関係で公知の蒸着方法により上記半導体基板１
上に形成される。該導体15の平面形状は、ゲート幅ｗ方
向の所定の幅l2を有する長方形状であって、該導体15の
MESFET4側の幅l2の辺が、MESFET4のソース電極５のゲー
ト幅ｗ方向の辺の中央部分と接続される。この導体15と
接地導体14a,14bによって、入力コプレナー線路33を構
成している。 またさらに、Auにてなる導体17が、MESFET4の出力側
で接地導体14aと所定の間隔l1だけ離れ、ドレイン電極
７と一体的にかつ接地導体14aと共平面関係で公知の蒸
着方法により上記半導体基板１上に形成される。ここ
で、該導体17の平面形状は、上記接地導体14bとの浮遊
容量を最小限にするため接地導体14bと可能な限り離れ
るようにドレイン電極７と接続される部分のゲート幅ｗ
方向の幅がゲート幅ｗとなって最小となり、かつ導体17
の信号出力端側（第１図の半導体基板１の右側）のゲー
ト幅ｗ方向の幅が接地導体14aとの間隔l1よりも十分に
広い略台形形状であり、該導体17のMESFET4側のゲート
幅ｗ方向の辺がMESFET4のドレイン電極７のゲート幅ｗ
の一辺と接続される。この導体17と接地導体14aによっ
て出力スロット線路32を構成している。 以上のように構成された入力コプレナー線路33及び出
力スロット線路32を有するゲート接地のMESFET回路を用
いた半導体線路変換装置は、入力コプレナー線路33を介
して入力される不平衡モードの信号に対して、当該MESF
ET4のカットオフ周波数程度の非常に広い周波数範囲で
インピーダンス整合し、これによって、低インピーダン
スから高インピーダンスへのインピーダンス変換を行な
うと同時に、不平衡モードから平衡モードへの信号のモ
ード変換を行なった後、モード変換後の信号を出力スロ
ット線路32に出力する。 また、入出力線路として共平面線路であるコプレナー
線路33及びスロット線路32を備えているので、その線路
の構成導体が同一平面上にあり、従って、ウェハー上で
該MESFET回路の各種高周波特性を測定することができ
る。さらに、該MESFET回路において、入出力線路である
コプレナー線路33及びスロット線路32とMESFET4が一体
化されて形成されているので回路の小型化が可能となる
とともに、従来例のように接地のためにバイアホール９
を形成する必要がないので接地インダクタンスを極めて
小さくすることができ、広帯域な周波数特性を得ること
ができる。 第２の実施例 第２図は、本発明の第２の実施例である入力スロット
線路31及び出力コプレナー線路34を備えたゲート接地の
MESFET回路を用いた半導体線路変換装置の平面図であ
る。第２図のＣ−Ｃ′線についての縦断面図は第３図と
同様であるが、第３図上の符号15は第２図の18となり、
第３図上の符号17は第２図の16となる。第２図におい
て、第１図及び第４図（Ａ），（Ｂ）と同一のものにつ
いては、同一の符号を付している。 第２図において、半絶縁性のGaAs半導体基板１の略中
央位置に上述の第１の実施例と同様に公知の方法でMESF
ET4が形成される。ここで、ゲート電極６のゲート幅ｗ
は、従来の技術で延べたアクティブマッチング法を用い
て、ソース電極４からMESFET4を見たときのMESFET4の入
力インピーダンスが入力スロット線路31の線路インピー
ダンスに一致するように設定される。 さらに、Auにてなる接地導体14aが、上記MESFET4が形
成された位置の第２図の平面図の右下側の上記半導体基
板１上に公知の蒸着方法によりゲート電極６と一体的に
かつ接地導体14b及び導体16と共平面関係で形成され
る。ここで、該接地導体14aの平面形状は、間隔l1及びl
2に比較して十分に広いゲート長ｇ方向の幅を有する略
長方形状であって、導体18との浮遊容量が最小限とする
ため導体18と可能な限り離れるように導体18の近傍側で
ゲート幅ｗ方向の幅が最小となっている。さらに、該接
地導体14aの中央側の頂点部分がゲート電極６のゲート
長ｇの一辺と接続され、接地導体14aは、MESFET4の出力
側で導体16と所定の間隔l3だけ離れて形成される。ま
た、Auにてなる接地導体14bが、上記MESFET4が形成され
た位置の第２図の上側全面の上記半導体基板１上に公知
の蒸着方法によりゲート電極６と一体的にかつ導体16,1
8及び接地導体14aと共平面関係で形成される。該接地導
体14bの平面形状は、ゲート幅ｗ方向の幅が間隔l1及びl
2に比較して十分に広い略長方形状であって、該接地導
体14bは、MESFET4の入力端側で導体18と所定の間隔l1だ
け離れ、一方、MESFET4の出力端側で導体16と所定の間
隔l3だけ離れている。また、該接地導体14bの中央側の
ゲート長ｇ方向の辺の中央部分がゲート電極６のゲート
長ｇ方向の他辺と接続される。またさらに、Auにてなる
導体18が、MESFET4の入力側で接地導体14bと所定の間隔
l1だけ離れ、ソース電極５と一体的にかつ接地導体14b
と共平面関係で公知の蒸着方法により上記半導体基板１
上に形成される。ここで、該導体18のMESFET4側のゲー
ト幅ｗ方向の辺が、MESFET4のソース電極５のゲート幅
ｗ方向の一辺と接続され、該導体18の平面形状において
は、上記接地導体14aとの浮遊容量を最小限にするため
接地導体14aと可能な限り離れるように、ソース電極５
と接続される部分のゲート幅ｗ方向の幅がゲート幅ｗと
なり最小とされ、かつ導体18の信号入力端側（第２図の
半導体基板１の左側）のゲート幅ｗ方向の幅が接地導体
14bとの間隔l1よりも十分に広くされる。この導体18と
接地導体14bによって入力スロット線路31を構成してい
る。 また、Auにてなる導体16がMESFET4の出力側で上記接
地導体14a及び14bとそれぞれ所定の間隔l3だけ離れて、
該ドレイン電極７と一体的にかつ接地導体14a及び14bと
共平面関係で公知の蒸着方法により上記半導体基板１上
に形成される。ここで、該導体16の平面形状は、ゲート
幅ｗ方向の所定の幅l2を有する長方形状であって、該導
体16のMESFET4側のゲート幅ｗ方向の辺がMESFET4のドレ
イン電極７のゲート幅ｗ方向の一辺の中央部分と接続さ
れる。この導体16と接地導体14a及び14bによって出力コ
プレナー線路34を構成している。 以上のように構成された入力スロット線路31及び出力
コプレナー線路34を有するゲート接地のMESFET回路を用
いた半導体線路御変換装置は、入力スロット線路31を介
して入力される平衡モードの信号に対して、当該MESFET
4のカットオフ周波数程度の非常に広い周波数範囲でイ
ンピーダンス整合し、これによって、低インピーダンス
から高インピーダンスへのインピーダンス変換を行なう
と同時に、平衡モードから不平衡モードへの信号のモー
ド変換を行なった後、モード変換後の信号を出力コプレ
ナー線路34に出力する。 また、入出力線路として共平面線路であるスロット線
路31及びコプレナー線路34を備えているので、その線路
の構成導体が同一平面上にあり、従って、ウェハー上で
該MESFET回路の各種高周波特性を測定することができ
る。さらに、該MESFET回路において、入出力線路である
スロット線路31及びコプレナー線路34とMESFET4が一体
化されて形成されているので回路の小型化が可能となる
とともに、従来例のように接地のためにバイアホール９
を形成する必要がないので接地インダクタンスを極めて
小さくすることができ、広帯域な周波数特性を得ること
ができる。 他の実施例 以上の実施例において、入出力線路を接続する能動素
子としてMESFETを用いているが、これに限らず、その他
の種類のFET並びにベース電極、コレクタ電極及びエミ
ッタ電極を有するバイポーラトランジスタ等の能動素子
を用いてもよい。また、入出力線路としてスロット線路
又はコプレナー線路を用いているが、これに限らず、そ
の他の共平面線路を用いてもよい。 ［発明の効果］ 以上詳述したように本発明に係る半導体線路変換装置
によれば、ゲート接地の電界効果トランジスタを用いて
線路変換を行うための構成のうち、本願発明は、特に、
以下の点に特徴を有する。 （ア）ゲート電極の長手方向の両端に、コプレナー線路
の第１と第２の接地導体とスロット線路の一方の導体を
接続すること。 （イ）ゲート電極のゲート幅は、ソース電極から電界効
果トランジスタを見たときの電界効果トランジスタの入
力インピーダンスが入力線路の線路インピーダンスに一
致するように設定されること。上記（ア）の構成を有す
るので、上記ゲート電極の幅を自由に設定することがで
き、本願発明では、上記ゲート電極の幅を上記のように
構成している。 （ウ）入力線路と、ゲート接地の電界効果トランジスタ
と、出力線路がともに一体的に半導体基板上に形成され
ること。 従って、本発明は以下の特有の効果を有する。 （Ａ）上記（ア）の構成を有してゲート接地を構成して
おり、これによって、従来例のように、バイアホール９
を形成する必要がないので、接地インダクタンスを極め
て小さくすることができ、広帯域な周波数特性を得るこ
とができる。 （Ｂ）上記（ア）と上記（イ）の構成を用いることと、
上記電界効果トランジスタの本来の特性を用いることに
より、上記入力線路と上記電界効果トランジスタの入力
端との間の入力インピーダンス整合を行うことができ、
しかも上記（Ａ）の効果により、広い周波数帯域にわた
って入力インピーダンス整合を実現することができ、付
加的な受動整合回路を必要としない。 （Ｃ）ゲート接地の電界効果トランジスタは本来入力イ
ンピーダンスが低く、出力インピーダンスが高いという
特徴を有するので、本発明の半導体線路変換装置はイン
ピーダンス変換回路としての機能を有する。 （Ｄ）上記入力線路を介して入力される高周波信号は、
集中定数回路としての電界効果トランジスタ内で電圧・
電流の関係に変換された後、上記出力線路が接続される
１対の電界効果トランジスタの電極、すなわちゲート電
極とドレイン電極間から線路モードの変換後の高周波信
号が上記出力線路に出力されるので、当該半導体線路変
換装置は、線路モードの変換機能を有する。 （Ｅ）上記（ウ）の構成により、半導体線路変換装置
を、トランジスタの形状に近い超小型形状で実現するこ
とができ、大幅に小型化することができる。例えば、上
記（ウ）の構成ではなく、入力線路と出力線路との間
に、一体形成ではなく個別に能動素子を挿入して線路変
換装置を構成する場合、マイクロ波帯では、接続部分に
キャパシタンス成分やインダクタンス成分が発生し、良
好な変換特性が得られない。しかしながら、本発明のよ
うに、入力線路と出力線路と電界効果トランジスタとを
一体形成することによって、変換部の能動素子が集中定
数素子としてみなせるという利点がある。
【図面の簡単な説明】
第１図は本発明の第１の実施例である入力コプレナー線
路と出力スロット線路を備えたゲート接地のMESFET回路
を用いた半導体線路変換装置の平面図、 第２図は本発明の第２の実施例である入力スロット線路
と出力コプレナー線路を備えたゲート接地のMESFET回路
を用いた半導体線路変換装置の平面図、 第３図は第１図のＣ−Ｃ′線についての縦断面図、 第４図（Ａ）は従来例の入出力マイクロストリップ線路
を備えたゲート接地のMESFET回路の平面図、 第４図（Ｂ）は第４図（Ａ）のＡ−Ａ′線についての縦
断面図である。 １……半導体基板、 ４……金属−半導体電界効果トランジスタ（MESFET）、 ５……ソース電極、６……ゲート電極、 ７……ドレイン電極、14a,14b……接地導体、 15,16,17,18……導体、 31,32……スロット線路、 33,34……コプレナー線路、 ｗ……ゲート電極のゲート幅。
路と出力スロット線路を備えたゲート接地のMESFET回路
を用いた半導体線路変換装置の平面図、 第２図は本発明の第２の実施例である入力スロット線路
と出力コプレナー線路を備えたゲート接地のMESFET回路
を用いた半導体線路変換装置の平面図、 第３図は第１図のＣ−Ｃ′線についての縦断面図、 第４図（Ａ）は従来例の入出力マイクロストリップ線路
を備えたゲート接地のMESFET回路の平面図、 第４図（Ｂ）は第４図（Ａ）のＡ−Ａ′線についての縦
断面図である。 １……半導体基板、 ４……金属−半導体電界効果トランジスタ（MESFET）、 ５……ソース電極、６……ゲート電極、 ７……ドレイン電極、14a,14b……接地導体、 15,16,17,18……導体、 31,32……スロット線路、 33,34……コプレナー線路、 ｗ……ゲート電極のゲート幅。
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.6 識別記号 ＦＩ
Ｈ０１Ｐ 5/10
Ｈ０３Ｈ 11/32
(72)発明者 徳満 恒雄
京都府相楽郡精華町大字乾谷小字三平谷
５番地 株式会社エイ・ティ・アール光
電波通信研究所内
(72)発明者 相川 正義
京都府相楽郡精華町大字乾谷小字三平谷
５番地 株式会社エイ・ティ・アール光
電波通信研究所内
(56)参考文献 実開 昭55−86360（ＪＰ，Ｕ)
実開 昭56−84364（ＪＰ，Ｕ)
実開 昭60−83247（ＪＰ，Ｕ)
Claims (1)
- (57)【特許請求の範囲】 １．半導体基板上に、所定のゲート幅を有する長方形状
のゲート電極と、ソース電極と、ドレイン電極とを並置
してなるゲート接地の電界効果トランジスタと、 上記半導体基板上に上記電界効果トランジスタの共平面
関係で形成され、中心導体とその両側に形成された第１
の接地導体と第２の接地導体とからなり、高周波信号が
入力される入力コプレナー線路と、 上記半導体基板上に上記電界効果トランジスタと共平面
関係で形成され、互いに所定の間隔だけ離れて形成され
た第１の導体と第２の導体とからなり、上記入力コプレ
ナー線路から上記電界効果トランジスタを介して出力さ
れる高周波信号を出力する出力スロット線路とを備える
半導体線路変換装置であって、 上記中心導体は上記ソース電極と一体的に形成されて接
続され、 上記第１の接地導体は上記ゲート電極の長手方向の一端
に接続され、 上記第１の導体は上記ドレイン電極と一体的に形成され
て接続され、 上記第２の接地導体は上記ゲート電極の長手方向の他端
に接続されるとともに上記第２の導体と接続され、 上記第１の接地導体と上記第２の接地導体と上記ゲート
電極と上記第２の導体とがともに一体的に形成され、 上記ゲート電極のゲート幅は、上記ソース電極から上記
電界効果トランジスタを見たときの上記電界効果トラン
ジスタの入力インピーダンスが上記入力コプレナー線路
の線路インピーダンスに一致するように設定され、 上記電界効果トランジスタと上記入力コプレナー線路と
上記出力スロット線路とがともに一体的に上記半導体基
板上に形成されたことを特徴とする半導体線路変換装
置。 ２．半導体基板上に、所定のゲート幅を有する長方形状
のゲート電極と、ソース電極と、ドレイン電極とを並置
してなるゲート接地の電界効果トランジスタと、 上記半導体基板上に上記電界効果トランジスタと共平面
関係で形成され、互いに所定の間隔だけ離れて形成され
た第１の導体と第２の導体とからなり、高周波信号が入
力される入力スロット線路と、 上記半導体基板上に上記電界効果トランジスタと共平面
関係で形成され、中心導体とその両側に形成された第１
の接地導体と第２の接地導体とからなり、上記入力スロ
ット線路から上記電界効果トランジスタを介して出力さ
れる高周波信号を出力する出力コプレナー線路とを備え
る半導体線路変換装置であって、 上記第１の導体は上記ソース電極と一体的に形成されて
接続され、 上記中心導体は上記ドレイン電極と一体的に形成されて
接続され、 上記第２の導体は上記ゲート電極の長手方向の一端に接
続されるとともに上記第１の接地導体に接続され、 上記第２の接地導体は上記ゲート電極の長手方向の他端
に接続され、 上記第１の接地導体と上記第２の接地導体と上記ゲート
電極と上記第２の導体とがともに一体的に形成され、 上記ゲート電極のゲート幅は、上記ソース電極から上記
電界効果トランジスタを見たときの上記電界効果トラン
ジスタの入力インピーダンスが上記入力スロット線路の
線路インピーダンスに一致するように設定され、 上記電界効果トランジスタと上記入力スロット線路と上
記出力コプレナー線路とがともに一体的に上記半導体基
板上に形成されたことを特徴とする半導体線路変換装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61314194A JP2737874B2 (ja) | 1986-12-25 | 1986-12-25 | 半導体線路変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61314194A JP2737874B2 (ja) | 1986-12-25 | 1986-12-25 | 半導体線路変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63164276A JPS63164276A (ja) | 1988-07-07 |
| JP2737874B2 true JP2737874B2 (ja) | 1998-04-08 |
Family
ID=18050399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61314194A Expired - Lifetime JP2737874B2 (ja) | 1986-12-25 | 1986-12-25 | 半導体線路変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2737874B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3622732B2 (ja) * | 2002-02-27 | 2005-02-23 | 株式会社村田製作所 | 電界効果トランジスタ素子 |
| JP4211061B2 (ja) * | 2004-04-12 | 2009-01-21 | 株式会社村田製作所 | 高周波能動装置 |
| JP6311528B2 (ja) * | 2014-08-19 | 2018-04-18 | 富士通株式会社 | 増幅器 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5915083Y2 (ja) * | 1978-12-12 | 1984-05-04 | 日本電気株式会社 | ＧａＡｓシヨツトキ−バリアゲ−ト電界効果トランジスタ電力増幅装置 |
| JPS5684364U (ja) * | 1979-11-30 | 1981-07-07 | ||
| JPS6083247U (ja) * | 1983-11-14 | 1985-06-08 | 日本電信電話株式会社 | マイクロ波集積回路化トランジスタ回路 |
-
1986
- 1986-12-25 JP JP61314194A patent/JP2737874B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63164276A (ja) | 1988-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5313083A (en) | R.F. switching circuits | |
| US5760650A (en) | Coplanar waveguide amplifier | |
| US4947062A (en) | Double balanced mixing | |
| JPH03145801A (ja) | 高分離性受動スイッチ | |
| JP3175823B2 (ja) | 高周波増幅装置 | |
| US6081006A (en) | Reduced size field effect transistor | |
| JP3364404B2 (ja) | 半導体の入出力接続構造 | |
| JPS6349402B2 (ja) | ||
| JP3189691B2 (ja) | 高周波半導体デバイス | |
| US4551904A (en) | Opposed gate-source transistor | |
| US5546049A (en) | Frequency scalable pre-matched transistor | |
| JP2737874B2 (ja) | 半導体線路変換装置 | |
| US5019877A (en) | Field effect transistor | |
| JPH03158008A (ja) | マイクロ波周波数逓倍器 | |
| US6774416B2 (en) | Small area cascode FET structure operating at mm-wave frequencies | |
| JPH0693565B2 (ja) | マイクロ波分岐回路装置 | |
| JPS63240102A (ja) | マイクロ波線路変換装置 | |
| JPH11283994A (ja) | マルチフィンガー型電界効果トランジスタ | |
| JPS63164504A (ja) | 半導体装置 | |
| US4786881A (en) | Amplifier with integrated feedback network | |
| JP2868939B2 (ja) | マイクロ波増幅器 | |
| JP2671423B2 (ja) | 超伝導分布型増幅器 | |
| JP2000031708A (ja) | モノリシックマイクロ波集積回路 | |
| JP2537518B2 (ja) | 移相器 | |
| JPS5860575A (ja) | トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |