JPH11283994A - マルチフィンガー型電界効果トランジスタ - Google Patents
マルチフィンガー型電界効果トランジスタInfo
- Publication number
- JPH11283994A JPH11283994A JP10083097A JP8309798A JPH11283994A JP H11283994 A JPH11283994 A JP H11283994A JP 10083097 A JP10083097 A JP 10083097A JP 8309798 A JP8309798 A JP 8309798A JP H11283994 A JPH11283994 A JP H11283994A
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- finger
- unit
- effect transistor
- hemt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】熱的安定性に優れたマルチフィンガー型電界効
果トランジスタを提供することを目的とする。 【解決手段】複数の単位電界効果トランジスタ１３を電
気的に並列接続したマルチフィンガー型電界効果トラン
ジスタにおいて、ゲート幅方向と直行する方向のマルチ
フィンガー型トランジスタ全体の中心線Ｃに対し、中心
線からの距離に応じてしきい値電圧が徐々に変化し、放
熱しにくいマルチフィンガー型トランジスタの中心付近
の単位トランジスタ１３ｄ、１３ｅほどしきい値電圧が
浅く、動作電圧でのドレイン電流が少なくなる構造とす
ることで、その単位トランジスタの消費電力が小さくな
る。
果トランジスタを提供することを目的とする。 【解決手段】複数の単位電界効果トランジスタ１３を電
気的に並列接続したマルチフィンガー型電界効果トラン
ジスタにおいて、ゲート幅方向と直行する方向のマルチ
フィンガー型トランジスタ全体の中心線Ｃに対し、中心
線からの距離に応じてしきい値電圧が徐々に変化し、放
熱しにくいマルチフィンガー型トランジスタの中心付近
の単位トランジスタ１３ｄ、１３ｅほどしきい値電圧が
浅く、動作電圧でのドレイン電流が少なくなる構造とす
ることで、その単位トランジスタの消費電力が小さくな
る。
Description
【０００１】
【発明の属する技術分野】本発明は電界効果トランジス
タ、特にマイクロ波といった高周波帯の電力増幅器に用
いられるマルチフィンガー型の電界効果トランジスタ
（以下、ＦＥＴとする。）の構造に関する。
タ、特にマイクロ波といった高周波帯の電力増幅器に用
いられるマルチフィンガー型の電界効果トランジスタ
（以下、ＦＥＴとする。）の構造に関する。
【０００２】
【従来の技術】マイクロ波、ミリ波通信システムなどの
実用化が盛んに進められている今日、ＦＥＴ、特に高電
子移動度トランジスタ（以下、ＨＥＭＴとする。）はマ
イクロ波モノリシック集積回路（以下、ＭＭＩＣとす
る。）に用いる素子として大いに有望視され、その性能
向上が求められている。特に、ＭＭＩＣの高出力電力増
幅器に利用されるＨＥＭＴには、複数の単位ＨＥＭＴを
電気的に並列接続したマルチフィンガー型ＨＥＭＴの構
成を採用している。マルチフィンガー型ＨＥＭＴでは、
互いに並列接続した各単位ＨＥＭＴの発熱は無視できな
くなる。特に、マルチフィンガー型ＨＥＭＴの中心付近
の単位ＨＥＭＴの放熱効率が悪く、さらに周囲の単位Ｈ
ＥＭＴからの発熱の影響を受けて熱が集中し、破壊され
易くなる。従って、高出力用マルチフィンガー型ＨＥＭ
Ｔの出力電力の上限を伸ばすためには、発熱を均一にす
ること、つまり動作時の全体の熱的安定性が課題とされ
てきた。
実用化が盛んに進められている今日、ＦＥＴ、特に高電
子移動度トランジスタ（以下、ＨＥＭＴとする。）はマ
イクロ波モノリシック集積回路（以下、ＭＭＩＣとす
る。）に用いる素子として大いに有望視され、その性能
向上が求められている。特に、ＭＭＩＣの高出力電力増
幅器に利用されるＨＥＭＴには、複数の単位ＨＥＭＴを
電気的に並列接続したマルチフィンガー型ＨＥＭＴの構
成を採用している。マルチフィンガー型ＨＥＭＴでは、
互いに並列接続した各単位ＨＥＭＴの発熱は無視できな
くなる。特に、マルチフィンガー型ＨＥＭＴの中心付近
の単位ＨＥＭＴの放熱効率が悪く、さらに周囲の単位Ｈ
ＥＭＴからの発熱の影響を受けて熱が集中し、破壊され
易くなる。従って、高出力用マルチフィンガー型ＨＥＭ
Ｔの出力電力の上限を伸ばすためには、発熱を均一にす
ること、つまり動作時の全体の熱的安定性が課題とされ
てきた。
【０００３】従来のマルチフィンガー型ＨＥＭＴは、各
単位ＨＥＭＴのトランジスタが同じ特性のものを重ね合
わせたものである。つまり、各単位ＨＥＭＴ間では、ゲ
ート長、ゲート幅、しきい値電圧等が一定とされてき
た。このため、ＨＥＭＴ動作時の各単位トランジスタの
電圧、電流値は同等であり、従って、消費電力及び発熱
量も同等となる。ここで、従来のマルチフィンガー型Ｈ
ＥＭＴについて、図８の上面観察図及び図８のＡ−Ａ断
面を示した図９を用いて説明する。マルチフィンガー型
ＨＥＭＴは、ＧａＡｓ基板等の半絶縁性半導体基板１の
主表面の活性領域２にドレイン電極Ｄ、ソース電極Ｓ、
およびドレイン電極Ｄとソース電極Ｓとの間に形成され
たゲート電極Ｇを有する単位ＨＥＭＴ３を、電気的に各
ドレイン配線４、ゲート配線５、ソース配線６により並
列接続したものである。このＨＥＭＴをソース接地とし
た場合には、ソース配線６は素子の活性領域外でビアホ
ール７等を介して接地導体面に接続される。接地導体面
は図９の断面図に示すように、ＧａＡｓ基板１裏面に設
けた接地導体面１０を用いる。各単位ＨＥＭＴ３のドレ
イン電極Ｄを繋いだドレイン配線４はドレイン引き出し
配線８により引き出され、出力側整合回路を構成する図
示せぬ伝送線路に接続されている。同様にして、各単位
ＨＥＭＴ３のゲート電極Ｇを繋いだゲート配線５はゲー
ト引き出し配線９により引き出され、入力側整合回路を
構成する図示せぬ伝送線路に接続される。
単位ＨＥＭＴのトランジスタが同じ特性のものを重ね合
わせたものである。つまり、各単位ＨＥＭＴ間では、ゲ
ート長、ゲート幅、しきい値電圧等が一定とされてき
た。このため、ＨＥＭＴ動作時の各単位トランジスタの
電圧、電流値は同等であり、従って、消費電力及び発熱
量も同等となる。ここで、従来のマルチフィンガー型Ｈ
ＥＭＴについて、図８の上面観察図及び図８のＡ−Ａ断
面を示した図９を用いて説明する。マルチフィンガー型
ＨＥＭＴは、ＧａＡｓ基板等の半絶縁性半導体基板１の
主表面の活性領域２にドレイン電極Ｄ、ソース電極Ｓ、
およびドレイン電極Ｄとソース電極Ｓとの間に形成され
たゲート電極Ｇを有する単位ＨＥＭＴ３を、電気的に各
ドレイン配線４、ゲート配線５、ソース配線６により並
列接続したものである。このＨＥＭＴをソース接地とし
た場合には、ソース配線６は素子の活性領域外でビアホ
ール７等を介して接地導体面に接続される。接地導体面
は図９の断面図に示すように、ＧａＡｓ基板１裏面に設
けた接地導体面１０を用いる。各単位ＨＥＭＴ３のドレ
イン電極Ｄを繋いだドレイン配線４はドレイン引き出し
配線８により引き出され、出力側整合回路を構成する図
示せぬ伝送線路に接続されている。同様にして、各単位
ＨＥＭＴ３のゲート電極Ｇを繋いだゲート配線５はゲー
ト引き出し配線９により引き出され、入力側整合回路を
構成する図示せぬ伝送線路に接続される。
【０００４】
【発明が解決しようとする課題】従来のマルチフィンガ
ー型ＨＥＭＴは、同じ性能の単位ＨＥＭＴを電気的に並
列接続させたものであり、ビアホールといった電気的か
つ熱的に良好な金属を介して面積の広い接地導体面に接
続することで放熱の効果を高めている。しかし、ビアホ
ールから離れた、マルチフィンガー型ＨＥＭＴの中心付
近の単位ＨＥＭＴは放熱が悪く、更に周りの単位トラン
ジスタが発する熱の影響も受け、温度が高くなりやすい
という問題があった。そこでビアホールを設ける位置を
工夫して中心付近の放熱効果を高める手法はいくつかな
されてきたが、加工技術の制約により中心部の単位トラ
ンジスタに近いビアホールを設ける事は困難であり、中
心部のトランジスタの温度上昇は抑制し難いという問題
を有していた。
ー型ＨＥＭＴは、同じ性能の単位ＨＥＭＴを電気的に並
列接続させたものであり、ビアホールといった電気的か
つ熱的に良好な金属を介して面積の広い接地導体面に接
続することで放熱の効果を高めている。しかし、ビアホ
ールから離れた、マルチフィンガー型ＨＥＭＴの中心付
近の単位ＨＥＭＴは放熱が悪く、更に周りの単位トラン
ジスタが発する熱の影響も受け、温度が高くなりやすい
という問題があった。そこでビアホールを設ける位置を
工夫して中心付近の放熱効果を高める手法はいくつかな
されてきたが、加工技術の制約により中心部の単位トラ
ンジスタに近いビアホールを設ける事は困難であり、中
心部のトランジスタの温度上昇は抑制し難いという問題
を有していた。
【０００５】本発明の目的は、このような問題を解決す
ることであり、特別なビアホールの加工など複雑な製造
工程を伴わずに、均一な温度分布により熱的安定性に優
れたマルチフィンガー型ＦＥＴを提供することである。
ることであり、特別なビアホールの加工など複雑な製造
工程を伴わずに、均一な温度分布により熱的安定性に優
れたマルチフィンガー型ＦＥＴを提供することである。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、本発明の第１は、半絶縁性半導体基板表面の活性領
域に形成されたゲート電極、ドレイン電極およびソース
電極からそれぞれ構成される複数の単位電界効果トラン
ジスタを電気的に並列接続したマルチフィンガー型電界
効果トランジスタにおいて、マルチフィンガー型電界効
果トランジスタの中心部に位置する前記単位電界効果ト
ランジスタから両端に位置する前記単位電界効果トラン
ジスタにむかって、順次、前記単位電界効果トランジス
タのしきい値が深く設定されていることを特徴とする電
界効果トランジスタを提供する。
め、本発明の第１は、半絶縁性半導体基板表面の活性領
域に形成されたゲート電極、ドレイン電極およびソース
電極からそれぞれ構成される複数の単位電界効果トラン
ジスタを電気的に並列接続したマルチフィンガー型電界
効果トランジスタにおいて、マルチフィンガー型電界効
果トランジスタの中心部に位置する前記単位電界効果ト
ランジスタから両端に位置する前記単位電界効果トラン
ジスタにむかって、順次、前記単位電界効果トランジス
タのしきい値が深く設定されていることを特徴とする電
界効果トランジスタを提供する。
【０００７】また、上記課題を解決するために、本発明
の第２は、半絶縁性半導体基板表面の活性領域に形成さ
れたゲート電極、ドレイン電極およびソース電極からそ
れぞれ構成される複数の単位電界効果トランジスタを電
気的に並列接続したくし型のマルチフィンガー型電界効
果トランジスタであって、このマルチフィンガー型電界
効果トランジスタのゲート長方向の中心に最も近い単位
トランジスタから最も遠い単位トランジスタへ徐々にし
きい値が深く設定されていることを特徴とするマルチフ
ィンガー型電界効果トランジスタを提供する。
の第２は、半絶縁性半導体基板表面の活性領域に形成さ
れたゲート電極、ドレイン電極およびソース電極からそ
れぞれ構成される複数の単位電界効果トランジスタを電
気的に並列接続したくし型のマルチフィンガー型電界効
果トランジスタであって、このマルチフィンガー型電界
効果トランジスタのゲート長方向の中心に最も近い単位
トランジスタから最も遠い単位トランジスタへ徐々にし
きい値が深く設定されていることを特徴とするマルチフ
ィンガー型電界効果トランジスタを提供する。
【０００８】さらにまた、上記課題を解決するために、
本発明の第３は、半絶縁性半導体基板表面の活性領域に
形成されたゲート電極、ドレイン電極およびソース電極
からそれぞれ構成される複数の単位電界効果トランジス
タを電気的に並列接続したπ型のマルチフィンガー型電
界効果トランジスタであってこのマルチフィンガー型電
界効果トランジスタのゲート幅方向の中心に最も近い単
位トランジスタから最も遠い単位トランジスタへ徐々に
しきい値が深く設定されていることを特徴とする記載の
マルチフィンガー型電界効果トランジスタを提供する。
本発明の第３は、半絶縁性半導体基板表面の活性領域に
形成されたゲート電極、ドレイン電極およびソース電極
からそれぞれ構成される複数の単位電界効果トランジス
タを電気的に並列接続したπ型のマルチフィンガー型電
界効果トランジスタであってこのマルチフィンガー型電
界効果トランジスタのゲート幅方向の中心に最も近い単
位トランジスタから最も遠い単位トランジスタへ徐々に
しきい値が深く設定されていることを特徴とする記載の
マルチフィンガー型電界効果トランジスタを提供する。
【０００９】上記本発明の電界効果トランジスタによれ
ば、マルチフィンガー型トランジスタ全体の中心部から
の距離に応じてしきい値電圧が徐々に変化することか
ら、その結果マルチフィンガー型トランジスタ全体の温
度分布の均一性が向上する。従って、熱的安定性に優れ
たマルチフィンガー型電界効果トランジスタが得られ、
これを用いた電力増幅器の出力電力の上限をのばすこと
が可能となる。
ば、マルチフィンガー型トランジスタ全体の中心部から
の距離に応じてしきい値電圧が徐々に変化することか
ら、その結果マルチフィンガー型トランジスタ全体の温
度分布の均一性が向上する。従って、熱的安定性に優れ
たマルチフィンガー型電界効果トランジスタが得られ、
これを用いた電力増幅器の出力電力の上限をのばすこと
が可能となる。
【００１０】また、上記本発明において、単位電界効果
トランジスタを４つ以上備えるマルチフィンガー型電界
効果トランジスタにおいて、その効果が特に顕著とな
る。また、上記本発明の電界効果トランジスタはＭＭＩ
Ｃに用いることが可能である。
トランジスタを４つ以上備えるマルチフィンガー型電界
効果トランジスタにおいて、その効果が特に顕著とな
る。また、上記本発明の電界効果トランジスタはＭＭＩ
Ｃに用いることが可能である。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態につき
図面を参照して詳細に説明する。 （第１の実施の形態）まず、本発明の第１の実施の形態
のくし型のマルチフィンガー型ＨＥＭＴについて説明す
る。図１は、そのマルチフィンガー型ＨＥＭＴの断面構
造図であり、図２はその上面図である。また、図１は図
２のＡ−Ａ断面を示す。第１の実施の形態に係るマルチ
フィンガー型ＨＥＭＴは、図１に示すように、ＧａＡｓ
といった半絶縁性半導体基板１１の主表面に形成された
活性領域１１ａにドレイン電極Ｄ１、ソース電極Ｓ１、
およびドレイン電極Ｄ１とソース電極Ｓ１との間に形成
されたゲート電極Ｇ１を有する単位ＨＥＭＴ１３ａと、
同様にソース電極Ｓｌ（ｌは１から５までの自然数）、
ドレイン電極Ｄｍ、（ｍは１から４までの自然数）、ゲ
ート電極Ｇｎ（ｎは１から８までの自然数）を有する８
個の単位ＨＥＭＴ１３ａ，１３ｂ，１３ｃ，１３ｄ，１
３ｅ，１３ｆ，１３ｇ，１３ｈが形成されている。本実
施の形態ではソース接地型のＨＥＭＴの場合について説
明すると、ソース電極Ｓｌはソース配線１４と接続さ
れ、活性領域１１ａ外において、ビアホール１５を介し
て接地導体面１６に接続される。上述の８個の単位ＨＥ
ＭＴは、図２に示すように、ドレイン配線１７、ゲート
配線１８、及びソース配線１４によって上述の各電極同
士をまとめることで、並列接続されている。さらに、各
ドレイン電極Ｄｍをまとめたドレイン配線１７はドレイ
ン引き出し配線２０により引き出され、出力側整合回路
を構成する図示せぬ伝送線路に接続される。同様にし
て、各ゲート電極Ｇｎをまとめたゲート配線１８はゲー
ト引き出し配線２１により引き出され、入力側整合回路
を構成する図示せぬ伝送線路に接続される。
図面を参照して詳細に説明する。 （第１の実施の形態）まず、本発明の第１の実施の形態
のくし型のマルチフィンガー型ＨＥＭＴについて説明す
る。図１は、そのマルチフィンガー型ＨＥＭＴの断面構
造図であり、図２はその上面図である。また、図１は図
２のＡ−Ａ断面を示す。第１の実施の形態に係るマルチ
フィンガー型ＨＥＭＴは、図１に示すように、ＧａＡｓ
といった半絶縁性半導体基板１１の主表面に形成された
活性領域１１ａにドレイン電極Ｄ１、ソース電極Ｓ１、
およびドレイン電極Ｄ１とソース電極Ｓ１との間に形成
されたゲート電極Ｇ１を有する単位ＨＥＭＴ１３ａと、
同様にソース電極Ｓｌ（ｌは１から５までの自然数）、
ドレイン電極Ｄｍ、（ｍは１から４までの自然数）、ゲ
ート電極Ｇｎ（ｎは１から８までの自然数）を有する８
個の単位ＨＥＭＴ１３ａ，１３ｂ，１３ｃ，１３ｄ，１
３ｅ，１３ｆ，１３ｇ，１３ｈが形成されている。本実
施の形態ではソース接地型のＨＥＭＴの場合について説
明すると、ソース電極Ｓｌはソース配線１４と接続さ
れ、活性領域１１ａ外において、ビアホール１５を介し
て接地導体面１６に接続される。上述の８個の単位ＨＥ
ＭＴは、図２に示すように、ドレイン配線１７、ゲート
配線１８、及びソース配線１４によって上述の各電極同
士をまとめることで、並列接続されている。さらに、各
ドレイン電極Ｄｍをまとめたドレイン配線１７はドレイ
ン引き出し配線２０により引き出され、出力側整合回路
を構成する図示せぬ伝送線路に接続される。同様にし
て、各ゲート電極Ｇｎをまとめたゲート配線１８はゲー
ト引き出し配線２１により引き出され、入力側整合回路
を構成する図示せぬ伝送線路に接続される。
【００１２】本実施の形態の各ゲート電極が形成される
活性領域のリセスエッチング量は図１に示すように、マ
ルチフィンガー型ＨＥＭＴのゲート長方向の中心Ｃから
外側に向かって徐々に少なくなる。つまり、Ｇ４、Ｇ５
におけるリセスエッチング量が最も多く、次にＧ３、Ｇ
６のリセスエッチング量が多く、続いてＧ２，Ｇ７、そ
してＧ１、Ｇ８の順に徐々に少なくなる。このように、
マルチフィンガー型ＨＥＭＴのゲート長方向の中心Ｃか
ら外側にいくにつれてリセスエッチング量が徐々に少な
くなれば、それに反比例して単位ＨＥＭＴの電子供給層
の厚さは厚くなる。つまり、本実施の形態のマルチフィ
ンガー型ＨＥＭＴでは、ゲート長方向の中心Ｃから外側
にいくにつれて電子供給層の厚さが厚くなっている。こ
のように電子供給層の厚さを制御することにより、ゲー
トＧとソースＳ間の電圧を負にして広がる空乏層はゲー
トＧに近い単位ＨＥＭＴほど薄く、つまり、ピンチオフ
状態にするまでの電圧変化量が少なく、他方で中心Ｃか
ら遠い単位ＨＥＭＴほど形成される空乏層は厚く、最終
的に電流がほとんど流れなくなるピンチオフ状態にする
までの電圧変化量を多くできる。ここで、ピンチオフ状
態とは、ゲート・ソース間電圧を負にふってチャネル層
への電子の供給量がほとんどない状態をいい、ピンチオ
フ状態になるゲート・ソース間電圧をしきい値電圧とす
る。従って、中心Ｃに近い単位ＨＥＭＴ１３ｄ、１３ｅ
のしきい値電圧は浅く、中心Ｃから遠くなるにつれ徐々
に単位ＨＥＭＴ１３のしきい値電圧は深くなる。
活性領域のリセスエッチング量は図１に示すように、マ
ルチフィンガー型ＨＥＭＴのゲート長方向の中心Ｃから
外側に向かって徐々に少なくなる。つまり、Ｇ４、Ｇ５
におけるリセスエッチング量が最も多く、次にＧ３、Ｇ
６のリセスエッチング量が多く、続いてＧ２，Ｇ７、そ
してＧ１、Ｇ８の順に徐々に少なくなる。このように、
マルチフィンガー型ＨＥＭＴのゲート長方向の中心Ｃか
ら外側にいくにつれてリセスエッチング量が徐々に少な
くなれば、それに反比例して単位ＨＥＭＴの電子供給層
の厚さは厚くなる。つまり、本実施の形態のマルチフィ
ンガー型ＨＥＭＴでは、ゲート長方向の中心Ｃから外側
にいくにつれて電子供給層の厚さが厚くなっている。こ
のように電子供給層の厚さを制御することにより、ゲー
トＧとソースＳ間の電圧を負にして広がる空乏層はゲー
トＧに近い単位ＨＥＭＴほど薄く、つまり、ピンチオフ
状態にするまでの電圧変化量が少なく、他方で中心Ｃか
ら遠い単位ＨＥＭＴほど形成される空乏層は厚く、最終
的に電流がほとんど流れなくなるピンチオフ状態にする
までの電圧変化量を多くできる。ここで、ピンチオフ状
態とは、ゲート・ソース間電圧を負にふってチャネル層
への電子の供給量がほとんどない状態をいい、ピンチオ
フ状態になるゲート・ソース間電圧をしきい値電圧とす
る。従って、中心Ｃに近い単位ＨＥＭＴ１３ｄ、１３ｅ
のしきい値電圧は浅く、中心Ｃから遠くなるにつれ徐々
に単位ＨＥＭＴ１３のしきい値電圧は深くなる。
【００１３】本実施の形態のマルチフィンガー型ＨＥＭ
Ｔにおける各単位ＨＥＭＴのドレイン電流Ｉｄｓ［ｍ
Ａ］のゲート電圧Ｖｇｓ［Ｖ］依存性を図３（ａ）に、
及び相互コンダクタンスｇｍ［ｍＳ］のゲート電圧Ｖｇ
ｓ［Ｖ］依存性を図３（ｂ）に示す。ここでは各単位Ｈ
ＥＭＴのゲート幅は１００μｍであり、各単位ＨＥＭＴ
のしきい値電圧の設定は上述したエッチングリセス量の
制御により、中心Ｃから外側に向かって０．０５Ｖずつ
深くしている。図３（ａ）中の凡例のＩｄ１は単位ＨＥ
ＭＴ１３ｄ、１３ｅについて、Ｉｄ２は単位ＨＥＭＴ１
３ｃ、１３ｆについて、Ｉｄ３は単位ＨＥＭＴ１３ｂ、
１３ｇについて、Ｉｄ４は単位ＨＥＭＴ１３ａ、１３ｈ
について示している。また、図３（ｂ）中の凡例のｇｍ
１は単位ＨＥＭＴ１３ｄ、１３ｅについて、ｇｍ２は単
位ＨＥＭＴ１３ｃ、１３ｆについて、ｇｍ３は単位ＨＥ
ＭＴ１３ｂ、１３ｇについて、ｇｍ４は単位ＨＥＭＴ１
３ａ、１３ｈについて示している。
Ｔにおける各単位ＨＥＭＴのドレイン電流Ｉｄｓ［ｍ
Ａ］のゲート電圧Ｖｇｓ［Ｖ］依存性を図３（ａ）に、
及び相互コンダクタンスｇｍ［ｍＳ］のゲート電圧Ｖｇ
ｓ［Ｖ］依存性を図３（ｂ）に示す。ここでは各単位Ｈ
ＥＭＴのゲート幅は１００μｍであり、各単位ＨＥＭＴ
のしきい値電圧の設定は上述したエッチングリセス量の
制御により、中心Ｃから外側に向かって０．０５Ｖずつ
深くしている。図３（ａ）中の凡例のＩｄ１は単位ＨＥ
ＭＴ１３ｄ、１３ｅについて、Ｉｄ２は単位ＨＥＭＴ１
３ｃ、１３ｆについて、Ｉｄ３は単位ＨＥＭＴ１３ｂ、
１３ｇについて、Ｉｄ４は単位ＨＥＭＴ１３ａ、１３ｈ
について示している。また、図３（ｂ）中の凡例のｇｍ
１は単位ＨＥＭＴ１３ｄ、１３ｅについて、ｇｍ２は単
位ＨＥＭＴ１３ｃ、１３ｆについて、ｇｍ３は単位ＨＥ
ＭＴ１３ｂ、１３ｇについて、ｇｍ４は単位ＨＥＭＴ１
３ａ、１３ｈについて示している。
【００１４】さらに、本実施の形態のマルチフィンガー
型ＨＥＭＴの各単位ＨＥＭＴのゲート電極Ｇｎの位置
と、ドレイン電流［ｍＡ］、消費電力［Ｗ］、及び上昇
温度［ΔＴ℃］との関係を従来例と共に図４（ａ）乃至
図４（ｃ）に夫々示す。ここで、本実施の形態及び従来
例共に、各単位ＨＥＭＴ１３のゲート幅は１００μｍと
し、本実施の形態の各単位ＨＥＭＴのしきい値電圧の設
定は上述したエッチングリセス量の制御により、中心Ｃ
から外側に向かって０．０２［Ｖ］ずつ深くしている。
また、これらの特性は動作点にドレイン電圧Ｖｄを５
［Ｖ］、ゲート電圧を−０．１［Ｖ］に設定して測定し
ている。図４（ａ）乃至図４（ｃ）において、本実施の
形態については、黒菱形◆で示し、本実施の形態と同一
のゲートピッチで構成した従来例のトランジスタを同等
のバイアス点で動作させた場合について白抜き菱形◇で
示した。これらの図からわかるように、本実施の形態の
マルチフンガー型HEMTによれば、フィンガー位置による
上昇温度分布にばらつきが少ないので熱的安定性の向上
がはかれる。一方、従来例では、両端に設けられたビア
ホールを介して、基板裏面の接地導体面を併用している
広いヒートシンクに熱が逃る構造のためにゲート量方向
のマルチフィンガー型ＨＥＭＴの中心部ほど放熱が悪
く、また周囲の単位ＨＥＭＴが発する熱の影響を受けて
温度が高くなりやすいという問題があることがわかる。
さらに、本実施の形態のマルチフィンガー型ＨＥＭＴに
は以下のような効果もある。マルチフィンガー型ＨＥＭ
Ｔの相互コンダクタンスは図３（ｂ）のｇｍ１、ｇｍ
２、ｇｍ３、及びｇｍ４の足し合わせになる事から分か
るように、ゲート・ ソース間電圧に対し従来よりも広範
囲で相互コンダクタンスの平坦性に優れた特性を得るこ
とが可能となる。ドレイン電流のゲート・ソース間電圧
に対する変化においても線形な領域が従来に比べ広くな
り、大振幅の局発信号が入力される回路において特に、
線形性を確保することが容易となる。さらに、入力信号
の振幅に対して相互コンダクタンスの変化が小さいた
め、入力容量ひいては入力インピーダンスの入力電力に
対する変化を小さくできるという効果が得られる。つま
り、回路の入力の整合状態の変化を入力電力に対して十
分に小さく押さえられため、電力増幅器の線形性向上に
加え回路特性の向上も望める。
型ＨＥＭＴの各単位ＨＥＭＴのゲート電極Ｇｎの位置
と、ドレイン電流［ｍＡ］、消費電力［Ｗ］、及び上昇
温度［ΔＴ℃］との関係を従来例と共に図４（ａ）乃至
図４（ｃ）に夫々示す。ここで、本実施の形態及び従来
例共に、各単位ＨＥＭＴ１３のゲート幅は１００μｍと
し、本実施の形態の各単位ＨＥＭＴのしきい値電圧の設
定は上述したエッチングリセス量の制御により、中心Ｃ
から外側に向かって０．０２［Ｖ］ずつ深くしている。
また、これらの特性は動作点にドレイン電圧Ｖｄを５
［Ｖ］、ゲート電圧を−０．１［Ｖ］に設定して測定し
ている。図４（ａ）乃至図４（ｃ）において、本実施の
形態については、黒菱形◆で示し、本実施の形態と同一
のゲートピッチで構成した従来例のトランジスタを同等
のバイアス点で動作させた場合について白抜き菱形◇で
示した。これらの図からわかるように、本実施の形態の
マルチフンガー型HEMTによれば、フィンガー位置による
上昇温度分布にばらつきが少ないので熱的安定性の向上
がはかれる。一方、従来例では、両端に設けられたビア
ホールを介して、基板裏面の接地導体面を併用している
広いヒートシンクに熱が逃る構造のためにゲート量方向
のマルチフィンガー型ＨＥＭＴの中心部ほど放熱が悪
く、また周囲の単位ＨＥＭＴが発する熱の影響を受けて
温度が高くなりやすいという問題があることがわかる。
さらに、本実施の形態のマルチフィンガー型ＨＥＭＴに
は以下のような効果もある。マルチフィンガー型ＨＥＭ
Ｔの相互コンダクタンスは図３（ｂ）のｇｍ１、ｇｍ
２、ｇｍ３、及びｇｍ４の足し合わせになる事から分か
るように、ゲート・ ソース間電圧に対し従来よりも広範
囲で相互コンダクタンスの平坦性に優れた特性を得るこ
とが可能となる。ドレイン電流のゲート・ソース間電圧
に対する変化においても線形な領域が従来に比べ広くな
り、大振幅の局発信号が入力される回路において特に、
線形性を確保することが容易となる。さらに、入力信号
の振幅に対して相互コンダクタンスの変化が小さいた
め、入力容量ひいては入力インピーダンスの入力電力に
対する変化を小さくできるという効果が得られる。つま
り、回路の入力の整合状態の変化を入力電力に対して十
分に小さく押さえられため、電力増幅器の線形性向上に
加え回路特性の向上も望める。
【００１５】（第２の実施の形態）次に、本発明の第２
の実施の形態に係わるπ型のマルチフィンガー型ＨＥＭ
Ｔについて説明する。図５はこのマルチフィンガー型Ｈ
ＥＭＴの上面図である。第２の実施の形態のπ型のマル
チフィンガー型ＨＥＭＴは、ＧａＡｓといった半絶縁性
半導体基板３１の主表面の活性領域３２にドレイン電極
Ｄ、ソース電極Ｓ１、Ｓ２、Ｓ３、及びドレイン電極Ｄ
とソース電極Ｓ１、Ｓ２、Ｓ３との間に形成されたゲー
ト電極Ｇを有する４つのしきい値の異なる単位ＨＥＭＴ
を有する。そして、ドレイン電極Ｄとドレイン配線３
４、ゲート電極Ｇとゲート配線３５、ソース電極Ｓ１、
Ｓ２、Ｓ３とソース配線３６とを接続することにより、
各単位ＨＥＭＴは並列接続されている。尚、ソース電極
Ｓ１、Ｓ２、Ｓ３の接続は×印で示すコンタクトホール
を介してその上層の配線を用いて行っている。この実施
の形態のマルチフィンガー型ＨＥＭＴについてソース接
地を例に説明すると、ソース配線３６は、素子の活性領
域３２外でビアホール等を介して全体の接地導体面に接
続されている。ドレイン配線３４はドレイン引き出し配
線３７により引き出され、出力側整合回路を構成するの
図示せぬ伝送線路に接続される。同様にして、各単位Ｈ
ＥＭＴのゲート電極Ｇを繋いだゲート配線３５はゲート
引き出し配線３８により引き出され、入力側整合回路を
構成する図示せぬ伝送線路に接続される。
の実施の形態に係わるπ型のマルチフィンガー型ＨＥＭ
Ｔについて説明する。図５はこのマルチフィンガー型Ｈ
ＥＭＴの上面図である。第２の実施の形態のπ型のマル
チフィンガー型ＨＥＭＴは、ＧａＡｓといった半絶縁性
半導体基板３１の主表面の活性領域３２にドレイン電極
Ｄ、ソース電極Ｓ１、Ｓ２、Ｓ３、及びドレイン電極Ｄ
とソース電極Ｓ１、Ｓ２、Ｓ３との間に形成されたゲー
ト電極Ｇを有する４つのしきい値の異なる単位ＨＥＭＴ
を有する。そして、ドレイン電極Ｄとドレイン配線３
４、ゲート電極Ｇとゲート配線３５、ソース電極Ｓ１、
Ｓ２、Ｓ３とソース配線３６とを接続することにより、
各単位ＨＥＭＴは並列接続されている。尚、ソース電極
Ｓ１、Ｓ２、Ｓ３の接続は×印で示すコンタクトホール
を介してその上層の配線を用いて行っている。この実施
の形態のマルチフィンガー型ＨＥＭＴについてソース接
地を例に説明すると、ソース配線３６は、素子の活性領
域３２外でビアホール等を介して全体の接地導体面に接
続されている。ドレイン配線３４はドレイン引き出し配
線３７により引き出され、出力側整合回路を構成するの
図示せぬ伝送線路に接続される。同様にして、各単位Ｈ
ＥＭＴのゲート電極Ｇを繋いだゲート配線３５はゲート
引き出し配線３８により引き出され、入力側整合回路を
構成する図示せぬ伝送線路に接続される。
【００１６】次に、図５の活性領域３２の拡大上面図及
びこの拡大図のＡ−Ａ断面の図を図６（ａ）及び図６
（ｂ）に示す。これらの図では、説明の便宜上、ゲート
電極Ｇを単位ゲートＧ１、Ｇ２、Ｇ３、Ｇ４とに分けて
示したが、実際のＨＥＭＴでは、実効的な単位ゲートは
それぞれその端部において隣接する単位ゲートと重なり
合う。本実施の形態の４つの単位ＨＥＭＴは、夫々、ソ
ース電極Ｓ１、ドレイン電極Ｄ、及びこれらに挟まれた
ゲート電極Ｇ１からなる第１のＨＥＭＴ、ソース電極Ｓ
２、ドレイン電極Ｄ及びこれらに挟まれたゲート電極Ｇ
２からなる第２のＨＥＭＴ、ソース電極Ｓ２、ドレイン
電極Ｄ、及びこれらに挟まれたゲート電極Ｇ３からなる
第３のＨＥＭＴ、ソース電極Ｓ３、ドレイン電極Ｄ、及
びこれらに挟まれたゲート電極Ｇ４からなる第４のＨＥ
ＭＴである。ここで、本実施の形態のπ型のマルチフィ
ンガー型ＨＥＭＴは図６（ｂ）に示すように、ゲート幅
方向において、第１のＨＥＭＴのＧ１と第４のＨＥＭＴ
のＧ２のゲートリセス量は少なく、第２のＨＥＭＴのＧ
２と第３のＨＥＭＴのＧ３のリセス量が前者に比べて多
い。従って、第１のＨＥＭＴと第４のＨＥＭＴのしきい
値は、第２のＨＥＭＴと第３のＨＥＭＴのしきい値より
も深くなる。このようにすることで、第２の実施の形態
においても、第１の実施の形態で説明したように、フィ
ンガー位置による上昇温度分布にばらつきが少なく、優
れた熱的安定性を得ることが可能となる。また、電力増
幅器の線形性向上に加え回路特性の向上という効果も備
える。
びこの拡大図のＡ−Ａ断面の図を図６（ａ）及び図６
（ｂ）に示す。これらの図では、説明の便宜上、ゲート
電極Ｇを単位ゲートＧ１、Ｇ２、Ｇ３、Ｇ４とに分けて
示したが、実際のＨＥＭＴでは、実効的な単位ゲートは
それぞれその端部において隣接する単位ゲートと重なり
合う。本実施の形態の４つの単位ＨＥＭＴは、夫々、ソ
ース電極Ｓ１、ドレイン電極Ｄ、及びこれらに挟まれた
ゲート電極Ｇ１からなる第１のＨＥＭＴ、ソース電極Ｓ
２、ドレイン電極Ｄ及びこれらに挟まれたゲート電極Ｇ
２からなる第２のＨＥＭＴ、ソース電極Ｓ２、ドレイン
電極Ｄ、及びこれらに挟まれたゲート電極Ｇ３からなる
第３のＨＥＭＴ、ソース電極Ｓ３、ドレイン電極Ｄ、及
びこれらに挟まれたゲート電極Ｇ４からなる第４のＨＥ
ＭＴである。ここで、本実施の形態のπ型のマルチフィ
ンガー型ＨＥＭＴは図６（ｂ）に示すように、ゲート幅
方向において、第１のＨＥＭＴのＧ１と第４のＨＥＭＴ
のＧ２のゲートリセス量は少なく、第２のＨＥＭＴのＧ
２と第３のＨＥＭＴのＧ３のリセス量が前者に比べて多
い。従って、第１のＨＥＭＴと第４のＨＥＭＴのしきい
値は、第２のＨＥＭＴと第３のＨＥＭＴのしきい値より
も深くなる。このようにすることで、第２の実施の形態
においても、第１の実施の形態で説明したように、フィ
ンガー位置による上昇温度分布にばらつきが少なく、優
れた熱的安定性を得ることが可能となる。また、電力増
幅器の線形性向上に加え回路特性の向上という効果も備
える。
【００１７】（第３の実施形態）次に、本発明の第３の
実施形態に係る、くし型のマルチフィンガー型ＨＥＭＴ
を用いた２段電力増幅器について図７の上面図を用いて
説明する。配線はマイクロストリップ構造をしており、
ＧａＡｓ基板５１の裏面に図示せぬ接地導体層が形成さ
れている。一段目のトランジスタ５２ａは総ゲート幅２
００μm のくし型のマルチフィンガー型ＨＥＭＴで、従
来通り各単位ＨＥＭＴのしきい値電圧が同じトランジス
タを並列接続して構成している。二段目のトランジスタ
５２ｂは第１の実施の形態で説明したくし型のマルチフ
ィンガー型ＨＥＭＴと同様の構成であって、各単位ＨＥ
ＭＴのしきい値電圧が異なるトランジスタを並列接続し
て総ゲート幅４００μｍとした。ここで、入力整合回路
５３は伝送線路５４やスタブ５５で構成されており、１
段目の単位ＨＥＭＴ５２ａ、段間整合回路５６、２段目
の単位ＨＥＭＴ５２ｂ、そして出力整合回路５７と順次
接続されている。尚、入力整合回路５３、段間整合回路
５６、及び出力整合回路５７は直流電圧遮断用のキャパ
シタンス５８を備え、各トランジスタへの直流電圧供給
は、整合回路内のスタブ５５を介して行われる。本実施
の形態を取ることにより、入力振幅がそれほど大きくな
い１段目のＨＥＭＴでは、高い利得を得られ、かつ２段
目のＨＥＭＴでは高出力を期待でき、夫々求められる特
性を十分に発揮することが可能となる。加えて、２段目
のＨＥＭＴでは線形性を重視した設計が可能になる。
実施形態に係る、くし型のマルチフィンガー型ＨＥＭＴ
を用いた２段電力増幅器について図７の上面図を用いて
説明する。配線はマイクロストリップ構造をしており、
ＧａＡｓ基板５１の裏面に図示せぬ接地導体層が形成さ
れている。一段目のトランジスタ５２ａは総ゲート幅２
００μm のくし型のマルチフィンガー型ＨＥＭＴで、従
来通り各単位ＨＥＭＴのしきい値電圧が同じトランジス
タを並列接続して構成している。二段目のトランジスタ
５２ｂは第１の実施の形態で説明したくし型のマルチフ
ィンガー型ＨＥＭＴと同様の構成であって、各単位ＨＥ
ＭＴのしきい値電圧が異なるトランジスタを並列接続し
て総ゲート幅４００μｍとした。ここで、入力整合回路
５３は伝送線路５４やスタブ５５で構成されており、１
段目の単位ＨＥＭＴ５２ａ、段間整合回路５６、２段目
の単位ＨＥＭＴ５２ｂ、そして出力整合回路５７と順次
接続されている。尚、入力整合回路５３、段間整合回路
５６、及び出力整合回路５７は直流電圧遮断用のキャパ
シタンス５８を備え、各トランジスタへの直流電圧供給
は、整合回路内のスタブ５５を介して行われる。本実施
の形態を取ることにより、入力振幅がそれほど大きくな
い１段目のＨＥＭＴでは、高い利得を得られ、かつ２段
目のＨＥＭＴでは高出力を期待でき、夫々求められる特
性を十分に発揮することが可能となる。加えて、２段目
のＨＥＭＴでは線形性を重視した設計が可能になる。
【００１８】以上の第１乃至第３の実施の形態は高周波
集積回路内で用いるソース接地のマルチフィンガー型Ｈ
ＥＭＴについて説明したが、他のゲート接地やドレイン
接地のマルチフィンガー型ＨＥＭＴ、さらにＨＥＭＴに
限らず他のＦＥＴ、例えばＭＥＳＦＥＴにおいても、本
発明の構造を用い同様の効果を得ることが期待できる。
但し、ＭＥＳＦＥＴの場合はしきい値電圧の違いはゲー
ト電極下のチャネル層厚さの違いより形成可能である。
このチャネル層厚さは上述したゲートリセスのエッチン
グ量で決定されるため、断面構造は上記各実施の形態と
同等となる。また、ここでは単位トランジスタが最高８
つのマルチフィンガー型トランジスタについて述べてき
たが、よりしきい値電圧の違う単位トランジスタの数を
増やすことにより上述の効果がさらに望める。但し、単
位トランジスタを増加することにより、マルチフィンガ
ー型電界効果トランジスタ全体の最大相互コンダクタン
スの値を低くすることにも繋がるため、使用目的に合わ
せ、しきい値電圧の差、また単位トランジスタの数を決
定することが望まれる。
集積回路内で用いるソース接地のマルチフィンガー型Ｈ
ＥＭＴについて説明したが、他のゲート接地やドレイン
接地のマルチフィンガー型ＨＥＭＴ、さらにＨＥＭＴに
限らず他のＦＥＴ、例えばＭＥＳＦＥＴにおいても、本
発明の構造を用い同様の効果を得ることが期待できる。
但し、ＭＥＳＦＥＴの場合はしきい値電圧の違いはゲー
ト電極下のチャネル層厚さの違いより形成可能である。
このチャネル層厚さは上述したゲートリセスのエッチン
グ量で決定されるため、断面構造は上記各実施の形態と
同等となる。また、ここでは単位トランジスタが最高８
つのマルチフィンガー型トランジスタについて述べてき
たが、よりしきい値電圧の違う単位トランジスタの数を
増やすことにより上述の効果がさらに望める。但し、単
位トランジスタを増加することにより、マルチフィンガ
ー型電界効果トランジスタ全体の最大相互コンダクタン
スの値を低くすることにも繋がるため、使用目的に合わ
せ、しきい値電圧の差、また単位トランジスタの数を決
定することが望まれる。
【００１９】さらに、単位電界効果トランジスタのしき
い値を変化させる手段として、リセス量の制御を説明し
たが、このほかに不純物添加量やチャネル長の制御等に
よっても可能である。
い値を変化させる手段として、リセス量の制御を説明し
たが、このほかに不純物添加量やチャネル長の制御等に
よっても可能である。
【００２０】
【発明の効果】以上説明したように、本発明のマルチフ
ィンガー型電界効果トランジスタによれば、熱的安定性
に優れた高出力の電界効果トランジスタが得られる。
ィンガー型電界効果トランジスタによれば、熱的安定性
に優れた高出力の電界効果トランジスタが得られる。
【図１】本発明の第１の実施の形態に係るマルチフィン
ガー型ＨＥＭＴの断面図。
ガー型ＨＥＭＴの断面図。
【図２】第１の実施の形態に係るマルチフィンガー型Ｈ
ＥＭＴの上面図。
ＥＭＴの上面図。
【図３】第１の実施の形態に係るマルチフィンガー型Ｈ
ＥＭＴの特性図。
ＥＭＴの特性図。
【図４】第１の実施の形態に係るマルチフィンガー型Ｈ
ＥＭＴの特性図。
ＥＭＴの特性図。
【図５】本発明の第２の実施の形態に係るマルチフィン
ガー型ＨＥＭＴの上面図。
ガー型ＨＥＭＴの上面図。
【図６】第２の実施の形態に係るマルチフィンガー型Ｈ
ＥＭＴのリセス領域を拡大した上面図及び断面図。
ＥＭＴのリセス領域を拡大した上面図及び断面図。
【図７】本発明の第３の実施の形態に係るマルチフィン
ガー型ＨＥＭＴを用いた電力増幅器の上面図。
ガー型ＨＥＭＴを用いた電力増幅器の上面図。
【図８】従来のマルチフィンガー型ＨＥＭＴの上面図で
ある。
ある。
【図９】図８に示した上面図のＡ−Ａ切断面の図。
１、１１，３１…ＧａＡｓ基板 １０、１６…接地導体面 １１ａ，３２…活性領域 Ｄ…ドレイン電極 Ｓ、Ｓ１、Ｓ２、Ｓ３…ソース電極 Ｇ、Ｇ１、Ｇ２、Ｇ３、Ｇ４…ゲート電極 １３ａ，１３ｂ，１３ｃ，１３ｄ，１３ｅ，１３ｆ，１
３ｇ，１３ｈ…単位ＨＥＭＴ １４、３６…ソース配線 １５…ビアホール １７、３４…ドレイン配線 １８、３５…ゲート配線 ２０、３７…ドレイン引き出し配線 ２１、３８…ゲート引き出し配線 ５２ａ…一段目の単位ＨＥＭＴ ５２ｂ…二段目の単位ＨＥＭＴ ５３…入力整合回路 ５７…出力整合回路
３ｇ，１３ｈ…単位ＨＥＭＴ １４、３６…ソース配線 １５…ビアホール １７、３４…ドレイン配線 １８、３５…ゲート配線 ２０、３７…ドレイン引き出し配線 ２１、３８…ゲート引き出し配線 ５２ａ…一段目の単位ＨＥＭＴ ５２ｂ…二段目の単位ＨＥＭＴ ５３…入力整合回路 ５７…出力整合回路
Claims (4)
- 【請求項１】半絶縁性半導体基板表面の活性領域に形成
されたゲート電極、ドレイン電極およびソース電極から
それぞれ構成される複数の単位電界効果トランジスタを
電気的に並列接続したマルチフィンガー型電界効果トラ
ンジスタにおいて、マルチフィンガー型電界効果トラン
ジスタの中心部に位置する前記単位電界効果トランジス
タから両端に位置する前記単位電界効果トランジスタに
むかって、順次、前記単位電界効果トランジスタのしき
い値が深く設定されていることを特徴とするマルチフィ
ンガー型電界効果トランジスタ。 - 【請求項２】半絶縁性半導体基板表面の活性領域に形成
されたゲート電極、ドレイン電極およびソース電極から
それぞれ構成される複数の単位電界効果トランジスタを
電気的に並列接続したくし型のマルチフィンガー型電界
効果トランジスタであって、このマルチフィンガー型電
界効果トランジスタのゲート長方向の中心に最も近い単
位トランジスタから最も遠い単位トランジスタへ徐々に
しきい値が深く設定されていることを特徴とするマルチ
フィンガー型電界効果トランジスタ。 - 【請求項３】半絶縁性半導体基板表面の活性領域に形成
されたゲート電極、ドレイン電極およびソース電極から
それぞれ構成される複数の単位電界効果トランジスタを
電気的に並列接続したπ型のマルチフィンガー型電界効
果トランジスタであってこのマルチフィンガー型電界効
果トランジスタのゲート幅方向の中心に最も近い単位ト
ランジスタから最も遠い単位トランジスタへ徐々にしき
い値が深く設定されていることを特徴とするマルチフィ
ンガー型電界効果トランジスタ。 - 【請求項４】前記単位電界効果トランジスタを４つ以上
備えることを特徴とする請求項１乃至３のいずれかに記
載のマルチフィンガー型電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10083097A JPH11283994A (ja) | 1998-03-30 | 1998-03-30 | マルチフィンガー型電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10083097A JPH11283994A (ja) | 1998-03-30 | 1998-03-30 | マルチフィンガー型電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11283994A true JPH11283994A (ja) | 1999-10-15 |
Family
ID=13792694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10083097A Pending JPH11283994A (ja) | 1998-03-30 | 1998-03-30 | マルチフィンガー型電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11283994A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007529885A (ja) * | 2004-03-12 | 2007-10-25 | セミサウス ラボラトリーズ， インコーポレーテッド | 自己整列型炭化ケイ素半導体デバイスおよびそのデバイスの作成方法 |
| JP2009147366A (ja) * | 2009-03-12 | 2009-07-02 | Mitsubishi Electric Corp | 半導体装置 |
| JP2010539691A (ja) * | 2007-09-12 | 2010-12-16 | フォルシュングスフェアブント ベルリン エー ファウ | 改良された移動特性を有する電気デバイスおよび電気デバイスの移動特性の調整方法 |
| JP2015136099A (ja) * | 2013-12-18 | 2015-07-27 | Tdk株式会社 | 高周波増幅器 |
| JP2018101700A (ja) * | 2016-12-20 | 2018-06-28 | 富士通株式会社 | 半導体装置、電源装置、増幅器、加熱装置、排気浄化装置、自動車、情報システム及び半導体装置の製造方法 |
| CN110785853A (zh) * | 2017-06-21 | 2020-02-11 | 克里公司 | 包括具有平滑的接通行为和改善的线性度的多个单位单元晶体管的半导体装置 |
| US11482464B2 (en) | 2018-06-28 | 2022-10-25 | Mitsubishi Electric Corporation | Semiconductor device including a diamond substrate and method of manufacturing the semiconductor device |
| US12034072B2 (en) | 2021-03-03 | 2024-07-09 | Macom Technology Solutions Holdings, Inc. | Semiconductor devices having unit cell transistors with smoothed turn-on behavior and improved linearity |
-
1998
- 1998-03-30 JP JP10083097A patent/JPH11283994A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007529885A (ja) * | 2004-03-12 | 2007-10-25 | セミサウス ラボラトリーズ， インコーポレーテッド | 自己整列型炭化ケイ素半導体デバイスおよびそのデバイスの作成方法 |
| JP2010539691A (ja) * | 2007-09-12 | 2010-12-16 | フォルシュングスフェアブント ベルリン エー ファウ | 改良された移動特性を有する電気デバイスおよび電気デバイスの移動特性の調整方法 |
| JP2009147366A (ja) * | 2009-03-12 | 2009-07-02 | Mitsubishi Electric Corp | 半導体装置 |
| JP2015136099A (ja) * | 2013-12-18 | 2015-07-27 | Tdk株式会社 | 高周波増幅器 |
| JP2018101700A (ja) * | 2016-12-20 | 2018-06-28 | 富士通株式会社 | 半導体装置、電源装置、増幅器、加熱装置、排気浄化装置、自動車、情報システム及び半導体装置の製造方法 |
| CN110785853A (zh) * | 2017-06-21 | 2020-02-11 | 克里公司 | 包括具有平滑的接通行为和改善的线性度的多个单位单元晶体管的半导体装置 |
| JP2020524911A (ja) * | 2017-06-21 | 2020-08-20 | クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． | 平滑化された立ち上がり動作及び改善された線形性を有する複数のユニット・セル・トランジスタを有する半導体デバイス |
| CN110785853B (zh) * | 2017-06-21 | 2024-03-08 | 沃孚半导体公司 | 包括具有平滑的接通行为和改善的线性度的多个单位单元晶体管的半导体装置 |
| US11482464B2 (en) | 2018-06-28 | 2022-10-25 | Mitsubishi Electric Corporation | Semiconductor device including a diamond substrate and method of manufacturing the semiconductor device |
| US12034072B2 (en) | 2021-03-03 | 2024-07-09 | Macom Technology Solutions Holdings, Inc. | Semiconductor devices having unit cell transistors with smoothed turn-on behavior and improved linearity |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4262545B2 (ja) | カスコード接続回路及びその集積回路 | |
| KR101037542B1 (ko) | 반도체 장치 | |
| US9711616B2 (en) | Dual-channel field effect transistor device having increased amplifier linearity | |
| JP2005159157A (ja) | 半導体装置 | |
| US20070114568A1 (en) | Semiconductor device and circuit having multiple voltage controlled capacitors | |
| JPH0738337A (ja) | 低歪カスケード回路 | |
| JPH03292744A (ja) | 化合物半導体装置およびその製造方法 | |
| US5287072A (en) | Semiconductor device for improving high-frequency characteristics and avoiding chip cracking | |
| JPH11283994A (ja) | マルチフィンガー型電界効果トランジスタ | |
| JPH01214056A (ja) | 半導体装置とその使用方法 | |
| JPH11168099A (ja) | 半導体装置 | |
| GB2236617A (en) | A high frequency fet | |
| US6774416B2 (en) | Small area cascode FET structure operating at mm-wave frequencies | |
| US3296508A (en) | Field-effect transistor with reduced capacitance between gate and channel | |
| US4951099A (en) | Opposed gate-source transistor | |
| JP2008021949A (ja) | 半導体素子及びこれを備える通信機器 | |
| JP2000031708A (ja) | モノリシックマイクロ波集積回路 | |
| JPH11251584A (ja) | トランジスタおよびそれを用いた高周波増幅器 | |
| JP2737874B2 (ja) | 半導体線路変換装置 | |
| JP3135851B2 (ja) | 電界効果トランジスタ、半導体集積回路装置及び電界効果トランジスタの製造方法 | |
| JP4719412B2 (ja) | 半導体差動回路、それを用いた発振装置、増幅装置、スイッチ装置、ミキサ装置、回路装置、半導体差動回路の配置方法 | |
| JP2576773B2 (ja) | マルチフィンガー型電界効果トランジスタ | |
| JPS60137071A (ja) | シヨツトキゲ−ト電界効果トランジスタ | |
| JPS63164504A (ja) | 半導体装置 | |
| KR20050032688A (ko) | 이중 게이트 캐스코드 앰프 |