JP2576773B2 - マルチフィンガー型電界効果トランジスタ - Google Patents
マルチフィンガー型電界効果トランジスタInfo
- Publication number
- JP2576773B2 JP2576773B2 JP5271095A JP27109593A JP2576773B2 JP 2576773 B2 JP2576773 B2 JP 2576773B2 JP 5271095 A JP5271095 A JP 5271095A JP 27109593 A JP27109593 A JP 27109593A JP 2576773 B2 JP2576773 B2 JP 2576773B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode finger
- finger portion
- source electrode
- source
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明はマルチフィンガー型電界
効果トランジスタ（以下マルチフィンガーＦＥＴと記
す）に関する。
効果トランジスタ（以下マルチフィンガーＦＥＴと記
す）に関する。
【０００２】
【従来の技術】従来のマルチフィンガーＦＥＴは、図３
に示すように、半絶縁性ＧａＡｓ基板上に形成された活
性層上に櫛の歯状に配置されたゲート電極フィンガー部
２およびゲート電極フィンガー部２を挟んで対向させた
ドレイン電極フィンガー部３およびソース電極フィンガ
ー部４と、これらにそれぞれ接続したゲート電極引出部
２ａ，ドレイン電極引出部３ａ，ソース電極引出部４ａ
とを有し、半絶縁性ＧａＡｓ基板に設けたバイアホール
９を介してソース電極引出部４ａと裏面電極とを接続し
て接地していた。
に示すように、半絶縁性ＧａＡｓ基板上に形成された活
性層上に櫛の歯状に配置されたゲート電極フィンガー部
２およびゲート電極フィンガー部２を挟んで対向させた
ドレイン電極フィンガー部３およびソース電極フィンガ
ー部４と、これらにそれぞれ接続したゲート電極引出部
２ａ，ドレイン電極引出部３ａ，ソース電極引出部４ａ
とを有し、半絶縁性ＧａＡｓ基板に設けたバイアホール
９を介してソース電極引出部４ａと裏面電極とを接続し
て接地していた。
【０００３】マイクロ波帯，ミリ波帯のＦＥＴは、フィ
ンガー長が長くなると、ゲート電極フィンガーでの位相
ずれによる高周波特性の劣化や、チャネル温度の不均一
性の増大、活性層の材料的プロセス的不均一性の増大に
よる利得の低下等の問題が起こるので、ゲート幅を大き
くしたい場合には、マルチフィンガー構造にすることが
一般的に行われている。
ンガー長が長くなると、ゲート電極フィンガーでの位相
ずれによる高周波特性の劣化や、チャネル温度の不均一
性の増大、活性層の材料的プロセス的不均一性の増大に
よる利得の低下等の問題が起こるので、ゲート幅を大き
くしたい場合には、マルチフィンガー構造にすることが
一般的に行われている。
【０００４】通常増幅器などの回路を構成する場合に
は、入力インピーダンスが高く、高利得が得られるソー
ス接地回路を使用する場合が多いが、ソースインダクタ
ンスが大きいと、利得が低下することが知られている。
は、入力インピーダンスが高く、高利得が得られるソー
ス接地回路を使用する場合が多いが、ソースインダクタ
ンスが大きいと、利得が低下することが知られている。
【０００５】
【発明が解決しようとする課題】この従来のマルチフィ
ンガーＦＥＴは、ソース電極フィンガー部の先端には何
も接続されず開放となっているので、ソース電極フィン
ガー部の先端から接地端までの経路が長くなりこの区間
のインダクタンスが低減されないという問題があった。
ンガーＦＥＴは、ソース電極フィンガー部の先端には何
も接続されず開放となっているので、ソース電極フィン
ガー部の先端から接地端までの経路が長くなりこの区間
のインダクタンスが低減されないという問題があった。
【０００６】
【課題を解決するための手段】本発明のマルチフィンガ
ーＦＥＴは、半導体基板上に櫛の歯状に配置したゲート
電極フィンガー部と、前記ゲート電極フィンガー部を挟
んで対向させ櫛の歯状に配置したドレイン電極フィンガ
ー部およびソース電極フィンガー部を有するマルチフィ
ンガー型電界効果トランジスタにおいて、前記ソース電
極フィンガー部の各先端下の前記半導体基板上に形成し
且つその上に設けた絶縁膜のスルーホールを介して前記
ソース電極フィンガー部の各先端およびソース電極引出
部のそれぞれに電気的に接続した帯状電極を備えてい
る。
ーＦＥＴは、半導体基板上に櫛の歯状に配置したゲート
電極フィンガー部と、前記ゲート電極フィンガー部を挟
んで対向させ櫛の歯状に配置したドレイン電極フィンガ
ー部およびソース電極フィンガー部を有するマルチフィ
ンガー型電界効果トランジスタにおいて、前記ソース電
極フィンガー部の各先端下の前記半導体基板上に形成し
且つその上に設けた絶縁膜のスルーホールを介して前記
ソース電極フィンガー部の各先端およびソース電極引出
部のそれぞれに電気的に接続した帯状電極を備えてい
る。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００８】図１（ａ），（ｂ）は本発明の一実施例を
示す半導体チップの平面図およびＡ−Ａ′線断面図であ
る。
示す半導体チップの平面図およびＡ−Ａ′線断面図であ
る。
【０００９】図１（ａ），（ｂ）に示すように、半絶縁
性ＧａＡｓ基板１に形成した活性層の表面にショットキ
ー接合を有して櫛の歯状に形成したゲート電極フィンガ
ー部２と、このゲート電極フィンガー部２を挟んで対向
させたドレイン電極フィンガー部３およびソース電極フ
ィンガー部４とを有し、ソース電極フィンガー部４の各
先端の下面の半絶縁性ＧａＡｓ基板１の表面に活性層か
ら隔離され且つソース電極フィンガー部４の各先端およ
びドレイン電極フィンガー部３のそれぞれと交差する金
膜等からなる帯状電極５を形成し帯状電極５の上に形成
した絶縁膜６に設けたスルーホール７を介して帯状電極
５と各ソース電極フィンガー部４およびソース電極引出
部４ａのそれぞれを接続する。なお、ドレイン電極フィ
ンガー部３に接続してゲート電極フィンガー部２および
ソース電極フィンガー部４の先端側に引出されたドレイ
ン電極引出部３ａの反対側にゲート電極フィンガー部２
に接続されたゲート電極引出部２ａが形成されその上に
絶縁膜を介してソース電極フィンガー部４ａに接続され
たソース電極引出部４ａが横断して形成され、半絶縁性
ＧａＡｓ基板１の裏面には裏面電極８が形成され半絶縁
性ＧａＡｓ基板１に形成されたバイアホール（図示せ
ず）を介してソース電極引出部４ａに接続されている。
性ＧａＡｓ基板１に形成した活性層の表面にショットキ
ー接合を有して櫛の歯状に形成したゲート電極フィンガ
ー部２と、このゲート電極フィンガー部２を挟んで対向
させたドレイン電極フィンガー部３およびソース電極フ
ィンガー部４とを有し、ソース電極フィンガー部４の各
先端の下面の半絶縁性ＧａＡｓ基板１の表面に活性層か
ら隔離され且つソース電極フィンガー部４の各先端およ
びドレイン電極フィンガー部３のそれぞれと交差する金
膜等からなる帯状電極５を形成し帯状電極５の上に形成
した絶縁膜６に設けたスルーホール７を介して帯状電極
５と各ソース電極フィンガー部４およびソース電極引出
部４ａのそれぞれを接続する。なお、ドレイン電極フィ
ンガー部３に接続してゲート電極フィンガー部２および
ソース電極フィンガー部４の先端側に引出されたドレイ
ン電極引出部３ａの反対側にゲート電極フィンガー部２
に接続されたゲート電極引出部２ａが形成されその上に
絶縁膜を介してソース電極フィンガー部４ａに接続され
たソース電極引出部４ａが横断して形成され、半絶縁性
ＧａＡｓ基板１の裏面には裏面電極８が形成され半絶縁
性ＧａＡｓ基板１に形成されたバイアホール（図示せ
ず）を介してソース電極引出部４ａに接続されている。
【００１０】図２（ａ），（ｂ）は本発明の一実施例の
ソースインダクタンスを示す等価回路図および従来の電
界効果トランジスタのソースインダクタンスを示す等価
回路図である。
ソースインダクタンスを示す等価回路図および従来の電
界効果トランジスタのソースインダクタンスを示す等価
回路図である。
【００１１】図２（ａ）に示すように、本発明の実施例
によればＡ点から接地までの最短経路は、インダクタン
ス５１−３２を通る経路となるが、図２（ｂ）に示すよ
うに従来例ではＡ点から接地までの最短経路はインダク
タンス４１−２１−３１を通る経路となり、本発明の方
がソース電極フィンガー部のインダクタンス４１を通ら
ない分短くでき、ソースインダクタンスを減少できる。
同様にＢ点やＣ点から接地までの最短経路も、本発明で
はソース電極フィンガー部を通らない分短くでき、ソー
スインダクタンスを減少できる。
によればＡ点から接地までの最短経路は、インダクタン
ス５１−３２を通る経路となるが、図２（ｂ）に示すよ
うに従来例ではＡ点から接地までの最短経路はインダク
タンス４１−２１−３１を通る経路となり、本発明の方
がソース電極フィンガー部のインダクタンス４１を通ら
ない分短くでき、ソースインダクタンスを減少できる。
同様にＢ点やＣ点から接地までの最短経路も、本発明で
はソース電極フィンガー部を通らない分短くでき、ソー
スインダクタンスを減少できる。
【００１２】なお、本実施例ではドレイン電極の下の層
に設けた帯状電極によりソース電極先端部を接続してい
るが、ドレイン電極をまたぐエアブリッジ配線でも同等
の効果を得られる。
に設けた帯状電極によりソース電極先端部を接続してい
るが、ドレイン電極をまたぐエアブリッジ配線でも同等
の効果を得られる。
【００１３】
【発明の効果】以上説明したように本発明は、マルチフ
ィンガーＦＥＴの全てのソース電極フィンガー部の先端
をソース電極引出部に接続することにより、ソース電極
フィンガー部の先端からソース電極引出部の接地端まで
の経路を短くすることができ、ソースインダクタンスを
３０〜７０％減少させることができるという効果を有す
る。
ィンガーＦＥＴの全てのソース電極フィンガー部の先端
をソース電極引出部に接続することにより、ソース電極
フィンガー部の先端からソース電極引出部の接地端まで
の経路を短くすることができ、ソースインダクタンスを
３０〜７０％減少させることができるという効果を有す
る。
【図１】本発明の一実施例を示す半導体チップの平面図
およびＡ−Ａ′線断面図。
およびＡ−Ａ′線断面図。
【図２】本発明の一実施例のソースインダクタンスを示
す等価回路図および従来例のソースインダクタンスを示
す等価回路図。
す等価回路図および従来例のソースインダクタンスを示
す等価回路図。
【図３】従来のマルチフィンガーＦＥＴの一例を示す平
面図。
面図。
１ 半絶縁性ＧａＡｓ基板 ２ ゲート電極フィンガー部 ２ａ ゲート電極引出部 ３ ドレイン電極フィンガー部 ３ａ ドレイン電極引出部 ４ ソース電極フィンガー部 ４ａ ソース電極引出部 ５ 帯状電極 ６ 絶縁膜 ７ スルーホール ８ 裏面電極 ９ バイアホール
Claims (1)
- 【請求項１】 半導体基板上に櫛の歯状に配置したゲー
ト電極フィンガー部と、前記ゲート電極フィンガー部を
挟んで対向させ櫛の歯状に配置したドレイン電極フィン
ガー部およびソース電極フィンガー部を有するマルチフ
ィンガー型電界効果トランジスタにおいて、前記ソース
電極フィンガー部の各先端下の前記半導体基板上に形成
し且つその上に設けた絶縁膜のスルーホールを介して前
記ソース電極フィンガー部の各先端およびソース電極引
出部のそれぞれに電気的に接続した帯状電極を備えたこ
とを特徴とするマルチフィンガー型電界効果トランジス
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5271095A JP2576773B2 (ja) | 1993-10-29 | 1993-10-29 | マルチフィンガー型電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5271095A JP2576773B2 (ja) | 1993-10-29 | 1993-10-29 | マルチフィンガー型電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07130762A JPH07130762A (ja) | 1995-05-19 |
| JP2576773B2 true JP2576773B2 (ja) | 1997-01-29 |
Family
ID=17495289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5271095A Expired - Fee Related JP2576773B2 (ja) | 1993-10-29 | 1993-10-29 | マルチフィンガー型電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2576773B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101877385A (zh) * | 2010-04-04 | 2010-11-03 | 兰州大学 | 一种梳状源极叠层结构有机场效应管 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2778587B2 (ja) * | 1996-07-04 | 1998-07-23 | 日本電気株式会社 | 半導体装置 |
| JP5843703B2 (ja) * | 2012-06-15 | 2016-01-13 | 株式会社東芝 | 高周波半導体用パッケージ |
-
1993
- 1993-10-29 JP JP5271095A patent/JP2576773B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101877385A (zh) * | 2010-04-04 | 2010-11-03 | 兰州大学 | 一种梳状源极叠层结构有机场效应管 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07130762A (ja) | 1995-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3364404B2 (ja) | 半導体の入出力接続構造 | |
| JPS6135714B2 (ja) | ||
| JP2576773B2 (ja) | マルチフィンガー型電界効果トランジスタ | |
| GB2236617A (en) | A high frequency fet | |
| US20230307517A1 (en) | Transistor | |
| JP3418371B2 (ja) | 両側エアブリッジを有する電界効果トランジスタ | |
| JP2554672B2 (ja) | 電界効果型半導体装置 | |
| US4104673A (en) | Field effect pentode transistor | |
| JPS60200547A (ja) | 半導体装置 | |
| JPH11283994A (ja) | マルチフィンガー型電界効果トランジスタ | |
| JPS62273755A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH0729918A (ja) | 高周波電界効果トランジスタ | |
| JP2567976B2 (ja) | 高周波低雑音半導体装置 | |
| JPH01181574A (ja) | 半導体素子 | |
| JP2798051B2 (ja) | 電界効果トランジスタ | |
| US5635759A (en) | Semiconductor device for mounting high-frequency element | |
| JP2689957B2 (ja) | 半導体装置 | |
| JPS60137071A (ja) | シヨツトキゲ−ト電界効果トランジスタ | |
| JP2795220B2 (ja) | 電界効果トランジスタ | |
| JPH054281Y2 (ja) | ||
| JPH065636A (ja) | マイクロ波半導体装置 | |
| JPS6211018Y2 (ja) | ||
| JPH06342813A (ja) | 電界効果トランジスタ | |
| JPH02168632A (ja) | 電界効果トランジスタ及び信号伝送線路 | |
| JPH06224227A (ja) | マイクロ波半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960917 |
|
| LAPS | Cancellation because of no payment of annual fees |