JP2689957B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2689957B2 JP2689957B2 JP7152373A JP15237395A JP2689957B2 JP 2689957 B2 JP2689957 B2 JP 2689957B2 JP 7152373 A JP7152373 A JP 7152373A JP 15237395 A JP15237395 A JP 15237395A JP 2689957 B2 JP2689957 B2 JP 2689957B2
- Authority
- JP
- Japan
- Prior art keywords
- length
- gate
- conductive layer
- effect transistor
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
高出力電界効果型トランジスタに関する。
高出力電界効果型トランジスタに関する。
【０００２】
【従来の技術】従来より、高出力電界効果型トランジス
タは、衛星の中継器等に使用されており、高電力利得・
高信頼度が求められている。図３は従来の高出力電界効
果型トランジスタの平面レイアウト図であり、ｎ型ガリ
ウム砒素導電層１１に対してオーム性接続する電極であ
るドレイン電極１２及びソース電極１３と、ショットキ
ー接続するゲート電極１４とが交互に並列配置されてい
る。そして、前記各電極には、それぞれドレインパッド
１５，ソースパッド１６，ゲートパッド１７が接続さ
れ、外部配線との接続が行われる。
タは、衛星の中継器等に使用されており、高電力利得・
高信頼度が求められている。図３は従来の高出力電界効
果型トランジスタの平面レイアウト図であり、ｎ型ガリ
ウム砒素導電層１１に対してオーム性接続する電極であ
るドレイン電極１２及びソース電極１３と、ショットキ
ー接続するゲート電極１４とが交互に並列配置されてい
る。そして、前記各電極には、それぞれドレインパッド
１５，ソースパッド１６，ゲートパッド１７が接続さ
れ、外部配線との接続が行われる。
【０００３】このような構成の従来の高出力電界効果型
トランジスタにおいては、高電力利得を得るために、複
数本の並列されたゲート電極（以下、ゲートフィンガと
称する）の長さは８０μｍから１２５μｍの範囲に設計
されている。また、ゲートフィンガの材料には単位長さ
当りの抵抗が１００Ω／ｍｍ以下の金属、例えばＷＳｉ
／Ａｕ等の金属を用いていた。
トランジスタにおいては、高電力利得を得るために、複
数本の並列されたゲート電極（以下、ゲートフィンガと
称する）の長さは８０μｍから１２５μｍの範囲に設計
されている。また、ゲートフィンガの材料には単位長さ
当りの抵抗が１００Ω／ｍｍ以下の金属、例えばＷＳｉ
／Ａｕ等の金属を用いていた。
【０００４】
【発明が解決しようとする課題】この従来の高出力電界
効果型トランジスタでは、使用周波数以外の周波数特に
５０ＧＨｚから６０ＧＨｚの範囲にゲートフィンガを介
した正帰還の寄生発振が発生し、増幅素子としての機能
を低下させることがあった。
効果型トランジスタでは、使用周波数以外の周波数特に
５０ＧＨｚから６０ＧＨｚの範囲にゲートフィンガを介
した正帰還の寄生発振が発生し、増幅素子としての機能
を低下させることがあった。
【０００５】
【発明の目的】本発明の目的は、このような寄生発振の
発生を防止した高出力電界効果型トランジスタを備える
半導体装置を提供することにある。
発生を防止した高出力電界効果型トランジスタを備える
半導体装置を提供することにある。
【０００６】
【課題を解決するための手段】本発明は、ｎ型導電層上
にショットキー接続されるゲート電極は、その単位長さ
当たりの抵抗が１００Ω／ｍｍ以下であり、かつそのチ
ャネル幅方向の長さが１３０μｍから４００μｍの範囲
であることを特徴とする。
にショットキー接続されるゲート電極は、その単位長さ
当たりの抵抗が１００Ω／ｍｍ以下であり、かつそのチ
ャネル幅方向の長さが１３０μｍから４００μｍの範囲
であることを特徴とする。
【０００７】ここで、少なくともゲート電極は所定幅に
形成されたｎ型導電層上においてこの導電層の領域から
両端部がそれぞれ突出された状態に形成される。また、
複数のゲート電極が並列配置された複数のソース電極と
ドレイン電極の間に配設され、これら複数のゲート電極
はその一端部において同一のゲートパッドに接続され、
ゲート電極の長さは前記ゲートパッドから他端部までの
長さである。
形成されたｎ型導電層上においてこの導電層の領域から
両端部がそれぞれ突出された状態に形成される。また、
複数のゲート電極が並列配置された複数のソース電極と
ドレイン電極の間に配設され、これら複数のゲート電極
はその一端部において同一のゲートパッドに接続され、
ゲート電極の長さは前記ゲートパッドから他端部までの
長さである。
【０００８】
【作用】ゲート電極の長さを１３０μｍから４００μｍ
の範囲に設定することで、周波数が２８ＧＨｚ以上の範
囲における最大有能電力利得が低下し、寄生発振が抑制
され、かつ高出力電界効果型トランジスタの使用帯域で
ある５００ＭＨｚから２８ＧＨｚの範囲での最大安定電
力利得が低下されることがなくなる。
の範囲に設定することで、周波数が２８ＧＨｚ以上の範
囲における最大有能電力利得が低下し、寄生発振が抑制
され、かつ高出力電界効果型トランジスタの使用帯域で
ある５００ＭＨｚから２８ＧＨｚの範囲での最大安定電
力利得が低下されることがなくなる。
【０００９】
【実施例】次に、本発明の実施例を図面を参照して説明
する。図１は本発明の一実施例を示す高出力電界効果型
トランジスタの平面図である。同図において、１は半導
体基板上に形成されたｎ型ガリウム砒素導電層であり、
その表面上にはこのｎ型ガリウム砒素導電層１に対して
オーム性接続をなすドレイン電極２とソース電極３が交
互に並列配置される。また、これらドレイン電極２とソ
ース電極３の間にはそれぞれ前記ｎ型ガリウム砒素導電
層１に対しショットキー接合をなすゲート電極４が配置
される。そして、前記各電極２，３，４はそれぞれドレ
インパッド５、ソースパッド６、ゲートパッド７に電気
接続されており、外部配線に電気接続されている。
する。図１は本発明の一実施例を示す高出力電界効果型
トランジスタの平面図である。同図において、１は半導
体基板上に形成されたｎ型ガリウム砒素導電層であり、
その表面上にはこのｎ型ガリウム砒素導電層１に対して
オーム性接続をなすドレイン電極２とソース電極３が交
互に並列配置される。また、これらドレイン電極２とソ
ース電極３の間にはそれぞれ前記ｎ型ガリウム砒素導電
層１に対しショットキー接合をなすゲート電極４が配置
される。そして、前記各電極２，３，４はそれぞれドレ
インパッド５、ソースパッド６、ゲートパッド７に電気
接続されており、外部配線に電気接続されている。
【００１０】前記した複数本の並列配置されたゲート電
極４、すなわちゲートフィンガ４は、単位長さ当りの抵
抗が１００Ω／ｍｍ以下であり、かつ前記ｎ型ガリウム
砒素導電層１に流れる電流の方向に対して垂直方向の長
さが１５０μｍに設計されている。すなわち、このゲー
トフィンガは、その単位長さ当りの抵抗が従来と同様に
１００Ω／ｍｍ以下の金属層で形成しているが、その長
さは従来よりも長い１３０μｍから４００μｍの範囲の
値に設定している。
極４、すなわちゲートフィンガ４は、単位長さ当りの抵
抗が１００Ω／ｍｍ以下であり、かつ前記ｎ型ガリウム
砒素導電層１に流れる電流の方向に対して垂直方向の長
さが１５０μｍに設計されている。すなわち、このゲー
トフィンガは、その単位長さ当りの抵抗が従来と同様に
１００Ω／ｍｍ以下の金属層で形成しているが、その長
さは従来よりも長い１３０μｍから４００μｍの範囲の
値に設定している。
【００１１】ここで、ゲートフィンガ４は所定幅の領域
として形成されている前記ｎ型ガリウム砒素導電層１を
跨ぐように、その両端部がｎ型ガリウム砒素導電層１の
両側に突出された構成とされていることは通常の高出力
電界効果型トランジスタと同じである。そして、ゲート
フィンガ４の長さはその一端部に接続されたゲートパッ
ド７から他端部までの長さである。
として形成されている前記ｎ型ガリウム砒素導電層１を
跨ぐように、その両端部がｎ型ガリウム砒素導電層１の
両側に突出された構成とされていることは通常の高出力
電界効果型トランジスタと同じである。そして、ゲート
フィンガ４の長さはその一端部に接続されたゲートパッ
ド７から他端部までの長さである。
【００１２】このように、ゲートフィンガ４の長さを従
来よりも長く形成することで、周波数が２８ＧＨｚ以上
の範囲に発生するゲートフィンガ４を介した正帰還によ
る寄生発振が抑制され、かつ高出力電界効果型トランジ
スタの使用帯域である５００ＭＨｚから２８ＧＨｚにお
いて電界効果型トランジスタの性能指数の１つである最
大安定電力利得の大幅な低下が防止される。この実施例
の高出力電界効果型トランジスタは、１０ＧＨｚにおけ
る最大安定電力利得が１５ｄＢでゲートフィンガ長が１
００μｍの場合と同様であり、かつ５０ＧＨｚ以上の周
波数領域で寄生発振が抑制された。
来よりも長く形成することで、周波数が２８ＧＨｚ以上
の範囲に発生するゲートフィンガ４を介した正帰還によ
る寄生発振が抑制され、かつ高出力電界効果型トランジ
スタの使用帯域である５００ＭＨｚから２８ＧＨｚにお
いて電界効果型トランジスタの性能指数の１つである最
大安定電力利得の大幅な低下が防止される。この実施例
の高出力電界効果型トランジスタは、１０ＧＨｚにおけ
る最大安定電力利得が１５ｄＢでゲートフィンガ長が１
００μｍの場合と同様であり、かつ５０ＧＨｚ以上の周
波数領域で寄生発振が抑制された。
【００１３】図２はこの効果を説明するための特性図で
あり、単位長さ当りの抵抗が１００Ω／ｍｍ以下の高出
力電界効果型トランジスタの最大安定電力利得，最大有
能電力利得の周波数依存性を示している。この特性で
は、ゲートフィンガ長Ｗｕを１００μｍから２００μｍ
まで長くすると高出力電界効果型トランジスタの使用周
波数帯域である５００ＭＨｚから２８ＧＨｚの範囲の最
大安定電力利得は低下せず、３８ＧＨｚ以上特に５０Ｇ
Ｈｚ以上の周波数において最大有能電力利得が大幅に低
下することが判る。
あり、単位長さ当りの抵抗が１００Ω／ｍｍ以下の高出
力電界効果型トランジスタの最大安定電力利得，最大有
能電力利得の周波数依存性を示している。この特性で
は、ゲートフィンガ長Ｗｕを１００μｍから２００μｍ
まで長くすると高出力電界効果型トランジスタの使用周
波数帯域である５００ＭＨｚから２８ＧＨｚの範囲の最
大安定電力利得は低下せず、３８ＧＨｚ以上特に５０Ｇ
Ｈｚ以上の周波数において最大有能電力利得が大幅に低
下することが判る。
【００１４】従来、寄生発振が発生していたのは、５０
〜６０ＧＨｚの範囲であったが、図２より周波数が５０
ＧＨｚから６０ＧＨｚの範囲の最大有能電力利得がゲー
トフィンガ長Ｗｕが１００μm の場合（この場合寄生発
振が生じる）の最大有能電力利得より低くなるのはゲー
トフィンガ長が１３０μｍからであるので、寄生発振を
抑制することのできるゲートフィンガ長Ｗｕの下限は１
３０μｍとなる。
〜６０ＧＨｚの範囲であったが、図２より周波数が５０
ＧＨｚから６０ＧＨｚの範囲の最大有能電力利得がゲー
トフィンガ長Ｗｕが１００μm の場合（この場合寄生発
振が生じる）の最大有能電力利得より低くなるのはゲー
トフィンガ長が１３０μｍからであるので、寄生発振を
抑制することのできるゲートフィンガ長Ｗｕの下限は１
３０μｍとなる。
【００１５】さらに、図２から、高出力電界効果型トラ
ンジスタの使用周波数帯域における最大安定電力利得が
低下し始めるゲートフィンガ長Ｗｕが４００μｍの範囲
まで前記と同様の効果が得られる。したがって、ゲート
フィンガ長Ｗｕを１３０μｍから４００μｍの範囲にす
ることにより、使用周波数帯域の最大安定電力利得を低
下させることなく寄生発振を抑制できることがわかる。
ンジスタの使用周波数帯域における最大安定電力利得が
低下し始めるゲートフィンガ長Ｗｕが４００μｍの範囲
まで前記と同様の効果が得られる。したがって、ゲート
フィンガ長Ｗｕを１３０μｍから４００μｍの範囲にす
ることにより、使用周波数帯域の最大安定電力利得を低
下させることなく寄生発振を抑制できることがわかる。
【００１６】例えば、本発明ではゲートフィンガ長が３
５０μｍの高出力電界効果型トランジスタを構成した場
合でも、ゲートフィンガ長が１５０μｍの場合と同様
に、１０ＧＨｚにおける最大安定電力利得が１５ｄＢ
で、５０ＧＨｚ以上の周波数領域で寄生発振が抑制され
る。
５０μｍの高出力電界効果型トランジスタを構成した場
合でも、ゲートフィンガ長が１５０μｍの場合と同様
に、１０ＧＨｚにおける最大安定電力利得が１５ｄＢ
で、５０ＧＨｚ以上の周波数領域で寄生発振が抑制され
る。
【００１７】
【発明の効果】以上説明したように、本発明の高出力電
界効果型トランジスタは、ゲート電極の単位長さ当たり
の抵抗が１００Ω／ｍｍ以下とし、かつそのチャネル幅
方向の長さを１３０μｍから４００μｍの範囲に設定す
ることで、周波数が２８ＧＨｚ以上の範囲における最大
有能電力利得が低下し、寄生発振が抑制され、かつ高出
力電界効果型トランジスタの使用帯域である５００ＭＨ
ｚから２８ＧＨｚの範囲での最大安定電力利得が低下さ
れることがないという効果を得ることができる。
界効果型トランジスタは、ゲート電極の単位長さ当たり
の抵抗が１００Ω／ｍｍ以下とし、かつそのチャネル幅
方向の長さを１３０μｍから４００μｍの範囲に設定す
ることで、周波数が２８ＧＨｚ以上の範囲における最大
有能電力利得が低下し、寄生発振が抑制され、かつ高出
力電界効果型トランジスタの使用帯域である５００ＭＨ
ｚから２８ＧＨｚの範囲での最大安定電力利得が低下さ
れることがないという効果を得ることができる。
【図１】本発明の電界効果型トランジスタの一実施例の
平面レイアウト図である。
平面レイアウト図である。
【図２】ゲートフィンガの長さをパラメータとする最大
有能電力利得及び最大安定電力利得の特性図である。
有能電力利得及び最大安定電力利得の特性図である。
【図３】従来の電界効果型トランジスタの一例の平面レ
イアウト図である。
イアウト図である。
１ ｎ型ガリウム砒素導電層 ２ ドレイン電極 ３ ソース電極 ４ ゲート電極（ゲートフィンガ） ５ ドレインパッド ６ ソースパッド ７ ゲートパッド
Claims (3)
- 【請求項１】 ｎ型導電層上にショットキー接続される
ゲート電極と、オーム接続されるソース，ドレインの各
電極を備える高出力電界効果型トランジスタを備える半
導体装置において、前記ゲート電極は、単位長さ当たり
の抵抗が１００Ω／ｍｍ以下であり、かつそのチャネル
幅方向の長さが１３０μｍから４００μｍの範囲である
ことを特徴とする半導体装置。 - 【請求項２】 少なくともゲート電極は所定幅に形成さ
れたｎ型導電層上においてこの導電層の領域から両端部
がそれぞれ突出された状態に形成されてなる請求項１の
半導体装置。 - 【請求項３】 複数のソース電極とドレイン電極が交互
に配列された状態で並列配置され、かつ各ソース電極と
ドレイン電極のそれぞれの間に複数のゲート電極が配設
され、前記複数のゲート電極はその一端部において同一
のゲートパッドに接続され、ゲート電極の長さは前記ゲ
ートパッドから他端部までの長さである請求項１または
２の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7152373A JP2689957B2 (ja) | 1995-05-27 | 1995-05-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7152373A JP2689957B2 (ja) | 1995-05-27 | 1995-05-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08330332A JPH08330332A (ja) | 1996-12-13 |
| JP2689957B2 true JP2689957B2 (ja) | 1997-12-10 |
Family
ID=15539115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7152373A Expired - Lifetime JP2689957B2 (ja) | 1995-05-27 | 1995-05-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2689957B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5458709B2 (ja) | 2009-07-13 | 2014-04-02 | 三菱電機株式会社 | 半導体装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58100462A (ja) * | 1981-12-10 | 1983-06-15 | Fujitsu Ltd | 電界効果形トランジスタ |
| JPH03291274A (ja) * | 1990-04-09 | 1991-12-20 | Yoshitomi Pharmaceut Ind Ltd | アミノアルキルモルホリン誘導体の製造法 |
| JPH0729919A (ja) * | 1993-07-08 | 1995-01-31 | Sumitomo Electric Ind Ltd | 高出力電界効果トランジスタ |
-
1995
- 1995-05-27 JP JP7152373A patent/JP2689957B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08330332A (ja) | 1996-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6707102B2 (en) | Semiconductor device including an insulated gate type field effect transistor and method for fabricating the same | |
| JP2011029966A (ja) | 半導体装置 | |
| US4359754A (en) | Semiconductor device | |
| EP0455483B1 (en) | Low parasitic FET topology for power and low noise GaAs FETs | |
| JP2004039657A (ja) | 半導体装置 | |
| JPS6135714B2 (ja) | ||
| JP6615414B1 (ja) | 高周波増幅器および高周波増幅器モジュール | |
| JP2689957B2 (ja) | 半導体装置 | |
| JP2010199241A (ja) | 半導体装置 | |
| US20230307517A1 (en) | Transistor | |
| US7755112B2 (en) | Field effect transistor with air bridge | |
| JP4945216B2 (ja) | 高周波用半導体装置 | |
| JP2002110988A (ja) | 半導体装置 | |
| JPS5860575A (ja) | トランジスタ | |
| JP2576773B2 (ja) | マルチフィンガー型電界効果トランジスタ | |
| JPH07226489A (ja) | マイクロ波半導体装置 | |
| JP2000101067A (ja) | 半導体装置および集積回路装置 | |
| JPH065636A (ja) | マイクロ波半導体装置 | |
| JP2007081124A (ja) | 半導体装置 | |
| JPS6348869A (ja) | 半導体装置 | |
| JPH09153499A (ja) | 半導体装置 | |
| JP2633048B2 (ja) | 電界効果トランジスタ装置 | |
| JPH06224227A (ja) | マイクロ波半導体装置 | |
| JP2507030B2 (ja) | 電界効果トランジスタ | |
| JP2005026327A (ja) | 半導体装置 |