JPH065636A - マイクロ波半導体装置 - Google Patents
マイクロ波半導体装置Info
- Publication number
- JPH065636A JPH065636A JP15990092A JP15990092A JPH065636A JP H065636 A JPH065636 A JP H065636A JP 15990092 A JP15990092 A JP 15990092A JP 15990092 A JP15990092 A JP 15990092A JP H065636 A JPH065636 A JP H065636A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- semiconductor device
- parallel
- field effect
- gate bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 マイクロ波半導体装置におけるインピーダン
ス整合条件を変えることなく簡単に出力向上のためのゲ
ート幅拡張を達成する。 【構成】 半絶縁性半導体基板の活性領域に形成された
ソース２、ゲート４、ドレイン３電極を備えた電界効果
トランジスタを電気的に複数個並列接続し構成された電
力用電界効果トランジスタにおいて、活性領域外の半絶
縁性半導体基板に形成され前記ゲート電極の一端を電気
的に並列に接続する複数個の第一の金属配線と、該第一
の金属配線と電極パッドとを接続する第二の金属配線
と、隣り合う前記第一の金属配線間を接続する抵抗体を
具備したことを特徴とするマイクロ波半導体装置。
ス整合条件を変えることなく簡単に出力向上のためのゲ
ート幅拡張を達成する。 【構成】 半絶縁性半導体基板の活性領域に形成された
ソース２、ゲート４、ドレイン３電極を備えた電界効果
トランジスタを電気的に複数個並列接続し構成された電
力用電界効果トランジスタにおいて、活性領域外の半絶
縁性半導体基板に形成され前記ゲート電極の一端を電気
的に並列に接続する複数個の第一の金属配線と、該第一
の金属配線と電極パッドとを接続する第二の金属配線
と、隣り合う前記第一の金属配線間を接続する抵抗体を
具備したことを特徴とするマイクロ波半導体装置。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロ半導体装置、
特にマイクロ波帯電力用電界効果型トランジスタの構造
に関する。
特にマイクロ波帯電力用電界効果型トランジスタの構造
に関する。
【０００２】
【従来の技術】現在、マイクロ波通信システム、レーダ
ーシステムなどの高性能、小型化を図る上で、電力増幅
用素子として、ＧａＡｓ（砒化ガリウム）を材料とした
電界効果型トランジスタ（以下ＧａＡｓＦＥＴと略記す
る）は不可欠となっており、さらに高出力化、高利得化
が要求されている。
ーシステムなどの高性能、小型化を図る上で、電力増幅
用素子として、ＧａＡｓ（砒化ガリウム）を材料とした
電界効果型トランジスタ（以下ＧａＡｓＦＥＴと略記す
る）は不可欠となっており、さらに高出力化、高利得化
が要求されている。
【０００３】図３に電力用ＧａＡｓＦＥＴのＦＥＴチッ
プ回りの部分平面図を示す。
プ回りの部分平面図を示す。
【０００４】ＧａＡｓＦＥＴチップ１表面には、フィン
ガー状のソース電極２，ドレイン電極３、ゲート電極４
が数多くならべられ、それぞれのソース電極，ドレイン
電極の一端は、ソース電極パッド５ドレイン電極パッド
６に繋がっている。そして、ゲート電極はその一端にお
いてゲートバスラインと呼ばれる金属配線７により並列
接続され、さらに引き出し金属配線８によってゲート電
極パッド９に接続されている。そして、ソース電極パッ
ド５は金属細線１０又は、バイア・ホール（図示せず）
などによって、外囲器台座に接続され接地されている。
ドレイン電極パッド６および、ゲート電極パッド９は、
それぞれ金属細線１１および、金属細線１２によってア
ルミナ基板１３上に設けられたインピーダンス変換回路
１４に接続されている。なお、金属細線１１，１２は、
該金属細線が持つインダクタンスにより、インピーダン
ス変換回路の一部として用いられる。
ガー状のソース電極２，ドレイン電極３、ゲート電極４
が数多くならべられ、それぞれのソース電極，ドレイン
電極の一端は、ソース電極パッド５ドレイン電極パッド
６に繋がっている。そして、ゲート電極はその一端にお
いてゲートバスラインと呼ばれる金属配線７により並列
接続され、さらに引き出し金属配線８によってゲート電
極パッド９に接続されている。そして、ソース電極パッ
ド５は金属細線１０又は、バイア・ホール（図示せず）
などによって、外囲器台座に接続され接地されている。
ドレイン電極パッド６および、ゲート電極パッド９は、
それぞれ金属細線１１および、金属細線１２によってア
ルミナ基板１３上に設けられたインピーダンス変換回路
１４に接続されている。なお、金属細線１１，１２は、
該金属細線が持つインダクタンスにより、インピーダン
ス変換回路の一部として用いられる。
【０００５】通常、高出力化のための手段としては単位
ＦＥＴの並列接続の拡張という方法が用いられるが、そ
れにともない図３で示したゲート電極パッドの数が複数
個となり、数多くのゲート電極を並列接続するための配
線であるゲートバスライン７が長くなる。このように数
多くの単位ＦＥＴを並列接続した電力ＦＥＴの等価回路
を図４に示す。ここで、（ａ）は単位ＦＥＴ、（ｂ）は
図３におけるゲートバスライン７をマイクロストップラ
インで表示したもの、（ｃ）はゲートバスラインとゲー
ト電極パッドを繋ぐ金属配線８をマイクロストリップラ
インで表示したもの、（ｄ）はドレイン電極パッド６を
マイクロストップラインで表示したものである。
ＦＥＴの並列接続の拡張という方法が用いられるが、そ
れにともない図３で示したゲート電極パッドの数が複数
個となり、数多くのゲート電極を並列接続するための配
線であるゲートバスライン７が長くなる。このように数
多くの単位ＦＥＴを並列接続した電力ＦＥＴの等価回路
を図４に示す。ここで、（ａ）は単位ＦＥＴ、（ｂ）は
図３におけるゲートバスライン７をマイクロストップラ
インで表示したもの、（ｃ）はゲートバスラインとゲー
ト電極パッドを繋ぐ金属配線８をマイクロストリップラ
インで表示したもの、（ｄ）はドレイン電極パッド６を
マイクロストップラインで表示したものである。
【０００６】
【発明が解決しようとする課題】しかし、この様な構造
において高出力化を得ようとするとゲートバスラインが
長くなり、長手方向（図４端子（Ａ），（Ｂ））から見
ると周波数が高いところで共振する周波数が現れ、単位
ＦＥＴの「特性ばらつき」によって分周発振や利得低下
のモードの原因になる。
において高出力化を得ようとするとゲートバスラインが
長くなり、長手方向（図４端子（Ａ），（Ｂ））から見
ると周波数が高いところで共振する周波数が現れ、単位
ＦＥＴの「特性ばらつき」によって分周発振や利得低下
のモードの原因になる。
【０００７】本発明は上記問題点に鑑みてなされたもの
で、従来のインピーダンス整合条件を変えること無く簡
単に出力アップのためのゲート幅拡張を達成することを
目的とする。
で、従来のインピーダンス整合条件を変えること無く簡
単に出力アップのためのゲート幅拡張を達成することを
目的とする。
【０００８】
【課題を解決するための手段】本発明に係るマイクロ波
半導体装置は、半絶縁性半導体基板の活性領域に形成さ
れたソース、ゲート、ドレイン電極を備えた電界効果ト
ランジスタを電気的に複数個並列接続し構成された電力
用電界効果トランジスタにおいて、活性領域外の半絶縁
性半導体基板に形成され前記ゲート電極の一端を電気的
に並列に接続する複数個の第一の金属配線と、該第一の
金属配線と電極パッドとを接続する第二の金属配線と、
隣り合う前記第一の金属配線間を接続する抵抗体を具備
した特徴を有する。また、前記抵抗体が、高濃度に不純
物イオンをドーピングした半導体抵抗層からなり、前記
第一の金属配線と該半導体抵抗層の接合がショットキー
接合型である特徴を有するものである。
半導体装置は、半絶縁性半導体基板の活性領域に形成さ
れたソース、ゲート、ドレイン電極を備えた電界効果ト
ランジスタを電気的に複数個並列接続し構成された電力
用電界効果トランジスタにおいて、活性領域外の半絶縁
性半導体基板に形成され前記ゲート電極の一端を電気的
に並列に接続する複数個の第一の金属配線と、該第一の
金属配線と電極パッドとを接続する第二の金属配線と、
隣り合う前記第一の金属配線間を接続する抵抗体を具備
した特徴を有する。また、前記抵抗体が、高濃度に不純
物イオンをドーピングした半導体抵抗層からなり、前記
第一の金属配線と該半導体抵抗層の接合がショットキー
接合型である特徴を有するものである。
【０００９】
【作用】本発明の構造により、実効的にゲートバスライ
ンの長さは短くなり、長手方向に見える共振モードを抑
圧することができ、分周発振や利得低下などの異常現象
を引起こすことなしにゲート幅拡張が可能となり高出力
化を達成できる。
ンの長さは短くなり、長手方向に見える共振モードを抑
圧することができ、分周発振や利得低下などの異常現象
を引起こすことなしにゲート幅拡張が可能となり高出力
化を達成できる。
【００１０】
【実施例】以下、本発明の実施例につき図面を参照して
説明する。
説明する。
【００１１】図１に本発明の一実施例のマイクロ波半導
体装置を平面図で示す。なお、図中図３によって説明さ
れた従来例のマイクロ波半導体装置と変わらない部分に
ついてはこの従来例と同じ符号をつけて示し、説明を省
略する。
体装置を平面図で示す。なお、図中図３によって説明さ
れた従来例のマイクロ波半導体装置と変わらない部分に
ついてはこの従来例と同じ符号をつけて示し、説明を省
略する。
【００１２】一実施例のマイクロ波半導体装置が従来例
と異なる点は、複数のゲート電極４を並列に接続するた
めの配線であるゲートバスライン７が少なくとも一箇所
以上で切断されこの部分に抵抗体１５が接続されている
ことである。この低抗体１５は金属薄膜抵抗あるいは高
濃度に不純物イオンをドーピングした半導体抵抗層（Ｎ
+ 層）からなる。この抵抗体を入れる箇所は、整合を取
りたい周波数の上限周波数とパターン上の物理的寸法か
ら決められる。なおゲート電極パッド９は抵抗体で分離
されたゲートバスラインごとに少なくとも一箇所以上設
ける。本発明に係るＦＥＴチップの等価回路を図２に示
す。図２において（ａ）は単位ＦＥＴ，（ｂ）は図３に
おけるゲートバスライン７をマイクロストリップライン
で表示したもの、（ｃ）はゲートバスラインとゲート電
極パッドを接続する配線をマイクロストリップラインで
表示したもの、（ｄ）はドレイン電極パッドをマイクロ
ストリップラインで表示したものである。そして（ｅ）
はゲートバスライン同士を接続する抵抗を示す。以上の
べた本発明によるＧａＡｓＦＥＴでは、ゲートバスライ
ンの実効的長さが短くなっているように見えるために、
ゲートバスライン長手方向に見える共振モードを抑圧す
ることができ、分周発振や利得低下などの異常現象を引
起こすことなしにゲート幅拡張が可能となり高出力化を
達成できる。
と異なる点は、複数のゲート電極４を並列に接続するた
めの配線であるゲートバスライン７が少なくとも一箇所
以上で切断されこの部分に抵抗体１５が接続されている
ことである。この低抗体１５は金属薄膜抵抗あるいは高
濃度に不純物イオンをドーピングした半導体抵抗層（Ｎ
+ 層）からなる。この抵抗体を入れる箇所は、整合を取
りたい周波数の上限周波数とパターン上の物理的寸法か
ら決められる。なおゲート電極パッド９は抵抗体で分離
されたゲートバスラインごとに少なくとも一箇所以上設
ける。本発明に係るＦＥＴチップの等価回路を図２に示
す。図２において（ａ）は単位ＦＥＴ，（ｂ）は図３に
おけるゲートバスライン７をマイクロストリップライン
で表示したもの、（ｃ）はゲートバスラインとゲート電
極パッドを接続する配線をマイクロストリップラインで
表示したもの、（ｄ）はドレイン電極パッドをマイクロ
ストリップラインで表示したものである。そして（ｅ）
はゲートバスライン同士を接続する抵抗を示す。以上の
べた本発明によるＧａＡｓＦＥＴでは、ゲートバスライ
ンの実効的長さが短くなっているように見えるために、
ゲートバスライン長手方向に見える共振モードを抑圧す
ることができ、分周発振や利得低下などの異常現象を引
起こすことなしにゲート幅拡張が可能となり高出力化を
達成できる。
【００１３】なお上記実施例において、抵抗体を高濃度
不純物層Ｎ+ （通常Ｓｉイオン注入して形成する）で形
成した場合、ゲートバスラインは通常ゲートの金属と同
種の金属で形成しているのでゲートバスライン下面とＮ
+ 接触面の接合特性はショットキー特性になる。したが
って隣り合うゲートバスライン同士はＤＣ的には絶縁状
態になっているが、Ｎ+ 濃度はチャネル領域の不純物層
（Ｎ層）に比べて一桁から二桁大きいので、発生する空
乏層はゲート部分の空乏層に比べて薄層化しており、ゲ
ートバスライン下面に大きな容量を発生させるため、マ
イクロ波の周波数領域ではスリット部分の実抵抗しか見
えなくなっている。すなわち隣り合うゲートバスライン
同士は抵抗で接続されているのと等価に見える。このよ
うに抵抗体を高濃度不純物層Ｎ+ で形成した場合には、
本発明によるＦＥＴチップを製造する上で新たな工程を
追加する必要もなく、経済的である。
不純物層Ｎ+ （通常Ｓｉイオン注入して形成する）で形
成した場合、ゲートバスラインは通常ゲートの金属と同
種の金属で形成しているのでゲートバスライン下面とＮ
+ 接触面の接合特性はショットキー特性になる。したが
って隣り合うゲートバスライン同士はＤＣ的には絶縁状
態になっているが、Ｎ+ 濃度はチャネル領域の不純物層
（Ｎ層）に比べて一桁から二桁大きいので、発生する空
乏層はゲート部分の空乏層に比べて薄層化しており、ゲ
ートバスライン下面に大きな容量を発生させるため、マ
イクロ波の周波数領域ではスリット部分の実抵抗しか見
えなくなっている。すなわち隣り合うゲートバスライン
同士は抵抗で接続されているのと等価に見える。このよ
うに抵抗体を高濃度不純物層Ｎ+ で形成した場合には、
本発明によるＦＥＴチップを製造する上で新たな工程を
追加する必要もなく、経済的である。
【００１４】
【発明の効果】叙上の如く本発明によれば、長手方向に
見える共振モードを抑圧することができ、分周発振や利
得低下などの異常現象を引き起こすことなしにゲート幅
拡張により高出力化が達成できる顕著な利点がある。
見える共振モードを抑圧することができ、分周発振や利
得低下などの異常現象を引き起こすことなしにゲート幅
拡張により高出力化が達成できる顕著な利点がある。
【図１】本発明の一実施例のマイクロ波半導体装置にお
けるＦＥＴチップ回りの概略を示す平面図、
けるＦＥＴチップ回りの概略を示す平面図、
【図２】本発明の一実施例についてＦＥＴチップの等価
回路図、
回路図、
【図３】従来例のマイクロ波半導体装置におけるＦＥＴ
チップ回りの概略を示す平面図、
チップ回りの概略を示す平面図、
【図４】従来例のＦＥＴチップの等価回路図。
１ ＦＥＴチップ ２ ソース電極 ３ ドレイン電極 ４ ゲート電極ＦＥＴのドレイン電極パッド ５ ソース電極パッド ６ ドレイン電極パッド ７ ゲートバスライン（金属配線） ８ 引き出し金属配線 ９ ゲート電極パッド １０、１１、１２ 金属細線 １３ 絶縁性基板（アルミナ基板） １４ インピーダンス変換回路パターン １５ 抵抗体 ａ 単位ＦＥＴ ｂ ゲートバスラインをストリップラインで表したもの ｃ ゲートバスラインとゲート電極パッドを接続する金
属配線 ｄ ドレイン電極パッドをストリップラインで表したも
の ｅ ゲートバスライン同士を接続する抵抗
属配線 ｄ ドレイン電極パッドをストリップラインで表したも
の ｅ ゲートバスライン同士を接続する抵抗
Claims (1)
- 【請求項１】半絶縁性半導体基板の活性領域に形成され
たソース、ゲート、ドレイン電極を備えた電界効果トラ
ンジスタを電気的に複数個並列接続し構成された電力用
電界効果トランジスタにおいて、活性領域外の半絶縁性
半導体基板に形成され前記ゲート電極の一端を電気的に
並列に接続する複数個の第一の金属配線と、該第一の金
属配線と電極パッドとを接続する第二の金属配線と、隣
り合う前記第一の金属配線間を接続する抵抗体を具備し
たことを特徴とするマイクロ波半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15990092A JPH065636A (ja) | 1992-06-19 | 1992-06-19 | マイクロ波半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15990092A JPH065636A (ja) | 1992-06-19 | 1992-06-19 | マイクロ波半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH065636A true JPH065636A (ja) | 1994-01-14 |
Family
ID=15703630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15990092A Pending JPH065636A (ja) | 1992-06-19 | 1992-06-19 | マイクロ波半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065636A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6255679B1 (en) | 1998-06-29 | 2001-07-03 | Nec Corporation | Field effect transistor which can operate stably in millimeter wave band |
| DE102016212347A1 (de) | 2015-07-14 | 2017-01-19 | Mitsubishi Electric Corporation | Transistor |
-
1992
- 1992-06-19 JP JP15990092A patent/JPH065636A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6255679B1 (en) | 1998-06-29 | 2001-07-03 | Nec Corporation | Field effect transistor which can operate stably in millimeter wave band |
| DE102016212347A1 (de) | 2015-07-14 | 2017-01-19 | Mitsubishi Electric Corporation | Transistor |
| CN106356362A (zh) * | 2015-07-14 | 2017-01-25 | 三菱电机株式会社 | 晶体管 |
| US9691762B2 (en) | 2015-07-14 | 2017-06-27 | Mitsubishi Electric Corporation | Transistor for amplifying a high frequency signal |
| CN106356362B (zh) * | 2015-07-14 | 2019-08-06 | 三菱电机株式会社 | 晶体管 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5025296A (en) | Center tapped FET | |
| US3969745A (en) | Interconnection in multi element planar structures | |
| US7312482B2 (en) | Semiconductor device, power amplifier device and PC card | |
| US6424006B1 (en) | Semiconductor component | |
| US6081006A (en) | Reduced size field effect transistor | |
| JP2001028425A (ja) | 半導体装置及びその製造方法 | |
| US5023677A (en) | Low parasitic FET topology for power and low noise GaAs FETs | |
| US4298879A (en) | Field effect transistor | |
| EP0015709B1 (en) | Constructional arrangement for semiconductor devices | |
| JP2004039657A (ja) | 半導体装置 | |
| EP0494625A1 (en) | Semiconductor device for improving high-frequency characteristics and avoiding chip cracking | |
| US5019877A (en) | Field effect transistor | |
| JP3185441B2 (ja) | 高周波高出力電界効果トランジスタ | |
| US5031006A (en) | Semiconductor device having a Schottky decoupling diode | |
| JPH065636A (ja) | マイクロ波半導体装置 | |
| JP2554672B2 (ja) | 電界効果型半導体装置 | |
| JPH07226489A (ja) | マイクロ波半導体装置 | |
| JPH05335487A (ja) | 伝送回路素子 | |
| JP2000031708A (ja) | モノリシックマイクロ波集積回路 | |
| JP2000101067A (ja) | 半導体装置および集積回路装置 | |
| JPH11265983A (ja) | 半導体装置 | |
| JP2689957B2 (ja) | 半導体装置 | |
| JP3468851B2 (ja) | モノリシックマイクロ波ｉｃ | |
| JPS6255722B2 (ja) | ||
| JP3096046B2 (ja) | マイクロ波半導体装置 |