JPS60200547A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60200547A JPS60200547A JP59057147A JP5714784A JPS60200547A JP S60200547 A JPS60200547 A JP S60200547A JP 59057147 A JP59057147 A JP 59057147A JP 5714784 A JP5714784 A JP 5714784A JP S60200547 A JPS60200547 A JP S60200547A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- cells
- parasitic oscillation
- impedance
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6644—Packaging aspects of high-frequency amplifiers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(al 発明の技術分野
本発明は半導体装置、特に高周波高出力半導体装置の改
良に関する。
良に関する。
(b) 従来技術と問題点
例えば、GaAsFET(ガリウム砒素電界効果トラン
ジスタ)はマイクロ波(数GHz〜数10GH2)に用
いられる高周波高出力トランジスタであって、そのため
個々のトランジスタ(単位セル)はソースとドレインと
を噛み合わせた櫛型形状をなし、且つこのような単位セ
ルを複数個(2〜lO個程度)並列して、高出力が得ら
れるようにした構造である。
ジスタ)はマイクロ波(数GHz〜数10GH2)に用
いられる高周波高出力トランジスタであって、そのため
個々のトランジスタ(単位セル)はソースとドレインと
を噛み合わせた櫛型形状をなし、且つこのような単位セ
ルを複数個(2〜lO個程度)並列して、高出力が得ら
れるようにした構造である。
第1図はその一実施例の平面図を示しており、ドレイン
電極lとソース電極2とが櫛形に噛み合って、その間に
ゲート電極3が設けられている。
電極lとソース電極2とが櫛形に噛み合って、その間に
ゲート電極3が設けられている。
また、本例は2つの単位セルUl + U2から構成さ
れていて、両セルのドレイン電極(出力給電用電極)は
接続部4によって接続され、ゲート電極(入力給電用電
極)は接続部5によって接続されている。基板は半絶縁
GaAs基板上にエピタキシャル成長したn型GaAs
であり、ゲート電極は例えばアルミニウム膜、ドレイン
およびソース電極は金ゲルマニウム(AuGe) Il
l’で形成されたものである。
れていて、両セルのドレイン電極(出力給電用電極)は
接続部4によって接続され、ゲート電極(入力給電用電
極)は接続部5によって接続されている。基板は半絶縁
GaAs基板上にエピタキシャル成長したn型GaAs
であり、ゲート電極は例えばアルミニウム膜、ドレイン
およびソース電極は金ゲルマニウム(AuGe) Il
l’で形成されたものである。
ところで、このような高出力素子の場合には、外部回路
とのマツチング(整合)をとるために、パンケージ・の
内に内部整合回路を設けることが多い。第2図はその整
合回路を有する内部整合型FETの平面図を示しており
、ボンディングワイヤ−6によるインダクタンスLと誘
電体7によるキャパシタンスCとからなるLC低域濾波
型整合回路に接続されている。尚、8は外部リード端子
である。
とのマツチング(整合)をとるために、パンケージ・の
内に内部整合回路を設けることが多い。第2図はその整
合回路を有する内部整合型FETの平面図を示しており
、ボンディングワイヤ−6によるインダクタンスLと誘
電体7によるキャパシタンスCとからなるLC低域濾波
型整合回路に接続されている。尚、8は外部リード端子
である。
しかしながら、このような構造のトランジスタでは、単
位セル間の入力給電用電極(ゲート電極)、出力給電用
電極(ドレイン領域)を、上記のように接続部5.4で
接続しているから、1個の整合回路を調整する際に、そ
の調整の影響が当該セルだけでなく、他のセルにも及ん
で整合が困難になるという欠点がある。逆に、この接続
部5゜4を切り離すと、寄生発振現象を生じることにな
る。即ち、セル相互間を接続すると発振周波数が高くな
って、寄生発振を起こし難いが、一方では整合が難しく
なり、又セル相互間を切断すると低周波(約数100M
H2)での寄生発振を起こし易くなるという矛盾点があ
るわけである。
位セル間の入力給電用電極(ゲート電極)、出力給電用
電極(ドレイン領域)を、上記のように接続部5.4で
接続しているから、1個の整合回路を調整する際に、そ
の調整の影響が当該セルだけでなく、他のセルにも及ん
で整合が困難になるという欠点がある。逆に、この接続
部5゜4を切り離すと、寄生発振現象を生じることにな
る。即ち、セル相互間を接続すると発振周波数が高くな
って、寄生発振を起こし難いが、一方では整合が難しく
なり、又セル相互間を切断すると低周波(約数100M
H2)での寄生発振を起こし易くなるという矛盾点があ
るわけである。
fc) 発明の目的
本発明はこのような問題点を解消して、寄生発振を防止
し、整合を容易にした高周波高出力トランジスタを提案
するものである。
し、整合を容易にした高周波高出力トランジスタを提案
するものである。
(dl 発明の構成
その目的は、単位セルが集合した複数個のセルからなる
高周波高出力半導体装置であって、単位セル間を接続し
ている電極接続部の幅を制御して、所要周波数に対して
は高インピーダンスを呈し、寄生発振周波数に対しては
低インピーダンスを呈するようにした半導体装置によっ
て達成される。
高周波高出力半導体装置であって、単位セル間を接続し
ている電極接続部の幅を制御して、所要周波数に対して
は高インピーダンスを呈し、寄生発振周波数に対しては
低インピーダンスを呈するようにした半導体装置によっ
て達成される。
+Il+ 発明の実施例
以下2図面を参照して詳細に説明すると、第3図は本発
明にかかるGaAs F E Tの一実施例の平面図を
示している。ここに、第1図と同一部材には同一符号を
記しである。図において、例えば櫛形先端部のゲート電
極の幅を1μm、ドレイン電極およびソース電極の幅を
20μm程度とすると、セル間の電極接続部14.15
の幅を1〜5μmにする。従来の電極接続部4.50幅
(第1図参照)が20μm程度であったのに比べ、その
幅を著しく狭くするものである。最も適切な幅の寸法値
は計算によってめられる。そうすると、この接続部14
.15はマイクロ波のような高周波に対して高インピー
ダンスとなって恰もセルが分離されたように働き、また
寄生発振する低周波に対しては低インピーダンスとなっ
て短絡されたように動作して、寄生発振は抑制され、且
つ隣接セルの影響が受けずにセルの整合を容易にするこ
とができる。
明にかかるGaAs F E Tの一実施例の平面図を
示している。ここに、第1図と同一部材には同一符号を
記しである。図において、例えば櫛形先端部のゲート電
極の幅を1μm、ドレイン電極およびソース電極の幅を
20μm程度とすると、セル間の電極接続部14.15
の幅を1〜5μmにする。従来の電極接続部4.50幅
(第1図参照)が20μm程度であったのに比べ、その
幅を著しく狭くするものである。最も適切な幅の寸法値
は計算によってめられる。そうすると、この接続部14
.15はマイクロ波のような高周波に対して高インピー
ダンスとなって恰もセルが分離されたように働き、また
寄生発振する低周波に対しては低インピーダンスとなっ
て短絡されたように動作して、寄生発振は抑制され、且
つ隣接セルの影響が受けずにセルの整合を容易にするこ
とができる。
このような細い接続部は従来と同様に形成することがで
きる。従来、ゲート電極は櫛形部分と、その導出部およ
びボンディング位置とを別々に形成してパターンニング
しているが、後者の形成時に電極接続部15を幅狭くパ
ターンニングすればよい。また、ドレインの電極接続部
14も同じく、ドレインとソースとの電極導出部とボン
ディング位置をパターンニングする際、その部分を幅狭
く形成すればよいわけである。
きる。従来、ゲート電極は櫛形部分と、その導出部およ
びボンディング位置とを別々に形成してパターンニング
しているが、後者の形成時に電極接続部15を幅狭くパ
ターンニングすればよい。また、ドレインの電極接続部
14も同じく、ドレインとソースとの電極導出部とボン
ディング位置をパターンニングする際、その部分を幅狭
く形成すればよいわけである。
(fl 発明の効果
以上の説明から判るように、本発明によれば寄生発振が
抑止されて、且つ整合回路の調整が容易になるから、高
性能な高周波高出力半導体装置が得られる効果のあるも
のである。
抑止されて、且つ整合回路の調整が容易になるから、高
性能な高周波高出力半導体装置が得られる効果のあるも
のである。
第1図は従来のGaAsFETの平面図、第2図は内部
整合型FETの平面図、第3図は本発明にかかるGaA
s F E Tの平面図である。 図中、Ul + U2は単位セル、1はドレイン電極(
出力給電用電極)、2はソース電極、3はゲート電極(
入力給電用電極)、4.14はセル間のドレイン電極接
続部、5.15はセル間のゲート電極接続部、6はボン
ディングワイセー、7は誘電体を示している。 第1図 第2図 第3図
整合型FETの平面図、第3図は本発明にかかるGaA
s F E Tの平面図である。 図中、Ul + U2は単位セル、1はドレイン電極(
出力給電用電極)、2はソース電極、3はゲート電極(
入力給電用電極)、4.14はセル間のドレイン電極接
続部、5.15はセル間のゲート電極接続部、6はボン
ディングワイセー、7は誘電体を示している。 第1図 第2図 第3図
Claims (1)
- 単位セルトランジスタが集合した複数個のセルからなる
高周波高出力半導体装置であって、単位セルトランジス
タ間を接続している電極接続部の幅を制御して、該電極
接続部が所要周波数に対しては高インピーダンスを呈し
、寄生発振周波数に対しては低インピーダンスを呈する
ようにしたことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59057147A JPS60200547A (ja) | 1984-03-23 | 1984-03-23 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59057147A JPS60200547A (ja) | 1984-03-23 | 1984-03-23 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60200547A true JPS60200547A (ja) | 1985-10-11 |
Family
ID=13047453
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59057147A Pending JPS60200547A (ja) | 1984-03-23 | 1984-03-23 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60200547A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63127575A (ja) * | 1986-11-17 | 1988-05-31 | Nec Corp | 多セル型マイクロ波電界効果トランジスタ |
JPH01181574A (ja) * | 1988-01-12 | 1989-07-19 | Fujitsu Ltd | 半導体素子 |
JPH0376128A (ja) * | 1989-08-17 | 1991-04-02 | Mitsubishi Electric Corp | 半導体素子 |
JPH03248440A (ja) * | 1990-02-26 | 1991-11-06 | Nec Corp | 高出力GaAs電界効果トランジスタ |
JPH05267349A (ja) * | 1992-03-17 | 1993-10-15 | Nec Yamagata Ltd | GaAsショットキー障壁電界効果トランジスタ |
JPH07111271A (ja) * | 1993-10-08 | 1995-04-25 | Nec Corp | 高出力電界効果トランジスタ |
EP0818828A1 (en) * | 1996-07-08 | 1998-01-14 | Oki Electric Industry Co., Ltd. | Power field effect transistor |
-
1984
- 1984-03-23 JP JP59057147A patent/JPS60200547A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63127575A (ja) * | 1986-11-17 | 1988-05-31 | Nec Corp | 多セル型マイクロ波電界効果トランジスタ |
JPH01181574A (ja) * | 1988-01-12 | 1989-07-19 | Fujitsu Ltd | 半導体素子 |
JPH0376128A (ja) * | 1989-08-17 | 1991-04-02 | Mitsubishi Electric Corp | 半導体素子 |
JPH03248440A (ja) * | 1990-02-26 | 1991-11-06 | Nec Corp | 高出力GaAs電界効果トランジスタ |
JPH05267349A (ja) * | 1992-03-17 | 1993-10-15 | Nec Yamagata Ltd | GaAsショットキー障壁電界効果トランジスタ |
JPH07111271A (ja) * | 1993-10-08 | 1995-04-25 | Nec Corp | 高出力電界効果トランジスタ |
EP0818828A1 (en) * | 1996-07-08 | 1998-01-14 | Oki Electric Industry Co., Ltd. | Power field effect transistor |
US5949106A (en) * | 1996-07-08 | 1999-09-07 | Oki Electric Industry Co., Ltd. | FET input/output pad layout |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4168507A (en) | Structure and technique for achieving reduced inductive effect of undesired components of common lead inductance in a semiconductive RF power package | |
US4135168A (en) | Reverse channel GaAsFET oscillator | |
US5821827A (en) | Coplanar oscillator circuit structures | |
US6005267A (en) | MES/MIS FET with split-gate RF input | |
US4587541A (en) | Monolithic coplanar waveguide travelling wave transistor amplifier | |
EP0524620A2 (en) | Field effect transistor and high frequency circuits using the same | |
JP2003502896A (ja) | 寄生振動を低減したトランジスタ増幅器 | |
US5220194A (en) | Tunable capacitor with RF-DC isolation | |
JPS60200547A (ja) | 半導体装置 | |
US4621239A (en) | Gallium arsenide travelling-wave transistor oscillators for millimeter wave applications | |
US4104673A (en) | Field effect pentode transistor | |
AU748809B2 (en) | Coplanar oscillator circuit structures | |
JPH1093348A (ja) | 電圧制御発振器 | |
JP2576773B2 (ja) | マルチフィンガー型電界効果トランジスタ | |
US4786881A (en) | Amplifier with integrated feedback network | |
JP2868939B2 (ja) | マイクロ波増幅器 | |
JPH1012634A (ja) | 高周波半導体デバイス | |
JPH02202205A (ja) | 集積半導体回路 | |
US5635759A (en) | Semiconductor device for mounting high-frequency element | |
JPH04287507A (ja) | 電界効果トランジスタ増幅器 | |
JPH0535923B2 (ja) | ||
JPH07336166A (ja) | 高周波増幅器 | |
JPS60137071A (ja) | シヨツトキゲ−ト電界効果トランジスタ | |
Xia | Investigation of GaAs pHEMT distributed amplification for broadband modulator driver applications | |
JPH02119174A (ja) | 集積化高周波増幅器 |