JPH07336166A - 高周波増幅器 - Google Patents
高周波増幅器Info
- Publication number
- JPH07336166A JPH07336166A JP13006894A JP13006894A JPH07336166A JP H07336166 A JPH07336166 A JP H07336166A JP 13006894 A JP13006894 A JP 13006894A JP 13006894 A JP13006894 A JP 13006894A JP H07336166 A JPH07336166 A JP H07336166A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- amplifier
- transistors
- chip
- grounding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
Landscapes
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 本発明は、２つ以上のトランジスタによる増
幅器に係わり、使用するそれぞれのトランジスタの接地
をチップ内で分離し、それぞれをパッケージの異なるピ
ンへ接続することで、安定に高性能にする方法を提供す
ることにある。 【構成】 ２つ以上の信号増幅用トランジスタと整合用
の受動素子からなる増幅器において、能動素子であるト
ランジスタのアースをそれぞれ分離し、パッケージのそ
れぞれ異なるピンへ接続することにより達成する。 【効果】 ２つ以上のトランジスタのアースをそれぞれ
分離し、パッケージのそれぞれ異なるピンへ接続するこ
とで、帰還量を低減できるので、高安定で高性能の増幅
器を実現しやすくなるという効果がある。
幅器に係わり、使用するそれぞれのトランジスタの接地
をチップ内で分離し、それぞれをパッケージの異なるピ
ンへ接続することで、安定に高性能にする方法を提供す
ることにある。 【構成】 ２つ以上の信号増幅用トランジスタと整合用
の受動素子からなる増幅器において、能動素子であるト
ランジスタのアースをそれぞれ分離し、パッケージのそ
れぞれ異なるピンへ接続することにより達成する。 【効果】 ２つ以上のトランジスタのアースをそれぞれ
分離し、パッケージのそれぞれ異なるピンへ接続するこ
とで、帰還量を低減できるので、高安定で高性能の増幅
器を実現しやすくなるという効果がある。
Description
【０００１】
【産業上の利用分野】本発明はマイクロ波回路（ＭＩ
Ｃ）で構成される増幅器に関し、特に回路の動作を安定
にする方法に関する。
Ｃ）で構成される増幅器に関し、特に回路の動作を安定
にする方法に関する。
【０００２】
【従来の技術】無線端末で、電力増幅器は送信系に広く
使用されている。これらの高周波回路は接地を一点化す
るとか、広大なグランドパターンを用いている。しかし
ながら、小型化したマイクロ波回路では、このような広
大な接地が得られにくい。図４は例えば、長谷英一等に
よる１９９２年電子情報通信学会秋季大会、講演番号Ｃ
−５６”１．５ＧＨｚ帯中出力電力ＧａＡｓモノリシッ
ク増幅器の検討”において示された従来のＦＥＴ増幅器
を示す一例の回路図である。図において１８はグランド
ラインであり、２つのトランジスタの接地を共通にして
いる。
使用されている。これらの高周波回路は接地を一点化す
るとか、広大なグランドパターンを用いている。しかし
ながら、小型化したマイクロ波回路では、このような広
大な接地が得られにくい。図４は例えば、長谷英一等に
よる１９９２年電子情報通信学会秋季大会、講演番号Ｃ
−５６”１．５ＧＨｚ帯中出力電力ＧａＡｓモノリシッ
ク増幅器の検討”において示された従来のＦＥＴ増幅器
を示す一例の回路図である。図において１８はグランド
ラインであり、２つのトランジスタの接地を共通にして
いる。
【０００３】
【発明が解決しようとする課題】上記従来技術は、トラ
ンジスタの接地がグランドラインを介してつながってい
るために帰還がかかり、低い周波数帯から発振せずに安
定に動作させにくいという問題があった。特に、低電圧
で且つ高出力を得るためにトランジスタのゲート幅を大
きくした場合、出力インピーダンスが小さくなるため、
トランジスタの接地を共通とした場合ではグランドライ
ンが長くなり、電気的にはインダクタを介して接地され
ているのと等価ゆえ、負帰還の影響が大きくなり利得の
低下する不安定な回路となるという問題があった。
ンジスタの接地がグランドラインを介してつながってい
るために帰還がかかり、低い周波数帯から発振せずに安
定に動作させにくいという問題があった。特に、低電圧
で且つ高出力を得るためにトランジスタのゲート幅を大
きくした場合、出力インピーダンスが小さくなるため、
トランジスタの接地を共通とした場合ではグランドライ
ンが長くなり、電気的にはインダクタを介して接地され
ているのと等価ゆえ、負帰還の影響が大きくなり利得の
低下する不安定な回路となるという問題があった。
【０００４】本発明の目的は、増幅器において、高性能
で且つ安定した動作をし、しかも小型にするための方法
を提供することにある。
で且つ安定した動作をし、しかも小型にするための方法
を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、能動素子として２つ以上のトランジスタと、受動素
子としてインダクタやキャパシタ等で構成される増幅器
において、それぞれのトランジスタの接地を分離し接地
することで帰還量を低減することにより達成する。
に、能動素子として２つ以上のトランジスタと、受動素
子としてインダクタやキャパシタ等で構成される増幅器
において、それぞれのトランジスタの接地を分離し接地
することで帰還量を低減することにより達成する。
【０００６】
【作用】本発明によれば、能動素子として２つ以上のト
ランジスタと、受動素子としてインダクタやキャパシタ
等で構成される増幅器において、それぞれのトランジス
タの接地を分離し接地することで、後段のトランジスタ
と接地間のインダクタンスによる前段のトランジスタへ
の帰還量を低減し、高性能で且つ安定とする。
ランジスタと、受動素子としてインダクタやキャパシタ
等で構成される増幅器において、それぞれのトランジス
タの接地を分離し接地することで、後段のトランジスタ
と接地間のインダクタンスによる前段のトランジスタへ
の帰還量を低減し、高性能で且つ安定とする。
【０００７】
【実施例】以下、本発明の１実施例を説明する。図２は
本発明の等価回路図である。図２において、１，２はＭ
ＥＳＦＥＴ、３，４，５，６、７はキャパシタ（ＭＩＭ
キャパシタ）、８は線幅、線間隔が共に４μｍのスパイ
ラルインダクタ、９は線幅、線間隔が共に８μｍのスパ
イラルインダクタ、１０、１１は線幅、線間隔が共に１
６μｍのスパイラルインダクタ，１２，１３はバイアス
用の抵抗である。図１はチップパターン概略とピン配置
を示した図である。１４はＳＯＰタイプのパッケージ、
１５ａ，１５ｂはボンディングワイヤ、１６はパッケー
ジのタブ、１７はトランジスタ１のグランドライン、１
８はトランジスタ２のグランドラインである。
本発明の等価回路図である。図２において、１，２はＭ
ＥＳＦＥＴ、３，４，５，６、７はキャパシタ（ＭＩＭ
キャパシタ）、８は線幅、線間隔が共に４μｍのスパイ
ラルインダクタ、９は線幅、線間隔が共に８μｍのスパ
イラルインダクタ、１０、１１は線幅、線間隔が共に１
６μｍのスパイラルインダクタ，１２，１３はバイアス
用の抵抗である。図１はチップパターン概略とピン配置
を示した図である。１４はＳＯＰタイプのパッケージ、
１５ａ，１５ｂはボンディングワイヤ、１６はパッケー
ジのタブ、１７はトランジスタ１のグランドライン、１
８はトランジスタ２のグランドラインである。
【０００８】図１に示した本発明の一実施例である電力
増幅器のトランジスタ１のゲート幅は１８００μｍ、ト
ランジスタ２のゲート幅は７２００μｍである。電源電
圧はＶｄ＝３．０Ｖである。トランジスタ１、２は共に
ソース接地の２段増幅器である。
増幅器のトランジスタ１のゲート幅は１８００μｍ、ト
ランジスタ２のゲート幅は７２００μｍである。電源電
圧はＶｄ＝３．０Ｖである。トランジスタ１、２は共に
ソース接地の２段増幅器である。
【０００９】図１に示した本発明の一実施例である電力
増幅器において、チップ内でトランジスタ１の接地と、
トランジスタ２の接地を分離し接地する。具体的にはト
ランジスタ２の接地は、チップからパッケージのタブ１
６へ接続し、その際、ボンディングワイヤの長さが最小
で且つその本数がより多くなるように、トランジスタ２
のソースのグランドライン１８をチップの１辺と平行に
大きくとる。トランジスタ１の接地は、グランドライン
１７が最短となるような位置のピンに接続する。
増幅器において、チップ内でトランジスタ１の接地と、
トランジスタ２の接地を分離し接地する。具体的にはト
ランジスタ２の接地は、チップからパッケージのタブ１
６へ接続し、その際、ボンディングワイヤの長さが最小
で且つその本数がより多くなるように、トランジスタ２
のソースのグランドライン１８をチップの１辺と平行に
大きくとる。トランジスタ１の接地は、グランドライン
１７が最短となるような位置のピンに接続する。
【００１０】図３は、図１に示した回路構成の電力増幅
器の一実施例による安定化係数Ｋの周波数特性のシミュ
レーション結果と、従来の２つのトランジスタの接地を
共通とした場合の安定化係数Ｋの周波数特性のシミュレ
ーション結果を比較し示したものである。トランジスタ
１、トランジスタ２全体の動作電流は共にＩｄ＝２５０
ｍＡ、電源電圧も共にＶｄ＝３．０Ｖである。上記バイ
アス条件において、周波数がｆ＝０．５〜４．５ＧＨｚ
の広範囲で本発明の安定化係数Ｋの値は１以上であり、
従来のものと比較し回路の安定性は大幅に向上してい
る。
器の一実施例による安定化係数Ｋの周波数特性のシミュ
レーション結果と、従来の２つのトランジスタの接地を
共通とした場合の安定化係数Ｋの周波数特性のシミュレ
ーション結果を比較し示したものである。トランジスタ
１、トランジスタ２全体の動作電流は共にＩｄ＝２５０
ｍＡ、電源電圧も共にＶｄ＝３．０Ｖである。上記バイ
アス条件において、周波数がｆ＝０．５〜４．５ＧＨｚ
の広範囲で本発明の安定化係数Ｋの値は１以上であり、
従来のものと比較し回路の安定性は大幅に向上してい
る。
【００１１】
【発明の効果】以上説明したように本発明によれば、２
つ以上のトランジスタで構成される増幅器において、そ
れぞれのトランジスタの接地を分離することで、後段の
トランジスタからの帰還量を低減できるので、高安定で
高性能の増幅器を実現しやすくなる効果がある。また、
グランドラインを分離することによりグランドラインの
面積を小さくできるという効果もある。
つ以上のトランジスタで構成される増幅器において、そ
れぞれのトランジスタの接地を分離することで、後段の
トランジスタからの帰還量を低減できるので、高安定で
高性能の増幅器を実現しやすくなる効果がある。また、
グランドラインを分離することによりグランドラインの
面積を小さくできるという効果もある。
【図面の簡単な説明】
【図１】本発明の一実施例の回路図である。
【図２】本発明の一実施例のチップパターン概略とピン
配置を示した図である。
配置を示した図である。
【図３】本発明の一実施例の安定化係数の周波数特性を
示した図である。
示した図である。
【図４】従来の電力増幅器の回路構成概略図である。
１…トランジスタ１、２…トランジスタ２、３…キャパ
シタ、４…キャパシタ、５…キャパシタ、６…キャパシ
タ、７…キャパシタ、８…インダクタンス、９…インダ
クタンス、１０…インダクタンス、１１…インダクタン
ス、１２…抵抗、１３…抵抗、１４…ＳＯＰタイプのパ
ッケージ、１５ａ…ボンディングワイヤ、１５ｂ…ボン
ディングワイヤ、１６…パッケージのタブ、１７…トラ
ンジスタ１のグランドライン、１８…トランジスタ２の
グランドライン。
シタ、４…キャパシタ、５…キャパシタ、６…キャパシ
タ、７…キャパシタ、８…インダクタンス、９…インダ
クタンス、１０…インダクタンス、１１…インダクタン
ス、１２…抵抗、１３…抵抗、１４…ＳＯＰタイプのパ
ッケージ、１５ａ…ボンディングワイヤ、１５ｂ…ボン
ディングワイヤ、１６…パッケージのタブ、１７…トラ
ンジスタ１のグランドライン、１８…トランジスタ２の
グランドライン。
Claims (5)
- 【請求項１】能動素子として２つ以上のトランジスタ
と、受動素子としてインダクタやキャパシタ等で構成さ
れる増幅器において、それぞれのトランジスタの接地を
分離し接地することを特徴とする増幅器。 - 【請求項２】半導体基板上に能動素子として２つ以上の
トランジスタと、受動素子としてインダクタやキャパシ
タ等を集積したマイクロ波モノリシック回路（ＭＭＩ
Ｃ）で構成される電力増幅器において、それぞれのトラ
ンジスタの接地を分離することを特徴とするＭＭＩＣ電
力増幅器。 - 【請求項３】能動素子としてトランジスタと受動素子と
してインダクタやキャパシタ等を集積したマイクロ波ハ
イブリッド回路（ＭＨＩＣ）で構成される増幅器におい
て、それぞれのトランジスタの接地を分離することを特
徴とするＭＨＩＣ電力増幅器。 - 【請求項４】半導体基板上に能動素子として２つ以上の
トランジスタと受動素子としてインダクタやキャパシタ
等を１チップに集積したマイクロ波回路で構成される増
幅器において、チップ上のトランジスタのバイアス電圧
供給線をそれぞれ分離し、パッケージのピンへボンディ
ングワイヤを介し接続することを特徴とする請求項１又
は請求項２又は請求項３記載の増幅器。 - 【請求項５】請求項１又は請求項２又は請求項３又は請
求項４を用いた高周波装置、および、それらを組み合わ
せて用いた高周波装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13006894A JPH07336166A (ja) | 1994-06-13 | 1994-06-13 | 高周波増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13006894A JPH07336166A (ja) | 1994-06-13 | 1994-06-13 | 高周波増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07336166A true JPH07336166A (ja) | 1995-12-22 |
Family
ID=15025243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13006894A Pending JPH07336166A (ja) | 1994-06-13 | 1994-06-13 | 高周波増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07336166A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002069486A2 (en) * | 2001-02-26 | 2002-09-06 | Infineon Technologies, Ag | Stability enhanced multistage power amplifier |
| JP2004260364A (ja) * | 2003-02-25 | 2004-09-16 | Renesas Technology Corp | 半導体装置及び高出力電力増幅装置並びにパソコンカード |
-
1994
- 1994-06-13 JP JP13006894A patent/JPH07336166A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002069486A2 (en) * | 2001-02-26 | 2002-09-06 | Infineon Technologies, Ag | Stability enhanced multistage power amplifier |
| WO2002069486A3 (en) * | 2001-02-26 | 2003-04-10 | Ericsson Inc | Stability enhanced multistage power amplifier |
| JP2004260364A (ja) * | 2003-02-25 | 2004-09-16 | Renesas Technology Corp | 半導体装置及び高出力電力増幅装置並びにパソコンカード |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7378912B2 (en) | Cascode connection circuit | |
| US7548118B2 (en) | Semiconductor device and power amplifier | |
| JP2643662B2 (ja) | 高出力電界効果トランジスタ増幅器 | |
| JPH1083998A (ja) | 半導体装置 | |
| KR20040010777A (ko) | 열적 분산된 달링턴 증폭기 | |
| JPH04326206A (ja) | 電力増幅器 | |
| US4912430A (en) | Current source as a microwave biasing element | |
| EP0407778B1 (en) | Hybrid amplifier | |
| JP3303845B2 (ja) | 内部整合型出力ｆｅｔ | |
| JPH07336166A (ja) | 高周波増幅器 | |
| US6239670B1 (en) | Short-stub matching circuit | |
| JPH04287507A (ja) | 電界効果トランジスタ増幅器 | |
| JPH08116028A (ja) | マイクロストリップ線路、スパイラルインダクタ、マイクロ波増幅回路及びマイクロ波増幅装置 | |
| JPS60200547A (ja) | 半導体装置 | |
| JP3231449B2 (ja) | マイクロ波回路 | |
| JPH06276038A (ja) | 高周波低雑音増幅器 | |
| JPH0983268A (ja) | 高周波増幅器 | |
| JP2003017946A (ja) | 半導体装置 | |
| JP2001094361A (ja) | 高周波増幅回路 | |
| JP3133864B2 (ja) | トランジスタ増幅器 | |
| JP2868939B2 (ja) | マイクロ波増幅器 | |
| WO2006057077A1 (ja) | 半導体装置および電力増幅器 | |
| JPS6129203A (ja) | 増巾器 | |
| JPS60140907A (ja) | 半導体集積回路 | |
| JPH0246011A (ja) | 高周波高出力混成集積回路 |