JPH01181574A - 半導体素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要Ｊ 超高周波用電界効果トランジスタに関し。

高周波特性を改善すると共に自己発振を防止することを
目的とし。

櫛歯状のドレイン電極、ソース電極およびゲート電極が
互いに噛み合うように形成された電界効果トランジスタ
からなるユニットセル示複数個設けられた半導体素子に
おいて、上記複数個のユニットセル間のドレイン電極同
士およびゲート電極同士をそれぞれ高インピーダンス線
路により接続するように構成する。

（産業上の利用分野〕 本発明は、半導体素子、特に超高周波用電界効果トラン
ジスタに関する。

マイクロ波などの超高周波帯においては、を子移動度が
Ｓｉに比べて大きいという高周波素子としての有利な点
に着目して、■−Ｖ族化合物半導体の一種であるＧａＡ
ｓが盛んに用いられている。このＧａＡｓを用いたＦＥ
Ｔは、現在、高周波動作化、高利得化されようとしてい
る。そのために、ソース。

ドレインおよびゲートの各電極の形状にさまざまな工夫
がなされている。

〔従来の技術） （従来例１） 第３図は、従来例１を示す図である。

第３図において、３０１はドレイン電極パッド。

３０２はドレイン用パスライン、３０３はドレイン電極
、３０４はソース電極、３０５はゲート電極パッド、３
０６はゲート用パスライン、３０７はゲート電極、３０
８は動作領域である。

ドレイン電極パッド３０１は、ドレイン電極３０３を外
部へ取り出すためのものである。

ドレイン用パスライン３０２は、櫛歯状に形成された各
ドレイン電極３０３とドレイン電極バンド３０１とを接
続するためのもの１ある。

ドレイン電極３０３は、櫛歯状に形成されており、ドレ
イン用パスライン３０２により互いに接続されている。

ソース電極３０４は、ドレイン電極３０３およびゲート
電極３０７を間に挟むように分散配置されている。

ゲート電極パッド３０５は、ゲート電極３０７を外部へ
取り出すためのものである。

ゲート用パスライン３０６は、櫛歯状に形成された各ゲ
ート電極３０７とゲート電極パッド３０５とを接続する
ためのものである。

ゲート電極３０７は、櫛歯状に形成されており。

ゲート用パスライン３０６により互いに接続されている
。

動作領域３０８は、ドレイン電極３０３．ソース電極３
０４およびゲート電極３０７からなる電界効果トランジ
スタ（ＦＥＴ）が動作する領域である。

以下、第３図に示す従来例１を詳細に説明する。

半導体基板としては、　ＧａＡｓが用いられる。

ドレイン電極３０３は櫛歯状に形成されており。

ドレイン用パスライン３０２により相互に接続されてい
る。ドレイン用パスライン３０２にはドレイン電極バン
ド３０１が設けられており、このドレイン電極バッド３
０１により外部と接続される。

一方、ゲート電極３０７も櫛歯状に形成されており、ゲ
ート用パスライン３０６により相互に接続されている。

ゲート用パスライン３０６にはゲート電極パッド３０５
が設けられており、このゲート電極パッド３０５により
外部と接続されている。

さらに、櫛歯状に形成されたドレイン電極３０３および
ゲート電極３０７の対を間に挟むようにソース電極３０
４が分散配置されている。

以上に説明したドレイン電極３０３．ソース電極３０４
およびゲート電極３０７により、電界効果トランジスタ
（ＦＥＴ）が構成され、ドレイン電極３０３．ソース電
極３０４およびゲート電極３０７の下に動作領域３０８
が形成される。

ドレイン電極３０３およびゲート電極３０７を櫛歯状に
形成し、ドレイン電極３０３およびゲート電極３０７の
対を間に挟むようにソース電極３０４が形成されている
。

（従来例２） 使用する周波数が比較的低い場合には従来例１で充分に
対応することができるが、使用する周波数が高周波化し
て２ＱＧＩＩｚになると波長は４．３ｆｉとなり、半導
体チップの長さと同程度になってくるため、櫛歯状の電
極で構成される各ＦＥＴが同相で動作しなくなってしま
う、その結果、高周波特性が劣化する。

この高周波特性の劣化を防止するためになされたのが従
来例２である。

第４図は、従来例２を示す図である。

第４図において、４０１および４０２はユニットセル、
４０３はドレイン電極バッド、４０４はドレイン用パス
ライン、４０５はドレイン電極。

４０６はソース電極、４０７はゲート電極パッド。

４０Ｂはゲート用パスライン、４０９はゲート電極、４
１０は動作領域である。

ユニットセル４０１および４０２は、ＦＥＴの動作単位
である。

各ユニットセル４０１および４０２は、以下に述べる各
部から構成されている。

ドレイン電極バッド４０３は、ドレイン電極４０５を外
部へ取り出すためのものである。

ドレイン用パスライン４０４は、櫛歯状に形成された各
ドレイン電極４０５とドレイン電極パッド４０３とを接
続するためのものである。

ドレイン電極４０５は、櫛歯状に形成されており、ドレ
イン用パスライン４０４により互いに接続されている。

ソース電極４０６は、ドレイン電極４０５およびゲート
電極４０９を間に挟むように分散配置されている。

ゲート電極パッド４０７は、ゲート電極４０９を外部へ
取り出すためのもので弗る。

ゲート用パスライン４０８は、櫛歯状に形成された各ゲ
ート電極４０９とゲート電極パッド４０７とを接続する
ためのものである。

ゲート電極４０９は、櫛歯状に形成されており。

ゲート用パスライン４０８により互いに接続されている
。

動作領域４１０は、ドレイン電極４０５．ソース電極４
０６およびゲート電極４０９からなる電界効果トランジ
スタ（ＦＥＴ）が動作する領域である。　　　・ 以下、第４図に示す従来例２を詳細に説明する。

半導体基板としては、　ＧａＡｓが用いられる。

ドレイン電極４０５は櫛歯状に形成されており。

ドレイン用パスライン４０４により相互に接続されてい
る。ドレイン用パスライン４０４にはドレイン電極パッ
ド４０３が設けられており、このドレイン電極パッド４
０３により外部と接続される。　　−一方、ゲート電極
４０９も櫛歯状に形成されており、ゲート用パスライン
４０８により相互に接続されている。ゲート用パスライ
ン４０８にはゲート電極パッド４０７が設けられており
、このゲート電極バンド４０７により外部と接続されて
いる。

さらに、櫛歯状に形成されたドレイン電極４０５および
ゲート電極４０９の対を間に挟むようにソース電極４０
６が分散配置されている。

ドレイン電極４０５．ソース電極４０６およびゲート電
極４０９により、を界効果トランジスタ（ＦＥＴ）が構
成され、ドレイン電極４０５．ソース電極４０６および
ゲート電極４０９の下に動作領域４１０が形成される。

本従来例は、同じＦＥＴ構造を有する複数個のユニット
セル４０１および４０２から構成されているため、使用
する周波数の波長に対して、ＦＥＴのみかけ上の長さが
小さくなっているので、各ユニットセルを構成するＦＥ
Ｔはほぼ同相で動作する。したがって、高周波特性は、
ある程度改善される。

第４図にはユニットセルが２個しか描かれていないが、
３個以上でもよいことは勿論である。

また、各ユニットセル４０１および４０２は。

ドレイン用パスライン４０４およびゲート用パスライン
４０８により互いに接続されている。これは、自己発振
を防止するための措置である。

ところで、マルチチップのＦＥＴにおいて、同一電極間
をワイヤ接続して自己発振を抑制する技術も存在するが
、ワイヤ接続のための工程増と困難性を伴う。

〔発明が解決しようとする課題〕

高周波特性を改善するために、ＦＥＴをドレイン電極パ
ッドおよびゲート電極パッドを各々有するユニットセル
に分割した従来例２においても。

各ユニットセルがドレイン用パスラインおよびゲート用
パスラインにより互いに接続されているので、ドレイン
用パスラインおよびゲート用パスラインを通して各ユニ
ットセルの入力波が混じり合うため、各ユニットセルは
完全に同相で動作することができず、高周波特性の改善
には限界があるという問題が生じていた。

本発明は、高周波特性を改善すると共に自己発振を防止
した超高周波用電界効果トランジスタを提供することを
目的とする。

〔課題を解決するための手段〕

本発明は、櫛歯状のドレイン電極、ソース電極およびゲ
ート電極が互いに噛み合うように形成された電界効果ト
ランジスタからなるユニントセルが複数個設けられた半
導体素子において、上記複数個のユニットセル間のドレ
イン電極同士およびゲート電極同士をそれぞれ高インピ
ーダンス線路により接続するように構成することにより
、高周波特性を改善すると共に自己発振を防止した超高
周波用電界効果トランジスタを提供するものである。

〔作用〕

本発明の超高周波用電界効果トランジスタ（ＦＥＴ）は
、櫛歯状のドレイン電極、ソース電極およびゲート電極
が互いに噛み合うように形成され。

それ自体でＦＥＴ動作を行う複数個のユニットセルに分
割されている。こうすると、使用する周波数の波長に対
してみかけ上のＦＥＴの長さを無視することができるか
ら、超高周波用電界効果トランジスタを同相に動作させ
ることができるので。

高周波特性を改善することができる。

また１本発明の超高周波電界効果トランジスタを構成す
る各ユニットセルは、ドレイン用パスライン間が高イン
ピーダンス線路で接続されると共にゲート用パスライン
間も高インピーダンス線路で接続されている。こうする
ことにより、各ユニットセルが分離されているために生
じる自己発振を防止することができる。さらに、各ユニ
ットセル間は高インピーダンス線路を用いて接続されて
いるので、各ユニットセルは高周波的には分離されてい
るから、ＦＥＴを複数個のユニットセルに分割すること
により高周波特性を改善するという。

上記したメリットを損なうことがない。

〔実施例〕

（実施例１） 第１図は、実施例１を示す図である。

第１図において、１０１および１０２はユニットセル、
１０３はドレイン電極パッド、１０４はドレイン用パス
ライン、１０５はドレイン電極。

１０６はソース電極、１０７はゲート電極バンド。

１０８はゲート用パスライン、１０９はゲート電極、１
１０は動作領域、１１１および１１２は高インピーダン
ス線路である。

ユニットセル１０１および１０２は、ＦＥＴの動作単位
である。

各ユニットセル１０１および１０２は、以下に述べる各
部から構成されている。

ドレイン電極パッド１０３は、ドレイン電極１０５を外
部へ取り出すためのものである。

ドレイン用パスライン１０４は、櫛歯状に形成された各
ドレイン電極１０５とドレイン電極パッド１０３とを接
続するためのものである。

ドレイン電極１０５は、櫛歯状に形成されており、ドレ
イン用パスライン１０４により互いに接続されている。

ソース電極１０６は、ドレイン電極１０５およびゲート
電極１０９を間に挟むように分散配置されている。

ゲート電極パッド１０７は、ゲート電極１０９を外部へ
取り出すためのものである。

ゲート用パスライン１０８は、１１歯状に形成された各
ゲート電極１０９とゲート電極パッド１０７とを接続す
るためのものである。

ゲート電極１０９は、櫛歯状に形成されており。

ゲート用パスライン１０８により互いに接続されている
。

動作領域１１０は、ドレイン電極１０５．ソース電極１
０６およびゲート電極１０９からなる電界効果トランジ
スタ（ＦＥＴ）が動作する領域である。

以下、第１図に示す実施例１を詳細に説明する。

半導体基板としては、　ＧａＡｓが用いられる。

ドレイン電極１０５は櫛歯状に形成されており。

ドレイン用パスライン１０４により相互に接続されてい
る。ドレイン用パスライン１０４にはドレイン電極パッ
ド１０３が設けられており、このドレイン電極パッド１
０３により外部と接続される。

一方、ゲート電極１０９も櫛歯状に形成されており、ゲ
ート用パスライン１０８により相互に接続されている。

ゲート用パスライン１０８にはゲート電極パッド１０７
が設けられており、このゲート電極パッド１０７により
外部と接続されていさらに、櫛歯状に形成されたドレイ
ン電極１０５およびゲート電極１０９の対を間に挟むよ
うにソース電極１０６が分散配置されている。

ドレイン電極１０５．ソース電極１０６およびゲート電
極１０９により、電界効果トランジスタ（ＦＥＴ）が構
成され、ドレイン電極１０５．ソース電極１０６および
ゲート電極１０９の下に動作領域１１０が形成される。

また、各ユニットセル１０１および１０２は。

ドレイン用パスライン１０４間が高インピーダンス線路
１１１で接続されており、ゲート用パスライン１０８間
も高インピーダンス線路１１２で接続されている。ドレ
イン用パスライン１０４およびゲート用パスライン１０
Ｂの幅は約１５μｍ。

高インピーダンス線路１１１および１１２の幅は例えば
２〜３μｍである。この高インピーダンス線路１１１お
よび１１２の幅は、パスライン１０４および１０８の幅
のおよそ半分以下にすれば自己発振を防止することがで
きる。

第１図では、高インピーダンス線路１１１および１１２
を、ドレイン用パスライン１０４およびゲート用パスラ
イン１０Ｂの幅を狭める形状で示しであるが、ドレイン
用パスライン！０４およびゲート用パスライン１０Ｂの
電極の厚さを薄くするか、あるいは多層電極構造ならば
上部電極金属を除去した構造でもよい。

本実施例は、同じＦＥＴ構造を有する複数個のユニット
セル１０１および１０２から構成されているから、使用
する周波数の波長に対して、　　ＦＥＴのみかけ上の長
さが小さくなっているので、各ユニットセル１０１およ
び１０２を構成するＦＥＴはほぼ同相で動作する。した
がって、高周波特性が改善される。

第１図にはユニットセルが２個しか描かれていないが、
３個以上でもよいことは勿論である。

また、各ユニットセル１０１および１０２は。

ドレイン用パスライン１０４間が高インピーダンス線路
１１１で接続されており、ゲート用パスライン１０８間
が高インピーダンス線路１１２で接続されているから、
自己発振を防止することができる。

（実施例２） 第２図は、実施例２を示す図である。

第２図において、２０１および２０２はユニットセル、
２０３はドレイン電極バンド、２０４はドレイン用パス
ライン、２０５はドレイン電極。

２０６はソース電極、２０７はゲート電極パッド。

２０８はゲート用パスライン、２０９はゲート電極、２
１０は動作領域、２１１および２１２は高インピーダン
ス線路である。

ユニットセル２０１および２０２は、ＦＥＴの動作単位
である。

各ユニットセル２０１および２０２は、以下に述べる各
部から構成されている。

ドレイン電極バッド２０３は、ドレイン電極２０５を外
部へ取り出すためのものである。

ドレイン用パスライン２０４は、櫛歯状に形成された各
ドレイン電極２０５とドレイン電極パッド２０３とを接
続するためのものである。

ドレイン電極２０５は１ｍ歯状に形成されており、ドレ
イン用パスライン２０４により互いに接続されている。

ソース電極２０６は、ドレイン電極２０５およびゲート
電極２０９を間に挟むように分散配置されている。

ゲート電極パッド２０７は、ゲート電極２０９を外部へ
取り出すためのものである。

ゲート用パスライン２０Ｂは、櫛歯状に形成された各ゲ
ート電極２０９と、ゲート電極パッド２０７とを接続す
るためのものである。

ゲート電極２０９は、櫛歯状に形成されており。

ゲート用パスライン２０８により互いに接続されている
。

動作領域２１０は、ドレイン電極２０５．ソース電極２
０６およびゲート電極２０９からなる電界効果トランジ
スタ（ＦＥＴ）が動作する領域である。

以下、第２図に示す実施例２を詳細に説明する。

半導体基板としては、　ＧａＡｓが用いられる。

ドレイン電極２０５は櫛歯状に形成されており。

ドレイン用パスライン２０４により相互に接続されてい
る。ドレイン用パスライン２０４にはドレイン電極バン
ド２０３が設けられており、このドレイン電極パッド２
０３により外部と接続される。

一方、ゲート電極２０９も櫛歯状に形成されており、ゲ
ート用パスライン２０８により相互に接続されている。

ゲート用パスライン２０８にはゲート電極パッド２０７
が設けられており、このゲート電極パッド２０７により
外部と接続されている。

さらに、櫛歯状に形成されたドレイン電極２０５および
ゲート電極２０９の対を間に挟むようにソース電極２０
６が分散配置されている。

ドレイン電極２０５．ソース電極２０６およびゲート電
極２０９により、電界効果トランジスタ（ＦＥＴ）が構
成され、ドレイン電極２０５．ソース電極２０６および
ゲート電極２０９の下に動作領域２１０が形成される。

また、各ユニットセル２０１および２０２は。

ドレイン用パスライン２０４間が轟インピーダンス線路
２１１で接続されており、隣接するゲート電極２０９の
先端間が高インピーダンス線路２１２で接続されている
。

本実施例は、同じＦＥＴ構造を有する複数個のユニット
セル２０１および２０２から構成されているから、使用
する周波数の波長に対して、ＦＥＴのみかけ上の長さが
小さくなっているので、各ユニットセル２０１および２
０２を構成するＦＥＴはほぼ同相で動作する。したがっ
て、高周波特性が改善される。

第２図にはユニットセルが２個しか描かれていないが、
３個以上でもよいことは勿論である。

また、各ユニットセル２０１および２０２は。

ドレイン用パスライン２０４間が高インピーダンス線路
２１１で接続されており、隣接するゲート電極２０９の
先端間が高インピーダンス線路２１２で接続されている
から、自己発振を防止することができる。

〔発明の効果〕

本発明によれば、ユニットセル間のドレイン電極同士お
よびゲート電極同士を高インピーダンス線路で接続する
ことにより、ボンディングワイヤ等による接続のように
、そのためのポンディングパッド領域を設けることなく
集積化することができ、また、制御性良く所定の高イン
ピーダンス値を得ることができる。したがって、超高周
波用電界効果トランジスタの高周波特性を良好に改善す
ることができると共に自己発振を防止することができる
。

【図面の簡単な説明】

第１図は実施例１を示す図、第２図は実施例２を示す図
、第３図は従来例１を示す図、第４図は従来例２を示す
図である。 第１図において １０１：ユニットセル １０２：ユニットセル １０３ニドレイン電極パツド １０４ニドレイン用パスライン １０５ニドレイン電極 １０６８ソース電極 １０７：ゲート電極パッド １０８：ゲート用パスライン １０９：ゲート電極 １１Ｇ：動作領域 １１１：高インピーダンス線路 １１２＋高インピーダンス線路 特許出願人　　富〜士通株式会社

Claims (1)

1. 【特許請求の範囲】 　櫛歯状のドレイン電極（１０５）、ソース電極（１０
   ６）およびゲート電極（１０９）が互いに噛み合うよう
   に形成された電界効果トランジスタからなるユニットセ
   ル（１０１、１０２）が複数個設けられた半導体素子に
   おいて、 上記複数個のユニットセル（１０１、１０２）間のドレ
   イン電極（１０５）同士およびゲート電極（１０９）同
   士をそれぞれ高インピーダンス線路（１１１、１１２）
   により接続したことを特徴とする半導体素子。