JPH1154699A - 高周波集積回路装置 - Google Patents

Abstract

(57)【要約】 【課題】能動素子の周囲のキャパシタのための配線を除
去して不要な付加インダクタンスを低減した高周波集積
回路装置を提供する。 【解決手段】同一の半導体基板１０上にＨＥＭＴ１２と
分布定数線路２６を形成して構成される高周波集積回路
装置において、ＨＥＭＴ１２の動作領域１１内のオーミ
ック電極を一方の電極としたＭＩＭキャパシタ２２を形
成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はマイクロ波帯やミリ
波帯などの高周波回路を構成する高周波集積回路装置に
係り、特に高周波増幅器を構成する能動素子と共に直流
阻止用や高周波接地用として使用されるキャパシタの構
造に関する。

【０００２】

【従来の技術】マイクロ波帯、ミリ波帯といった高い周
波数で動作する通信システムにおいては、増幅用などの
能動素子として、高周波で高利得、低雑音の特性を期待
できるＦＥＴ（電界効果トランジスタ）、特にＨＥＭＴ
（高電子移動度トランジスタ）が多く使用される。ま
た、こうした高周波通信システムの実用化には、このよ
うな能動素子と分布定数線路を主体として同一半導体基
板上に構成されるＭＭＩＣ（モノリシックマイクロ波集
積回路）などの高周波集積回路装置の小型化、高性能化
が欠くことのできない技術となっている。

【０００３】高周波集積回路装置の小型化技術の一つ
に、薄膜マイクロストリップ線路構造があり、特に分布
定数線路で構成される整合回路部等を小型にする方法と
して有用である。薄膜マイクロストリップ線路構造は、
図１７（ａ）に示されるようにＧａＡｓ基板のような半
絶縁性半導体基板２０１上に接地導体層２０２および厚
さ数μｍ〜数十μｍ程度の薄い誘電体膜２０３を介して
マイクロストリップ線路２０４を形成した構造である。
この構造を拡張して、図１７（ｂ）に示されるように複
数層の誘電体膜２０３ａ，２０３ｂおよびマイクロスト
リップ２０４ａ，２０４ｂを設けて多層化した薄膜マイ
クロストリップ線路構造を実現することも可能である。

【０００４】図１８に、従来の高周波集積回路装置の例
として、ソース接地のＨＥＭＴと薄膜マイクロストリッ
プ線路構造を用いて構成された低雑音増幅器の一例を示
す。また、図１９に図１８の等価回路を示す。ここで
は、１つのＨＥＭＴ２１１により構成された１段の低雑
音増幅器を示している。

【０００５】ＨＥＭＴ２１１を挟んでゲート電極Ｇ側に
入力整合回路２１２、ドレイン電極Ｄ側に出力整合回路
２１３がそれぞれ配置される。これら入力整合回路２１
２および出力整合回路２１３は、ＨＥＭＴ２１１に直流
バイアスを供給するための信号伝送方向に直交する方向
に形成された任意の長さを持つスタブ２１４と、このス
タブ２１４に直交する方向に形成されたラジアルスタブ
２１５、信号伝送方向へ延びる分布定数線路からなる伝
送線路２１６、さらに高周波特性には何ら影響のない直
流阻止用キャパシタ２１７等によりそれぞれ構成され
る。

【０００６】この高周波集積回路装置は、例えば図１７
（ａ）に示したような薄膜マイクロストリップ線路構造
を用いて構成されており、半絶縁性半導体基板上にＨＥ
ＭＴ２１１が形成され、さらにＨＥＭＴ２１１のソース
・オーミック電極に接して接地導体層が第１層配線とし
て形成される。また、スタブ２１４，２１５や伝送線路
２１６は、第１層配線の上に層間絶縁膜を介して設けら
れた第２層配線により形成され、さらにキャパシタ２１
７は第１層配線として形成された下部電極とこの上に設
けられた誘電体膜およびこの上に第２層配線で形成され
た上部電極により構成されたＭＩＭキャパシタが用いら
れる。

【０００７】ところで、ＨＥＭＴのような高周波帯で駆
動能力の高いトランジスタは、動作周波数においても発
振しやすい不安定状態にあることが多い。この対策とし
て、図２０に示すように例えばＨＥＭＴ２１１のゲート
側の伝送線路２１６の途中とグラウンド間に、安定化の
ための抵抗２２１およびこれと直列に接続された高周波
接地用キャパシタ２２２からなる安定化回路を設ける方
法がある。このキャパシタ２２２を含む安定化回路によ
って、ＨＥＭＴ２１１の動作が安定化されることにな
る。

【０００８】

【発明が解決しようとする課題】高周波、特にミリ波帯
では、ほとんどの電界効果トランジスタは入力側が低イ
ンピーダンスになりやすいという特徴を有している。特
に電力増幅器に用いるような総ゲート幅の大きなトラン
ジスタでは、入力側のインピーダンスはより低くなる。
このため、僅かな伝送線路長でも影響は大きく、入力側
の整合をとろうとすると、図２１に示すようにＨＥＭＴ
２１１の入出力側端子の直近にスタブ２１４を設けるよ
うな回路トポロジーが最良となる場合が多い。

【０００９】また、実際の高周波集積回路装置において
は、複数の能動素子が段間整合回路を介して接続される
が、この段間整合回路においても高周波の信号伝送方向
にはほとんど長さが必要ではなくなる場合が多く、図２
１に示したように直流阻止用キャパシタ２１７をスタブ
２１４の直近に設ける配置が最良となることが多い。さ
らに、動作周波数が高くなると、キャパシタの形成に伴
って生じる信号伝送方向の長さもできるだけ短い方が良
くなってくる。

【００１０】このような従来の薄膜マイクロストリップ
線路を用いた高周波集積回路においては、ＨＥＭＴ２１
１などの能動素子から整合回路へは必ずある長さの引出
し用の配線が介在してしまい、能動素子から直流阻止用
キャパシタ２１７への接続においても、第１層配線と第
２層配線間を接続するために必ずある程度の長さの配線
が必要となるため、これらの配線によって整合回路内に
多数の余分なインダクタンスが付加されてしまう。この
不要な付加インダクタンスによって、動作周波数が高く
なるほど集積回路の特性を大きく劣化させ、ＨＥＭＴ２
１１などの能動素子の性能を活かしきれないという問題
があった。このような問題は、図２０の構成においても
同様である。

【００１１】さらに、ＨＥＭＴ２１１のようなトランジ
スタの動作安定化には、図２０に示した安定化抵抗２２
１をできる限りトランジスタの動作領域直近に設けるこ
とが必須である。しかし、高周波接地用キャパシタ２２
２も上述した直流阻止用キャパシタ２１７と同様に形成
されることから、キャパシタ２２２とＨＥＭＴ２１１と
の間の配線長が長くなるため、必然的に安定化抵抗２２
１もＨＥＭＴ２１１から遠ざかってしまい、ＨＥＭＴ２
１１の動作領域直近に安定化抵抗２２１を設けることは
難しい。このため、低周波から高周波までの広い帯域で
安定化を図り、高出力を得ることは困難であるという問
題点があった。

【００１２】本発明は上記のような問題点を解決し、能
動素子の周囲のキャパシタに関連した配線を除去して不
要な付加インダクタンスを低減することにより特性を向
上させた高周波集積回路装置を提供することを目的とす
る。

【００１３】

【課題を解決するための手段】上記の課題を解決するた
め、本発明は同一半導体基板上にトランジスタなどの能
動素子と、伝送線路やスタブを構成する分布定数線路を
形成して構成される高周波集積回路装置において、能動
素子の動作領域内のオーミック電極を一方の電極とする
キャパシタを有することを特徴とする。キャパシタは、
いわゆるＭＩＭキャパシタとして構成される。

【００１４】より具体的には、同一半導体基板上にゲー
ト領域を挟んでソース領域とドレイン領域とが配置され
たＨＥＭＴなどの電界効果トランジスタと分布定数線路
を形成して構成される高周波集積回路装置において、キ
ャパシタはソース領域およびドレイン領域に設けられた
オーミック電極のうちの少なくとも一つのオーミック電
極を一方の電極として構成される。

【００１５】このように能動素子の動作領域内のオーミ
ック電極、例えば電界効果トランジスタのソースまたは
ドレイン領域のオーミック電極を一方の電極とするキャ
パシタを形成して、このキャパシタを能動素子と一体的
に構成することにより、能動素子とキャパシタの間での
配線によるインダクタンスや、キャパシタと整合回路内
の他の素子との接続部で生じる不要なインダクタンスが
低減されるため、これらの付加インダクタンスの影響に
よる劣化のない良好な特性が得られる。また、能動素子
とキャパシタを一体的に構成することで、集積回路装置
のチップ面積が減少し、小型化も達成される。

【００１６】従来の高周波集積回路装置によって高周波
低雑音増幅器を構成した場合の動作周波数での利得を１
０ｄＢとすると、本発明による高周波集積回路装置で構
成した高周波低雑音増幅器の動作周波数における利得
は、１３ｄＢと数ｄＢの向上が図られる。すなわち、本
発明によると電界効果トランジスタなどの能動素子の本
来の性能を十分に利用でき、かつ回路の小型化も容易で
あり、高性能な高周波集積回路装置を実現することがで
きる。

【００１７】さらに、例えば安定化回路を構成するため
に、このキャパシタを高周波接地用としてこれと安定化
抵抗を直列に接続する場合、従来のように安定化抵抗が
高周波接地用キャパシタと能動素子間を接続する配線の
緩衝を受けないため、安定化抵抗を能動素子の直近に配
置することが可能となり、かつ高周波接地用キャパシタ
と安定化抵抗との接続距離も最小限に抑えられるため、
高周波領域での安定性劣化の問題も回避される。

【００１８】なお、本発明でいうオーミック電極とは、
能動素子の動作領域内の主電極領域（ソース・ドレイン
電極）に半導体基板に対して金属学的に直接接触した、
つまりオーミック接触した金属電極であり、例えば厚さ
５０〜４００ｎｍの比較的薄い金属膜からなる。低いオ
ーミック接触抵抗を得るためには、オーミック電極を構
成する金属材料は一定の材料に限定される。これらの材
料は、金属の仕事関数等を考慮して選定されるべきもの
であり、例えば能動素子がＧａＡｓ系の場合、ＡｕＧｅ
／Ｎｉ／Ａｕ，ＡｕＧｅ／Ｎｉ／Ｔｉ／Ａｕ，Ｔｉ／Ｗ
Ｓｉ₂ ／Ａｕ，Ｐｄ／Ｇｅなどの組み合わせが代表的で
あり、これらの組み合わせの多層膜によってオーミック
電極が形成される。

【００１９】一方、分布定数線路である伝送線路や接地
導体層を形成する導体膜は、０．５〜１０μｍ程度の比
較的厚い金属膜により構成されるが、これらはオーミッ
ク電極のように仕事関数等による制限はなく、パターニ
ングが容易で、低い電気抵抗を有する金属であればよ
く、比較的広い範囲で材料を選定できる。

【００２０】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。 （第１の実施形態）図１および図２に、本発明の第１の
実施形態に係る高周波集積回路装置の主要部である高周
波増幅器の平面図およびＡ−Ａ′線に沿う断面図を示
す。半導体基板１０は例えばＧａＡｓ基板のような半絶
縁性半導体基板であり、この基板１０上の動作領域１１
に能動素子であるＨＥＭＴ１２が形成され、さらにＭＩ
Ｍキャパシタ２２がＨＥＭＴ１２と一体的に形成されて
いる。ＨＥＭＴ１２は、ソース・オーミック電極１３と
ドレイン・オーミック電極１４およびこれらのオーミッ
ク電極１３，１４の間に配置されたゲート電極１５を有
する。

【００２１】ゲート電極１５には、Ｔ型形状の平面パタ
ーンからなる第１層配線で形成されたゲート引き出し電
極１６が接続されている。また、動作領域１１内のソー
ス・オーミック電極１３には、第１層配線で形成された
集積回路全体に広がる接地導体層１８が接続されてい
る。ドレイン・オーミック電極１４においては、第２層
配線で形成されるスタブ２０を接続する部分のオーミッ
ク電極領域に、第１層配線で形成されたドレイン引き出
し電極１９が接続されている。スタブ２０は、整合回路
やバイアス回路の構成要素として用いられる。

【００２２】ソース・オーミック電極１３およびドレイ
ン・オーミック電極１４は、例えば厚さ５０〜４００ｎ
ｍのＡｕＧｅ／Ｎｉ／Ａｕ多層膜からなる薄膜によって
形成されている。第１層配線および第２層配線は、比較
的厚い０．５〜１０μｍ程度の膜厚のＴｉ，Ｎｉ，Ｍ
ｏ，Ｗ，Ａｌ，Ａｕから選択された金属の薄膜、あるい
は、これらの複合膜で形成されている。

【００２３】オーミック電極１３，１４上の第１層配線
が接続されている領域以外の領域には、パッシベーショ
ン膜とＭＩＭキャパシタ２２の誘電体膜を兼ねる例えば
ＳｉＮ膜からなる誘電体膜２３が形成されている。さら
に、ドレイン・オーミック電極１４上で、誘電体膜２３
が形成されている領域に第１層配線で形成された電極２
４が設けられており、これによりドレイン・オーミック
電極１４を一方の電極（下部電極）とし、この上に形成
された誘電体膜２３を電極間誘電体とし、電極２４を他
方の電極（上部電極）とするＭＩＭキャパシタ２２が構
成される。

【００２４】第１層配線の上には、ポリイミドやＢＣＢ
（bisbenzocyclobutenemonomers)、アモルファスフッ素
樹脂等の樹脂の厚膜からなる層間絶縁膜２５が形成され
ている。この層間絶縁膜２５の所定の位置にコンタクト
ホールが設けられ、このコンタクトホールを通して層間
絶縁膜２５上の第２層配線と層間絶縁膜２５下の第１層
配線とが接続されている。第２層配線は、スタブ２０や
伝送線路２６を形成している。

【００２５】図３は、本実施形態に係る高周波集積回路
装置によって構成される高周波増幅器の等価回路図であ
り、ＨＥＭＴ１１のゲートは伝送線路２６を介して入力
端子ＩＮに接続され、ドレインはスタブ２０を介してバ
イアス電源Ｂｉａｓに接続されると共に、ＭＩＭキャパ
シタ２２および伝送線路２６を介して出力端子ＯＵＴに
接続され、ソースは接地導体層１８に接続されている。
この場合、ＭＩＭキャパシタ２２は直流阻止用キャパシ
タとして用いられている。

【００２６】次に、図４〜図１０を用いて本実施形態に
係る高周波集積回路装置の製造工程の一例を説明する。
まず、図４に示す積層構造ウエハを用意する。すなわ
ち、ＧａＡｓ基板のような半絶縁性半導体基板１０１の
上にバッファ層１０２、チャネル層１０３、スペーサ層
１０４、電子供給層１０５、ショットキーコンタクト層
１０６およびオーミックコンタクト層１０７をＭＢＥ法
により順次成長させる。チャネル層１０３はアンドープ
層であり、電子供給層１０５から電子が供給されて二次
元電子ガスが形成される。

【００２７】次に、このように結晶成長を行った基板の
素子形成領域以外の部分をエッチングして素子分離を行
った後、ＳｉＯ₂ 膜１０８を堆積し、さらにパターニン
グを行って、ソースおよびドレイン領域にオーミック電
極１０９，１１０をそれぞれ形成する（図５）。

【００２８】続いて、ゲート領域に開口を持つフォトレ
ジストパターンを形成し、このフォトレジストパターン
を用いてゲート領域のオーミックコンタクト層１０７を
エッチングし、ショットキーコンタクト層１０６を露出
させる。そしてゲート電極材料を蒸着し、リフトオフ加
工を行って断面形状がＴ型のゲート電極１１１を形成す
る（図６）。この後、ＣＶＤ法により全面にパッシベー
ション膜となるＳｉＮ膜１１２を堆積させる（図７）。

【００２９】さらに、ソース、ドレインのオーミック電
極領域上のＳｉＮ膜の所定の領域にコンタクトホール１
１３を開け、さらにフォトレジストをコーティングし、
接地導体層領域や各端子のメタル電極領域のパターニン
グを行った後、配線材料を蒸着し、リフトオフ法により
第１層配線１１４を形成する（図８）。このとき、ドレ
インオーミック電極内でＳｉＮ膜１１２がオーミック電
極と第１層配線に挟まれた領域１２２が先のＭＩＭキャ
パシタ２２となる。

【００３０】次に、ＢＣＢ等のポリイミド膜１１５をコ
ーティングして硬化させ、さらにフォトレジスト膜１１
６をコーティングした後、第１層配線１１４の各端子の
メタル電極である第１層配線と接続させるためのコンタ
クトホール領域をパターニングする（図９）。

【００３１】次に、ＲＩＥ（反応性イオンエッチング）
法によりポリイミド膜１１５をエッチングし、さらにフ
ォトレジスト膜１１６を剥離して、再度コーティングし
直したフォトレジスト膜で整合回路を形成する伝送線路
をパターニングした後、配線材料を蒸着し、リフトオフ
工程により伝送線路やスタブとなる第２層配線１１７を
形成する（図１０）。

【００３２】このように本実施形態によると、半絶縁性
半導体基板１０上の動作領域１１にＨＥＭＴ１２のドレ
イン・オーミック電極１４を一方の電極とするＭＩＭキ
ャパシタ２２をＨＥＭＴ１２と一体的に構成したことに
より、ＨＥＭＴ１２とキャパシタ２２の間の配線による
インダクタンスや、キャパシタ２２と整合回路内の他の
素子との接続部で生じる不要なインダクタンスが低減さ
れ、付加インダクタンスの影響による劣化のない良好な
特性が得られる。また、ＨＥＭＴ１２とキャパシタ２２
を一体的に構成しているために、集積回路装置のチップ
面積が減少し、小型化を図ることができる。

【００３３】（第２の実施形態）次に、本発明の第２の
実施形態に係る高周波集積回路装置として、安定化抵抗
と高周波接地用キャパシタからなる安定化回路を一体的
に構成したマルチフィンガーＨＥＭＴを含む薄膜マイク
ロストリップ線路構造の高周波増幅器について説明す
る。図１１はその平面図であり、図１２はＡ−Ａ′線に
沿う断面図、図１３は等価回路図である。ここでは、単
位ゲート電極が２本の最も簡単なマルチフィンガーＨＥ
ＭＴについて示している。

【００３４】本実施形態においては、半絶縁性半導体基
板３０上に形成されたマルチフィンガーＨＥＭＴ３２の
動作領域３１内に、マルチフィンガーＨＥＭＴ３２のソ
ース・オーミック電極３３およびドレイン・オーミック
電極３４がゲート電極３５を挟んで配置されている。マ
ルチフィンガーＨＥＭＴ３２のソース・オーミック電極
３３は、層間絶縁膜４５上に第２層配線で形成されたソ
ース接続配線４６を介して互いに接続され、かつソース
接続配線４６の両端において回路全体に広がる第１層配
線で形成された接地導体層３８に接続されている。ドレ
イン・オーミック電極３４はドレイン引き出し電極３９
に接続されている。ゲート電極３５およびドレイン引き
出し電極３９は、第２層配線で形成された整合回路およ
びバイアス回路となる伝送線路４０やスタブ（図示せ
ず）に接続されている。

【００３５】さらに、第１の実施形態と同様に、ソース
・オーミック電極３３を一方の電極（下部電極）とし、
この上に形成された誘電体膜４３を電極間誘電体とし、
この上に第１層配線として形成された電極４４を他方の
電極（上部電極）とするＭＩＭキャパシタ４２が高周波
接地用キャパシタとして構成される。層間絶縁膜４５
は、第１層配線で形成されたドレイン電極や伝送線路４
０およびＭＩＭキャパシタ４２の上部電極４４と、第２
層配線として形成されたソース接続配線４６との絶縁の
ために設けられる。

【００３６】さらに、本実施形態ではゲート電極３５の
一端が接続され、他端がソース・オーミック電極３３に
接続された安定化抵抗４７が形成されている。この安定
化抵抗４７は、図１１に示すようにソース・オーミック
電極３３の直近に設けられており、上述したＭＩＭキャ
パシタからなる高周波接地用キャパシタ４２と共に安定
化回路を構成する。

【００３７】このような構成により、図１３の等価回路
図に示されるように、マルチフィンガーＨＥＭＴ３２に
ゲート電極側に不要な伝送線路を介さずに接続された安
定化回路５１を一体化した高周波増幅器を実現すること
ができる。

【００３８】（第３の実施形態）次に、本発明の第３の
実施形態として、第２の実施形態に比べより広帯域にわ
たり安定化可能なマルチフィンガーＨＥＭＴを含む薄膜
マイクロストリップ線路構造の高周波増幅器について説
明する。図１４はその平面図であり、図１５は等価回路
図である。第２の実施形態と同一部分については、同一
符号を付して詳細な説明を省略する。

【００３９】本実施形態においては、図１５の等価回路
図に示されるように、マルチフィンガーＨＥＭＴ３２の
動作領域直近および動作領域内に設けられた第１の安定
化回路５１の他に、ゲート引き出し電極４８と伝送線路
４０との間に第２の安定化回路５２を接続している。第
２の安定化回路５２は、安定化抵抗４９とＭＩＭキャパ
シタからなる高周波接地用キャパシタ５０の直列回路に
より構成され、ゲート引き出し電極４８と接地導体層３
８との間に接続されている。

【００４０】第１の安定化回路５１が集積回路の動作中
心周波数近傍の高周波に対する安定化用であるのに対
し、新たに追加された第２の安定化回路５２は安定化抵
抗４９もキャパシタ５０も第１の安定化回路５１に比べ
大きな値を得ることができるため、低周波に対する安定
化回路として設計される。具体的には、例えば集積回路
の中心周波数を６０ＧＨｚとすると、第１の安定化回路
５１の安定化抵抗４７の抵抗値は２０Ω、キャパシタ４
２の容量は０．２ｐＦに選ばれ、第２の安定化回路５２
の安定化抵抗４９の抵抗値は２００Ω、キャパシタ５０
の容量は５ｐＦに選ばれる。

【００４１】なお、第２および第３の実施形態において
はマルチフィンガーＨＥＭＴ３２としては最も単純なフ
ィンガー数２本のものを示したが、実際にはフィンガー
数が２本以上の複数本を束ねたマルチフィンガーＨＥＭ
Ｔに適用するとより効果的である。また、第２および第
３の実施形態においては櫛形のマルチフィンガーＨＥＭ
Ｔ構造について述べたが、フィシュボーン型にゲート電
極が引き出されたマルチフィンガーＨＥＭＴにおいても
同様な効果が得られる。

【００４２】（第４の実施形態）次に、本発明の第４の
実施形態として第２および第３の実施形態よりフィンガ
ー数の多いマルチフィンガーＨＥＭＴを含み、均一動作
が可能でかつ安定動作可能な薄膜マイクロストリップ線
路構造の高周波増幅器について説明する。図１６はその
平面図である。第３の実施形態と同一部分については、
同一符号を付して詳細な説明を省略する。

【００４３】一般に、出力電力を増加させるためにマル
チフィンガーＨＥＭＴのフィンガー数を多くするが、フ
ィンガー数が多くなると、ＨＥＭＴがフィンガーを並列
接続させている横方向に広がりを持ってくる。この場
合、ＨＥＭＴの中心と両端では信号の伝達に違いが出る
など、各フィンガーの均一動作が難しくなってくる。

【００４４】本実施形態は、この不均一動作を取り除く
ためになされたもので、図１６に示すようにゲート引き
出し電極４８に接続された安定化抵抗４９と高周波接地
用キャパシタ５０からなる第２の安定化回路をマルチフ
ィンガーＨＥＭＴ３２の引き出し電極部の両端に対照的
に設けている。

【００４５】以上の実施形態においては、高周波集積回
路内で用いたＨＥＭＴは全てソース接地の場合を説明し
たが、ドレイン接地の場合にも本発明を適用して同様の
効果を得ることができる。また、以上の実施形態ではキ
ャパシタに用いる誘電体膜をＳｉＮ膜としたが、これに
限らずどのような誘電体膜でも利用可能である。さら
に、以上の実施形態では図１７（ａ）に示した２層の薄
膜マイクロストリップ線路構造としたが、図１７（ｂ）
に示したような多層の薄膜マイクロストリップ線路構造
構造でも、本発明を適用することができる。

【００４６】

【発明の効果】以上説明したように、本発明によれば能
動素子の動作領域内に能動素子のオーミック電極を一方
の電極とする直流阻止用や高周波接地用のキャパシタを
能動素子と一体的に形成し、さらには能動素子の動作領
域直近に安定化抵抗を形成することにより、不要な付加
インダクタンスを低減させて、容易に小型で高性能な高
周波集積回路装置を提供することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係る高周波集積回路
装置の要部の平面図

【図２】図１のＡ−Ａ′線に沿う断面図

【図３】同実施形態に係る高周波集積回路装置である高
周波増幅器の等価回路図

【図４】同実施形態に係る高周波集積回路装置の製造工
程を説明するための断面図

【図５】同実施形態に係る高周波集積回路装置の製造工
程を説明するための断面図

【図６】同実施形態に係る高周波集積回路装置の製造工
程を説明するための断面図

【図７】同実施形態に係る高周波集積回路装置の製造工
程を説明するための断面図

【図８】同実施形態に係る高周波集積回路装置の製造工
程を説明するための断面図

【図９】同実施形態に係る高周波集積回路装置の製造工
程を説明するための断面図

【図１０】同実施形態に係る高周波集積回路装置の製造
工程を説明するための断面図

【図１１】本発明の第２の実施形態に係る高周波集積回
路装置の要部の上面図

【図１２】図１１のＡ−Ａ′線に沿う断面図

【図１３】同実施形態に係る高周波集積回路装置である
高周波増幅器の等価回路図

【図１４】本発明の第３の実施形態に係る高周波集積回
路装置の要部の上面図

【図１５】同実施形態に係る高周波集積回路装置である
高周波増幅器の等価回路図

【図１６】本発明の第５の実施形態に係る高周波集積回
路装置の要部の上面図

【図１７】薄膜マイクロストリップ線路構造を示す断面
図

【図１８】従来の高周波集積回路装置である薄膜マイク
ロストリップ線路構造を用いた高周波低雑音増幅器の要
部の上面図

【図１９】図１８の高周波低雑音増幅器の等価回路図

【図２０】従来の安定化回路を備えた高周波増幅器の等
価回路図

【図２１】高周波増幅器で望まれる回路トポロジーの例
を示す図

【符号の説明】

１０…半絶縁性半導体基板 １１…動作領域 １２…ＨＥＭＴ １３…ソース・オーミック電極 １４…ドレイン・オーミック電極 １５…ゲート電極 １６…ゲート引き出し電極 １８…接地導体層（第１層配線） １９…ドレイン引き出し電極（第１層配線） ２０…スタブ（第２層配線） ２２…ＭＩＭキャパシタ（直流阻止用キャパシタ） ２３…誘電体膜 ２４…キャパシタ上部電極（第１層配線） ２５…層間絶縁膜 ２６…伝送線路（第２層配線） ３０…半絶縁性半導体基板 ３１…動作領域 ３２…マルチフィンガーＨＥＭＴ ３３…ソース・オーミック電極 ３４…ドレイン・オーミック電極 ３５…ゲート電極 ３８…接地導体層（第１層配線） ３９…ドレイン引き出し電極（第１層配線） ４０…伝送線路（第１層配線） ４２…ＭＩＭキャパシタ（高周波接地用キャパシタ） ４３…誘電体膜 ４４…キャパシタ上部電極（第１層配線） ４５…層間絶縁膜 ４６…ソース接続配線（第２層配線） ４７…安定化抵抗 ４８…ゲート引き出し電極 ４９…安定化抵抗 ５０…ＭＩＭキャパシタ（高周波接地用キャパシタ） ５１〜５３…安定化回路 １０１…半絶縁性半導体基板 １０２…バッファ層 １０３…チャネル層 １０４…スペーサ層 １０５…電子供給層 １０６…ショットキーコンタクト層 １０７…オーミックコンタクト層 １０８…ＳｉＯ₂ 膜 １０９…ソース・オーミック電極 １１０…ドレイン・オーミック電極 １１１…ゲート電極 １１２…ＳｉＮ膜 １１３…コンタクトホール １１４…第１層配線 １１５…ポリイミド膜 １１６…フォトレジスト膜 １１７…第２層配線 １２２…キャパシタ領域

Claims (3)

【特許請求の範囲】
1. 【請求項１】同一の半導体基板上に能動素子と分布定数
   線路を形成して構成される高周波集積回路装置におい
   て、 前記能動素子の動作領域内のオーミック電極を一方の電
   極とするキャパシタを有することを特徴とする高周波集
   積回路装置。
2. 【請求項２】同一半導体基板上にゲート領域を挟んでソ
   ース領域とドレイン領域とが配置された電界効果トラン
   ジスタと分布定数線路を形成して構成される高周波集積
   回路装置において、 前記ソース領域およびドレイン領域に設けられたオーミ
   ック電極のうちの少なくとも一つのオーミック電極を一
   方の電極とするキャパシタを有することを特徴とする高
   周波集積回路装置。
3. 【請求項３】前記キャパシタに接続された抵抗をさらに
   有することを特徴とする請求項１または２に記載の高周
   波集積回路装置。