JPS63164276A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 し産業上の利用分野で 本発明は入出力共平面線路を備えた半導体装置に関する
。

［従来の技術］ 第５図（Ａ）は従来例の入出力マイクロストリップ線路
を備えたゲート接地の金属−半導体電界効果トランジス
タ（以下、ＭＥＳＦＥＴという。）回路の平面図であり
、第５図（１３）は第５図（Ａ）のＡ−Ａ”線について
の縦断面図である。

第５図（）＼）及び（１３）において、下表面全面に接
地導体ＩＯが形成された半導体基板ｉ上に、入出力マイ
クロストリップ線路２及び３か、半導体基板ｌの略中央
部に形成されたＭＥＳＦＥＴ／ｌを間にはさんで互いに
対向して形成される。また、人力マイクロストリップ線
路２がＭＥＳＦＥＴ４のソース電極５に接続され、一方
、ＭＥＳＦＥＴ４のドレイン電極７が出力マイクロスト
リップ線路３に接続され、さらに、ＭＥＳＦＥＴ４のゲ
ート”１ｉｏｎがゲート電極６の図上の下側の導体８並
びに、導体８の略中央部に形成されたバイアホール９の
導体９ａを介して、接地導体ＩＯに接続される。

以上のよ！）に＋ｆ４成されたゲート接地の〜ＩＥＳＦ
Ｅ　′ｒ回路は、人出力マイクロストリップ線路２及び
３を介してマイクロ波信号を入出力することかてごろと
と乙１こ、ＭＥＳＦＥＴ４のゲート電極５のゲート幅・
ｌを、凋整することによってソース電極５から見ｆ二人
カインピーダンスを出力マイクロストリップ線路２の特
性インピーダンスに整合さＵ“ることかできろという特
徴を有ずろ。

［発明が解決しようとする問題点］ しかしながら、上述の従来例のゲート接地の〜１Ｅ　Ｓ
　Ｆ　Ｅ　ｉ’回路におＬ１７、Ｍ　Ｅ　Ｓ　Ｆ　Ｅ　
’Ｉ’　４　ノグート電極６を直流的にかつ高周波的に
接地するためには、」ユ述のように、バイアホール９を
形成することが必要となり、その結果接地インダクタン
スか無視できなくなり、特に例えば１ＯＧＩＩｚ以−ト
の周波数帯において広帯域な周波数特性を得難くなると
いう問題点があっ１こ。

また、入出力線路がマイクロストリップ線路である場合
、ウェハー上において上記回路の３ＦＩｆ高周波特性を
測定するためには、測定用アース端子を基板表面に取り
出す手段を備える必要があり、製作が煩雑となるととも
に、正確な測定が困難となるという問題点があった。

本発明の目的は以上の問題点を解決し、ゲート接地又は
ベース接地のトランジスタ回路を備える半導体装置にお
いて、ウェハー上で該回路の各種高周波特性を測定する
ことが可能であって広帯域な周波数特性を何する゛Ｉ’
＝導体装置を提供することにある。

Ｕ問題点を解決するための手段］ 本発明は、半導体基板上に、ゲート電極又はベース電極
、ソース電極又はエミッタ電極、及びドレイン電極又は
コレクタ電極を並置したトランジスタと、上記半導体基
板上に形成され上記ゲート電極又はベース電極と接続さ
れる第１の導体と、上記第１の導体と共乎面関係で上記
半導体基板上に形成され上記ソース電極又はエミッタ電
極と接続される第２の導体を何する人力共平面線路と、
ト記第１の導体と」（￥−而面係で上記半導体基板上に
形成され」−記トレイン電極又：よコレクタ電極と接続
される第３の導体と、上記第１の導体をＹｆする出力ｊ
ｌ：　ｉｌｊ　ｉ＋’＋ｉ線路とを備えたことを特徴と
ずろ。

［作用］ 以」−のように構成することにより、上記トランジスタ
のゲート電極又はベース電極とソース電極又はエミッタ
電極がそれぞれ上記人力共平面線路に接続され、一方、
上記トランジスタのゲート電極又はベース電極とドレイ
ン電極又はコレクタ電極がそれぞれＪ二足出力共平面線
路に接続され、ゲート接地又はベース接地のトランジス
タ回路か＋１＋ｉ成される。

［実施例］ 第１の実施例 第１図（Ａ）は本発明の第１の実施例である人出カスロ
ット線路３１．３２を備えたゲート接地のＭ　Ｅ　Ｓ　
Ｆ　Ｅ’！’回路の平面図であり、第１図（ｎ）は第１
図（Ａ）の第３−　第３　’線についての縦断面図であ
る。第１図（Ａ）及び（■３）において、第５図（／”
Ａ）及び（１３）と同一・のらのについては同一の符号
を付している。

第１図（Ａ）及び（Ｌ’３）において、半絶縁性のＧａ
Ａｓ半導体半導体基板中央位置であってＭＥＳｒ；’Ｅ
’Ｉ’　４　ａｈ＜形成される位置の全面上に、半導体
基板１の」二表面から例えばＳｌ　等の不純物イオンを
注入して動作層２０を形成した後、さらに、該動作層領
域の中央部を除いて両側に高Ω度の不純物イオンを注入
してオーム接触用の層を形成する。

その後、動作層２０が形成された１１′−導体基板Ｉを
所定の高温状態で熱処理して、半導体基板ｌに注入され
た不純物イオンを活性化する。次いて、ＡＵにてなるン
ヨットキー障壁接触のゲート電極６が、上記動作層２０
の略中央位置に導体１１ａ及びｌｌｂと一体的に形成さ
れ、ここで、該ゲート電極６の平面形状は長手のゲート
幅Ｗとゲート長ｇの２辺をＡ’する長方形状であり、該
ゲート電極６のゲート幅Ｗの辺は入出カスロット線路３
１及び３２の長手方向と並行している。さらに、Ａｕと
上記高儂度の不純物層にてなるオーム接触のソース電極
５及びドレイン電極７が、上記ゲート電極５を間にはさ
んで、それぞれ上記ゲート電極６と所定の間隔たけ離れ
て、上記動作層２０上にそれぞれ導体１２及び１３と一
体的に形成される。

ここで、１−記ソース電極５及びドレイン電極７の各・
１と面形状は１−記ゲート電極６の略同−形状であって
、該電極５．７の長手方向の辺が上記ゲート電極６のゲ
ート幅豐方向の辺と平行している。

半導体」λ仮１内の動作層２０上に以上のように公知の
方法で形成されたドレイン電極７、ゲート電極６及びソ
ース電極５によって、Ｍ　Ｅ　Ｓ　Ｆ　Ｅ　ｉ’４ａを
構成している。なお、以下、第１図（Ａ＞のＭ　ＩＣＳ
　Ｆ　Ｅ　ｉ’　４　ａの左側をＭ　Ｅ　Ｓ　Ｆ　Ｅ　
１’　４　ａの入力側といい、また、ＭＩＳＦＥＴ４ａ
の右（則をＭ　ＩＬＳＦＥＴ４ａの出力側といい、以下
の第２図ないし第４図におけるＭ　Ｅ　Ｓ　Ｆ　ＥＴ　
４においてら同様と、１゛る。

さらに、ＡＵにてなる接地導体１１ａが、上記ＮＩＥ　
Ｓ　Ｆ　Ｉ（Ｔ　４　ａが形成された位置の第１図（Ａ
）の平面図左下側の上記半導体基板ｌ上に公知のｖｌ、
着方法によりゲート電極６及び接地導体１１ｔ＋と一体
的にかつ導体Ｉ２と共平面関係で形成される。

ここで、該接地導体１１ａの平面形状は略三角形状であ
って、該接地導体１１ａのゲート幅賽方向の一斜辺はＭ
ＩＳＦＥ’ｒ４ａの入力側で導体１２と所定の間隔ｇ、
たけ離れて形成され、また、該三角形状のＭ　Ｅ　Ｓ　
Ｐ　ＥＴ　４　ａ側の頂点において該接地導体１１ａ／
＋＜Ｍｒ＞５ＦＥＴ４ａのゲート電極６のゲート長ｇの
一辺と接続される。さらに、接地導体１１ａにおいて、
導体１３との浮遊容量を最小限にするため導体１３と可
能な限り離れるように、ゲート電極６と接続される部分
のグー８フの幅が最小とされ、かつ接地導体１１ａの信
号入力端側（第１図（Ａ）の半導体基板Ｉの左側）のゲ
ート長ｇ方向の幅が導体１２との間隔Ｉ２１よりも十分
に広くされている。また、Ａｕにてなる接地導体１１ｂ
が、上記ＭＥＳＦＥＴ４ａが形成された位置の第１図（
Ａ）の平面図の右上側の上記半導体基板Ｉ上に公知の蒸
着方法によりゲート電極６及び接地導体１１ａと一体的
にかつ導体１３と共平面関係で形成される。ここで、該
接地導体１１ｂの平面形状は略三角形状であって、接地
導体１１ｂのゲート幅Ｗ方向の一斜辺はＭＩＳＦＥＴ４
ａの出力側で導体１３と所定の間隔σ，たけ離れて形成
され、また、該三角形状のＭＩＳＦＥＴ４ａ側の頂点に
おイテ接地導体１１ｂがＭＩＳＦＥＴ４ａのゲート電極
６のゲート長ｇの他辺と接続される。さらに、接地導体
１１ｂにおいて、導体１２との浮遊界！Ｉｔを最小限に
するため導体１２と可能な限り離れるように、ゲート電
極６と接続される部分のゲート長ｇ方向の幅が最小とさ
れ、かつ、接地導体１１ｂの信号出力端側（第１図（Ａ
）の゛１６導木基板１の右側）のゲート長ｇ方向の幅が
導体１３との間隔Ｑ１より６４−分広くされている。

またさらに、Ａｕにてなる導体１２が、上記ＭＥ　Ｓ　
Ｆ　Ｉ”Ｃ　’Ｉ’　４　ａが形成された位置の第１図
（Ａ）の平面図の」二側汝び左上側の上記半導体基板１
上に公知の蒸着方法によるソース電極５と一体的にかつ
接地導体１１ａと共平面関係で形成される。ここで、該
導体１２の平面形状は、接地導体１１ｂとの浮遊界ｒ１
−１を最小限にするため接地導体１１ｂとＩＩＴ能な限
り離れるように導体１２の信号入力端側（第１図（Ａ）
の半導体基Ｉｆ２１の左側）のゲート長ｇ方向の広い幅
を有し、かつ接地導体１１ｂの近傍側のゲート長ｇ方向
の幅が最小となる形状であって、Ｍ　Ｅ　Ｓ　Ｔ；　Ｅ
　１’　４ａの入力端で接地導体１１ａと所定の間隔乙
だけ離れて形成され、該導体１２のゲート幅Ｗ方向の辺
の一部かＭＥＳＦＥＴ４ａのソース電極５のゲート幅Ｗ
方向の辺と接続されている。また、Ａｕにてなる導体１
３が１−記ＭＥＳＦ　Ｉ’：　′ｒ　４　ａが形成され
ｆこ位置の第１図（Ａ）の平面図のＦ側及び右下側の上
記゛１′導体Ｊ、％板１上に公知の？Ａｆｆｌ方法によ
りドレイン電極７と一体的にかつ接地導体１１ｂと共平
面関係で形成される。ここで、該導体１３の平面形状は
、接地導体１１ａとの浮遊容量を最小限にするため接地
導体１１ａと可能な限り離れるように導体１３の信号出
力端側（第１図（Ａ）の半導体基板１の右側）のゲート
艮ｇ方向の広い幅を有し、かつ接地導体１１ａの近傍側
のゲート長ｇ方向の幅が最小となる形状であって、ＭＥ
ＳＦＥＴ４ａの出力側で接地導体１１ｂと所定の間隔Ｉ
２１だけ離れて形成され、該導体１３のゲート幅Ｗ方向
の辺の−；第がＸＩ　Ｅ　Ｓ　Ｆ　１’、　Ｔ　１１　
ａのドレ（）電極７のゲート幅實方向の辺と接続されて
いる。

ここて、１−記導体１２と接地導体１１ａによって人カ
ス〔！ット線路３１を構成し、一方、上記導体１３と接
地導体１１ｂによって出力スロット線路３２を構成して
いる。なお、公知の通り、このス［Ｊット線路３！及び
３２の間隔Ｑ、を変化さＵｏるごとによ−・て６人出力
スロット線路の特性インピーダンスを変化させることが
でこる。以上の実施例において、人出カス口、Ｉト線路
３１Ｕび３２の各間隔Ｑ１が等しい場合について述べｆ
コが、人出カス【Ｉット線路の特性インピーダンスに応
じて上記間隔乙を＋ＪＩｌ！なるようにしてもよい。

以」−のよ・）に構成された入出カスロット線路３１及
び３２を打するドレイン接地の〜１１号Ｓ　Ｆ　Ｅ　ｉ
’回路において、例えばトランスジューサ等を介して人
力される信号が、人力スロット線路３１を介して該ＭＥ
ＳＦＥＴ４ａに入力され、増幅等の処理がなされた後、
出力スロット線路３２にＨｉ８力される。該ＭＥＳＦＥ
Ｔ回路において、入出力のスロット線路３１．３２とＭ
　Ｅ　Ｓ　Ｆ　Ｅ　Ｔ　４　ａが一体化されて形成され
ているので回路の小型化が可能となるとともに、従来例
のように接地のためにバイアホール９を形成する必要が
ないので接地インダクタンスを極めて小さくずろことが
でき、広帯域な周波数特性を得ることができる。また、
入出力線路として共平面線路であるスロット線路３１及
び３２を備えているので、その線路の構成導体が同一平
面」二にあり、従って、ウェハー上で該ＭＥＳ　Ｐ　Ｅ
　Ｔ回路の各種高周波特性を測定することがてさるとい
う利点がある。

第２の実施例 第２図（Ａ）は本発明の第２の実施例である入出力コプ
レナー線路３３及び３４を備えたゲート接地のＭＥＳＦ
ＥＴ回路の平面図であり、第２図（Ｂ）は第２図（Ａ）
のｃ−ｃ’線についての縦断面図である。第２図（Ａ）
及び（ＩＥ）において、第１図（Ａ）及び（ｒ３）と同
一のものについては同一の符号を付している。

第２図（Ａ）及び（ＩＥ）において、半絶縁性のＧａＡ
ｓ半導体半導体板ｌの略中央位置に、第１図（７＼）の
Ｍ　Ｅ　Ｓ　Ｆ　Ｅ　’ｌ’　４　ａと逆時計方向に９
０°だけ回転させた形状で、」二連と同様に公知の方法
でソース電極５、ゲート電極６皮びドレイン電極７を打
するＭ　ＩＥ　Ｓ　Ｆ　＋！：　ｉ’　４が形成される
。

さらに、Ａｕにてなる２個の接地導体１４ａ？＆び１４
ｂが、それぞれ上記ＭＥＳＦＥＴ４が形成された位置の
第２図（Ａ）の平面図の上側汝び下側全面の上記゛Ｉへ
導体Ｊ、Ｉ；、板ｌ上に公知の蒸若方法により、ゲート
電極６と一体的にかつ導体１５及び！６とノ（甲面関係
て形成される。該接地導体＋４ａ７及び１４ｂの平面形
状は、間隔ａ、に比較して十分に広（ｔ上記グート幅Ｗ
方向の幅を有する略長方形状であって、該接地導体１４
ａ及び１４ｔ＋の各中央側のゲート長ｇ方向の辺の中央
部分がそれぞれ、ゲート電極６のゲート長ｇの６辺と接
続される。

また、ＡＵにてなる導体１５が、Ｍ　Ｅ　Ｓ　Ｆ　Ｅ　
Ｔ１１の入力側で上記接地導体ｌ・ＩａＦｌび！・１ｂ
とそれぞ、Ｉｔ所定の間隔σ３だけ並れて、ソース電極
５と−本釣にかつ接地導体＋４ａ及び１４ｂと共平面関
係で公知の蒸着方法により上記半導体基板ｌ上に形成さ
れる。ここで、該導体Ｉ５の平面形状は、上記ゲート幅
Ｗ方向の所定の幅Ｑ、を有する長方形状であって、導体
１５のＭＥＳＦＥ’ｌ”４側の幅ｇ、の辺がＭ　ＥＳ　
ｒ’　Ｅ　Ｔ　４のソース電極５のゲート幅Ｗ方向の辺
の中央部分と接続される。この導体１５と接地導体１４
ａ、１４ｂによって、入力コプレナー線路３３を構成し
ている。

さらに、ＡＬＩにてなる導体１６が、ＭＥＳＦＥ］゛４
の出力側で上記接地導体１４ａ及び１４ｂとそれぞれ所
定の間隔１２３だけ離れて、ドレイン電極７と一体的に
かつ接地導体１４ａ及び１４ｂと共平面関係で公知の蒸
着方法により上記半導体基板１１に形成される。該導体
１６の平面形状は上記ゲート幅吉方向の所定の幅Ｑ、を
有する長方形状であって、該導体Ｉ６のＭＥＳＦＥＴ４
側の幅りの辺がＰＩ／ＩＥＳＦＥＴ４のドレイン電極７
のゲート幅Ｗ方向ｇの辺の中央部分と接続される。この
導体１６と接地導体！４ａ、Ｉ４ｂによって出力コプレ
ナー線路３４を構成している。

以、にの実宿例において、入出力コプレナー線路３３及
び３，１のｈ間隔Ｑ、及びＱ、が、それぞれ等しい場合
に９いて述べたが、入出力コプレナー線路の特性インピ
ーダンスに応じて上記各間隔Ｑ２及び０３を、それぞれ
異なるようにしてらよい。

以−］；のように構成された人出力コプレナー線路３３
及び３４を（了するゲート接地のＭ　Ｅ　Ｓ　Ｆ　Ｅ′
ｒ回路において、例えばトランスジューサ等を介して人
力される信号か、入力コプレナー線路３３を介して該Ｍ
　Ｅ　Ｓ　Ｆ　Ｅ　Ｔ　４に入力され、増幅等の処理が
なされた後、出力コプレナー線路３４に出力される。該
Ｍｒ＞　Ｓ　Ｆ　Ｅ　’Ｔ回路は、上述の第１の実施例
と同様の効果を有する。

第３の実施例 第３図は本発明の第３の実施例である入力コプレナー線
路３３及び出力スロット線路３２を備えたゲート接地の
ＭＥＳＦＥＴ回路の平面図である。

第３図のＣ−Ｃ’線についての縦断面図は第２図（Ｂ）
と同様であるが、第２図（Ｂ）上の符号１６は第３図に
おいて１７となる。第３図において、上述の図面と同一
のらのについては同一の符号を付している。

第３図において、半絶縁性のＧａＡｓ半導体半導体基板
中央位置に上述の第２の実施例と同様に公知の方法でＭ
ＥＳＦＥＴ４が形成される。

さらに、Ａｕにてなる接地導体１４ａが上記ＭＥＳ　Ｉ
）　Ｅ　１’　４が形成された位置の第３図の平面図の
下側全面の上記半導体基板！上に公知の蒸着方法により
ゲート電極６及び接地導体１４ｂと一体的にかつ接地導
体１４ｂ及び導体１５．１７と共平面関係で形成される
。ここで、該接地導体１４ａの平面形状はゲート幅Ｗ方
向の幅が間隔１２１及びＱ、に比較して十分に広い略長
方形状であり、該接地導体＋４ａの中央側のゲート長ｇ
方向の辺の中央部分がゲート電極６のゲート長ｇの一辺
と接続される。

また、接地導体１４ａは、Ｍ　Ｅ　Ｓ　Ｆ　Ｅ　Ｔ　４
の入力端で導体１５と所定の間隔Ｑ、だけ離れて形成さ
れ、〜方、Ｍ　Ｅ　Ｓ　Ｆ　Ｅ　Ｔ　４の出力側で導体
１７と所定の間隔Ｑ、たけ離れて形成される。また、Ａ
ｕにてなる接地導体１４ｂが上記ＭＥＳＦＥＴ４が形成
された位置の第３図の平面図の左上側の上記゛１−導体
Ｊ、％板１」二に公知の蒸着方法によりゲート電極６と
一体的にかつ接地導体１４ａ及び導体１５と」（乎面関
係で形成される。ここで、該接地導体＋４ｂの平面形状
は、ゲート艮ｇ方向の幅が間隔σ１およびＱ、に比較し
て十分に広い略長方形状であり、該接地導体１４ｂの中
央側の頂点部分がゲート電極６のゲート１＋ｇ方向の他
辺と接続される。、さらに、接地導体＋４ｂは、ＭＥＳ
ＦＥＴ４の入力側で導体１５と所定の間隔ａ、だけ離れ
て形成され、−・方、接地導体＋４ｂにおいて、導体１
７との浮遊容量を最小限にずろため導体１７と可能な限
り離れろように、導体１７側のゲート艮ｇ方向の幅が最
小とされる。

また、Ａｕにてなる導体■５が、Ｍ　Ｅ　Ｓ　Ｆ　Ｅ　
’Ｉ”・１の入力端で上記接地導体１４ａ及び１４ｂと
それぞれ所定の間隔Ｑ、だけ離れて、該ソース電極５と
一体的にかつ接地導体１４ａ及び！・１ｂと」（平面関
係で公知の蒸着方法により上記゛１′、導体基板！上に
形成される。該導体１５の嘔面形状は、ゲート幅實方向
の所定の幅Ｑ２を有する長方形状であって、該導体１５
のＭＥＳＦＥＴ４側の幅Ｑ、の辺が、ＭＥＳ　Ｆ　Ｅ　
Ｔ　４のソース電極５のゲート幅Ｗ方向の辺の中央部分
と接続される。この導体１５と接地導体１４ａ、１４ｂ
によって、人力コプレナー線路３３を構成している。

またさらに、Ａｕにてなる導体１７が、ＭＥＳＦ　ＩＥ
　ｉ’　４の出力側で接地導体Ｌ　４　ａと所定の間隔
Ｑ１だけ離れ、ドレイン電極７と一体的にかつ接地導体
１４ａと共平面関係で公知の蒸着方法により上記半導体
基板１に形成される。ここで、該導体！７の平面形状は
、上記接地導体＋４ｂとの浮遊容１を最小限にするため
接地導体＋４ｂと可能な限り離れるようにドレイン電極
７と接続される部分のゲート幅Ｗ方向の幅がゲート幅Ｗ
となって最小となり、かつ導体１７の信号出力端側（第
３図の半導体基板Ｉの右側）のゲート幅Ｗ方向の幅か接
地導体１４ａとの間隔ｇ、よりら十分に広い略台ＩＦニ
形状゛ζＪうり、該導体１７のＭ　Ｅ　Ｓ　Ｆ　Ｅ　Ｔ
　４　（＋１１１のケート幅Ｗ方向の辺がＭＥＳＦＩε
′ｒ４のドレイン電極７のゲート幅Ｗの一辺と接続され
る。この４体１７と接地導体１＝１ａによって出力スロ
ット線路３２を構成している。

以［、のように構成された人力コプレナー線路３３及び
出カス【ノット線路３２をｆｉ”ｌ’るゲート接地のＭ
ＥＳ　Ｆ　Ｔ：　１’回路は、上述の第１と第２の実施
例と同様の効果を（ｒ４゛るとともに、コプレナー線路
３３からス［Ｊット線路３２への線路変換回路として用
いろことができるという利点がある。

第４の実施例 第４図は、本発明の第４の実施例である人力スロット線
路３１及び出力コプレナー線路３４を備えたゲート接地
のＭＥＳＦＥ’ｌ”回路の平面図である。第４図のｃ−
ｃ’線についての縦断面図は第２図（Ｉ３）と同様であ
るが、第２図（Ｂ）上の符号１５は第４図において１８
となる。第４図において、上述の図面と同一のらのにつ
いては、同一の符号を付している。

第４図において、半絶縁性のＧａＡｓ半導体半導体基板
中央位置に上述の第２の実施例と同様に公知の方法でＭ
ＥＳＦＥＴ４が形成される。

さらに、Ａｕにてなる接地導体１４ａが、上記ＭＥ　Ｓ
　Ｆ　Ｅ１’　４が形成された位置の第４図の平面図の
左下側の上記半導体基板ｌ上に公知の蒸着方法によりゲ
ート電極６と一体的にかつ接地導体１４ｂ及び導体１６
と共平面関係で形成される。ここで、該接地導体１４ａ
の平面形状は、間隔１２１及びＱ、に比較して十分に広
いゲート長ｇ方向の幅を有する略長方形状であって、導
体１８との浮遊４爪が最小限とするため導体！８と可能
な限り離れろように導体１８の近傍側でゲート幅吉方向
の幅が最小となっている。さらに、該接地導体１４ａの
中央側の頂点部分がゲート電極６のゲート長ｇの一辺と
接続され、接地導体１４ａは、Ｍ　Ｅ　Ｓ　ｒ”　ＥＴ
４の出力側で導体１６と所定の間隔Ｉ２３だけ離れて形
成される。また、Ａｌ１にてなる接地導体＋４ｂが、上
記ＭＰＳＦＥＴ４が形成された位置の第４図の上側全面
の上記半導体基板１上に公知の蒸着方法によりゲート電
極６と一体的にかつ導体１６゜１８及び接地導体＋４ａ
と共平面関係で形成される。該接地導体＋４ｂの平面形
状は、ゲート幅Ｗ方向の幅が間隔ｅ１及びＱ、に比較し
て十分に広い略長方形状であって、該接地導体１４ｂは
、ＭＦ、ＳＦ　Ｅ　ｉ’　４の入力端側で導体１８と所
定の間隔Ｃ１だ：１離れ、一方、Ｍ　Ｅ　Ｓ　Ｆ　Ｅ　
Ｔ　４の出力端側で導体１６と所定の間隔ｇ３だけ離れ
ている。また、該接地導体＋、ｉｂの中央側のゲート長
ｇ方向の辺の中央部分かゲート電極６のゲート長ｇ方向
の他辺と接続される。上たさらに、Ａｕにてなる導体１
８が、Ｍ　Ｅ　Ｓ　Ｆ　Ｅ’Ｉ’　４の入力側で接地導
体１・１ｂと所定の間隔ρ１だけ離れ、ソース電極５と
一体的にかつ接地導体＋４ｂと共平面関係で公知の蒸着
方法により」ユ記半導体基板ＬＬに形成される。ここで
、該導体１８のＭ　ＥＳ　Ｆ　Ｅ　１’・１側のゲート
幅Ｗ方向の辺が、ＭＥＳＦＥＴ４のソース電極５のゲー
ト幅Ｗ方向の一辺と接続され、該導体１８の９４面形状
においては、上記接地導体１４ａとの１７遊容ｒ、ｌを
最小限に４−るため接地導体１・１ａと可能な限り離れ
るように、ソース電極５と接続される部分のゲート幅Ｗ
方向の幅かゲート幅Ｗとなり最小とされ、かつ導体１８
の信号入力端側（第４図の半導体基板１の左側）のゲー
ト幅冑方向の幅が接地導体１４ｂとの間隔ｇ、よりも十
分に広くされる。

この導体１８と接地導体＋４６によって人力スロット線
路３１を構成している。

また、Ａｖにてなる導体１６がＭ　Ｅ　Ｓ　Ｆ　ＥＴ　
、１の出力側で上記接地導体１４ａ及び＋４ｂとそれぞ
れ所定の間隔らだけ離４１で、該ドレイン電極７と一体
的にかつ接地導体１４ａ及び＋４ｂとノ（平面関係で公
知の蒸む方法により上記半導体Ｊ、（板ｌ上に形成され
る。ここで、該導体１６の平面形状は、ゲート幅Ｗ方向
の所定の幅ａ、を有する長方形状であって、該導体１６
の〜Ｉ　Ｅ　Ｓ　ＦＥ　Ｔ　４側のゲート幅賓方向の辺
がＭ　Ｅ　Ｓ　Ｆ　Ｅ’ｌ’　１１のドレイン電極７の
ゲート幅Ｗ方向の一辺の中央ｉｍ？分と接続される。

この導体Ｉ６と接地導体１４ａ＆び１４ｂによって出力
コプレナー線路３４を構成している。

以」二のように構成された入力スロット線路３１）ｌぴ
出力コプレナー線路３４をｆ了ずろゲート接地のＭ　Ｉ
＞　Ｓ　ｒ”　Ｖ：　’Ｉ”回路は、上述の第３の実施
例と同様の効果を白゛４−る。

他のでＲ極側 以１ユの実施例において、人出力線路を接続する能動素
（として〜ＩＥＳＦＥ’ｌ”を用いているか、これに限
ら」゛、その他の種類のＦＥＴ並びにベース電ト′４；
、コレクタ電極及びエミッタ電極をＣｆするバイポーラ
トランジスタ等の能動素子を用いてらよい。まｆこ、人
出力線路としてスロット線路又はコプレナー線路を用い
ているが、これに限らず、その他の」（平面線路を用い
てもよい。

［発明の効果］ 以上詳述したように本発明によれば、半導体基板−１−
に形成されたトランジスタと、上記トランジスタのゲー
ト電極又はベース電極と接続される第１の導体と上記第
１の導体と共平面関係でト記トランジスタのソース電極
又はエミッタ電極と接続される第２の導体を有する人力
共平面線路と、上記第１の導体と共平面関係で上記トラ
ンジスタのトレイン電極又はコレクタ電極と接続される
第３の導体と上記第１の導体を有する出力共平面線路と
を備えたので、入出力共平面線路を備えたゲート接地又
はベース接地のトランジスタ回路を構成することができ
るとともに、該回路を従来例に比較し小型化することが
できるう また、従来例のようにバイアホールを形成する必要がな
いので広帯域な周波数特性を得ることができるとともに
、つ５バー上で」ユ記トランジスタ回路の各種高周波特
性を測定ずろことかできるという利点がある。

【図面の簡単な説明】

第１図（Ａ）は本発明の第１の実施例である人出カスロ
ット線路を備えたゲート接地のＭＥＳＦＥＴ回路の平面
図、 第１図（Ｂ）は第１図（Ａ）のＢ−Ｉ３’線についての
縦断面図、 第２図（Δ）は本発明の第２の実施例である入出力コプ
レナー線路を備えたゲート接地の〜ＩＥＳＦＦ〕１゛回
路の〒面図、 第２図（Ｉ旬は第２図（Ａ）のｃ−ｃ’線についての縦
断面図、 第３図は本発明の第３の実施例である人力コプレナー線
路と出力スロット線路を備えたゲート接地のＭ　［−：
　Ｓ　Ｆｌ＞　’ｌ”回路の平面図、第・１図は本発明
の第４の実施例である人出スロット線路と出力コプレナ
ー線路を備えたゲート接地ｏ）ＭＥ　ＳＦ’　Ｉ　１”
回路の平面図、第５図（Ａ）は従来例の入出力マイクロ
ス下リップ線路を備えたゲート接地のＭ　Ｅ　Ｓ　Ｆ　
Ｅ　１’回路の・１４面図、 竿５図（１３）は第５図（Ａ）のＡ　−Ａ　’線につい
ての縦断面図である。 １・パ１１導体Ｊ、（板、 ＝１　、４　ａ・・・金１７．４−半導体電界効果トラ
ンジスタ、（ＭＥＳＦじ１゛）、 ５・・・ソース電極、 ６・・・ゲート電極、 ７・・・ドレイン電極、 １１ａ、ｌ　ｌｂ、１４Ｘ１．＋４ｂ・・接地導体、１
２．１３，１５，１６．１７．１８・・・導体、３１．
３２・・・スロット線路、 ３３．３４・・・コプレナー線路。 特許出願人　株式会社エイ・ティ・アール光電波通信研
究所 代　理　人　弁理士　青白　葆　はが２名第５図（Ａ） ソＱ ｔｓ５図（８） 手続補正書（自発） 昭和　６１年手持願第　３１４１９４　　号２、発明の
名称 半導体装置 ３　補正をする者 事件との関係　特許出願人 住所　京都府徊楽乙精華町大字乾谷小字三平谷５舌ｊ１
名作　杓式会辻エイ・ティ・アール光電及通信チ究所代
表者　古　濱　洋　治 ４、代理人 住所　〒５４０　大阪府大阪市東区域見２丁目１番６１
号ツイ′／２１　ＭＩＤタワＨ内　電話（０６）９４９
−１２６１氏名　弁理士（６２１４）青　山　　葆（ほ
か　２名）：２　５、　補正命令の日付　　：　自　発
　　　　　　　　　　　゛；−１−一−−

Claims (7)

【特許請求の範囲】
1. （１）半導体基板上に、ゲート電極又はベース電極、ソ
   ース電極又はエミッタ電極、及びドレイン電極又はコレ
   クタ電極を並置したトランジスタと、上記半導体基板上
   に形成され上記ゲート電極又はベース電極と接続される
   第１の導体と、上記第１の導体と共平面関係で上記半導
   体基板上に形成され上記ソース電極又はエミッタ電極と
   接続される第２の導体を有する入力共平面線路と、 上記第１の導体と共平面関係で上記半導体基板上に形成
   され上記ドレイン電極又はコレクタ電極と接続される第
   ３の導体と、上記第１の導体を有する出力共平面線路と
   を備えたことを特徴とする半導体装置。
2. （２）上記トランジスタが電界効果トランジスタである
   ことを特徴とする特許請求の範囲第１項記載の半導体装
   置。
3. （３）上記トランジスタがバイポーラトランジスタであ
   ることを特徴とする特許請求の範囲第１項記載の半導体
   装置。
4. （４）上記入力共平面線路及び上記出力共平面線路がス
   ロット線路であることを特徴とする特許請求の範囲第１
   項記載の半導体装置。
5. （５）上記入力共平面線路及び上記出力共平面線路がコ
   プレナー線路であることを特徴とする特許請求の範囲第
   １項記載の半導体装置。
6. （６）上記入力共平面線路がコプレナー線路であり、上
   記出力共平面線路がスロット線路であることを特徴とす
   る特許請求の範囲第１項記載の半導体装置。
7. （７）上記入力共平面線路がスロット線路であり、上記
   出力共平面線路がコプレナー線路であることを特徴とす
   る特許請求の範囲第１項記載の半導体装置。