FR2836596A1 - Dispositif de transistor a effet de champ - Google Patents
Dispositif de transistor a effet de champ Download PDFInfo
- Publication number
- FR2836596A1 FR2836596A1 FR0302329A FR0302329A FR2836596A1 FR 2836596 A1 FR2836596 A1 FR 2836596A1 FR 0302329 A FR0302329 A FR 0302329A FR 0302329 A FR0302329 A FR 0302329A FR 2836596 A1 FR2836596 A1 FR 2836596A1
- Authority
- FR
- France
- Prior art keywords
- electrode
- field effect
- connection line
- effect transistor
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims description 102
- 239000000758 substrate Substances 0.000 claims abstract description 107
- 239000004065 semiconductor Substances 0.000 claims description 54
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 238000005859 coupling reaction Methods 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 5
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000010897 surface acoustic wave method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
Abstract
Un dispositif de transistor à effet de champ (1) inclut une zone active sur un substrat semiconducteur (2) et des électrodes de grille (4), de source (5) et de drain (6) disposées pour définir une partie de FET (8). Des électrodes définissant une ligne pour une connexion sur la grille (10), une ligne pour une connexion sur la source (11) et une ligne pour une connexion sur le drain (12) sont disposées sur le substrat semiconducteur. Les électrodes définissent une ligne de fente (14, 15) sur le côté d'entrée pour appliquer un signal sur la partie de FET et une ligne de fente (15, 14) sur le côté de sortie depuis laquelle un signal de la partie de FET est émis en sortie. L'électrode de grille présente une forme qui s'étend suivant une direction approximativement perpendiculalre à la direction de conduction du signal au travers de la ligne de fente sur le côté d'entrée.
Description
<Desc/Clms Page number 1>
ARRIÈRE-PLAN DE L'INVENTION 1. Domaine de l'invention
La présente invention concerne des dispositifs de transistor à effet de champ ou FET qui sont incorporés dans par exemple des circuits d'amplificateur, des circuits d'oscillation ainsi que d'autres appareils électroniques.
La présente invention concerne des dispositifs de transistor à effet de champ ou FET qui sont incorporés dans par exemple des circuits d'amplificateur, des circuits d'oscillation ainsi que d'autres appareils électroniques.
2. Description de l'art antérieur
La figure 8A est une vue en plan schématique qui représente un exemple d'un dispositif de transistor à effet de champ ou dispositif de FET. La figure 8B est une vue en coupe schématique prise selon la ligne A-A du dispositif de FET de la figure 8A comme décrit dans la publication de demande du brevet non examiné du Japon numéro 63- 164504. Un dispositif de FET 30 des figures 8A et 8B comporte un substrat semiconducteur 31 réalisé en GaAs etc..., et des ions d'impureté tels que du Si+ sont implantés à l'intérieur de la partie centrale du substrat semiconducteur 31 de manière à former une couche active 32. Une électrode de grille 33 est formée sur la surface de la couche active 32 et par ailleurs, une électrode de source 34 et une électrode de drain 35 sont formées de manière à prendre en sandwich l'électrode de grille 33, un espace étant défini entre. La couche active 32, l'électrode de grille 33, l'électrode de source 34 et l'électrode de drain 35 définissent une partie de FET.
La figure 8A est une vue en plan schématique qui représente un exemple d'un dispositif de transistor à effet de champ ou dispositif de FET. La figure 8B est une vue en coupe schématique prise selon la ligne A-A du dispositif de FET de la figure 8A comme décrit dans la publication de demande du brevet non examiné du Japon numéro 63- 164504. Un dispositif de FET 30 des figures 8A et 8B comporte un substrat semiconducteur 31 réalisé en GaAs etc..., et des ions d'impureté tels que du Si+ sont implantés à l'intérieur de la partie centrale du substrat semiconducteur 31 de manière à former une couche active 32. Une électrode de grille 33 est formée sur la surface de la couche active 32 et par ailleurs, une électrode de source 34 et une électrode de drain 35 sont formées de manière à prendre en sandwich l'électrode de grille 33, un espace étant défini entre. La couche active 32, l'électrode de grille 33, l'électrode de source 34 et l'électrode de drain 35 définissent une partie de FET.
Sur la surface du substrat semiconducteur 31, une électrode 36 qui est utilisée pour une ligne afin de réaliser une connexion sur la grille, comme connecté à l'électrode de grille 33, est formée au niveau de la partie gauche supérieure de la figure 8A. Une électrode 37 qui est utilisée pour une ligne afin de réaliser une connexion sur la source, comme connecté à l'électrode de source 34, est formée au niveau de la partie droite supérieure de la figure 8A. En outre, une électrode 38 qui est utilisée pour une ligne afin de réaliser une connexion sur le drain, comme connecté à l'électrode de drain 35, est formée au niveau de la demi-partie inférieure de la figure 8A.
L'électrode de ligne de connexion de grille 36, l'électrode de ligne de connexion de source 37 et l'électrode de ligne de connexion
<Desc/Clms Page number 2>
de drain 38 définissent une ligne de signal qui est connectée à la partie de FET. C'est-à-dire que l'électrode de ligne de connexion de drain 38 est reliée à la masse. L'électrode de ligne de connexion de drain 38 comporte une partie 38a qui fait face à l'électrode de ligne de connexion de grille 36, un espace étant défini entre, et une partie 38b qui face à l'électrode de ligne de connexion de source 37, un espace étant défini entre. Une paire d'électrodes 40 constituée par une partie d'électrode 38a et par une électrode de ligne de connexion de grille 36 et une paire d'électrodes 41 constituée par une partie d'électrode 38b et par une électrode de ligne de connexion de source 37 fonctionnent chacune en tant que lignes de fente. La paire d'électrodes 40 définit une ligne d'entrée de FET et la paire d'électrodes 41 définit une ligne de sortie de FET.
Dans ce dispositif de FET 30, par exemple, lorsqu'un signal est entré sur l'électrode de grille 33 via la ligne d'entrée de FET 40, le signal qui est amplifié par la couche active 32 est émis en sortie de façon externe par l'intermédiaire de la ligne de sortie de FET 41.
Selon la configuration du dispositif de FET 30, l'électrode de grille 33 présente une configuration qui s'étend suivant la direction de conduction du signal. Pour cette raison, une différence de phase se produit entre le signal au niveau de la partie d'extrémité de base de l'électrode de grille 33 et le signal au niveau de la partie d'extrémité avant de l'électrode de grille 33, et lorsqu'un signal haute fréquence circule, la différence de phase ne peut pas être ignorée. Par exemple, lorsque la différence de phase entre le signal au niveau de la partie d'extrémité de base de l'électrode de grille 33 et le signal au niveau de sa partie d'extrémité avant est comprise entre approximativement #/4 et #/2, le signal qui est amplifié sur la base du signal au niveau de la partie d'extrémité de base de l'électrode de grille 33 et le signal qui est amplifié sur la base du signal au niveau de la partie d'extrémité avant deviennent déphasés l'un par rapport à l'autre de 180 . En tant que résultat, des parties des signaux comme amplifié par la partie de FET s'annulent, ce qui présente un problème consistant en ce que le gain (l'efficience ou l'efficacité d'amplification de puissance) de la partie de
<Desc/Clms Page number 3>
FET est diminué.
RÉSUMÉ DE L'INVENTION
Afin de surmonter les problèmes qui ont été décrits ci-avant, des modes de réalisation préférés de la présente invention proposent un dispositif de transistor à effet de champ qui permet d'augmenter le gain sans souffrir des inconvénients et problèmes qui ont été décrits ciavant.
Afin de surmonter les problèmes qui ont été décrits ci-avant, des modes de réalisation préférés de la présente invention proposent un dispositif de transistor à effet de champ qui permet d'augmenter le gain sans souffrir des inconvénients et problèmes qui ont été décrits ciavant.
Selon un mode de réalisation préféré de la présente invention, un dispositif de transistor à effet de champ inclut une partie de transistor à effet de champ incluant une électrode de grille, une électrode de source et une électrode de drain, l'électrode de grille étant disposée sur la surface d'une zone active qui est prévue sur le substrat semiconducteur et l'électrode de source et l'électrode de drain étant agencées de manière à prendre en sandwich l'électrode de grille, un espace étant défini entre ; une électrode de ligne de connexion de grille qui définit une ligne pour une connexion sur l'électrode de grille ; une électrode de ligne de connexion de source qui définit une ligne pour une connexion sur l'électrode de source, l'électrode de ligne de connexion de grille et l'électrode de ligne de connexion de source étant agencées de telle sorte que des parties respectives de celles-ci se fassent face les unes les autres, un espace défini les séparant ; et une électrode qui définit une ligne pour une connexion sur l'électrode de drain étant agencée de telle sorte qu'une partie de celle-ci fasse face à l'électrode de ligne de connexion de grille, un espace étant prévu entre, et l'électrode de ligne de connexion de grille, l'électrode de ligne de connexion de source et l'électrode de ligne de connexion de drain étant agencées sur la surface du substrat semiconducteur qui est coplanaire par rapport à la surface sur laquelle l'électrode de grille, l'électrode de source et l'électrode de drain sont prévues ; dans lequel une partie prise parmi la partie de paire d'électrodes au niveau de laquelle l'électrode de ligne de connexion de grille fait face à l'électrode de ligne de connexion de source et la partie de paire d'électrodes au niveau de laquelle l'électrode de ligne de connexion de grille fait face à l'électrode de ligne de connexion de drain définit une ligne de fente sur
<Desc/Clms Page number 4>
le côté d'entrée pour entrer un signal sur la partie de transistor à effet de champ et l'autre partie prise parmi la partie de paire d'électrodes au niveau de laquelle l'électrode de ligne de connexion de grille fait face à l'électrode de ligne de connexion de source et la partie de paire d'électrodes au niveau de laquelle l'électrode de ligne de connexion de grille fait face à l'électrode de ligne de connexion de drain définit une ligne de fente sur le côté de sortie depuis laquelle un signal est émis en sortie depuis la partie de transistor à effet de champ ; et dans lequel l'électrode de grille présente une forme qui s'étend suivant une direction qui est sensiblement perpendiculaire à la direction de conduction du signal qui circule au travers de la ligne de fente sur le côté d'entrée ou suivant une direction qui est inclinée par rapport à la direction de conduction du signal qui circule au travers de la ligne de fente sur le côté d'entrée.
L'électrode de ligne de connexion de source et l'électrode de ligne de connexion de drain peuvent être agencées de manière à être adjacentes l'une à l'autre, un espace étant prévu entre, et une partie de découpe peut être formée dans au moins une partie prise parmi la partie d'électrode sur le côté d'électrode de ligne de connexion de drain dans l'électrode de ligne de connexion de source et la partie d'électrode sur le côté d'électrode de ligne de connexion de source dans l'électrode de ligne de connexion de drain. En tant que résultat, l'espace entre l'électrode de ligne de connexion de source et l'électrode de ligne de connexion de drain est augmenté.
La ligne de fente sur le côté d'entrée et la ligne de fente sur le côté de sortie peuvent être agencées suivant approximativement la même ligne droite ou rectiligne de telle sorte que la partie de transistor à effet de champ soit disposée entre.
Une pluralité de jeux qui sont constitués par l'électrode de grille, par l'électrode de source et par l'électrode de drain peuvent être disposés sur la même surface du substrat semiconducteur, le dispositif de transistor à effet de champ peut inclure une pluralité de parties de transistor à effet de champ, et une ligne de fente sur le côté d'entrée et une ligne de fente sur le côté de sortie correspondant à chacune de la
<Desc/Clms Page number 5>
pluralité de parties de transistor à effet de champ peuvent être disposées sur le substrat semiconducteur.
Des parties de transistor selon un nombre pair de parties de transistor à effet de champ peuvent être agencées tandis qu'un espace est prévu entre sur le substrat semiconducteur, et le motif d'électrodes complet qui est constitué par une pluralité de jeux qui sont constitués par l'électrode de grille, par l'électrode de source et par l'électrode de drain, par l'électrode de ligne de connexion de grille, par l'électrode de ligne de connexion de source et par l'électrode de ligne de connexion de drain, qui sont disposées sur la surface du substrat semiconducteur, présente une forme de motif qui est d'une symétrie approximativement linéaire par rapport à une ligne centrale du motif d'électrodes complet, laquelle ligne est sensiblement perpendiculaire à une direction suivant laquelle les parties de transistor à effet de champ sont agencées.
Selon divers modes de réalisation préférés de la présente invention, puisque l'électrode de grille qui est un constituant de la partie de transistor à effet de champ présente de préférence une forme qui s'étend suivant une direction perpendiculaire à la direction de conduction du signal qui circule au travers de la ligne de fente sur le côté d'entrée ou suivant une direction qui est inclinée par rapport à la direction de conduction du signal qui circule au travers de la ligne de fente sur le côté d'entrée, il est possible d'éliminer la différence de phase du signal à l'intérieur de l'électrode de grille ou il est possible de minimiser la différence de phase. En tant que résultat, il est possible d'empêcher une diminution du gain résultant de la différence de phase du signal à l'intérieur de l'électrode de grille. En tant que résultat, un dispositif de transistor à effet de champ permettant d'amplifier le signal avec efficacité peut être proposé.
Sur le substrat semiconducteur qui est un constituant du dispositif de transistor à effet de champ, puisqu'une ligne de fente sur le côté d'entrée pour entrer un signal sur la partie de transistor à effet de champ est prévue, par exemple, il est possible que le dispositif de transistor à effet de champ reçoive le signal en provenance de la ligne
<Desc/Clms Page number 6>
de fente du substrat de circuit sur lequel ce dispositif est monté via la ligne de fente sur le côté d'entrée. Par conséquent, il est possible de réduire une perte de connexion de signal au niveau de la partie au niveau de laquelle le dispositif de transistor à effet de champ et le substrat de circuit sont connectés l'un à l'autre. Qui plus est, sur le substrat semiconducteur du dispositif de transistor à effet de champ, puisqu'une ligne de fente sur le côté de sortie pour émettre en sortie un signal de la partie de transistor à effet de champ est prévue, par exemple, il est possible que le dispositif de transistor à effet de champ émette en sortie un signal de sortie depuis la ligne de fente sur le côté de sortie de ce dispositif jusqu'à la ligne de fente du substrat de circuit sur lequel ce dispositif est monté dans un état dans lequel une perte de connexion est réduite. De la manière qui a été décrite ci-avant, en tant que résultat de la formation d'une ligne de fente sur le côté d'entrée et d'une ligne de fente sur le côté de sortie sur le substrat semiconducteur du dispositif de transistor à effet de champ, une perte de connexion de signal est réduite de manière significative et par conséquent, le gain du dispositif de transistor à effet de champ est davantage augmenté.
Selon des modes de réalisation préférés de la présente invention, pour le dispositif de transistor à effet de champ et le substrat de circuit, puisque Jes lignes de fente peuvent être connectées par bossement ensemble de manière à permettre la conduction du signal, une variation de la valeur d'impédance au niveau de la partie au niveau de laquelle le dispositif de transistor à effet de champ et le substrat de circuit sont connectés sur la voie de conduction de signal peut être minimisée. En tant que résultat, il est possible d'atténuer, voire de supprimer, la génération d'ondes non souhaitées résultant d'une variation de la valeur d'impédance.
Qui plus est, puisque l'électrode de ligne de connexion de grille définit la ligne de fente sur le côté d'entrée et également la ligne de fente sur le côté de sortie, le dispositif de transistor à effet de champ de modes de réalisation préférés de la présente invention peut être utilisé dans des circuits pour lesquels une mise à la masse de grille est
<Desc/Clms Page number 7>
requise.
En outre, selon un mode de réalisation préféré du dispositif de transistor à effet de champ qui est configuré de telle sorte que l'électrode de ligne de connexion de source et l'électrode de ligne de connexion de drain sont agencées de façon à être adjacentes l'une à l'autre, un espace étant prévu entre, en formant une partie de découpe dans au moins une partie prise parmi la partie d'électrode sur le côté d'électrode de ligne de connexion de drain dans l'électrode de ligne de connexion de source et la partie d'électrode sur le côté d'électrode de ligne de connexion de source dans l'électrode de ligne de connexion de drain de manière à augmenter l'espace entre l'électrode de ligne de connexion de source et l'électrode de ligne de connexion de drain, l'isolation entre l'électrode de ligne de connexion de source et l'électrode de ligne de connexion de drain peut être assurée. En tant que résultat, il est possible d'empêcher un couplage non souhaité entre l'électrode de ligne de connexion de source et l'électrode de ligne de connexion de drain, ce qui rend possible d'empêcher des problèmes résultant du couplage non souhaité, c'est-à-dire des problèmes tels qu'un courant électrique qui passe entre l'électrode de ligne de connexion de source et l'électrode de ligne de connexion de drain et tel qu'un signal qui n'est pas appliqué sur la partie de transistor à effet de champ.
Qui plus est , selon un mode de réalisation préféré du dispositif de transistor à effet de champ qui est configuré de telle sorte que la ligne de fente sur le côté d'entrée et la ligne de fente sur le côté de sortie sont agencées suivant approximativement la même ligne droite ou rectiligne, la partie où la partie de transistor a effet de champ est disposée étant située entre, une perte de conduction de signal peut être minimisée et par conséquent, le gain du dispositif de transistor à effet de champ peut être aisément davantage augmenté.
Selon un mode de réalisation préféré du dispositif de transistor à effet de champ qui comporte une pluralité de parties de transistor à effet de champ qui sont configurées de telle sorte qu'une pluralité de jeux qui sont constitués par les électrodes de grille, les électrodes de
<Desc/Clms Page number 8>
source et les électrodes de drain soient disposés sur la même surface du substrat semiconducteur, au niveau d'étapes de fabrication, les jeux de la pluralité de jeux qui sont constitués par l'électrode de grille, par l'électrode de source et par l'électrode de drain peuvent être formés sur la surface du substrat semiconducteur en même temps. Par conséquent, des variations au niveau des caractéristiques de la pluralité de parties de transistor à effet de champ peuvent être pratiquement éliminées. En tant que résultat, par exemple, lorsqu'une pluralité de parties de transistor à effet de champ doivent être incorporées dans un circuit, la conception du circuit peut être rendue davantage aisée.
En outre, selon un mode de réalisation préféré du dispositif de transistor à effet de champ qui est configuré de telle sorte que, sur le substrat semiconducteur, des parties selon un nombre pair de parties de transistor à effet de champ sont agencées moyennant un espace prévu entre et de telle sorte que le motif d'électrodes complet qui est disposé sur la surface du substrat semiconducteur est agencé de manière à être symétrique par rapport à la ligne centrale de ce motif d'électrodes complet, qui est sensiblement perpendiculaire à la direction selon laquelle les parties de transistor à effet de champ sont agencées, dans un cas dans lequel, par exemple, une sortie de signal en provenance de chaque partie de transistor à effet de champ du dispositif de transistor à effet de champ est jointe au moyen des lignes de fente qui sont disposées sur le substrat de circuit, les harmoniques du mode pair comme inclus dans le signal de sortie de chaque partie de transistor à effet de champ s'annulent et peuvent être éliminés. Du fait que les harmoniques sont une cause de la perte des ondes fondamentales, puisque les harmoniques du mode pair peuvent être éliminés de la manière qui a été décrite ci avant, il est possible de réduire la perte des ondes fondamentales du signal et par conséquent, le gain du dispositif de transistor à effet de champ peut être davantage augmenté.
D'autres caractéristiques, d'autres éléments et d'autres avantages de la présente invention apparaîtront au vu de la description
<Desc/Clms Page number 9>
détaillée qui suit de modes de réalisation préférés par report aux dessins annexés.
BRÈVE DESCRIPTION DES DESSINS
La figure 1 est une vue en plan qui représente de manière schématique des caractéristiques d'un motif d'électrodes dans un dispositif de transistor à effet de champ selon un premier mode de réalisation préféré de la présente invention ; la figure 2 représente d'une façon simplifiée un exemple d'une structure de montage du dispositif de transistor à effet de champ selon le premier mode de réalisation préféré de la présente invention ; la figure 3 est une vue en plan qui représente de manière schématique un motif d'électrodes caractéristique dans un dispositif de transistor à effet de champ selon un second mode réalisation préféré de la présente invention ; la figure 4 représente d'une façon simplifiée un exemple d'une structure de montage du dispositif de transistor à effet de champ selon le second mode de réalisation préféré de la présente invention ; les figures 5A et 5B représentent les avantages du second mode de réalisation préféré de la présente invention ; la figure 6 représente un autre mode de réalisation préféré de la présente invention ; la figure 7 représente encore un autre mode de réalisation préféré de la présente invention ; et les figures 8A et 8B représentent un modèle qui représente un exemple classique d'un dispositif de transistor à effet de champ.
La figure 1 est une vue en plan qui représente de manière schématique des caractéristiques d'un motif d'électrodes dans un dispositif de transistor à effet de champ selon un premier mode de réalisation préféré de la présente invention ; la figure 2 représente d'une façon simplifiée un exemple d'une structure de montage du dispositif de transistor à effet de champ selon le premier mode de réalisation préféré de la présente invention ; la figure 3 est une vue en plan qui représente de manière schématique un motif d'électrodes caractéristique dans un dispositif de transistor à effet de champ selon un second mode réalisation préféré de la présente invention ; la figure 4 représente d'une façon simplifiée un exemple d'une structure de montage du dispositif de transistor à effet de champ selon le second mode de réalisation préféré de la présente invention ; les figures 5A et 5B représentent les avantages du second mode de réalisation préféré de la présente invention ; la figure 6 représente un autre mode de réalisation préféré de la présente invention ; la figure 7 représente encore un autre mode de réalisation préféré de la présente invention ; et les figures 8A et 8B représentent un modèle qui représente un exemple classique d'un dispositif de transistor à effet de champ.
DESCRIPTION DÉTAILLÉE DES MODES DE RÉALISATION PRÉFÉRÉS
Des modes de réalisation préférés de la présente invention seront maintenant décrits ci-après par report aux dessins annexés.
Des modes de réalisation préférés de la présente invention seront maintenant décrits ci-après par report aux dessins annexés.
La figure 1 représente une vue en plan d'un dispositif de transistor à effet de champ selon un premier mode de réalisation préféré de la présente invention. Ce dispositif de transistor à effet de champ (dispositif de FET) 1 peut fonctionner en étant incorporé dans un circuit d'amplificateur ou dans un circuit d'oscillation dans lequel,
<Desc/Clms Page number 10>
par exemple, un signal haute fréquence d'une bande d'ondes millimétriques est acheminé. Ce dispositif de FET inclut de préférence un substrat semiconducteur 2, et une zone active (zone intrinsèque) 3 est prévue sur ce substrat semiconducteur 2. Selon ce premier mode de réalisation préféré, la zone active 3 est localisée dans la partie approximativement centrale du substrat semiconducteur 2. Sur la surface de la zone active 3, une électrode de grille (doigt de grille) 4 est prévue et par ailleurs, une électrode de source 5 et une électrode de drain 6 sont agencées de manière à prendre en sandwich l'électrode de grille 4, un espace les séparant. La zone active 3, l'électrode de grille 4, l'électrode de source 5 et l'électrode de drain 6 forment une partie de transistor à effet de champ (partie de FET) 8.
En outre, sur la surface du substrat semiconducteur 2 qui est coplanaire à la surface sur laquelle l'électrode de grille 4, l'électrode de source 5 et l'électrode de drain 6 sont disposées, une électrode 10 qui est utilisée pour une ligne afin de réaliser une connexion sur l'électrode de grille 4, une électrode 11 qui est utilisée pour une ligne afin de réaliser une connexion sur l'électrode de source 5 et une électrode 12 qui est utilisée pour une ligne afin de réaliser une connexion sur l'électrode de drain 6 sont prévues.
Selon le premier mode de réalisation préféré, l'électrode de ligne de connexion de source 11est disposée au niveau de la partie droite supérieure comme représenté sur la figure 1 de la surface du substrat semiconducteur 2, l'électrode de ligne de connexion de drain 12 est disposée au niveau de la partie gauche supérieure de la figure 1 sur la surface du substrat semiconducteur 2 et l'électrode de ligne de connexion de source 11et l'électrode de ligne de connexion de drain 12 sont agencées de manière à être adjacentes l'une à l'autre, un espace étant prévu entre. En outre, l'électrode de ligne de connexion de grille 10 est disposée au niveau de la demi-partie inférieure de la figure 1 sur la surface du substrat semiconducteur 2, une partie de l'électrode de ligne de connexion de grille 10 faisant face à l'électrode de ligne de connexion de source 11, un espace les séparant, et une partie afférente fait face à l'électrode de ligne de connexion de drain
<Desc/Clms Page number 11>
12, un espace étant prévu entre.
Selon ce mode de réalisation préféré, l'électrode de ligne de connexion de grille 10 est définie par une électrode qui est reliée à la masse et une paire (paire d'électrodes) 14 constituée par des parties d'électrode opposées 10a et 1 la de l'électrode de ligne de connexion de grille 10 et de l'électrode de ligne de connexion de source 11 fonctionne en tant que ligne de fente. De façon similaire, une paire (paire d'électrodes) 15 qui est constituée des parties d'électrode opposées 10b et 12a de l'électrode de ligne de connexion de grille 10 et de l'électrode de ligne de connexion de drain 12 fonctionne également en tant que ligne de fente.
Selon le premier mode de réalisation préféré, l'espace L1 entre les parties d'électrode 10a et 11a qui définissent la ligne de fente 14 et l'espace L2 entre les parties d'électrode 10b et 12a qui définissent la ligne de fente 15 sont pratiquement égaux. Les lignes de fente 14 et 15 sont agencées suivant approximativement la même ligne droite ou rectiligne, la partie de FET 8 étant disposée entre.
Par exemple, lorsqu'un signal est entré de façon externe sur une telle ligne de fente 14, le signal est appliqué, via la ligne de fente 14, entre l'électrode de grille 4 et l'électrode de source 5 de la partie de FET 8. En tant que résultat, un signal amplifié est généré entre l'électrode de source 5 et l'électrode de drain 6, et ce signal amplifié peut être émis en sortie de façon externe par l'intermédiaire de la ligne de fente 15. De cette manière, l'une des lignes de fente 14 et 15 est agencée en tant que ligne sur le côté d'entrée pour appliquer un signal sur la partie de FET 8 et l'autre est agencée en tant que ligne sur le côté de sortie depuis laquelle un signal est émis en sortie. Selon le premier mode de réalisation préféré, la direction de conduction du signal qui circule au travers des lignes de fente 14 et 15 est la direction droite et gauche de la figure 1.
L'une des caractéristiques les plus significatives de ce premier mode de réalisation préféré réside dans le fait que l'électrode de grille 4 présente une forme qui s'étend suivant la direction qui est perpendiculaire à la direction de conduction du signal au travers des
<Desc/Clms Page number 12>
lignes de fente 14 et 15.
Comme il a été décrit ci-avant, puisque l'électrode de grille 4 présente de préférence une forme qui s'étend suivant la direction qui est sensiblement perpendiculaire à la direction de conduction du signal, la phase du signal devient pratiquement en phase en n'importe quel endroit de l'électrode de grille 4. Pour cette raison, le signal amplifié qui est basé sur le signal en n'importe quel endroit de l'électrode de grille 4 devient pratiquement en phase. En tant que résultat, il est possible d'éliminer le problème qui résulte de la différence de phase du signal à l'intérieur de l'électrode de grille 4, c'est-à-dire l'état dans lequel des parties des signaux amplifiés s'annulent les unes les autres et le gain est fortement diminué.
Dans les récentes années, il y a eu une demande croissante pour un signal de fréquence plus élevée. En tant que résultat du signal qui présente une fréquence plus élevée, la diminution du gain résultant de la différence de phase du signal à l'intérieur de l'électrode de grille est devenue un problème important. Selon le premier mode de réalisation préféré, puisque le problème du gain qui est diminué, problème qui résulte de la différence de phase du signal à l'intérieur de l'électrode de grille, peut être surmonté moyennant une construction simple selon laquelle l'électrode de grille 4 présente une forme qui s'étend suivant la direction qui est perpendiculaire aux lignes de fente 14 et 15, cette configuration maintient un potentiel important. Une telle construction n'a pas été disponible avant et il s'agit d'une avancée significative.
En outre, selon le premier mode de réalisation préféré, puisque l'électrode de ligne de connexion de grille 10 peut être reliée à la masse, elle peut être utilisée dans un circuit pour lequel une liaison à la masse de la grille est souhaitée.
Selon le premier mode de réalisation préféré, l'électrode de ligne de connexion de source 11 et l'électrode de ligne de connexion de drain 12 sont agencées de manière à être adjacentes l'une à l'autre.
Pour cette raison, si l'isolation entre l'électrode de ligne de connexion de source 11 et l'électrode de ligne de connexion de drain 12 est
<Desc/Clms Page number 13>
insuffisante, il y a des cas dans lesquels l'électrode de ligne de connexion de source 11et l'électrode de ligne de connexion de drain 12 sont couplées de façon non souhaitable l'une à l'autre. Si, en tant que résultat de ce couplage non souhaité, un courant électrique circule entre l'électrode de ligne de connexion de source 11et l'électrode de ligne de connexion de drain 12, un état dans lequel la ligne de fente sur le côté d'entrée et la ligne de fente sur le côté de sortie sont mises en court-circuit est atteint. En tant que résultat, la situation selon laquelle le signal n'est pas appliqué sur la partie de FET 8 depuis la ligne de fente sur le côté d'entrée ou même si le signal est appliqué sur la partie de FET 8, la quantité du signal appliqué est faible et le gain est très faible se produit.
Selon le premier mode de réalisation préféré, afin d'empêcher le problème, des parties de découpe 16 et 17 qui sont indiquées au moyen de lignes en pointillés sur la figure 1 sont formées dans une partie de l'électrode de ligne de connexion de source 11sur le côté d'électrode de ligne de connexion de drain et dans une partie de l'électrode de ligne de connexion de drain 12 sur le côté d'électrode de ligne de connexion de source, de façon respective. Les parties de découpe 16 et 17 ont pour effet que l'espace entre l'électrode de ligne de connexion de source 11 et l'électrode de ligne de connexion de drain 12 est augmenté, ce qui rend possible d'empêcher un couplage non souhaité entre l'électrode de ligne de connexion de source 11et l'électrode de ligne de connexion de drain 12. En tant que résultat, il est possible d'empêcher un problème résultant du couplage non souhaité décrit ci-avant entre l'électrode de ligne de connexion de source 11et l'électrode de ligne de connexion de drain 12.
Un film de protection qui est formé à partir d'un isolant est déposé sur la surface du substrat semiconducteur 2 afin de protéger des électrodes telles que l'électrode de grille 4, et les lignes de fente 14 et 15 sont chacune requises pour réaliser une conduction de façon externe. Pour cette raison, des ouvertures 18 sont formées dans le film de protection de telle sorte qu'une partie de chaque électrode prise parmi l'électrode de ligne de connexion de grille 10, l'électrode de ligne
<Desc/Clms Page number 14>
de connexion de source 11 et l'électrode de ligne de connexion de drain 12 qui forment les lignes de fente 14 et 15 soit exposée.
La figure 2 représente d'une manière simplifiée un exemple d'une structure de montage du dispositif de FET 1 selon le premier mode de réalisation préféré de la présente invention. L'exemple de la figure 2 représente un cas dans lequel un dispositif de FET 1 est incorporé dans un circuit d'amplificateur. Sur la figure 2, sur un substrat de circuit 20 sur lequel le dispositif de FET 1 est monté, un motif d'électrodes qui définit une ligne de fente sur le côté d'entrée pour appliquer un signal sur le dispositif de FET 1 et une ligne de fente sur le côté de sortie depuis laquelle le signal de sortie du dispositif de FET 1 est émis en sortie est formé. C'est-à-dire qu'une électrode de mise à la masse 21 qui est reliée à la masse est disposée sur le substrat de circuit 20 qui est réalisé en un diélectrique. En outre, une électrode 22 qui fait face à l'électrode de mise à la masse 21, un espace étant prévu entre, est disposée dans une partie de l'électrode de mise à la masse 21 et une ligne de fente 24a est définie par la paire d'électrodes qui est constituée par l'électrode de mise à la masse 21 et par l'électrode 22. En outre, une électrode 23 qui fait face à l'électrode de mise à la masse 21, un espace étant prévu entre, est prévue dans une autre partie de l'électrode de mise à la masse 21, et une autre ligne de fente 24b est définie par la paire d'électrodes qui est constituée par l'électrode de mise à la masse 21 et par l'électrode 23.
Lorsque le motif d'électrodes 21, 22 et 23 doit être disposé sur la surface du substrat de circuit 20 de manière à définir des lignes de fente 24a et 24b, les électrodes sont souvent non formées sur la zone arrière du substrat de circuit 20 qui fait face à la zone à motif d'électrodes formé. Cependant, selon le premier mode de réalisation préféré, des électrodes peuvent être disposées sur la zone arrière du substrat de circuit 20 et la présence ou l'absence d'électrodes sur la zone arrière du substrat de circuit 20 n'est pas particulièrement limitée.
Une ligne prise parmi la ligne de fente 24a qui est définie par l'électrode de mise à la masse 21 et par l'électrode 22 du substrat de circuit 20 et la ligne de fente 24b qui est définie par l'électrode de mise
<Desc/Clms Page number 15>
à la masse 21 et par l'électrode 23 est définie en tant que ligne sur le côté d'entrée qui applique un signal sur le dispositif de FET 1 et l'autre ligne est définie en tant que ligne sur le côté de sortie depuis laquelle le signal de sortie du dispositif de FET 1 est émis en sortie.
Pour monter le dispositif de FET 1 sur le substrat de circuit 20, le dispositif de FET 1 est monté sur le substrat de circuit 20 de telle sorte que la ligne de fente sur le côté d'entrée du dispositif de FET 1 soit connectée à la ligne de fente sur le côté d'entrée du substrat de circuit 20 et que la ligne de fente sur le côté de sortie du dispositif de FET 1 soit connectée à la ligne de fente sur le côté de sortie du substrat de circuit 20. Par exemple, selon l'exemple de la figure 2, l'électrode de ligne de connexion de grille 10 est connectée à l'électrode de mise à la masse 21 du substrat de circuit 20, l'électrode de ligne de connexion de source 11est connectée à l'électrode 23 du substrat de circuit 20 et l'électrode de ligne de connexion de drain 12 est connectée à l'électrode 22 du substrat de circuit 20, chaque électrode étant connectée moyennant une soudure entre à la position de l'ouverture 18. En tant que résultat, la ligne de fente 14 du dispositif de FET 1 est connectée à la ligne de fente 24b du substrat de circuit 20 et la ligne de fente 15 du dispositif de FET 1 est connectée à la ligne de fente 24a du substrat de circuit 20. La zone du substrat de circuit 20 qui fait face à la partie de FET 8 du dispositif de FET 1 lorsque le dispositif de FET 1 est monté sur le substrat de circuit 20 est formée en tant que zone exempte de motif d'électrodes.
Les électrodes 22 et 23 qui sont disposées sur le substrat de circuit 20 sont agencées de manière à être adjacentes l'une à l'autre.
Comme il a été décrit ci-avant, l'une des électrodes 22 et 23 est l'une des électrodes qui définissent la ligne de fente sur le côté d'entrée du substrat de circuit 20 et l'autre est l'une des électrodes qui définissent la ligne de fente sur le côté de sortie du substrat de circuit 20. Lorsque les électrodes 22 et 23 sont couplées de façon non souhaitable l'une à l'autre, un courant électrique réalise une conduction entre les électrodes 22 et 23 et par conséquent, un signal ne circule pas depuis la ligne de fente sur le côté d'entrée du substrat de circuit 20 jusqu'à la
<Desc/Clms Page number 16>
ligne de fente sur le côté d'entrée du dispositif de FET 1. En tant que résultat, le problème consistant à ne pas pouvoir appliquer un signal depuis le côté de substrat de circuit 20 sur la partie de FET 8 du dispositif de FET 1 se produit.
Afin d'empêcher un tel problème, une ligne de fente est formée au moyen des électrodes 22 et 23. Ici, un exemple selon lequel le dispositif de FET 1 est incorporé dans un circuit d'amplificateur est représenté. Dans cas, lorsque la ligne de fente qui est formée par les électrodes 22 et 23 est vue depuis le côté de la partie de FET 8, la ligne de fente est de préférence dans un état qui est équivalent à un état ouvert. Pour cette raison, selon le premier mode de réalisation préféré, un prolongement court 25 d'approximativement #/4 est formé dans la ligne de fente qui est définie par les électrodes 22 et 23 en une position qui est à approximativement #/2 de la partie d'extrémité sur le côté de la partie de FET 8. En tant que résultat, la ligne de fente qui est définie par les électrodes 22 et 23 atteint un état qui est équivalent à un état ouvert, tel que vu depuis le côté de la partie de FET 8.
En tant que résultat du fait de constituer la ligne de fente qui est constituée par la paire d'électrodes 22 et 23, il est possible d'empêcher que les lignes de fente 24a et 24b sur les côtés d'entrée et de sortie qui sont disposées sur le substrat de circuit 20 ne deviennent en courtcircuit et par conséquent, il est possible d'appliquer de façon fiable un signal depuis le côté du substrat de circuit 20 sur le côté du dispositif de FET 1.
Selon le premier mode de réalisation préféré, un exemple selon lequel le dispositif de FET 1 est incorporé dans un circuit d'amplificateur est décrit. Dans la ligne de fente qui est définie par les électrodes 22 et 23 qui sont disposées sur le substrat de circuit 20, le prolongement court 25 d'approximativement #/4 est disposé au niveau de la position qui est à approximativement #/2 de la partie d'extrémité sur le côté de la partie de FET 8 de la ligne de fente de telle sorte que la ligne de fente devient ouverte lorsque la ligne de fente est vue depuis la partie de FET 8. Cependant, par exemple, lorsque le dispositif de FET 1 doit être incorporé dans un circuit d'oscillation à
<Desc/Clms Page number 17>
réflexion qui est disposé sur le substrat de circuit 20, la ligne de fente qui est définie par les électrodes 22 et 23, tel que vu depuis la partie de FET 8, peut ne pas être ouverte. Dans ce cas, le prolongement court 25 peut ne pas être prévu au niveau de la localisation qui est à approximativement #/2 de la partie d'extrémité de cette ligne de fente sur le côté de la partie de FET 8. Comme il a été discuté ci-avant, la position au niveau de laquelle chaque prolongement court 25 est prévu ou si oui ou non le prolongement court 25 doit être prévu est établi de façon appropriée conformément à la configuration de circuit du substrat de circuit 20 dans lequel le dispositif de FET 1 est incorporé et on n'est pas limité à la configuration du premier mode de réalisation préféré de la présente invention.
Selon le premier mode de réalisation préféré, comme il a été décrit ci-avant, la ligne de fente sur le côté d'entrée est prévue dans le dispositif de FET 1 et la ligne de fente sur le côté d'entrée du dispositif de FET 1 est connectée à la ligne de fente sur le côté d'entrée du substrat de circuit 20 via une soudure. Pour cette raison, le dispositif de FET 1 reçoit le signal en provenance de la ligne de fente sur le côté d'entrée du substrat de circuit 20 via la soudure au moyen de la ligne de fente. De façon similaire, la ligne de fente sur le côté de sortie est prévue dans le dispositif de FET 1 et la ligne de fente sur le côté de sortie du dispositif de FET 1 est connectée à la ligne de fente sur le côté de sortie du substrat de circuit 20 via une soudure. Pour cette raison, le dispositif de FET 1 émet en sortie le signal de sortie sur la ligne de fente sur le côté de sortie du substrat de circuit 20 depuis la ligne de fente sur le côté de sortie via la soudure.
Comme il a été discuté ci-avant, puisque le dispositif de FET 1 et le substrat de circuit 20 sont configurés de telle sorte que les lignes de fente sont soudées ensemble pour permettre l'échange de signal, il est possible de réduire une perte de connexion de signal et par conséquent, le gain du dispositif de FET 1 peut être augmenté.
Puisque le dispositif de FET 1 et le substrat de circuit 20 sont configurés de telle sorte que les lignes de fente sont soudées ensemble pour permettre l'échange de signal, il est possible de réduire
<Desc/Clms Page number 18>
une variation de la valeur d'impédance au niveau de la partie au niveau de laquelle le dispositif de FET 1 et le substrat de circuit 20 sont connectés l'un à l'autre sur la voie de signal. Si une variation de la valeur d'impédance au niveau de la partie au niveau de laquelle le dispositif de FET 1 et le substrat de circuit 20 sont connectés sur la voie de signal est importante, des ondes non souhaitées d'un mode de propagation non souhaité tel qu'un mode à plaques parallèles ou un mode à ondes acoustiques de surface, indépendamment d'un mode à fente, sont générées au niveau de la partie au niveau de laquelle le dispositif de FET 1 et le substrat de circuit 20 sont connectés l'un à l'autre. Cependant, selon le premier mode de réalisation préféré, comme il a été décrit ci-avant, puisque une variation d'impédance au niveau de la partie au niveau de laquelle le dispositif de FET 1 et le substrat de circuit 20 sont connectés l'un à l'autre sur la voie de signal peut être réduite, la génération d'ondes non souhaitées est empêchée de façon fiable.
Un second mode réalisation préféré de la présente invention sera maintenant décrit ci-après. Selon la description de ce second mode de réalisation préféré, les composants qui sont les mêmes que ceux selon le premier mode de réalisation préféré sont indiqués au moyen des mêmes symboles ou index de référence et par conséquent, des descriptions en double des composants sont omises.
La figure 3 représente de manière schématique selon une vue en plan un dispositif de transistor à effet de champ selon le second mode de réalisation préféré de la présente invention. Selon ce second mode de réalisation préféré, sur le substrat semiconducteur 2 du dispositif de FET 1, une pluralité de jeux (2 jeux selon l'exemple de la figure 3) qui sont constitués par l'électrode de grille 4, par l'électrode de source 5 et par l'électrode de drain 6 sont disposés sur la même surface afférente et le dispositif de FET 1 comporte une pluralité (par exemple 2 selon l'exemple de la figure 3) de parties de FET 8. En outre, sur le substrat semiconducteur 2, une électrode de ligne de connexion de grille 10, une électrode de ligne de connexion de source 11 et une électrode de ligne de connexion de drain 12 qui sont les
<Desc/Clms Page number 19>
mêmes que celles selon le premier mode de réalisation préféré, en correspondance avec chaque partie de FET 8, sont prévues, et une ligne de fente sur le côté d'entrée et une ligne de fente sur le côté de sortie, en correspondance avec chaque partie de FET 8, sont prévues.
Selon le second mode de réalisation préféré, le motif d'électrodes complet qui est constitué par une pluralité de jeux qui sont formés par l'électrode de grille 4, par l'électrode de source 5, par l'électrode de drain 6, par l'électrode de ligne de connexion de grille 10, par l'électrode de ligne de connexion de source 11 et par l'électrode de ligne de connexion de drain 12 présente une forme de motif qui est symétrique par rapport à la ligne centrale 0 qui est sensiblement perpendiculaire à la direction selon laquelle les parties de FET 8 sont agencées dans ce motif d'électrodes complet.
Par ailleurs, selon le second mode de réalisation préféré, de façon similaire au premier mode de réalisation préféré, l'électrode de grille présente de préférence une forme qui s'étend suivant la direction qui est sensiblement perpendiculaire à la direction de conduction du signal au travers des lignes de fente 14 et 15. En tant que résultat, comme décrit selon le premier mode de réalisation préféré, la phase du signal devient pratiquement en phase à n'importe quel endroit à l'intérieur de l'électrode de grille 4, et le problème qui résulte de la différence de phase du signal à l'intérieur de l'électrode de grille 4, c'est-à-dire le problème constitué par le fait que le gain est diminué, est empêché de façon fiable.
De façon similaire au premier mode de réalisation préféré, des parties de découpe 16 et 17 sont formées dans l'électrode de ligne de connexion de source 11et dans l'électrode de ligne de connexion de drain 12 qui sont adjacentes l'une à l'autre, ce qui rend possible d'empêcher un couplage non souhaité entre l'électrode de ligne de connexion de source 11et l'électrode de ligne de connexion de drain 12.
La figure 4 représente de manière schématique un exemple d'une structure de montage du dispositif de FET 1 selon le second mode de réalisation préféré de la présente invention. Selon l'exemple
<Desc/Clms Page number 20>
qui est représenté sur la figure 4, des motifs d'électrodes pour former des lignes de fente au moyen desquelles une pluralité de parties de FET 8 sont connectées en parallèle sont disposés sur le substrat de circuit 20. De façon davantage spécifique, sur le substrat de circuit 20, des motifs d'électrodes 26,27, 28a, 28b, 28c et 28d pour définir une ligne de fente sur le côté d'entrée et une ligne de fente sur le côté de sortie en correspondance avec chaque partie de FET 8 sont formés.
En outre, les motifs d'électrodes 28a, 28b, 28c et 28d définissent une ligne de fente à laquelle les lignes de fente sur le côté d'entrée, en correspondance avec chaque partie de FET 8, sont connectées de façon commune et une ligne de fente à laquelle les lignes de fente sur le côté de sortie en correspondance avec chaque partie de FET 8 sont connectées de façon commune. Les lignes de fente qui sont disposées sur le substrat de circuit 20 ont pour effet que le signal d'entrée est appliqué sur chaque partie de FET 8 d'une manière en shunt, et la sortie de signal en provenance de chaque partie de FET 8 est émise en sortie sur la ligne de fente correspondante sur le côté de sortie du substrat de circuit 20 et est jointe, et un courant électrique est appliqué sur une partie d'application prédéterminée.
Selon le second mode de réalisation préféré, puisqu'une pluralité de parties de FET 8 sont disposées sur le même substrat semiconducteur 2, les avantages qui suivent sont obtenus. Par exemple, lorsqu'une pluralité de parties de FET 8 doivent être incorporées dans un circuit, il est possible d'utiliser une pluralité de dispositifs de FET 1 dans lesquels une seule partie de FET 8 est formée. Cependant, dans ce cas, il y a un risque consistant en ce que les caractéristiques de la partie de FET 8 de chaque dispositif de FET 1 peuvent varier du fait de la précision de formation de film du motif d'électrodes qui est constitué par l'électrode de grille 4, par l'électrode de source 5 etc... , et par conséquent, une incommodité se produit.
A l'opposé, selon le second mode de réalisation préféré, puisqu'une pluralité de parties de FET 8 peuvent être formées en même temps, une pluralité de parties de FET 8 présentant pratiquement les mêmes caractéristiques peuvent être formées. En
<Desc/Clms Page number 21>
tant que résultat, lorsqu'un circuit doit être configuré en utilisant une pluralité de parties de FET 8, par exemple, la conception du circuit peut être rendue plus aisée.
En outre, selon le second mode de réalisation préféré, le motif d'électrodes complet qui est disposé sur le substrat semiconducteur 2 du dispositif de FET 1 présente une forme qui est symétrique par rapport à la ligne centrale 0 qui est sensiblement perpendiculaire à la direction selon laquelle les parties de FET 8 sont agencées, en ce qui concerne ce motif d'électrodes complet. En tant que résultat, les avantages qui suivent sont obtenus.
C'est-à-dire que, dans le signal, non seulement des ondes fondamentales mais également des harmoniques qui sont une cause de la perte des ondes fondamentales sont générés du fait de divers facteurs. Les harmoniques peuvent être classifiés en gros selon un mode impair et un mode pair. Comme selon ce second mode de réalisation préféré, en tant que résultat de la constitution du motif d'électrodes complet du dispositif de FET 1 de manière à ce qu'il présente une forme qui est symétrique par rapport à la ligne centrale 0 qui est sensiblement perpendiculaire à la direction selon laquelle les parties de FET 8 sont agencées, la direction du champ électrique de chaque ligne de fente du substrat de circuit 20 est comme représenté sur la figure 5A dans le cas du mode impair et est comme représenté sur la figure 5B dans le cas du mode pair. Pour cette raison, lorsque les signaux qui sont émis en sortie depuis chaque FET 8 sont combinés, en ce qui concerne les harmoniques du mode pair, les harmoniques s'annulent les uns les autres et sont enlevés. En tant que résultat, la perte des ondes fondamentales qui est due aux harmoniques du mode pair peut être réduite et par conséquent, la détérioration du gain du dispositif de FET 1 peut être réduite.
La présente invention n'est pas limitée aux premier et second modes de réalisation préférés et elle peut être mise en oeuvre selon divers modes de réalisation. Par exemple, selon les premier et second modes de réalisation préférés, les parties de découpe 16 et 17 pour augmenter l'espace entre l'électrode de ligne de connexion de source
<Desc/Clms Page number 22>
11 et l'électrode de ligne de connexion de drain 12 sont prévues dans à la fois l'électrode de ligne de connexion de source 11et l'électrode de ligne de connexion de drain 12, de façon respective. Cependant, une partie de découpe peut être prévue dans une électrode prise parmi l'électrode ligne de connexion de source 11et l'électrode de ligne de connexion de drain 12.
En outre, selon les premier et second modes de réalisation préférés, l'électrode de grille 4 présente de préférence une forme qui s'étend suivant la direction qui est sensiblement perpendiculaire à la direction de conduction du signal au travers de la ligne de fente sur le côté d'entrée. Cependant, par exemple, dans un cas dans lequel l'électrode de grille 4 ne peut pas être disposée suivant la direction qui est sensiblement perpendiculaire à la direction de conduction du signal au travers de la ligne de fente sur le côté d'entrée de la manière qui a été décrite ci-avant ou dans le cas où les caractéristiques qui sont davantage satisfaisantes que celles résultant de l'électrode de grille 4 qui s'étend suivant la direction qui est sensiblement perpendiculaire à la direction de conduction du signal au travers de la ligne de fente sur le côté d'entrée peuvent être obtenues, l'électrode de grille 4 peut présenter une forme qui s'étend suivant une direction qui est inclinée par rapport à la direction de conduction du signal au travers de la ligne de fente sur le côté d'entrée.
En outre, selon le second mode de réalisation préféré, chaque électrode de source 5 des deux parties de FET 8 est connectée à l'électrode de ligne de connexion de source commune 11. Chaque électrode de drain 6 des deux parties de FET 8 est connectée à l'électrode de ligne de connexion de drain commune 12. Les électrodes de grille respectives 4 des deux parties de FET 8 sont connectées aux électrodes de ligne de connexion de grille individuelles correspondantes 10. Cependant, par exemple, comme représenté sur la figure 6, la configuration peut être telle que les électrodes de grille 4 des deux parties de FET 8 sont connectées à l'électrode de ligne de connexion de grille commune 10, et chaque électrode de source 5 et chaque électrode de drain 6 des deux parties de FET 8 sont
<Desc/Clms Page number 23>
connectées à l'électrode de ligne de connexion de source individuelle correspondante 11 et à l'électrode de ligne de connexion de drain individuelle correspondante 12.
En outre, bien que, selon le second mode de réalisation préféré, un exemple selon lequel deux parties de FET 8 sont disposées sur le substrat semiconducteur 2 du dispositif de FET 1 soit décrit, bien entendu, trois parties de FET ou plus 8 peuvent être disposées sur la surface du même substrat semiconducteur. Par ailleurs, dans ce cas, une ligne de fente sur le côté d'entrée et une ligne de fente sur le côté de sortie en correspondance avec chaque partie de FET 8 sont prévues.
En outre, bien que, selon les premier et second modes de réalisation préférés, la ligne de fente sur le côté d'entrée de la partie de FET 8 et la ligne de fente sur son côté de sortie soient agencées suivant la même ligne droite ou rectiligne, la partie de FET 8 étant située entre, par exemple, comme représenté sur la figure 7, les lignes de fente 14 et 15 peuvent ne pas être agencées suivant la même ligne droite ou rectiligne. Bien que, selon les premier et second modes de réalisation préférés, un exemple selon lequel l'espace L1 entre les électrodes 10a et 11 a qui définissent la ligne de fente 14 est pratiquement égal à l'espace L2 entre les électrodes 10b et 12a qui définissent la ligne de fente 15 soit décrit, comme représenté sur la figure 7, l'espace L1 entre les électrodes 10a et 1 la peut différer de l'espace L2 entre les électrodes 10b et 12a.
En outre, le motif d'électrodes du substrat de circuit 20 comme représenté selon les premier et second modes de réalisation préférés est seulement un exemple, et la forme du motif d'électrodes de la zone de montage du dispositif de FET 1 dans le substrat de circuit 20 peut prendre une forme appropriée conformément à la configuration de circuit qui est disposée sur le substrat de circuit 20.
Bien que des modes de réalisation préférés de l'invention aient été décrits ci-avant, il doit être bien entendu que des variantes et modifications apparaîtront à l'homme de l'art sans que l'on s'écarte ni du cadre, ni de l'esprit de l'invention. Le cadre de l'invention doit par
<Desc/Clms Page number 24>
conséquent être déterminé seulement par les revendications qui suivent.
Claims (20)
1. Dispositif de transistor à effet de champ (1 ), caractérisé en ce qu'il comprend : un substrat semiconducteur (2) ; une partie de transistor à effet de champ (8) incluant : une électrode de grille (4) ; une électrode de source (5) ; et une électrode de drain (6), ladite électrode de grille, ladite électrode de source et ladite électrode de drain étant disposées sur une surface d'une zone active qui est prévue sur le substrat semiconducteur (2), et ladite électrode de source et ladite électrode de drain étant agencées de manière à prendre en sandwich l'électrode de grille, un espace étant défini entre ; une électrode (10) qui définit une ligne pour une connexion sur l'électrode de grille (4) ; une électrode (11) qui définit une ligne pour une connexion sur l'électrode de source (5), ladite électrode de ligne de connexion de grille (10) et ladite électrode de ligne de connexion de source (11) étant agencées de telle sorte que des parties respectives de celles-ci se fassent face les unes les autres, un espace (L1 ) défini les séparant ; et une électrode (12) qui définit une ligne pour une connexion sur l'électrode de drain (6), ladite électrode de ligne de connexion de drain (12) étant agencée de telle sorte qu'une partie de celle-ci fasse face à ladite électrode de ligne de connexion de grille (10), un espace (L2) étant prévu entre, et ladite électrode de ligne de connexion de grille (10), ladite électrode de ligne de connexion de source (11) et ladite électrode de ligne de connexion de drain (12) étant agencées sur la surface du substrat semiconducteur (2) qui est coplanaire par rapport à la surface sur laquelle l'électrode de grille (4), l'électrode de source (5) et l'électrode de drain (6) sont prévues ; dans lequel une partie prise parmi la partie de paire d'électrodes
<Desc/Clms Page number 26>
au niveau de laquelle ladite électrode de ligne de connexion de grille (10) fait face à ladite électrode de ligne de connexion de source (11) et la partie de paire d'électrodes au niveau de laquelle ladite électrode de ligne de connexion de grille (10) fait face à ladite électrode de ligne de connexion de drain (12) définit une ligne de fente (14,15) sur le côté d'entrée pour entrer un signal sur ladite partie de transistor à effet de champ (8) et l'autre partie prise parmi la partie de paire d'électrodes au niveau de laquelle ladite électrode de ligne de connexion de grille (10) fait face à ladite électrode de ligne de connexion de source (11) et la partie de paire d'électrodes au niveau de laquelle ladite électrode de ligne de connexion de grille (10) fait face à ladite électrode de ligne de connexion de drain (12) définit une ligne de fente (15,14) sur le côté de sortie depuis laquelle un signal est émis en sortie depuis ladite partie de transistor à effet de champ (8) ; et ladite électrode de grille (4) présente une forme qui s'étend suivant une direction qui est sensiblement perpendiculaire à la direction de conduction du signal qui circule au travers de la ligne de fente (14) sur le côté d'entrée.
2. Dispositif de transistor à effet de champ (1) selon la revendication 1, caractérisé en ce que l'électrode de ligne de connexion de source (11 ) et l'électrode de ligne de connexion de drain (12) sont agencées de manière à être adjacentes l'une à l'autre, un espace les séparant, et une partie de découpe (16,17) est formée dans au moins une partie prise parmi la partie d'électrode sur le côté d'électrode de ligne de connexion de drain (12) dans l'électrode de ligne de connexion de source (11) et la partie d'électrode sur le côté d'électrode de ligne de connexion de source (11 ) dans l'électrode de ligne de connexion de drain (12) de telle sorte que l'espace entre l'électrode de ligne de connexion de source (11) et l'électrode de ligne de connexion de drain (12) soit augmenté.
3. Dispositif de transistor à effet de champ (1) selon la revendication 1, caractérisé en ce que la ligne de fente sur le côté d'entrée (14) et la ligne de fente sur le côté de sortie (15) sont agencées suivant approximativement la même ligne droite ou rectiligne
<Desc/Clms Page number 27>
de telle sorte que la partie de transistor à effet de champ (8) soit disposée entre.
4. Dispositif de transistor à effet de champ (1) selon la revendication 2, caractérisé en ce que la ligne de fente sur le côté d'entrée (14) et la ligne de fente sur le côté de sortie (15) sont agencées suivant approximativement la même ligne droite ou rectiligne de telle sorte que la partie de transistor à effet de champ (8) soit disposée entre.
5. Dispositif de transistor à effet de champ (1) selon la revendication 1, caractérisé en ce qu'une pluralité de jeux constitués par l'électrode de grille (4), par l'électrode de source (5) et par l'électrode de drain (6) sont disposés sur la même surface du substrat semiconducteur (2), le dispositif de transistor à effet de champ (1) incluant une pluralité de parties de transistor à effet de champ (8) et une ligne de fente sur le côté d'entrée (14) et une ligne de fente sur le côté de sortie (15) en correspondance avec chacune de la pluralité de parties de transistor à effet de champ (8) sont disposées sur le substrat semiconducteur (2).
6. Dispositif de transistor à effet de champ selon la revendication 2, caractérisé en ce qu'une pluralité de jeux constitués par l'électrode de grille (4), par l'électrode de source (5) et par l'électrode de drain (6) sont disposés sur la même surface du substrat semiconducteur (2), le dispositif de transistor à effet de champ (1) incluant une pluralité de parties de transistor à effet de champ (8) et une ligne de fente sur le côté d'entrée (14) et une ligne de fente sur le côté de sortie (15) en correspondance avec chacune de la pluralité de parties de transistor à effet de champ (8) sont disposées sur le substrat semiconducteur (2).
7. Dispositif de transistor à effet de champ (1) selon la revendication 5, caractérisé en ce que des parties selon un nombre pair de parties de transistor à effet de champ (8) sont agencées tandis qu'un espace est prévu entre sur le substrat semiconducteur (2), et le motif d'électrodes complet qui est constitué par une pluralité de jeux qui sont constitués par l'électrode de grille (4), par l'électrode de
<Desc/Clms Page number 28>
source (5) et par l'électrode de drain (6), par l'électrode de ligne de connexion de grille (10), par l'électrode de ligne de connexion de source (11) et par l'électrode de ligne de connexion de drain (12), qui sont disposées sur la surface du substrat semiconducteur (2), présente une forme de motif qui est d'une symétrie approximativement linéaire par rapport à une ligne centrale (0) du motif d'électrodes complet, laquelle ligne est sensiblement perpendiculaire à une direction suivant laquelle les parties de transistor à effet de champ (8) sont agencées.
8. Dispositif de transistor à effet de champ (1) selon la revendication 6, caractérisé en ce que des parties selon un nombre pair de parties de transistor à effet de champ (8) sont agencées tandis qu'un espace est prévu entre sur le substrat semiconducteur (2), et le motif d'électrodes complet qui est constitué par une pluralité de jeux qui sont constitués par l'électrode de grille (4), par l'électrode de source (5) et par l'électrode de drain (6), par l'électrode de ligne de connexion de grille (10), par l'électrode de ligne de connexion de source (11) et par l'électrode de ligne de connexion de drain (12), qui sont disposées sur la surface du substrat semiconducteur (2), présente une forme de motif qui est d'une symétrie approximativement linéaire par rapport à une ligne centrale (0) du motif d'électrodes complet, laquelle ligne est sensiblement perpendiculaire à une direction suivant laquelle les parties de transistor à effet de champ (8) sont agencées.
9. Dispositif de transistor à effet de champ (1) selon la revendication 1, caractérisé en ce que la zone active est localisée dans une partie approximativement centrale du substrat semiconducteur (2).
10. Dispositif de transistor à effet de champ (1) selon la revendication 1, caractérisé en ce que l'électrode de ligne de connexion de grille (10) est définie par l'électrode qui est reliée à la masse.
11. Dispositif de transistor à effet de champ (1 ), caractérisé en ce qu'il comprend : un substrat semiconducteur (2) ; une partie de transistor à effet de champ (8) incluant : une électrode de grille (4) ;
<Desc/Clms Page number 29>
une électrode de source (5) ; et une électrode de drain (6), ladite électrode de grille, ladite électrode de source et ladite électrode de drain étant disposées sur une surface d'une zone active qui est prévue sur le substrat semiconducteur (2), et ladite électrode de source et ladite électrode de drain étant agencées de manière à prendre en sandwich l'électrode de grille, un espace étant défini entre ; une électrode (10) qui définit une ligne pour une connexion sur l'électrode de grille (4) ; une électrode (11) qui définit une ligne pour une connexion sur l'électrode de source (5), ladite électrode de ligne de connexion de grille (10) et ladite électrode de ligne de connexion de source (11) étant agencées de telle sorte que des parties respectives de celles-ci se fassent face les unes les autres, un espace (L1 ) défini les séparant ; et une électrode (12) qui définit une ligne pour une connexion sur l'électrode de drain (6), ladite électrode de ligne de connexion de drain (12) étant agencée de telle sorte qu'une partie de celle-ci fasse face à ladite électrode de ligne de connexion de grille (10), un espace (L2) étant prévu entre, et ladite électrode de ligne de connexion de grille (10), ladite électrode de ligne de connexion de source (11) et ladite électrode de ligne de connexion de drain (12) étant agencées sur la surface du substrat semiconducteur (2) qui est coplanaire par rapport à la surface sur laquelle l'électrode de grille (4), l'électrode de source (5) et l'électrode de drain (6) sont prévues ; dans lequel une partie prise parmi la partie de paire d'électrodes au niveau de laquelle ladite électrode de ligne de connexion de grille (10) fait face à ladite électrode de ligne de connexion de source (11) et la partie de paire d'électrodes au niveau de laquelle ladite électrode de ligne de connexion de grille (10) fait face à ladite électrode de ligne de connexion de drain (12) définit une ligne de fente (14,15) sur le côté d'entrée pour entrer un signal sur ladite partie de transistor à effet de champ (8) et l'autre partie prise parmi la partie de paire d'électrodes au niveau de laquelle ladite électrode de ligne de connexion de grille (10)
<Desc/Clms Page number 30>
fait face à ladite électrode de ligne de connexion de source (11) et la partie de paire d'électrodes au niveau de laquelle ladite électrode de ligne connexion de grille (10) fait face à ladite électrode de ligne de connexion de drain (12) définit une ligne de fente (15,14) sur le côté de sortie depuis laquelle un signal est émis en sortie depuis ladite partie de transistor à effet de champ (8) ; et ladite électrode de grille (4) présente une forme qui s'étend suivant une direction qui est inclinée par rapport à la direction de conduction du signal qui circule au travers de la ligne de fente (14) sur le côté d'entrée.
12. Dispositif de transistor à effet de champ (1) selon la revendication 11, caractérisé en ce que l'électrode de ligne de connexion de source (11) et l'électrode de ligne de connexion de drain (12) sont agencées de manière à être adjacentes l'une à l'autre, un espace les séparant, et une partie de découpe (16,17) est formée dans au moins une partie prise parmi la partie d'électrode sur le côté d'électrode de ligne de connexion de drain (12) dans l'électrode de ligne de connexion de source (11) et la partie d'électrode sur le côté d'électrode de ligne de connexion de source (11 ) dans l'électrode de ligne de connexion de drain (12) de telle sorte que l'espace entre l'électrode de ligne de connexion de source (11) et l'électrode de ligne de connexion de drain (12) soit augmenté.
13. Dispositif de transistor à effet de champ (1) selon la revendication 11, caractérisé en ce que la ligne de fente sur le côté d'entrée (14) et la ligne de fente sur le côté de sortie (15) sont agencées suivant approximativement la même ligne droite ou rectiligne de telle sorte que la partie de transistor à effet de champ (8) soit disposée entre.
14. Dispositif de transistor à effet de champ (1) selon la revendication 12, caractérisé en ce que la ligne de fente sur le côté d'entrée (14) et la ligne de fente sur le côté de sortie (15) sont agencées suivant approximativement la même ligne droite ou rectiligne de telle sorte que la partie de transistor à effet de champ (8) soit disposée entre.
<Desc/Clms Page number 31>
15. Dispositif de transistor à effet de champ (1) selon la revendication 11, caractérisé en ce qu'une pluralité de jeux constitués par l'électrode de grille (4), par l'électrode de source (5) et par l'électrode de drain (6) sont disposés sur la même surface du substrat semiconducteur (2), le dispositif de transistor à effet de champ (1) incluant une pluralité de parties de transistor à effet de champ (8) et une ligne de fente sur le côté d'entrée (14) et une ligne de fente sur le côté de sortie (15) en correspondance avec chacune de la pluralité de parties de transistor à effet de champ (8) sont disposées sur le substrat semiconducteur (2).
16. Dispositif de transistor à effet de champ (1) selon la revendication 12, caractérisé en ce qu'une pluralité de jeux constitués par l'électrode de grille (4), par l'électrode de source (5) et par l'électrode de drain (6) sont disposés sur la même surface du substrat semiconducteur (2), le dispositif de transistor à effet de champ (1) incluant une pluralité de parties de transistor à effet de champ (8) et une ligne de fente sur le côté d'entrée (14) et une ligne de fente sur le côté de sortie (15) en correspondance avec chacune de la pluralité de parties de transistor à effet de champ (8) sont disposées sur le substrat semiconducteur (2).
17. Dispositif de transistor à effet de champ (1) selon la revendication 15, caractérisé en ce que des parties selon un nombre pair de parties de transistor à effet de champ (8) sont agencées tandis qu'un espace est prévu entre sur le substrat semiconducteur (2), et le motif d'électrodes complet qui est constitué par une pluralité de jeux qui sont constitués par l'électrode de grille (4), par l'électrode de source (5) et par l'électrode de drain (6), par l'électrode de ligne de connexion de grille (10), par l'électrode de ligne de connexion de source (11) et par l'électrode de ligne de connexion de drain (12), qui sont disposées sur la surface du substrat semiconducteur (2), présente une forme de motif qui est d'une symétrie approximativement linéaire par rapport à une ligne centrale (0) du motif d'électrodes complet, laquelle ligne est sensiblement perpendiculaire à une direction suivant laquelle les parties de transistor à effet de champ (8) sont agencées.
<Desc/Clms Page number 32>
18. Dispositif de transistor à effet de champ (1) selon la revendication 16, caractérisé en ce que des parties selon un nombre pair de parties de transistor à effet de champ (8) sont agencées tandis qu'un espace est prévu entre sur le substrat semiconducteur (2), et le motif d'électrodes complet qui est constitué par une pluralité de jeux qui sont constitués par l'électrode de grille (4), par l'électrode de source (5) et par l'électrode de drain (6), par l'électrode de ligne de connexion de grille (10), par l'électrode de ligne de connexion de source (11) et par l'électrode de ligne de connexion de drain (12), qui sont disposées sur la surface du substrat semiconducteur (2), présente une forme de motif qui est d'une symétrie approximativement linéaire par rapport à une ligne centrale (0) du motif d'électrodes complet, laquelle ligne est sensiblement perpendiculaire à une direction suivant laquelle les parties de transistor à effet de champ (8) sont agencées.
19. Dispositif de transistor à effet de champ (1) selon la revendication 11, caractérisé en ce que la zone active est localisée dans une partie approximativement centrale du substrat semiconducteur (2).
20. Dispositif de transistor à effet de champ (1) selon la revendication 11, caractérisé en ce que l'électrode de ligne de connexion de grille (10) est définie par l'électrode qui est reliée à la masse.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002051733A JP3622732B2 (ja) | 2002-02-27 | 2002-02-27 | 電界効果トランジスタ素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2836596A1 true FR2836596A1 (fr) | 2003-08-29 |
| FR2836596B1 FR2836596B1 (fr) | 2007-05-18 |
Family
ID=27678520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0302329A Expired - Fee Related FR2836596B1 (fr) | 2002-02-27 | 2003-02-26 | Dispositif de transistor a effet de champ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6737687B2 (fr) |
| JP (1) | JP3622732B2 (fr) |
| CN (1) | CN1271724C (fr) |
| DE (1) | DE10308556B4 (fr) |
| FR (1) | FR2836596B1 (fr) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1890875A (zh) * | 2003-12-05 | 2007-01-03 | 株式会社村田制作所 | 射频放大器及射频无线通信装置 |
| US8278769B2 (en) * | 2009-07-02 | 2012-10-02 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Compound semiconductor device and connectors |
| JP5240155B2 (ja) * | 2009-10-06 | 2013-07-17 | 三菱電機株式会社 | 実装回路基板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58145165A (ja) * | 1982-02-24 | 1983-08-29 | Fujitsu Ltd | 半導体装置 |
| JPS63164504A (ja) * | 1986-12-25 | 1988-07-07 | A T R Koudenpa Tsushin Kenkyusho:Kk | 半導体装置 |
| JPS63164276A (ja) * | 1986-12-25 | 1988-07-07 | A T R Koudenpa Tsushin Kenkyusho:Kk | 半導体装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60106205A (ja) * | 1983-11-14 | 1985-06-11 | Nippon Telegr & Teleph Corp <Ntt> | モノリシツクｆｅｔ発振器 |
| JPS60153602A (ja) * | 1984-01-23 | 1985-08-13 | Nippon Telegr & Teleph Corp <Ntt> | コプレ−ナ線路・スロツト線路変換回路 |
| US5274256A (en) * | 1990-01-08 | 1993-12-28 | Sumitomo Electric Industries, Ltd. | Microwave FET |
| JP3216419B2 (ja) * | 1994-05-24 | 2001-10-09 | 三菱電機株式会社 | 移相器 |
| US5983089A (en) * | 1994-09-26 | 1999-11-09 | Endgate Corporation | Slotline-mounted flip chip |
| JP3235476B2 (ja) * | 1996-06-28 | 2001-12-04 | 株式会社村田製作所 | 高周波半導体デバイス |
| US5821815A (en) * | 1996-09-25 | 1998-10-13 | Endgate Corporation | Miniature active conversion between slotline and coplanar waveguide |
-
2002
- 2002-02-27 JP JP2002051733A patent/JP3622732B2/ja not_active Expired - Fee Related
-
2003
- 2003-02-06 US US10/359,204 patent/US6737687B2/en not_active Expired - Fee Related
- 2003-02-26 FR FR0302329A patent/FR2836596B1/fr not_active Expired - Fee Related
- 2003-02-26 CN CN03107001.9A patent/CN1271724C/zh not_active Expired - Fee Related
- 2003-02-27 DE DE10308556A patent/DE10308556B4/de not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58145165A (ja) * | 1982-02-24 | 1983-08-29 | Fujitsu Ltd | 半導体装置 |
| JPS63164504A (ja) * | 1986-12-25 | 1988-07-07 | A T R Koudenpa Tsushin Kenkyusho:Kk | 半導体装置 |
| JPS63164276A (ja) * | 1986-12-25 | 1988-07-07 | A T R Koudenpa Tsushin Kenkyusho:Kk | 半導体装置 |
Non-Patent Citations (3)
| Title |
|---|
| ISMAIL K ET AL: "NEGATIVE TRANSCONDUCTANCE AND NEGATIVE DIFFERENTIAL RESISTANCE IN AGRID-GATE MODULATION-DOPED FIELD-EFFECT TRANSISTOR", APPLIED PHYSICS LETTERS, AMERICAN INSTITUTE OF PHYSICS. NEW YORK, US, vol. 54, no. 5, 30 January 1989 (1989-01-30), pages 460 - 462, XP000065325, ISSN: 0003-6951 * |
| PATENT ABSTRACTS OF JAPAN vol. 007, no. 264 (E - 212) 24 November 1983 (1983-11-24) * |
| PATENT ABSTRACTS OF JAPAN vol. 012, no. 425 (E - 681) 10 November 1988 (1988-11-10) * |
Also Published As
| Publication number | Publication date |
|---|---|
| DE10308556B4 (de) | 2005-08-25 |
| CN1441500A (zh) | 2003-09-10 |
| US20030160279A1 (en) | 2003-08-28 |
| US6737687B2 (en) | 2004-05-18 |
| DE10308556A1 (de) | 2003-09-11 |
| FR2836596B1 (fr) | 2007-05-18 |
| JP3622732B2 (ja) | 2005-02-23 |
| CN1271724C (zh) | 2006-08-23 |
| JP2003257994A (ja) | 2003-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2938971B1 (fr) | Cage de faraday pour camera | |
| FR2889896A1 (fr) | Amplificateur de puissance de haute frequence | |
| FR2699330A1 (fr) | Boîtier pour circuit intégré à haute fréquence. | |
| EP0113273B1 (fr) | Boîtier d'encapsulation pour semiconducteur de puissance, à isolement entrée-sortie amélioré | |
| FR2652197A1 (fr) | Transformateurs du type symetrique-dissymetrique perfectionnes. | |
| FR2802378A1 (fr) | Dispositif a circuit non reciproque et dispositif de telecommunications l'utilisant | |
| FR2560442A1 (fr) | Dispositif de commutation et de limitation a ligne a fente, fonctionnant en hyperfrequences | |
| EP3629380A1 (fr) | Structure de diode | |
| FR2949616A3 (fr) | Connecteur electrique | |
| FR2836596A1 (fr) | Dispositif de transistor a effet de champ | |
| EP0429037A1 (fr) | Blindage pour circuit radiofréquence | |
| EP0023873B1 (fr) | Limiteur passif de puissance à semi-conducteurs réalisé sur des lignes à structure plane, et circuit hyperfréquence utilisant un tel limiteur | |
| FR2756107A1 (fr) | Composant electronique stratifie | |
| FR2473811A1 (fr) | Dispositif a onde acoustique de surface | |
| EP0015610B1 (fr) | Filtre de réflexion de fréquence image en hyperfréquence et récepteur hyperfréquence comprenant un tel filtre | |
| FR2813995A1 (fr) | Coupleur directionnel, dispositif d'antenne et systeme de radar | |
| EP0237099A1 (fr) | Circuit amplificateur distribué large bande dans le domaine des hyperfréquences | |
| EP0204387B1 (fr) | Dispositif semiconducteur pour la réalisation des capacités de découplage placées entre l'alimentation et la masse des circuits intégrés | |
| EP0625823B1 (fr) | Dispositif semiconducteur hyperfréquences comprenant des moyens de stabilisation | |
| FR3073085B1 (fr) | Ensemble guide d'onde et procede d'assemblage associe | |
| EP0040998B1 (fr) | Oscillateur hyperfréquence à interaction étendue | |
| EP0016695A1 (fr) | Mélangeur symétrique pour ondes millimétriques et récepteur utilisant un tel mélangeur | |
| EP0219366A1 (fr) | Générateur harmonique de haut rang | |
| EP0136941A2 (fr) | Perfectionnement aux commutateurs d'ondes électromagnétiques millimétriques | |
| FR2833428A1 (fr) | Oscillateur haute frequence |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20111102 |