CN1441500A - 场效应晶体管器件 - Google Patents

场效应晶体管器件 Download PDF

Info

Publication number
CN1441500A
CN1441500A CN03107001.9A CN03107001A CN1441500A CN 1441500 A CN1441500 A CN 1441500A CN 03107001 A CN03107001 A CN 03107001A CN 1441500 A CN1441500 A CN 1441500A
Authority
CN
China
Prior art keywords
electrode
line
connecting line
rabbet joint
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN03107001.9A
Other languages
English (en)
Other versions
CN1271724C (zh
Inventor
馬場貴博
坂本孝一
三上重幸
松崎宏泰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN1441500A publication Critical patent/CN1441500A/zh
Application granted granted Critical
Publication of CN1271724C publication Critical patent/CN1271724C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Amplifiers (AREA)
  • Microwave Amplifiers (AREA)

Abstract

一种场效应晶体管器件，包括在半导体基片上的有源区域以及设置在有源区域表面上以便确定FET部分的栅极电极、源极电极和漏极电极。确定用于连接栅极的线的电极、确定用于连接源极的线的电极、以及确定用于连接漏极的线的电极设置在半导体基片上。诸电极确定了在输入端用于向FET部分提供信号的槽线和在输出端输出FET部分的信号的槽线。栅极电极具有沿着与通过输入端槽线的信号的传导方向近似垂直的方向延伸的形状。

Description

场效应晶体管器件
技术领域
本发明涉及可以结合于例如放大器电路、振荡电路以及其它电子装置中的场效应晶体管器件。
背景技术
图8A是示出一场效应晶体管器件(FET器件)的例子的平面示意图。图8B是如日本未审查专利申请公开号No.63-164504所披露的那样，沿着图8A所示的FET器件的A-A线的剖面示意图。图8A和8B所示的FET器件30具有砷化镓(GaAs)等制成的半导体基片31，且将诸如Si+之类的杂质离子注入到半导体基片31的中心部分，以便形成有源层32。在有源层32的表面上形成栅极电极33，并且还形成了源极电极34和漏极电极35，使源极电极34和漏极电极35以它们之间确定的间隔将栅极电极33夹在中间。有源层32、栅极电极33、源极电极34和漏极电极35确定了FET部分。
在半导体基片31的表面上，电极36用于形成连接栅极的线，连接着栅极电极33，该电极36形成在图8A的左上部分。电极37用于形成连接源极的线，连接着源极电极34，该电极37形成在图8A的右上部分。此外，电极38用于形成连接漏极的线，连接着漏极电极35，该电极38形成在图8A的下半部分。
栅极连接线电极36、源极连接线电极37、以及漏极连接线电极38确定了连接FET部分的信号线。也就是说，漏极连接线电极38是接地的。漏极连接线电极38具有面对着栅极连接线电极36的部分38a和面对着源极连接线电极37的部分38b，在漏极连接线电极38a和栅极电极36之间以及漏极连接线电极38b和源极连接线37之间都有确定的间隔。电极部分38a和栅极连接线电极36形成的电极对40以及电极部分38b和源极连接线电极37形成的电极对41各起着槽线的作用。电极对40定义为FET输入线，而电极对41定义为FET输出线。
在该FET器件30中，例如，当信号通过FET输入线40输入到栅极电极33时，被有源层32放大的该信号通过FET输出线41向外输出。
在FET器件30的该结构中，栅极电极33具有沿着信号传导方向延伸的结构。由于这原因，在栅极电极33基端部分的信号和栅极电极33前端部分的信号之间会产生相位差，并且当流过高频信号时，就不能忽略这种相位差。例如，当在栅极电极33基端部分的信号和栅极电极33前端部分的信号之间相位差大约为λ/4至λ/2时，在栅极电极33基端部分的信号基础上放大的信号和在栅极电极33前端部分的信号基础上放大的信号，两者相互间就变成有180°相位差。结果，由FET部分(FET portion)放大的信号部分就相互抵消了，从而出现了FET部分的增益(功率放大效率)下降的问题。
发明内容
为了能克服上述问题，本发明的诸较佳实施例提供了一种场效应晶体管器件，它能够提高受上述缺点和问题影响的增益。
根据本发明一较佳实施例，场效应晶体管器件包括场效应晶体管部分，该场效应晶体管部分包括栅极电极、源极电极和漏极电极，栅极电极设置在半导体基片上有源区域的表面上，而源极电极和漏极电极安排成以在它们之间所提供的间隔把栅极电极夹在中间；栅极连接线电极，定义为连接栅极电极的线；源极连接线电极，定义为连接源极电极的线，栅极连接线电极和源极连接线电极以它们之间所提供的间隔相互面对面地设置；以及用于定义连接漏极电极的连接线的电极，设置成其一部分面对着栅极连接线电极且在它与栅极连接线之间具有提供的间隔，栅极连接线电极、源极连接线电极以及漏极连接线电极都设置在半导体基片的表面上，该表面相对于栅极电极、源极电极以及漏极电极所设置的表面是共面的；其中，在栅极连接线电极面对着源极连接线电极处的电极对部分和栅极连接线电极面对着漏极连接线电极处的电极对部分中的一个电极对部分起着输入端上的槽线作用，用于向场效应晶体管部分输入信号，而另一个电极部分起着在输出端上的槽线作用，用于从场效应晶体管部分输出信号，以及其中，所述栅极电极具有沿着与通过输入端上的槽线流动的信号的传导方向实质上相垂直的方向延伸的结构，或具有沿着与通过输入端上的槽线流动的信号的传导方向相倾斜的方向延伸的结构。
可将源极连接线电极和漏极连接线电极设置成相互接近且相互之间具有间隔，以及夹断部分可以形成在源极连接线电极中的漏极连接线电极侧的电极部分和在漏极连接线电极中的源极连接线电极侧的电极部分中的至少一个一个电极部分处。结果，增加了源极连接线电极和漏极连接线电极之间的间隔。
在输入端的槽线和在输出一边的槽线可以设置成沿着近似相同的直线且将场效应晶体管部分设置在两者之间。
可以在半导体基片的同一表面上设置多组栅极电极、源极电极和漏极电极，场效应晶体管器件可包括多个场效应晶体管部分，且可把对应着多个场效应晶体管部分中的每一个场效应晶体管部分的输入端的槽线和输出端的槽线设置在半导体基片上。
偶数个场效应晶体管部分可以以在它们之间提供的间隔而布置在半导体基片上，多组栅极电极、源极电极和漏极电极、栅极连接线电极、源极连接线电极和漏极连接线电极的整个电极图案都设置在半导体基片的表面，且可设置成具有关于该整个电极图案中心线近似线对称的图案形状，实质上垂直于布置场效应晶体管部分的方向。
根据本发明各个较佳实施例，由于作为场效应晶体管部分的组成部分的栅极电极最好具有沿着与通过在输入端的槽线流动的信号的传导方向相垂直的方向延伸或沿着与通过输入端的槽线流动的信号的传导方向相倾斜的方向延伸的形状，所以就可能消除在栅极电极中的信号的相位差或有可能将该相位差减至最小。结果，就有可能防止由于栅极电极中的信号的相位差而引起的增益下降。结果，能够提供能有效放大信号的场效应晶体管器件。
在作为场效应晶体管器件的组成部分的半导体基片上，例如，由于在输入端提供了用于向场效应晶体管部分输入信号的槽线，场效应晶体管器件就有可能从电路基片的槽线接收到信号，该器件通过输入端的槽线安装在该电路基片上。因此，就有可能减少在场效应晶体管器件和电路基片相互连接的部分处的信号连接损耗。此外，在场效应晶体管器件的半导体基片上，例如，由于在输出端提供了用于输出场效应晶体管部分的信号的槽线，场效应晶体管器件就有可能从该器件的输出端上的槽线向电路基片的槽线输出一输出信号，该器件以减小连接损耗的方式安装在该电路基片上。以上述讨论的方式，由于在场效应晶体管器件的半导体基片上形成输入端上的槽线和输出端上的槽线的结果，显著地降低了信号连接损耗，从而进一步提高了场效应晶体管器件的增益。
在本发明的诸较佳实施例中，对于场效应晶体管器件和电路基片而言，由于可把槽线冲压连接在一起，以便允许信号的传导，这就使信号传导通路上连接场效应晶体管器件和电路基片的部分处的阻抗中的变化最小化。结果，就有可能抑制由阻抗变化而引起不需要的波形的产生。
此外，由于栅极连接线电极定义了输入端上的槽线以及输出端上的槽线，所以本发明的较佳实施例的场效应晶体管器件可用于要求栅极接地的电路。
此外，在一个较佳实施例中，场效应晶体管器件配置成，通过在源极连接线电极中的漏极连接线电极侧的电极部分和在漏极连接线电极中的源极连接线电极侧的电极部分中的至少一个电极部分中形成一夹断部分，以便增加在源极连接线电极和漏极连接线电极之间的间隔，使源极连接线电极和漏极连接线电极设置成相互接近且相互之间具有间隔，能够确保在源极连接线电极和漏极连接线电极之间的绝缘。结果，就有可能防止在源极连接线电极和漏极连接线电极之间不希望的耦合，使得能够防止由于不希望的耦合而引起的问题，也就是诸如在源极连接线电极和漏极连接线电极之间流过的电流以及信号不施加到场效应晶体管部分之类的问题。
此外，在一个较佳实施例中，场效应晶体管配置成输入端上的槽线和输出端上的槽线沿着近似相同的直线设置，且将场效应晶体管部分设置在两者之间的部分，信号传导损耗可以最小化，从而可以方便地进一步提高场效应晶体管器件的增益。
在场效应晶体管器件的一个较佳实施例中，场效应晶体管器件具有多个场效应晶体管部分，多个场效应晶体管部分配置成多组栅极电极、源极电极和漏极电极设置在半导体基片的同一表面上，在制造步骤中，该多组栅极电极、源极电极和漏极电极可同时形成在半导体基片的表面上。因此，几乎可以消除多个场效应晶体管部分的特性中的变化。结果，例如，当多个场效应晶体管部分结合于一个电路时，电路的设计就能够变得更加容易。
另外，在场效应晶体管器件的一个较佳实施例中，以这样的方式配置场效应晶体管器件，即在半导体基片上布置偶数个场效应晶体管部分，且在相互之间提供有间隔，设置在半导体基片表面上的整个电极图案布置成关于该整个电极图案的中心线线对称，该中心线方向基本垂直于布置场效应晶体管的方向，在例如场效应晶体管器件的每个场效应晶体管部分输出的信号通过设置在电路基片上的槽线接合的情况下，包含于在各个场效应晶体管部分的输出信号中的偶模谐波相互抵消且能够被消除。由于谐波是引起基波损耗的原因之一，因为采用上述方法能够消除偶模谐波，就可能减小信号的基波的损耗，从而能够进一步提高场效应晶体管器件的增益。
通过参照附图的较佳实施例的详细说明，本发明的其它特征，要素、特性和优点将变得更加清晰。
附图说明
图1是示出根据本发明第一较佳实施例的场效应晶体管器件的电极图’案的特征的平面示意图；
图2以简化方式示出了根据本发明第一较佳实施例的场效应晶体管器件的安装结构的例子；
图3是示出根据本发明第二较佳实施例的场效应晶体管器件的电极图案的特征的平面示意图；
图4以简化方式示出了根据本发明第二较佳实施例的场效应晶体管器件的安装结构的例子；
图5A和5B说明了本发明第二较佳实施例的优点；
图6说明了本发明的另一较佳实施例；
图7说明了本发明又一较佳实施例；
图8A和8B说明了示出场效应晶体管器件的常规例子的模型。
具体实施方式
现在将参照附图来描述本发明的较佳实施例。
图1以平面图的方式示出了根据本发明第一较佳实施例的场效应晶体管器件。该场效应晶体管器件(FET器件)1可以工作于放大器电路或振荡电路，在其中例如毫米波频段的高频信号传导。该FET器件1较佳地包括半导体基片2，以及提供于该半导体基片2上的有源区域(本征区域)3。在该第一较佳实施例中，有源区域3位于半导体基片2的近似中心部分的位置。在有源区域3的表面上提供了栅极电极(栅极指)4，以及采用将栅极电极4夹在中间且相互之间具有间隔的方式设置的源极电极5和漏极电极6。有源区域3、栅极电极4、源极电极5以及漏极电极6构成了场效应晶体管部分(FET部分)8。
此外，在与栅极电极4、源极电极5和漏极电极6设置的表面共面的半导体基片2的表面上，提供了用于连接栅极电极4的线的电极10、用于连接源极电极5的线的电极11以及用于连接漏极电极6的线的电极12。
在该第一较佳实施例中，源极连接线电极11设置在如图1所示的半导体基片2的表面上的右上部分，漏极连接线电极12设置在图1的半导体基片2表面上的左上部分，并且源极连接线电极11和漏极连接线电极12布置成相互接近且在两者之间具有间隔。此外，栅极连接线电极10设置在如图1所示的半导体基片2的表面的下半部分，栅极连接线电极10的一部分以一间隔面对着源极连接线电极11，而栅极连接线电极10的另一部分以一间隔面对着漏极连接线电极12。
在本较佳实施例中，栅极连接线电极10由接地的电极定义，以及栅极连接线电极10和源极连接线电极11的相对着的电极部分10a和11a构成的对(电极对)14起槽线的作用。类似地，栅极连接线电极10和漏极连接线电极12的相对着的电极部分10b和12a构成的对(电极对)15也起槽线的作用。
在该第一较佳实施例中，定义槽线14的电极部分10a和11a之间的间隔L1和定义槽线15的电极部分10b和12a之间的间隔L2是近似相等的。槽线14和15布置成沿着与在它们之间设置的FET部分8近似相同的直线来布置。
例如，当信号从外部输入到这样的槽线14时，通过槽线14将该信号施加在FET部分8的栅极电极4和源极电极5之间。结果，就在源极电极5和漏极电极6之间产生放大的信号，且该放大的信号可以通过槽线15向外输出。如此，将槽线14和15中的一个设置成在输入端用于向FET部分8提供信号的线，而将另一个设置成在输出端输出信号的线。在该第一较佳实施例中，通过槽线14和15流动的信号的传导方向是图1中的从右向左方向。
该第一较佳实施例的最显著的特征之一是栅极电极4具有沿着垂直于通过槽线14和15的信号传导方向的方向延伸的形状。
如上所述，由于栅极电极4较佳地具有沿着基本垂直于信号传导方向的方向延伸的形状，所以在栅极电极4的任何位置上的信号相位都变得几乎是同相的。由于这个原因，使得基于栅极电极4任何位置上的信号的经放大的信号变得近似同相。结果，就可能消除由于在栅极电极4中的信号相位差而引发的问题，即，部分经放大的信号被相互抵消且增益大大降低的情况。
近几年来，对高频信号有日益增加的需求。由于具有较高频率的信号，栅极电极中的信号相位差而引起的增益中的下降已经成了大问题。在第一较佳实施例中，由于可以采用简单的结构来克服栅极电极中的信号相位差引起的增益下降的问题，在该结构中栅极电极4具有沿着与槽线14和15正交的方向延伸的形状，这种配置结构保持了巨大的潜力。这样的结构以前并不可用，因此是重大突破。
此外，在所述第一实施例中，由于栅极连接线电极10是能接地的，所以它能够用于需要栅极接地的电路中。
在该第一较佳实施例中，源极连接线电极11和漏极连接线电极12布置成相互接近。由于这个原因，如果源极连接线电极11和漏极连接线电极12之间的绝缘不充分，就存在着源极连接线电极11和漏极连接线电极12不希望地相互耦合的情况。作为这种不希望的耦合的结果，如果在源极连接线电极11和漏极连接线电极12之间有电流导通，就会出现输入端的槽线和输出端的槽线短路的状态。结果，发生了这样的情况，即从输入端的槽线不向FET部分8提供信号，或者即使信号提供给FET部分8，所提供信号的量也很小且增益也非常小。
在该第一较佳实施例中，为了防止该问题的出现，分别在漏极连接线电极侧的源极连接线电极11部分中和源极连接线电极侧的漏极连接线电极12部分中形成图1中的虚线所指示的夹断部分16和17。该夹断部分16和17使源极连接线电极11和漏极连接线电极12之间的间隔增大，从而可能防止源极连接线电极11和漏极连接线电极12之间不希望的耦合。结果，就可能防止由于上述的在源极连接线电极11和漏极连接线电极12之间的不希望的耦合而引起的问题。
绝缘体形成的保护薄膜覆盖在半导体基片2的表面上，以保护诸如栅极电极4之类的电极，以及要求槽线14和15的每一个都向外导出。由于这个原因，在保护薄膜上形成开孔18，以便于栅极连接线电极10、源极连接线电极11和漏极连接线电极12的每一个的一部分，即形成槽线14和15的部分，能够暴露出来。
图2以简化的方式示出了根据本发明第一较佳实施例的FET器件1的安装结构的例子。图2的例子示出了FET器件1用于放大器电路的情况。在图2中，在安装有FET器件1的电路基片2上，形成了确定输入端用于向FET器件1提供信号的槽线和输出端输出FET器件1的输出信号的槽线的电极图案。也就是，接地的接地电极21布置在由电介质制成的电路基片20上。此外，在接地电极21的一部分中布置了面对着接地电极21的电极22，且两者之间具有间隔，且接地电极21和电极22构成的电极对确定了槽线24a。另外，在接地电极21的另一部分中布置了面对着接地电极21的电极23，且两者之间具有间隔，且由接地电极21和电极23构成的电极对确定了槽线24b。
当要把电极图案21、22和23设置在电路基片20的表面上以便确定槽线24a和24b时，电极通常不形成在相对着电极图案形成区域的电路基片20的背后区域上。然而，在第一较佳实施例中，电极可以设置在电路基片20的背后区域上，并且在电路基片20的背后区域上是否存在电极没有特别的限制。
由电路基片20的接地电极21与电极22确定的槽线24a，和接地电极21与电极23确定的槽线24b中的一个槽线定义为输入端向FET器件1提供信号的线，而另一个定义为输出端输出FET器件1的输出信号的线。
为了将FET器件1安装在电路基片20上，将FET器件1这样安装在电路基片20上，即，FET器件1的输入端上的槽线与电路基片20的输入端的上槽线相连接，以及FET器件1的输出端上的槽线与电路基片20的输出端上的槽线相连接。例如，在图2的例子中，栅极连接线电极10与电路基片20的接地电极21相连接，源极连接线电极11与电路基片20的电极23相连接，以及漏极连接线电极12与电路基片20的电极22相连接，各个电极的连接在开孔18处相互间采用焊接相连接。结果，FET器件1的槽线14连接着电路基片20的槽线24b，而FET器件1的槽线15连接着电路基片20的槽线24a。当将FET器件1安装在电路基片20上时，电路基片20面对着FET器件1的FET部分8的区域就形成为无电极图案的区域。
设置在电路基片20上的电极22和23相互接近地排列着。如上所述，电极22和23中的一个电极是确定在电路基片20的输入端上的槽线的电极之一，而另一个电极则是确定在电路基片20的输出端上的槽线的电极之一。当电极22和23不希望地相互耦合时，在电极22和23之间就会有电流传导，因此，信号就不能从电路基片20的输入端上的槽线流到FET器件1的输入端上的槽线。结果，就产生了不能从电路基片20侧将信号提供到FET器件1的FET部分8的问题。
为了防止这样的问题，由电极22和23形成一槽线。这里，示出了将FET器件1结合于放大器电路的例子。在这种情况下，当从FET部分8侧观察由电极22和23所形成的槽线时，该槽线较佳地处于相当于开路的状态中。由于此原因，在第一较佳实施例中，大约λ/4的短线25形成在由电极22和23所确定的槽线中，它处在离FET部分8侧上的末端部分大约λ/2的位置上。结果，当从FET部分8侧观察时，由电极22和23所确定的槽线达到相当于开路状态的状态。
由于提供了由电极对22和23确定的槽线，就可能防止设置在电路基片20上的输入端和输出端上的槽线24a和24b的短路，从而就可能可靠地将从电路基片20侧将信号提供给FET器件1侧。
在第一较佳实施例中，描述了将FET器件结合于放大器电路的例子。在由设置在电路基片20上的电极22和23所确定的槽线中，在距离该槽线的FET部分8侧上的末端部分大约λ/2的位置上设置了大约λ/4的短线，使得当从FET部分8观察该槽线时，该槽线是开路的。然而，例如，当要把FET器件1结合于设置在电路基片20上的反射振荡电路时，在从FET部分8观察时，由电极22和23所确定的槽线就可能不开路。在这种情况下，在距离FET部分8侧的槽线的末端部分大约λ/2的位置上就可不提供短线25。如上所述，提供短线25的位置，或是否应该提供短线25，可根据结合有FET器件的电路基片20的电路配置结构来适当设置，并不限于本发明第一较佳实施例的结构。
在第一较佳实施例中，如上所述，在FET器件1中提供了输入端的槽线，且FET器件1的输入端的槽线通过焊接与电路基片20输入端的槽线相连接。由于这个原因，通过槽线的焊接，FET器件1接收来自电路基片20的输入端上的槽线的信号。类似地，FET器件1中提供了输出端的槽线，且FET器件1的输出端的槽线通过焊接与电路基片20的输出端的槽线相连接。由于这个原因，通过焊接，FET器件1从输出端的槽线向电路基片20输出端的槽线输出输出信号。
如上所述，由于采用将槽线焊接在一起以允许信号交换的方式来配置FET器件1和电路基片20，所以就可能减小信号连接损耗，从而能够提高FET器件1的增益。
由于采用将槽线焊接在一起以允许信号交换的方式来配置FET器件1和电路基片20，所以有可能减小在信号通路上FET器件1和电路基片20相互连接的部分处的阻抗中的变化。如果在信号通路上FET器件1和电路基片20相互连接的部分处的阻抗中的变化大，就会在信号通路上FET器件1和电路基片20相互连接的部分处产生除了槽隙模式之外的不需要的传输模式的不需要的波，诸如平行板模式或表面声波模式。然而，在第一较佳实施例中，如上所述，由于能减小在信号通路上FET器件1和电路基片20相互连接的部分处的阻抗中的变化，所以可靠地防止了不需要的波形的产生。
以下将描述本发明的第二较佳实施例。在对该第二较佳实施例的描述中，与第一较佳实施例中的部件相同的部件采用相同的标号来标明，并因此省略对这些部件的重复描述。
图3以平面图示意性地示出根据本发明的第二较佳实施例的场效应晶体管器件。在该第二较佳实施例中，在FET器件1的半导体基片2上，多组(例如，在图3所示的例子中是两组)栅极电极4、源极电极5和漏极电极6设置在同一表面上，且该FET器件1具有多个(例如，在图3所示的例子中是两个)FET部分8。此外，在半导体基片2上提供了对应于各个FET部分8的栅极连接线电极10、源极连接线电极11和漏极连接线电极12，它们与第一较佳实施例中的相同，并提供了对应于各个FET部分8的输入端上的槽线和输出端上的槽线。
在该第二较佳实施例中，多组栅极电极4、源极电极5、漏极电极6、栅极连接线电极10、源极连接线电极11和漏极连接线电极12的整个电极图案是关于中心线O线对称的图案形状，该中心线基本垂直于在该整个电极图案中布置所述FET部分8的方向。
同样，在该第二较佳实施例中，类似于第一较佳实施例，栅极电极4较佳地具有沿着基本垂直于信号通过槽线14和15的传导方向的方向延伸的形状。结果，如第一较佳实施例所述的那样，在栅极电极4中的任何位置处的信号的相位都变得接近于同相，并且可可靠地放置由于栅极电极4中的信号的相位差而引起的问题，即，降低增益的问题。
类似于第一较佳实施例，在相互接近的源极连接线电极11和漏极连接线电极12中形成夹断部分16和17，使得可能防止在源极连接线电极11和漏极连接线电极12之间不需要的耦合。
图4示意性地示出根据本发明的第二较佳实施例的FET器件1的安装结构的例子。在图4所示的例子中，用于形成槽线的电极图案设置于电路基片20上，通过所述槽线多个FET部分8并联。更具体地说，在电路基片20上，形成了用于确定对应于各个FET部分8的输入端的槽线和输出端的槽线的电极图案26、27、28a、28b、28c和28d。此外，电极图案28a、28b和28c确定了一槽线，对应于各个FET部分8的输入端上的诸槽线共同连接至该槽线，以及确定了一槽线，对应于各个FET部分8输出端上的诸槽线共同连接至该槽线。设置在电路基片20上的槽线使得输入信号以分路的方式提供给各个FET部分8，而从各个FET部分8输出的信号输出到电路基片20的输出端上的对应的槽线，并接合起来，并向预定的供电部分提供电流。
在第二较佳实施例中，由于在同一半导体基片2上设置了多个FET部分8，所以获得了下列优点。例如，当需要将多个FET部分8结合于一电路时，可能使用在其中形成了一个FET部分8的多个FET器件1。然而，在这种情况下，就会产生由于栅极电极4、源极电极5等的电极图案的薄膜形成(film-formation)准确性而引起各个FET器件1的FET部分8的特性可能变化的风险，从而会产生麻烦。
相比之下，在第二较佳实施例中，由于多个FET部分8可以同时形成，所以能形成具有几乎相同特性的多个FET部分8。结果，例如，当通过使用多个FET部分8来配置电路时，电路的设计就变得更容易了。
此外，在第二较佳实施例中，设置在FET器件1的半导体基片2上的整个电极图案具有关于中心线O线对称的形状，该中心线O基本垂直于布置整个电极图案的FET部分8的方向。结果，可以获得下列优点。
也就是，在信号中，由于各种因素，不仅产生基波，也产生噪声基波损耗的原因之一的谐波。可大致地把谐波分类成奇模和偶模。如在该第二较佳实施例中，由于使FET器件1的整个电极图案具有关于中心线0线对称的形状，该中心线O基本垂直于布置FET部分8的方向，所以电路基片20的各个槽线的电场方向在奇模情况下如图5A所示，而在偶模情况下如图5B所示。由于这个原因，当从各个FET部分8输出的信号组合时，就偶模的谐波而言，谐波相互抵消且被消除。结果，能够减小由于偶模的谐波而引起的基波损耗，从而就可以减小FET器件1的增益的衰减。
本发明并不局限于第一和第二较佳实施例，而可以有各种变化。例如，在第一和第二较佳实施例中，在源极连接线电极11和漏极连接线电极12两者中分别提供了用于增加在源极连接线电极11和漏极连接线电极12之间间隔的夹断部分16和17。然而，可以只在源极连接线电极11和漏极连接线电极12中的一个中提供夹断部分。
此外，在第一和第二较佳实施例中，栅极电极4较佳地具有沿着与通过输入端槽线的信号传导方向基本垂直的方向延伸的形状。然而，例如，在栅极电极4不能以上述讨论的方式沿与通过输入端槽线的信号传导方向基本垂直的方向设置情况下，或者在可以获得比在栅极电极4沿着与通过输入端槽线的信号传导方向基本垂直的方向延伸的情况更加满意的特性的情况下，栅极电极4可具有沿着以与通过输入端槽线的信号传导方向相倾斜的方向延伸的形状。
此外，在第二较佳实施例中，两个FET部分8中的每个源极电极5连接到共同的源极连接线电极11。两个FET部分8的每个漏极电极5连接到共同的漏极连接线电极12。两个FET部分8的各自的栅极电极4连接到相应的单独的栅极连接线电极10。然而，例如，如图6所示，该结构可以是两个FET部分8的栅极电极4连接到共同的栅极连接线电极10，而两个FET部分8的各个源极电极5和各个漏极电极6连接到相应的单独的源极连接线电极11和漏极连接线电极12。
此外，虽然在第二较佳实施例中描述了在FET器件1的半导体基片2上设置了两个FET部分8的例子，但是在同一半导体基片2上也可设置三个或更多的FET部分8。同样，在这种情况下，提供了对应于每个FET部分8的输入端的槽线和输出端的槽线。
此外，虽然在第一和第二较佳实施例中，在FET部分8输入端的槽线和其输出端的槽线是沿着与两者之间的FET部分8相同的直线设置的，但是如图7所示，例如槽线14和15也可以不沿着同一直线而设置。虽然在第一和第二较佳实施例中，描述了确定槽线14的电极10a和11a之间的间隔L1几乎等于确定槽线15的电极10b和12a之间的间隔L2，但是如图7所示，电极10a和11a之间的间隔L1可不同于电极10b和12a之间的间隔L2。
另外，在第一和第二较佳实施例中所示的电路基片20的电极图案仅仅只是例子，且在电路基片20中的FET器件1的安装区域的电极图案的形状可以根据设置在电路基片20上的电路结构而采用适当的形状。
虽然已描述了本发明的较佳实施例，但是应该理解的是，对于本领域的技术人员来说，在不背离本发明的范围和精神的情况下，各种变化和改进是显而易见的。因此，本发明的范围仅仅由下面的权利要求来确定。

Claims (20)

1.一种场效应晶体管器件，包括：
半导体基片；
场效应晶体管部分，包括：
栅极电极；
源极电极；以及
漏极电极，所述栅极电极、所述源极电极和所述漏极电极设置在半
导体基片上提的有源区域的表面上，所述源极电极和所述漏极电极布
置成将栅极电极夹在中间且相互间具有确定的间隔；
确定用于连接栅极电极的线的电极；
确定用于连接源极电极的线的电极，栅极连接线电极和源极连接线电极布置成它们各自的部分相互面对着且相互间具有确定的间隔；以及
确定用于连接漏极电极的线的电极，漏极连接线电极布置成其一部分面对着所述栅极连接线电极且两者之间具有间隔，并且所述栅极连接线电极、所述源极连接线电极和所述漏极连接线电极设置在半导体基片表面上，该半导体基片的表面与提供栅极电极、源极电极和漏极电极的表面共面；
其特征在于，所述栅极连接线电极面对着所述源极连接线电极处的电极对部分和所述栅极连接线电极面对着所述漏极连接线电极处的电极对部分中的一个电极对部分，确定了在输入端用于向所述场效应晶体管部分输入信号的槽线，而所述栅极连接线电极面对着所述源极连接线电极处的电极对部分和所述栅极连接线电极面对着所述漏极连接线电极处的电极对部分中的另一电极对部分，确定了在输出端用于从所述场效应晶体管部分输出信号的槽线；以及
所述栅极电极具有沿着与通过在输入端的槽线流动的信号的传导方向基本垂直的方向延伸的形状。
2.根据权利要求1所述的场效应晶体管器件，其特征在于，源极连接线电极和漏极连接线电极布置成相互接近且两者之间具有间隔，以及至少在源极连接线电极中的漏极连接线电极侧的电极部分和在漏极连接线电极中的源极连接线侧的电极部分中的一个电极部分形成夹断部分，使得增加在源极连接线电极和漏极连接线电极之间的间隔。
3.根据权利要求1所述的场效应晶体管器件，其特征在于，输入端的槽线和输出端的槽线布置成沿着几乎相同的直线设置，使得场效应晶体管部分设置在两者之间。
4.根据权利要求2所述的场效应晶体管器件，其特征在于，输入端的槽线和输出端的槽线布置成沿着几乎相同的直线设置，使得场效应晶体管部分设置在两者之间。
5.根据权利要求1所述的场效应晶体管器件，其特征在于，多组栅极电极、源极电极和漏极电极都设置在半导体基片的相同表面上，该场效应晶体管器件包括多个场效应晶体管部分，并且对应于多个场效应晶体管部分中的每一个的输入端的槽线和输出端的槽线设置在该半导体基片上。
6.根据权利要求2所述的场效应晶体管器件，其特征在于，多组栅极电极、源极电极和漏极电极都设置在半导体基片的相同表面上，该场效应晶体管器件包括多个场效应晶体管部分，并且对应于多个场效应晶体管部分中的每一个的输入端的槽线和输出端的槽线设置在该半导体基片上。
7.根据权利要求5所述的场效应晶体管器件，其特征在于，偶数个场效应晶体管部分以其相互间提供有间隔而设置在半导体基片上，且设置在半导体基片表面上的多组栅极电极、源极电极和漏极电极、栅极连接线电极、源极连接线电极和漏极连接线电极的整个电极图案具有关于整个电极图案的中心线近似线对称的图案形状，该中心线基本垂直于处置所述场效应晶体管部分的方向。
8.根据权利要求6所述的场效应晶体管器件，其特征在于，偶数个场效应晶体管部分以其相互间提供有间隔而设置在半导体基片上，且设置在半导体基片表面上的多组栅极电极、源极电极和漏极电极、栅极连接线电极、源极连接线电极和漏极连接线电极的整个电极图案具有关于整个电极图案的中心线近似线对称的图案形状，该中心线基本垂直于处置所述场效应晶体管部分的方向。
9.根据权利要求1所述的场效应晶体管器件，其特征在于，有源区域处于半导体基片近似中心的部分。
10.根据权利要求1所述的场效应晶体管器件，其特征在于，栅极连接线电极由接地的电极定义。
11.一种场效应晶体管器件，包括：
半导体基片；
场效应晶体管部分，包括：
栅极电极；
源极电极；以及
漏极电极，所述栅极电极、所述源极电极和所述漏极电极设置在半
导体基片上提供的有源区域的表面上，所述源极电极和所述漏极电极布
置成将栅极电极夹在中间且相互间具有确定的间隔；
确定用于连接栅极电极的线的电极；
确定用于连接源极电极的线的电极，栅极连接线电极和源极连接线电极布置成它们各自的部分相互面对着且相互间具有确定的间隔；以及
确定用于连接漏极电极的线的电极，漏极连接线电极布置成其一部分面对着所述栅极连接线电极且两者之间具有间隔，并且所述栅极连接线电极、所述源极连接线电极和所述漏极连接线电极设置在半导体基片表面上，该半导体基片的表面与提供栅极电极、源极电极和漏极电极的表面共面；
其特征在于，所述栅极连接线电极面对着所述源极连接线电极处的电极对部分和所述栅极连接线电极面对着所述漏极连接线电极处的电极对部分中的一个电极对部分，确定了在输入端用于向所述场效应晶体管部分输入信号的槽线，而所述栅极连接线电极面对着所述源极连接线电极处的电极对部分和所述栅极连接线电极面对着所述漏极连接线电极处的电极对部分中的另一电极对部分，确定了在输出端用于从所述场效应晶体管部分输出信号的槽线；以及
所述栅极电极具有沿着与通过在输入端的槽线流动的信号的传导方向向倾斜的方向延伸的形状。
12.根据权利要求11所述场效应晶体管器件，其特征在于，源极连接线电极和漏极连接线电极布置成相互接近且两者之间具有间隔，以及至少在源极连接线电极中的漏极连接线电极侧的电极部分和在漏极连接线电极中的源极连接线侧的电极部分中的一个电极部分形成夹断部分，使得增加在源极连接线电极和漏极连接线电极之间的间隔。
13.根据权利要求11所述的场效应晶体管器件，其特征在于，输入端的槽线和输出端的槽线布置成沿着几乎相同的直线设置，使得场效应晶体管部分设置在两者之间。
14.根据权利要求12所述的场效应晶体管器件，其特征在于，输入端的槽线和输出端的槽线布置成沿着几乎相同的直线设置，使得场效应晶体管部分设置在两者之间。
15.根据权利要求11所述的场效应晶体管器件，其特征在于，多组栅极电极、源极电极和漏极电极都设置在半导体基片的相同表面上，该场效应晶体管器件包括多个场效应晶体管部分，并且对应于多个场效应晶体管部分中的每一个的输入端的槽线和输出端的槽线设置在该半导体基片上。
16.根据权利要求12所述的场效应晶体管器件，其特征在于，多组栅极电极、源极电极和漏极电极都设置在半导体基片的相同表面上，该场效应晶体管器件包括多个场效应晶体管部分，并且对应于多个场效应晶体管部分中的每一个的输入端的槽线和输出端的槽线设置在该半导体基片上。
17.根据权利要求15所述的场效应晶体管器件，其特征在于，偶数个场效应晶体管部分以其相互间提供有间隔而设置在半导体基片上，且设置在半导体基片表面上的多组栅极电极、源极电极和漏极电极、栅极连接线电极、源极连接线电极和漏极连接线电极的整个电极图案具有关于整个电极图案的中心线近似线对称的图案形状，该中心线基本垂直于处置所述场效应晶体管部分的方向。
18.根据权利要求16所述的场效应晶体管器件，其特征在于，偶数个场效应晶体管部分以其相互间提供有间隔而设置在半导体基片上，且设置在半导体基片表面上的多组栅极电极、源极电极和漏极电极、栅极连接线电极、源极连接线电极和漏极连接线电极的整个电极图案具有关于整个电极图案的中心线近似线对称的图案形状，该中心线基本垂直于处置所述场效应晶体管部分的方向。
19.根据权利要求11所述的场效应晶体管器件，其特征在于，有源区域处于半导体基片近似中心的部分。
20.根据权利要求11所述的场效应晶体管器件，其特征在于，栅极连接线电极由接地的电极定义。
CN03107001.9A 2002-02-27 2003-02-26 场效应晶体管器件 Expired - Fee Related CN1271724C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002051733 2002-02-27
JP2002051733A JP3622732B2 (ja) 2002-02-27 2002-02-27 電界効果トランジスタ素子

Publications (2)

Publication Number Publication Date
CN1441500A true CN1441500A (zh) 2003-09-10
CN1271724C CN1271724C (zh) 2006-08-23

Family

ID=27678520

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03107001.9A Expired - Fee Related CN1271724C (zh) 2002-02-27 2003-02-26 场效应晶体管器件

Country Status (5)

Country Link
US (1) US6737687B2 (zh)
JP (1) JP3622732B2 (zh)
CN (1) CN1271724C (zh)
DE (1) DE10308556B4 (zh)
FR (1) FR2836596B1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2423417B (en) * 2003-12-05 2007-10-10 Murata Manufacturing Co High-Frequency Amplifier And High-Frequency Radio Communication Device
US8278769B2 (en) * 2009-07-02 2012-10-02 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Compound semiconductor device and connectors
JP5240155B2 (ja) * 2009-10-06 2013-07-17 三菱電機株式会社 実装回路基板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58145165A (ja) * 1982-02-24 1983-08-29 Fujitsu Ltd 半導体装置
JPS60106205A (ja) * 1983-11-14 1985-06-11 Nippon Telegr & Teleph Corp <Ntt> モノリシツクｆｅｔ発振器
JPS60153602A (ja) * 1984-01-23 1985-08-13 Nippon Telegr & Teleph Corp <Ntt> コプレ−ナ線路・スロツト線路変換回路
JP2737874B2 (ja) * 1986-12-25 1998-04-08 株式会社 エイ・ティ・アール光電波通信研究所 半導体線路変換装置
JPS63164504A (ja) 1986-12-25 1988-07-07 A T R Koudenpa Tsushin Kenkyusho:Kk 半導体装置
US5274256A (en) * 1990-01-08 1993-12-28 Sumitomo Electric Industries, Ltd. Microwave FET
JP3216419B2 (ja) * 1994-05-24 2001-10-09 三菱電機株式会社 移相器
US5983089A (en) * 1994-09-26 1999-11-09 Endgate Corporation Slotline-mounted flip chip
JP3235476B2 (ja) * 1996-06-28 2001-12-04 株式会社村田製作所 高周波半導体デバイス
US5821815A (en) * 1996-09-25 1998-10-13 Endgate Corporation Miniature active conversion between slotline and coplanar waveguide

Also Published As

Publication number Publication date
US6737687B2 (en) 2004-05-18
DE10308556B4 (de) 2005-08-25
JP3622732B2 (ja) 2005-02-23
CN1271724C (zh) 2006-08-23
JP2003257994A (ja) 2003-09-12
DE10308556A1 (de) 2003-09-11
FR2836596B1 (fr) 2007-05-18
US20030160279A1 (en) 2003-08-28
FR2836596A1 (fr) 2003-08-29

Similar Documents

Publication Publication Date Title
US7087993B2 (en) Chip package and electrical connection structure between chip and substrate
US5883407A (en) Semiconductor device
US20050133829A1 (en) High-frequency semiconductor device
ATE350767T1 (de) Leistungstransistoranordnung höher frequenz
JP2019121735A (ja) 半導体装置
US6777791B2 (en) Multiple ground signal path LDMOS power package
CN1271724C (zh) 场效应晶体管器件
JP7382405B2 (ja) 入力と出力が分離された、パッケージングされたトランジスタ・デバイス、及び入力と出力が分離された、パッケージングされたトランジスタ・デバイスを形成する方法
CN114094978B (zh) 一种声表面滤波器组去耦封装结构
JP2884577B2 (ja) 電界効果トランジスタ
JP2005512325A (ja) 振動傾向の減少した半導体部品構造
JP4579040B2 (ja) 半導体増幅器
US6617679B2 (en) Semiconductor package for multiple high power transistors
CN116420217A (zh) 晶体管
JPH065849A (ja) 半導体素子の構造
JP4164013B2 (ja) 半導体装置
JP2006025405A (ja) 接続回路装置
JP2007081124A (ja) 半導体装置
JP3096046B2 (ja) マイクロ波半導体装置
JPH07120906B2 (ja) マイクロ波ミリ波高出力トランジスタ
JP5759777B2 (ja) Ｍｍｉｃ用パッケージ
JPS61172376A (ja) 半導体装置
JPH0637308A (ja) 半導体装置
JPS61260680A (ja) 半導体装置
JP2005026327A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060823

Termination date: 20110226