JPS58145165A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS58145165A JPS58145165A JP2840582A JP2840582A JPS58145165A JP S58145165 A JPS58145165 A JP S58145165A JP 2840582 A JP2840582 A JP 2840582A JP 2840582 A JP2840582 A JP 2840582A JP S58145165 A JPS58145165 A JP S58145165A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- angles
- curvature
- noise
- leakage current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims description 6
- 230000005669 field effect Effects 0.000 claims description 3
- 239000006185 dispersion Substances 0.000 abstract description 3
- 230000003247 decreasing effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
物半導体によって形成される電界効果トランジスタに関
する。 （２）技術の背景 ＩトＶｔ化合物半導体例えばガリウム・砒素（ＧａＡｓ
）等ではシリコンの電子移動度の数倍もあるごとから、
ｆｉａＡｓを用いる電界効果！・ランシスタ（１） （ＦＢＴ）の研究が進められている。かかる１・１）Ｔ
の典型例は第１図の平面図にボされる如きもので、図に
おいて、１は半絶縁性基板、２は能動層、３．４．５は
それぞれソース、ドレイン、ケート？Ｉ極を承ず。 （３）従来技術と問題点 図示の如きＧａＡｓ−ＦＨＴにおいてシリコンを利用す
る接合型１？ＥＴにおいては経験されなかった低周波領
域における雑音（ｎｏｉｓｅ ）の問題が発生した。そ
の為発振器、混合器への適用ができず、又現在数ｉｊＭ
ＩＩｚでドライブするＧａＡｓ・ｌ’ ［’Ｉ’が用い
られているが、かかる半導体装置におい’（１／ｆ雑音
の問題が認識されている。第２図はＧａＡｓショソ；・
キケート型１ｉ ［！ ｉ’におけるｌ／ｆ雑音を示す
線図で、同図において横軸は周波数ｆＸ縦軸は雑音電力
ｎを表し、線１はショソｉキケートを通る電子により発
４ユする雑音（これはきわめて小で現杓特に問題となる
ことはない）、線１１はＩ／ｆ雑音を示す。 ところで、ＧａＡｓショノＩ・キケーＩ・型トヒ１゛が
しく２） −ザのドライブに用いられ、またはディジタル素子に組
入れられるとき、それは数百Ｍｌｌｚといった従来のＧ
ａ Ａ ｓ ｌ’ Ｒ１’の使用帯域と比べて低い周
波数帯域でのパルスを発生ずるために用いられる。しか
し数白ＭｌｌｚにおいてかかるＦ［！Ｔにおいては前記
したＩ／ｆ雑音が顕著になり、上記パルスはこの雑音の
中に埋め込まれた如くになってＳ／Ｎ比が極めて低くな
る。又、発振器、混合器の場合信号に比べ雑音が非常に
大きい。 上記した１／ｆ雑音の原因研究において、本発明者は、
ショソＩ・キゲートのリーク電流が雑音に影響するごと
を確認し、このリーク電流を減少させる）〕法を研究し
た結果、第１図に示したＦＥ′ｒにおいてゲートの電界
が県中する部分にリーク電流が発生し、かかる電界集中
ばケートの鋭角または直角の角の部分に発生ずることを
つきとめた。 （４）発明の目的 本発明は」１記従来の問題点に鑑み、ゲートリーク電流
の少ないンヨソトキケート電界効果トランジスタ、ずな
わら］／ｆ雑音の少ない半導体装（３） 置を提供するにある。 （５）発明の構成 そしてこの目的は本発明によれば、半絶縁性基板上に形
成した半導体能動層を形成し、この能動層−にに形成さ
れたソース、ドレイン及びこの能動層」−を横切って半
絶縁性基板−１ニヘ延在するケート電極をもったＮＥＴ
において、ケート電極は電極パッド部分をも含めてその
角の部分がず・＼て曲率半径が０．１μｍμｍトートる
如く形成することによって達成される。 （
する。 （２）技術の背景 ＩトＶｔ化合物半導体例えばガリウム・砒素（ＧａＡｓ
）等ではシリコンの電子移動度の数倍もあるごとから、
ｆｉａＡｓを用いる電界効果！・ランシスタ（１） （ＦＢＴ）の研究が進められている。かかる１・１）Ｔ
の典型例は第１図の平面図にボされる如きもので、図に
おいて、１は半絶縁性基板、２は能動層、３．４．５は
それぞれソース、ドレイン、ケート？Ｉ極を承ず。 （３）従来技術と問題点 図示の如きＧａＡｓ−ＦＨＴにおいてシリコンを利用す
る接合型１？ＥＴにおいては経験されなかった低周波領
域における雑音（ｎｏｉｓｅ ）の問題が発生した。そ
の為発振器、混合器への適用ができず、又現在数ｉｊＭ
ＩＩｚでドライブするＧａＡｓ・ｌ’ ［’Ｉ’が用い
られているが、かかる半導体装置におい’（１／ｆ雑音
の問題が認識されている。第２図はＧａＡｓショソ；・
キケート型１ｉ ［！ ｉ’におけるｌ／ｆ雑音を示す
線図で、同図において横軸は周波数ｆＸ縦軸は雑音電力
ｎを表し、線１はショソｉキケートを通る電子により発
４ユする雑音（これはきわめて小で現杓特に問題となる
ことはない）、線１１はＩ／ｆ雑音を示す。 ところで、ＧａＡｓショノＩ・キケーＩ・型トヒ１゛が
しく２） −ザのドライブに用いられ、またはディジタル素子に組
入れられるとき、それは数百Ｍｌｌｚといった従来のＧ
ａ Ａ ｓ ｌ’ Ｒ１’の使用帯域と比べて低い周
波数帯域でのパルスを発生ずるために用いられる。しか
し数白ＭｌｌｚにおいてかかるＦ［！Ｔにおいては前記
したＩ／ｆ雑音が顕著になり、上記パルスはこの雑音の
中に埋め込まれた如くになってＳ／Ｎ比が極めて低くな
る。又、発振器、混合器の場合信号に比べ雑音が非常に
大きい。 上記した１／ｆ雑音の原因研究において、本発明者は、
ショソＩ・キゲートのリーク電流が雑音に影響するごと
を確認し、このリーク電流を減少させる）〕法を研究し
た結果、第１図に示したＦＥ′ｒにおいてゲートの電界
が県中する部分にリーク電流が発生し、かかる電界集中
ばケートの鋭角または直角の角の部分に発生ずることを
つきとめた。 （４）発明の目的 本発明は」１記従来の問題点に鑑み、ゲートリーク電流
の少ないンヨソトキケート電界効果トランジスタ、ずな
わら］／ｆ雑音の少ない半導体装（３） 置を提供するにある。 （５）発明の構成 そしてこの目的は本発明によれば、半絶縁性基板上に形
成した半導体能動層を形成し、この能動層−にに形成さ
れたソース、ドレイン及びこの能動層」−を横切って半
絶縁性基板−１ニヘ延在するケート電極をもったＮＥＴ
において、ケート電極は電極パッド部分をも含めてその
角の部分がず・＼て曲率半径が０．１μｍμｍトートる
如く形成することによって達成される。 （
【））発明の実施例
以下本発明実施例を図面によって詳述する。
第３図に示されるＩｆｆ−Ｖ族化合物半導体を用いるシ
ヨ、トキヶ−１・型回１′において、従来ケー１５は、
（その電極パッド部分も含め）その角１２．１３か直角
となっＣいる。（なお第３図以下にわい′Ｃ第１図に示
したものと同し部分は同じ符号を付して示す。）この角
１２、】３に電界が集中し、その部分を経由してケート
リーク電流が流れ、そのために、ケートリーク電流に起
因するム（トラン（４） スコンタクタンス）の低周波分散、低周波雑音が生じ、
化合物半導体を用いるショソトキゲーｉ・電界効果トラ
ンジスタの応用が制限されていた。なおｆｆ１３図にお
いて、２は能動層、Ｓ１１〕はそれぞれソース領域、ド
レイン領域を示す。 本発明においては、第４図に示すようにケート５の角２
２．２３を曲線にし、これらのケート角における電界集
中をなくし、角２２．２３を経由して流れるケートリー
ク電流を減少さゼる。 従来、ケート５の製作において、故意に（意図的に）角
１２．１３を曲線とする操作を行わなくても、露光時の
ボケのためゲートの角が曲率半径で０．１μｍよりは小
さい程度の円形となる事例はあった。もっとも、その場
合においても前記した電界集中とそれによるケートリー
ク電流は発生していたのである。そこで、本発明におい
てはゲートパターンの角２２．２３の曲線の曲率半径の
最小値を０．１．＋１ｍ以トにするもので、いいかえれ
ば、ケートのずべでの角の曲線の曲率半径が０．ＩＩＩ
ｍ未満ではないように形成する。 （５） ケートの角２２．２３を前記の如き曲線とすることは、
ホトリソグラフィ技術を用いるときにはケ−１・の角が
曲率半径０．１μｍ以−ｈの曲線であるマスクを作成す
ることにより、また電子ヒーム露光を用いる場合には、
電子ビームによるパターフッＭ肉において、ケートの角
が前記した曲線になるよう電子ビームで１榮作すること
により達成され、いずれの場合も従来の通常技術により
実施可能である。 第５図は従来の形状でのゲートリーク電流のケートバイ
アス依存性を示す線図で、横軸に電属と縦軸に電流をと
る。図に■で示すブレークダウン電流がゲートの角から
半絶縁性基板を経由し°（流れることが観測された。本
発明にかかるケート形状をもった試料においては、線１
１で示すオーミック電流のみが・観測され、図に両端に
矢印をイ」シた電流成分が減少している。従来のケート
形状の試料からは、−Ｆ紀ケートリーク電流による低周
波雑音が、測定周波数３０ Ｈｚで約ｌ０−６シ／Ｆの
ゲート人力換算雑音電圧か観測されたが、本発明にか（
６） かる）’［１’においては、前記したゲートリーク電流
の減少に伴い、この低周波雑音が減少したものである。 （７）発明の効果 以上、詳細に説明したように、本発明にかかるｌ１ｌ−
Ｖ族化合物半導体ショットキゲート果トランジスタにお
いては、ゲートのすべての角を曲率半径０．１μｍ以上
の曲線に形成することにより、当該角において従来発生
した電界集中によるケートリーク電流を減少し、そのこ
とは当該ＮＥＴの＝７ｍの低周波分散の減少、低周波雑
音の軽減の効果があり、当該ＦＥＴの応用範囲を拡大さ
せる効果がある。
ヨ、トキヶ−１・型回１′において、従来ケー１５は、
（その電極パッド部分も含め）その角１２．１３か直角
となっＣいる。（なお第３図以下にわい′Ｃ第１図に示
したものと同し部分は同じ符号を付して示す。）この角
１２、】３に電界が集中し、その部分を経由してケート
リーク電流が流れ、そのために、ケートリーク電流に起
因するム（トラン（４） スコンタクタンス）の低周波分散、低周波雑音が生じ、
化合物半導体を用いるショソトキゲーｉ・電界効果トラ
ンジスタの応用が制限されていた。なおｆｆ１３図にお
いて、２は能動層、Ｓ１１〕はそれぞれソース領域、ド
レイン領域を示す。 本発明においては、第４図に示すようにケート５の角２
２．２３を曲線にし、これらのケート角における電界集
中をなくし、角２２．２３を経由して流れるケートリー
ク電流を減少さゼる。 従来、ケート５の製作において、故意に（意図的に）角
１２．１３を曲線とする操作を行わなくても、露光時の
ボケのためゲートの角が曲率半径で０．１μｍよりは小
さい程度の円形となる事例はあった。もっとも、その場
合においても前記した電界集中とそれによるケートリー
ク電流は発生していたのである。そこで、本発明におい
てはゲートパターンの角２２．２３の曲線の曲率半径の
最小値を０．１．＋１ｍ以トにするもので、いいかえれ
ば、ケートのずべでの角の曲線の曲率半径が０．ＩＩＩ
ｍ未満ではないように形成する。 （５） ケートの角２２．２３を前記の如き曲線とすることは、
ホトリソグラフィ技術を用いるときにはケ−１・の角が
曲率半径０．１μｍ以−ｈの曲線であるマスクを作成す
ることにより、また電子ヒーム露光を用いる場合には、
電子ビームによるパターフッＭ肉において、ケートの角
が前記した曲線になるよう電子ビームで１榮作すること
により達成され、いずれの場合も従来の通常技術により
実施可能である。 第５図は従来の形状でのゲートリーク電流のケートバイ
アス依存性を示す線図で、横軸に電属と縦軸に電流をと
る。図に■で示すブレークダウン電流がゲートの角から
半絶縁性基板を経由し°（流れることが観測された。本
発明にかかるケート形状をもった試料においては、線１
１で示すオーミック電流のみが・観測され、図に両端に
矢印をイ」シた電流成分が減少している。従来のケート
形状の試料からは、−Ｆ紀ケートリーク電流による低周
波雑音が、測定周波数３０ Ｈｚで約ｌ０−６シ／Ｆの
ゲート人力換算雑音電圧か観測されたが、本発明にか（
６） かる）’［１’においては、前記したゲートリーク電流
の減少に伴い、この低周波雑音が減少したものである。 （７）発明の効果 以上、詳細に説明したように、本発明にかかるｌ１ｌ−
Ｖ族化合物半導体ショットキゲート果トランジスタにお
いては、ゲートのすべての角を曲率半径０．１μｍ以上
の曲線に形成することにより、当該角において従来発生
した電界集中によるケートリーク電流を減少し、そのこ
とは当該ＮＥＴの＝７ｍの低周波分散の減少、低周波雑
音の軽減の効果があり、当該ＦＥＴの応用範囲を拡大さ
せる効果がある。
第１図はｌｆｆ−Ｖ族化合物半導体ショノトキケーＩ・
型ＰＥＴの平面図、第２図は１／ｆ雑音の周波数との関
係を示す線図、第３図は第１図のＩ’ｌ！Ｔの要部の平
面図、第４図は本発明にかかるＦＥＴの要部の平面図、
第５図はゲートリーク電流のゲートバイアス依存性を示
す線図である。 （７） ■−半絶縁性基板、２−能動層、 ３− ソース電極、４〜 ドレイン電極、５−ケート電
極、１２、Ｉ３、２２、２３ ゲートの角、ｓ− ソ
ース領域、Ｄ− ドレイン領域時 許 出願人 富士
通株式会社 （８）
型ＰＥＴの平面図、第２図は１／ｆ雑音の周波数との関
係を示す線図、第３図は第１図のＩ’ｌ！Ｔの要部の平
面図、第４図は本発明にかかるＦＥＴの要部の平面図、
第５図はゲートリーク電流のゲートバイアス依存性を示
す線図である。 （７） ■−半絶縁性基板、２−能動層、 ３− ソース電極、４〜 ドレイン電極、５−ケート電
極、１２、Ｉ３、２２、２３ ゲートの角、ｓ− ソ
ース領域、Ｄ− ドレイン領域時 許 出願人 富士
通株式会社 （８）
Claims (1)
- 半絶縁性基板上に形成した半導体能動層」二に、ソース
１ＪＡ極、ドレイン電極および前記能動層１：を横切っ
−ζ半絶縁性月にへ延在するケート電極を形成して成る
ショットキケート型電界効果トランンスタにおいて、該
ケート電極の角は曲率半径０、ｌｌ！ｍ以−ヒの曲線状
に形成されたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2840582A JPS58145165A (ja) | 1982-02-24 | 1982-02-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2840582A JPS58145165A (ja) | 1982-02-24 | 1982-02-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58145165A true JPS58145165A (ja) | 1983-08-29 |
Family
ID=12247749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2840582A Pending JPS58145165A (ja) | 1982-02-24 | 1982-02-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58145165A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2836596A1 (fr) * | 2002-02-27 | 2003-08-29 | Murata Manufacturing Co | Dispositif de transistor a effet de champ |
-
1982
- 1982-02-24 JP JP2840582A patent/JPS58145165A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2836596A1 (fr) * | 2002-02-27 | 2003-08-29 | Murata Manufacturing Co | Dispositif de transistor a effet de champ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58145165A (ja) | 半導体装置 | |
| JPH0262946B2 (ja) | ||
| JPS59165461A (ja) | ショットキ接合形化合物半導体電界効果トランジスタの製造方法 | |
| JPS5842282A (ja) | ホ−ル素子 | |
| JPS6081867A (ja) | Ｍｏｓ型電界効果トランジスタ | |
| JPS6066444A (ja) | 半導体装置 | |
| JPH0434822B2 (ja) | ||
| JPS59231872A (ja) | 半導体装置 | |
| JP3203366B2 (ja) | 電界効果トランジスタ | |
| JPS63208275A (ja) | 電界効果型トランジスタ | |
| JPS60121775A (ja) | 電界効果トランジスタ | |
| JPS6037171A (ja) | 電界効果半導体装置の製造方法 | |
| JPS61265870A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6032367A (ja) | 電界効果トランジスタの製造方法 | |
| KR960015930B1 (ko) | 바이폴러 트랜지스터 제조방법 | |
| JPS59225573A (ja) | シヨツトキゲ−ト型電界効果トランジスタおよびその製造方法 | |
| JPS59213171A (ja) | 半導体装置の製造方法 | |
| JPH04296056A (ja) | 電界効果トランジスタ | |
| JPS5850434B2 (ja) | 電界効果トランジスタの製造方法 | |
| GB2202373A (en) | Field effect transisitor structure | |
| JPH01183858A (ja) | 半導体装置 | |
| JPS59228770A (ja) | 半導体装置 | |
| JPS5923101B2 (ja) | 半導体装置の製造方法 | |
| JPS61202470A (ja) | 半導体装置 | |
| JPS59130479A (ja) | シヨツトキ障壁ゲ−ト型電界効果トランジスタの製造方法 |